JPH06237171A - 連続的に較正される電圧基準を備えたａ／ｄコンバータ - Google Patents

連続的に較正される電圧基準を備えたａ／ｄコンバータ

Info

Publication number
JPH06237171A
JPH06237171A JP5239117A JP23911793A JPH06237171A JP H06237171 A JPH06237171 A JP H06237171A JP 5239117 A JP5239117 A JP 5239117A JP 23911793 A JP23911793 A JP 23911793A JP H06237171 A JPH06237171 A JP H06237171A
Authority
JP
Japan
Prior art keywords
converter
digital
temperature
voltage
analog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5239117A
Other languages
English (en)
Inventor
Bruce D Signore
デル シグノア ブルース
Eric J Swanson
ジェイ スワンソン エリック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Crystal Semiconductor Corp
Original Assignee
Crystal Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Crystal Semiconductor Corp filed Critical Crystal Semiconductor Corp
Publication of JPH06237171A publication Critical patent/JPH06237171A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M1/1038—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables
    • H03M1/1047—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables using an auxiliary digital/analogue converter for adding the correction values to the analogue signal
    • G—PHYSICS
    • G12—INSTRUMENT DETAILS
    • G12B—CONSTRUCTIONAL DETAILS OF INSTRUMENTS, OR COMPARABLE DETAILS OF OTHER APPARATUS, NOT OTHERWISE PROVIDED FOR
    • G12B13/00—Calibrating of instruments and apparatus
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
    • G01R35/005—Calibrating; Standards or reference devices, e.g. voltage or resistance standards, "golden" references

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 温度に応じて連続的に較正される電圧基準を
備える。 【構成】 トリミングされていない電圧及び温度電圧が
バンドギャップ電圧基準５０からデルタ−シグマ型Ａ／
Ｄコンバータ５２に入力され、このＡ／Ｄコンバータの
出力がデジタルフィルタ５４によって処理され、データ
バス５８へ出力されて、ＥＥＰＲＯＭ６０に記憶され
る。ＥＥＰＲＯＭ６０は１つのモードにおいて温度履歴
を記録し、別のモードにおいて温度補償データを記憶す
る。１つのモードにおいてＥＥＰＲＯＭ６０から温度補
償パラメータが検索され、これをマルチプライヤ／アキ
ュムレータ７４が用いてトリミング回路１４を制御する
Ｄ／Ａコンバータ７６へデジタルワードとして出力され
る補正係数を発生させる。トリミング回路はバンドギャ
ップ電圧基準の出力を温度補償する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はＡ／Ｄコンバータ、特
に、Ａ／Ｄコンバータと連携する電圧基準を温度に応じ
て較正する方法に係わる。
【０００２】
【従来の技術】従来、Ａ／Ｄコンバータを構成する際し
て電圧または電流基準を設ける場合と設けない場合があ
る。これとは対照的に、Ｄ／Ａコンバータはチップ上に
基準を備えるように構成する場合が多い。一般に、従来
のコンバータはトリミングされていないか、または“１
回きり”のトリミングを施された基準を含む。最終トリ
ミングが施されたのち、経時的に、または温度に応じて
基準がドリフトすればコンバータの公称性能が低下する
ことになる。
【０００３】従来の電圧基準はアナログ技術を利用する
ことによって基準出力電圧をトリミングして温度変化に
伴うドリフトを解消する。この技術は“曲率補償”と呼
ばれる。従来はアナログ電圧基準としてバンドギャップ
基準が広く利用されている。この種のアナログ基準は負
の温度係数を有するバイポーラデバイスのベース・エミ
ッター電圧Ｖbeと正の温度係数を有する熱電圧Ｖthの和
で形成される。異なる電流密度で動作する２つのバイポ
ーラデバイスのベース・エミッター電圧の差がこの熱電
圧を形成する。回路全体の温度係数を１次精度まで相殺
するようにＶbe及びＶthの値を適切にスケーリングしな
ければならない。温度ドリフトをさらに低いレベルまで
縮小するには２次または３次補償が必要である。
【０００４】従来の温度補償技術の主な欠点はアナログ
温度曲率補償技術を利用してアナログ領域において補償
演算が行われることにある。電圧Ｖthは絶対温度に比例
する（ＰＴＡＴ）線形電圧であり、ベース・エミッター
電圧は幾つかの２次及び／または３次項を有し、従っ
て、温度と共に変化する多項式関数である。電圧Ｖbeを
温度に対して線形にすれば、下式が得られる：
【数１】 上式（１）における定数Ｋ、Ｆ及びＧはデジタル“整
数”値とは対照のアナログ“実”数“量”であると考え
ることができる。この量は演算結果として得られる電圧
が温度変化に感応しないようにスケーリングし、合計し
なければならない。スケーリング及び合計はすべてアナ
ログ領域において行われるから、処理の不確定性及び経
時ドリフトに対して極めて敏感である。基準の温度性能
を調節するためにはレーザートリミングした抵抗器を利
用することが多い。基準はトリミング完了後にパッケー
ジされるから、事後パッケージ応力による圧電効果のた
め、事後較正シフトを生ずることが多い。
【０００５】
【発明が解決しようとする課題】本発明はモノリシック
Ａ／Ｄコンバータにおいて実施される。このモノリシッ
クＡ／Ｄコンバータはアナログ入力信号を受信してこれ
に対応するデジタル出力信号を形成する１次Ａ／Ｄコン
バータを含む。１次Ａ／Ｄコンバータに関連する所定の
環境パラメータを測定するアナログ環境パラメータ測定
装置を設ける。この測定装置は測定された環境パラメー
タに対応するアナログ環境信号を発生させる。２次Ａ／
Ｄコンバータはアナログ環境情報をデジタル情報に変換
する。デジタル環境情報に関連するデジタル補償パラメ
ータを持久型メモリが記憶する。このメモリに記憶され
ているデジタル補償パラメータのうち、２次Ａ／Ｄコン
バータが出力されるデジタル環境情報と対応する特定デ
ジタル補償パラメータを補償装置が呼び出す。この補償
装置は、所定の補償アルゴリズムに従って特定デジタル
補償パラメータを処理し、これに従って１次Ａ／Ｄコン
バータの動作を補償する。
【０００６】本発明の他の特徴として、持久型メモリに
記憶される補償パラメータを決定するための較正回路を
設ける。較正モードに入ると、所定の環境パラメータに
応じて１次Ａ／Ｄコンバータの特定の動作パラメータが
測定される。この測定結果が持久型メモリに記録され記
憶される。これらのパラメータを利用することによって
実働モードにおいて持久型メモリに記憶される補償パラ
メータを計算する。
【０００７】本発明のさらに他の特徴として、補償され
るＡ／Ｄコンバータの動作パラメータは１次Ａ／Ｄコン
バータへ入力されるアナログ基準電圧である。基準電圧
を発生させるアナログ基準電圧発生器を設ける。基準電
圧発生器の出力を補償して１次Ａ／Ｄコンバータへのア
ナログ基準入力を形成するためのトリミング回路を設け
る。補償装置は補償パラメータのうちの特定の補償パラ
メータを呼び出し、所定の補償アルゴリズムに従ってこ
れを処理することによりデジタル補償ワードを発生させ
る補償プロセッサを含む。補償装置はアナログ基準電圧
発生器の出力に対して補償を行う。
【０００８】本発明とその利点を添付図面に沿って以下
に詳しく説明する。
【０００９】
【実施例】図１には、内部のアナログ基準をトリミング
するための連携回路を備えたＡ／Ｄコンバータのブロッ
ク図を示した。Ａ／Ｄコンバータはアナログ領域からデ
ジタル領域への変換を行う回路を含むと共にチップ上の
曲率補償されたアナログ基準電圧をも含むモノリシック
回路である。図中、アナログ基準電圧発生器をブロック
１０により、また１次コンバータをブロック１１により
示す。アナログ基準電圧発生器は電圧ＶUNTRIMを出力す
るトリミングされていないモノリシックアナログ基準１
２を含む。電圧ＶUNTRIMはデジタルバス１６を介してデ
ジタルトリミング指令ワードを受信するトリミング回路
１４へ入力される。このデジタルトリミング指令ワード
が内部Ｄ／Ａコンバータ（ＤＡＣ）へ入力されてトリミ
ング回路１４の動作を制御する。トリミング回路１４の
出力は曲率補償されたアナログ電圧ＶTRIMである。
【００１０】バス１６に現われるデジタルトリミング指
令ワードはデジタル処理回路１５によって形成される。
デジタル処理回路１５は一方の入力として温度測定装置
１８から温度測定値を受信する。これを探索表２０に記
憶されている較正パラメータと共に利用することによっ
てデジタルバス１６を介して出力されるデジタルトリミ
ング指令ワードを形成する。なお、温度測定回路１８は
電圧ＶUNTRIMについて直接温度測定がなされるようにア
ナログ基準１８及びチップ上のその他のブロックと一体
でなければならない。これは外部温度測定装置を利用し
てこの温度測定値を外部ピンへ入力する方式とは対照的
である。
【００１１】１次Ａ／Ｄコンバータ１１は逐次比較型コ
ンバータである。このコンバータはデジタル出力がコン
パレータ２６に接続していてデジタル出力を発生する電
荷再分配Ｄ／Ａコンバータ（ＤＡＣ）２４より成る。ア
ナログ信号マルチプレクサ２８がアナログ入力電圧
Ｖin、アース電圧Ｖgnd及び電圧ＶTRIMを受信する。電
圧ＶTRIMはトリミング回路１４から出力され、回路の外
部で得られるようにチップから出力される。次いでこの
電圧は再びアナログマルチプレクサ２８の入力に印加さ
れる。アナログマルチプレクサ２８の出力は電荷再分配
Ｄ／ＡコンバータＤＡＣ２４へ入力される。
【００１２】後述するように、基準ブロック１０は電圧
基準１２を連続的にモニターし、トリミング動作を行う
２次Ａ／Ｄコンバータを含む。この２次コンバータは外
部アナログ入力信号を変換している間は基準電圧をモニ
ターしなくてもよいから１次コンバータのスループット
を最大にするのに利用される。
【００１３】較正パラメータが探索表２０に記憶され、
コンバータ１１の動作中、温度が測定され、デジタル処
理回路１５へ入力され、この測定温度と対応するパラメ
ータが探索表２０から検索され、デジタル処理回路１５
のデジタル処理アルゴリズムにより利用される。後述す
るように、ＶUNTRIMの温度ドリフトを修正する方法はデ
ジタル多項曲線当てはめアルゴリズムに基づくデジタル
方法を利用する。
【００１４】温度に応じたアナログ基準１２の温度パラ
メータを自動的に測定するための較正動作も前記回路に
おいて行われる。詳しくは後述するように、チップ全体
が温度環境内に置かれ、高温から低温までの変化を受け
る。次いでＴＥＳＴ信号がチップに入力されて該チップ
をＴＥＳＴ ＭＯＤＥにする。このモードでは温度測定
装置１８がプロセッサ１５を制御して、較正モードにお
いて問題の温度範囲を通過した際のアナログ基準１２と
関連する追跡記録データを探索表２０に記憶させる。好
ましい実施例では、この追跡記録データを（図示しな
い）直列Ｉ／Ｏポートを介して抽出し、処理することに
よって較正パラメータを求め、この較正パラメータは再
び探索表２０に記憶される。ＲＵＮ（実働）モードにお
いて、プロセッサ１５が探索表２０から較正パラメータ
を検索し、所定の補償アルゴリズムに従ってこれを処理
し、デジタルバス１６を介して該当のデジタル補償ワー
ドを出力する。
【００１５】データ追跡記録動作は集積回路が温度範囲
を通過する過程で回路自体のパラメータを自動的に測定
し、あとで検索できるようにこれを記憶させる重要な動
作である。このことは特定の温度において外部から電圧
を入力し、データを出力させて、チップの外部でデータ
を記憶させる従来の方式と対照的である。容積の大きい
部品を量産する場合、従来の方式ではこれらの部品が試
験盤上に高密度で大量に置かれることになるから現実的
なデータ追跡記録方法とは言えない。本発明の方式では
部品がデータ追跡記録を行うのに必要なデータを内部で
発生させ、計算し、記憶することができる。
【００１６】さらにまた、ＲＵＮモードにおいて、トリ
ミングされた実際のアナログ電圧を販売者に提供するた
めアナログ電圧ＶTRIMが出力される。これにより部品の
売り手またはユーザーは電圧を測定して電圧がいかに補
償されているかを判断することができる。ただし、シス
テムの動作はこのような電圧の出力を必要としない。即
ち、プロセッサ１５がアナログ基準１２の出力を測定
し、Ａ／Ｄコンバータ全体を作用させるのに必要な補償
パラメータを求め、信号鎖中の他の場所におけるＡ／Ｄ
コンバータの出力を補償することも可能である。例え
ば、電荷分配Ｄ／ＡコンバータＤＡＣ２４にデジタル補
償信号を直接入力すればよい。アナログ基準をトリミン
グする必要はなく、アナログマルチプレクサ２４に入力
しなければならない基準電圧の変動に対応してデジタル
出力が確実に補償されるようにするだけでよい。なお、
マルチプレクサ２４への基準電圧の入力は内部的に行わ
れる。従って、アナログ基準を測定することによって温
度に応じたアナログ基準の動作を追跡し、アナログ基準
の温度変動を補償するのに必要な補償パラメータを求め
る。
【００１７】図２には図１に示した回路の変形例を示し
た。図２に示す構成ではプロセッサ１５からバス１７を
介してデジタル補償ワードを受信するデジタル利得／オ
フセット回路２７を設けた。この実施例では電圧Ｖ
UNTRIMがアナログマルチプレクサ２８に直接入力され、
利得／オフセット回路２７によってデジタル領域におい
て修正が行われる。
【００１８】較正手順として、部品が高低温度値間を横
切る際の温度値を測定すると共に、後述するように温度
に応じた電圧ＶUNTRIMを測定する。この情報は（図示し
ない）直列Ｉ／Ｏポートを介して出力され、処理され、
利得／オフセット修正回路２７に使用されるデジタル値
が求められる。この情報は探索表２０に記憶され、プロ
セッサ１５がこれを利用することによってバス１７を介
して出力されるデジタル値を発生させる。
【００１９】図３には図１に示したモノリシック電圧基
準１０の詳細なブロック図を示した。好ましい実施例で
はトリミングされないアナログ基準１２をバンドギャッ
プ電圧基準５０によって実現しているが、任意のタイプ
のツェナー素子、埋め込み型ツェナー素子などで実現す
ることも可能である。バンドギャップ電圧基準５０は１
次補償されるが、トリミング回路１４によってトリミン
グされるから基準の絶対値は重要ではない。バンドギャ
ップ電圧基準５０はアナログ基準電圧ＶUNTRIMを出力す
るが、この電圧ＶUNTRIMは基本的にはバイポーラトラン
ジスタのＶbeとこのＶbeに対するＰＴＡＴ修正電圧ＫＶ
Tの和であり、これによりＶbeの線形温度変動が相殺さ
れる。これが１次補償である。ＰＴＡＴ修正電圧が加算
されると、電圧ＶUNTRIMはほとんど２次の温度変動を示
す。バンドギャップ基準回路の特徴の１つは、ＰＴＡＴ
熱電圧を出力することができるが、この電圧はバンドギ
ャップ基準回路内にあって異なる電流密度で動作する２
つのバイポーラトランジスタのベース・エミッター電圧
間の差である。この電圧はＶthで表わされる。
【００２０】Ｖthがバンドギャップ電圧基準５０から発
生させるように図示したが、バンドギャップ基準電圧と
“共在させた”、即ち、同じパッケージ内または同じ基
板上に配置した別のＶth発生器から発生させることも可
能である。この別のＶth発生器は２つの異なる電流密度
で動作する２つのバイポーラデバイスで実現することが
でき、電圧Ｖthは２つのデバイスのベース・エミター電
圧Ｖbeの差である。
【００２１】電圧ＶUNTRIM及びＶthはデルタ−シグマ型
Ａ／Ｄコンバータ５２に入力される。Ａ／Ｄコンバータ
の次数は２次、３次、４次など任意であり、トポロジー
もシングルループ、マルチループ、マルチビットなど任
意である。好ましい実施例のＡ／Ｄコンバータ５２は２
次電荷再分配デルタ−シグマ型コンバータとしてシリコ
ンで形成されている。デルタ−シグマ型Ａ／Ｄコンバー
タ５２は開ループ利得の高い（コンパレータを含む）ア
ナログ帰還ループに埋設された１ビットＡ／Ｄコンバー
タから成る２次変調器を含む。アナログ入力信号はバン
ドギャップ基準電圧５０のトリミングされていない出力
ＶUNTRIMである。デルタ−シグマ型Ａ／Ｄコンバータ５
２中のコンパレータの出力は正または負の基準電圧と接
続する１組のスイッチから成る１ビットＤ／Ａコンバー
タを駆動する。Ｄ／Ａコンバータの出力信号は積分キャ
パシタの電荷をゼロに近いレベルに維持する。従って、
コンパレータ出力のデューティーサイクルはアナログ入
力の値を表わす。デルタ−シグマ型Ａ／Ｄコンバータ５
２のサンプリング周波数は３２７．６８ｋＨｚである。
ただし、１ビットＤ／Ａコンバータを使用しているが、
もっと高次の出力レベルを利用することができる。
【００２２】デルタ−シグマ型Ａ／Ｄコンバータ５２の
出力はデジタルフィルタ５４へ入力される。デジタルフ
ィルタ５４は、高速低分解能１ビットコンパレータ出力
を低周波数１６ビット分解能出力に変換する有限長パル
ス応答タイプのデジタルフィルタである。デルタ−シグ
マ型Ａ／Ｄコンバータ５２及びデジタルフィルタ５４全
体のダイナミックレンジは９０ｄＢよりも大きい。フィ
ルタの出力ワードレートは５Ｈｚである。デルタ−シグ
マ型Ａ／Ｄコンバータ５２は論理制御回路５６により制
御されて、デルタ−シグマ型Ａ／Ｄコンバータ５２への
入力として多重化される外部理想電圧ＶIDEAL及び接地
電圧のほかに入力Ｖth及びＶUNTRIMを選択する。これら
の電圧は詳しくは後述する多項曲線当てはめアルゴリズ
ムを実行するのに利用される。
【００２３】デジタルフィルタ５４の出力はデジタルデ
ータバス５８と接続し、デジタルデータバス５８は電気
的消去可能でプログラム可能な読取り専用メモリ（ＥＥ
ＰＲＯＭ）に入力する。ＥＥＰＲＯＭ６０は詳しくは後
述するように一つのモードにおいてパラメータを測定
し、別のモードにおいて最終較正パラメータを記憶する
のに必要な種々のパラメータを記憶するのに利用され
る。ＥＥＰＲＯＭ６０は論理制御回路５６によって形成
されるアドレスをアドレスバス６２から入力されるアド
レスとして受信する。Ｉ／Ｏ回路６６に入力する直列ポ
ート６４を介してチップの外部で受信することもでき
る。Ｉ／Ｏ回路６６はアドレスバス６２とインターフェ
イスし、データバス５８ともインターフェイス関係にあ
る。後述するように、較正モードにおいてデータがＥＥ
ＰＲＯＭ６０に記憶され、このデータに基づいて複数の
温度において電圧基準発生器１０が較正される。この情
報は最終テストにおいてＥＥＰＲＯＭから抽出され、最
終修正パラメータが計算され、チップの実働時に利用す
るためＥＥＰＲＯＭ６０に記憶される。ただし、後述す
るようにこの作業のすべてをチップ上で行うことができ
る。
【００２４】ＥＥＰＲＯＭのプログラミングに際して
は、ＥＥＰＲＯＭ６０は持久型メモリであるからデータ
をこのメモリ６０に恒久的に記憶させねばならない。こ
れはライン６８を介して受信され、論理制御回路５６と
インターフェイスする読取り／書込み信号（Ｒ／Ｗ）を
利用することで達成される。図示しないが、このＲ／Ｗ
信号ライン６８はチップと外部からインターフェイスす
る。プログラミングは書込み動作及びプログラミング電
圧との連携で行われる。プログラミング電圧はＥＥＰＲ
ＯＭ６０を有効にプログラムするために所定時間に亘っ
て所定レベルに維持しなければならない電圧である。こ
れはＥＥＰＲＯＭ６０に固有の特徴である。１つの実施
例では、プログラミング電圧をチップをプログラムする
のに必要な然るべき高電圧を発生させるオンチップ電荷
ポンプ７０から得る。ただし、好ましい実施例では電圧
を外部で発生させる。電荷ポンプ７０におけるプログラ
ミング電圧の作用は論理回路５６によって制御される。
【００２５】データバス５８はマルチプライヤ／アキュ
ムレータ７４とも接続し、このマルチプライヤ／アキュ
ムレータも論理制御回路５６によって制御される。マル
チプライヤ／アキュムレータ７４は、トリミング回路１
４へ入力すべきデジタル出力をデジタルバス１６に発生
させる。マルチプライヤ／アキュムレータ回路７４は１
６ビット×１６ビットの乗算及び１６ビットの加算を行
うことができ、下式に従って傾き（ＳＬＯＰＥ）と切片
（ＩＮＴＥＲＣＥＰＴ）を計算する。
【００２６】
【数２】 この式については詳しく後述する。
【００２７】トリミング回路１４はデジタル的にプログ
ラム可能な抵抗分圧器として作用する抵抗型Ｄ／Ａコン
バータ７６を利用する。その主な目的はトリミングされ
ていない基準電圧ＶUNTRIMを３．０ボルトに調定するこ
とにある。トリミングＤ／Ａコンバータの分解能は約５
０μＶである。基準トリミングＤ／Ａコンバータ７６は
ビットのすべてが利用されるわけではないが１６ビット
の分解能を有する。最悪の場合でもトリミングされてい
ない基準電圧ＶUNTRIMの変動は３．４乃至３．８ボルト
の範囲内であり、３．０ボルトにトリミングされるだけ
であるから、その範囲の１５％だけが利用される。この
Ｄ／ＡコンバータのＤＮＬ及びＩＮＬは多くの場合１／
４ＬＳＢである。
【００２８】図４乃至８にはデジタル曲線当てはめ演算
を説明する曲線を示した。図４にはバンドギャップ基準
ＶUNTRIMが出力する実際の電圧ＶUNTRIMを理想電圧Ｖ
IDEALと対比して示す電圧対温度グラフである。曲線に
沿ったｎ個の点においてＶUNTRIMを測定し、ＶIDEALと
比較することによってξnを評価する。このξnはＶ
IDEAL曲線とＶUNTRIM曲線の差である。将来の使用に備
えて温度とその差電圧値を記憶させる。後述するよう
に、所与の温度に対応するξnが分かると、ＶIDEAL電圧
を求めるには所与の温度におけるＶUNTRIM値からこの値
を差し引くだけでよい。
【００２９】図５は、データ群における最初のセグメン
トと最後のセグメントに対応するＶUNTRIM及びＶIDEAL
を描いたグラフである。もしＴN-1＜ＴX＜ＴNならば、
ξn＝ξN-1である。これは矩形近似法であり、図５では
曲線に重なる矩形として示してある。その結果を示すグ
ラフが図６であり、ここでは各セクションがレベルシフ
トされているが傾きは調整されてはいない。
【００３０】図７にはトリミングされていない電圧曲線
の台形近似であるさらに複雑な曲線当てはめ法を示し
た。この方法ではＮ−１個のセグメントのそれぞれを終
点において行われる線形補間アルゴリズムで補間したの
ち、所与のセグメントについて傾き及び切片を計算す
る。例えば、傾きｍ1は下式によって計算される：
【数３】 ｙ切片は下式によって計算される：
【数４】 正常動作中、絶えず温度がモニターされ、温度に対応し
て該当セグメントの位置がその傾き切片と共に検出され
る。図７に示す例では温度ＴN及びＴN-1間の温度ＴXに
対応して新しい差電圧ξxが下式によって計算される：
【数５】 次いでトリミングされていない基準電圧からξxを差し
引いて理想電圧ＶIDEALを求める。本発明のチップは台
形近似を用いて分解能を高めた基準を含む。その結果を
示すのが図８であり、台形近似のため、セクションごと
に下記のような総合式を利用する：
【数６】 好ましい実施例では台形近似を用いたが、矩形近似を用
いてもよい。さらにまた、その他の種類の高次多項曲線
当てはめ法として多項当てはめアルゴリズムを利用する
ことも可能である。最小自乗法またはスプライン曲線近
似法を利用することもできる。アルゴリズムが複雑であ
ればあるほど、温度変化に対する基準電圧の感度が低く
なる。多項当てはめ法なら下式を利用する：
【数７】 ＶUNTRIMと比較して妥当なＶTRIMを与えるのに充分な曲
線当てはめを行うためには温度ベースラインに沿って多
数の点を取らねばならない。従って、実際のデバイスを
温度を変化させて測定しなければならない。後述するよ
うに、この測定はバーンインの過程で行われる較正動作
中にそれぞれの温度において行われる。このデータは持
久型メモリに記憶され、以後の段階で抽出される。好ま
しい実施例では最終テストの段階であるこの以後の段階
において、最終較正パラメータが計算され、チップの実
働時に使用されるように再びＥＥＰＲＯＭ６０に記憶さ
れる。このことについては詳しく後述する。
【００３１】図９にはデルタ−シグマ型多重化方式を略
示した。デルタ−シグマ型Ａ／Ｄコンバータ５２の入力
が多重化されて種々の動作を行い、チップを較正すると
共にチップを実働させるのに必要な情報を得るためにＶ
UNTRIM、Ｖth、ＶIDEAL及びアース電圧が利用される。
電圧ＶUNTRIMは接続点８４に印加される。接続点８４は
スイッチ８６，８８，９０，９２及び９４の入力と接続
する。スイッチ８６，８８及び９２の他の側はデルタ−
シグマ型Ａ／Ｄコンバータ５２へのＶREFERENCE入力で
ある接続点９６と接続する。スイッチ９０の他の側はデ
ルタ−シグマ型Ａ／Ｄコンバータ５２へのＶSIGNAL入力
である接続点９８と接続する。電圧Ｖthはスイッチ１０
０の一方の側に印加され、スイッチ１００の他の側は接
続点９８と接続する。電圧ＶIDEALは外部電圧基準１０
２から発生し、基準１０２の出力はスイッチ１０４の一
方の側と接続し、スイッチ１０４の他の側は接続点９８
と接続する。アースはスイッチ１０６の一方の側と接続
し、スイッチ１０６の他の側は接続点９８と接続する。
【００３２】スイッチ８６はマルチプレックス制御信号
φ1によって制御される。これはオフセットを測定する
のに利用される。スイッチ８８及び９０は利得の測定に
利用されるマルチプレックス制御信号φ2によって制御
される。スイッチ９２及び１００は温度測定に利用され
るマルチプレックス制御信号φ3によって制御される。
スイッチ９４及び１０４は電圧測定に利用されるマルチ
プレックス制御信号φ4によって制御される。従って、
４個のマルチプレックス制御信号φ1−φ4が４通りの動
作モードを提供する。較正の過程で、オフセット、利
得、温度及び電圧がすべて測定され、ＥＥＰＲＯＭ６０
に記憶されるパラメータの形成に利用される。動作中に
温度が測定される。オフセットを測定するには電圧Ｖ
UNTRIMをアースと比較するだけでよく、利得を測定する
にはデルタ−シグマ型Ａ／Ｄコンバータ５２のＶ
REFERENCE入力及びＶSIGNAL信号をＶUNTRIM信号と接続
するだけでよい。温度はＶth信号をＶSIGNAL入力に、Ｖ
UNTRIM信号をＶREFERENCE入力にそれぞれ入力すること
によって測定する。電圧は較正中にＶIDEAL信号及びＶ
UNTRIM信号を入力することによって測定する。
【００３３】図１０にはデルタ−シグマ型Ａ／Ｄコンバ
ータ５２のブロック図を示した。ＶREFERENCE入力はス
イッチトキャパシタ・セクション１３０の一方の側と接
続し、セクション１３０の他方の側は増幅器１３４の非
反転入力として設けられた入力接続点１３２と接続す
る。同様に、ＶSIGNAL入力はスイッチトキャパシタ・セ
クション１３６の一方の側であり、セクション１３６の
他方の側も入力接続点１３２と接続する。スイッチトキ
ャパシタ・セクション１３０，１３６は公知のスイッチ
トキャパシタ・セクションであり、キャパシタのそれぞ
れの側は２つの別々に制御されるスイッチを介してアー
スまたはスイッチトキャパシタ・セッション１３０の入
力及び出力と接続する。作用時にはキャパシタの一方の
側が接地し、他方の側が入力信号と接続し、第２のサイ
クルにおいてキャパシタの他方の側が接地し、先に接地
した側が接続点１３２と接続する。増幅器１３４の反転
入力は接地し、非反転入力と出力の間には帰還キャパシ
タ１３５が挿入されている。増幅器１３４の出力はスイ
ッチトキャパシタ・セクション１３７の一方の側と接続
し、セクション１３７の他方の側は第２段増幅器１３８
の非反転入力と接続する。増幅器１３８の反転入力は接
地し、増幅器１３８の非反転入力と出力の間に帰還キャ
パシタ１４０が挿入されている。増幅器１３８の出力は
スイッチ１４１の一方の側と接続し、スイッチ１４１の
他方の側は接続点１４２と接続する。接続点１４２はス
イッチ１４４を介して接地し、キャパシタ１４６の一方
の側とも接続する。キャパシタ１４６の他方の側は接続
点１４８と接続する。接続点１４８はスイッチ１５０を
介して接地すると共にスイッチ１５４を介してコンパレ
ータ１５２の入力とも接続する。コンパレータ１５２は
デジタル流れ入出力を含む。接続点１４８は帰還パスを
介してキャパシタ１５８の一方の側とも接続し、またキ
ャパシタ１６０の一方の側とも接続する。キャパシタ１
５８の他方の側は接地し、キャパシタ１６０の他方の側
は接続点１６２と接続する。接続点１６２はスイッチ１
６４を介して接地し、増幅器１３４の出力を介してスイ
ッチ１６６と接続する。スイッチ１４０，１４４，１５
０，１５４及びキャパシタ１４６は出力側にスイッチト
キャパシタ・セクションを構成する。スイッチ１６４，
１６６から成る帰還パスとキャパシタ１５８，１６０は
１ビットＤ／Ａコンバータ帰還パスを構成する。これは
公知の動作である。スイッチトキャパシタ・セクション
及びスイッチのタイミングも公知であり、ここでは説明
を省く。
【００３４】図１１にはトリミング回路１４の詳細な論
理図を示した。電圧ＶUNTRIMはマルチタップ抵抗器１８
２の一方の側と接続する。抵抗器１８２の他方の側は接
地する。ワイパー１８４はそれぞれデジタル的に選択可
能な６５，５３６個の点のいずれかの点において抵抗器
１８２と接続する。接続点１８６はバッファとして構成
された演算増幅器１８８の一方の入力と接続する。演算
増幅器１８８の反転入力は出力と接続し、非反転入力は
接続点１８６と接続し、演算増幅器はその出力における
出力電圧ＶTRIMに関する駆動条件を与える。基準トリミ
ングＤ／Ａコンバータ７６はワイパー１８４が接続して
いるタップを選択することによって基準をトリミングす
るが、この新しい接続点または接続位置はデジタルバス
１６を介して受信されるデジタルワードに応じて決定さ
れる。このＤ／Ａコンバータは本願明細書の一部を形成
するものとして引用した１９８４年２月刊行のＩＳＳＣ
ＣＤｉｇｅｓｔに掲載されたＰ．Ｈｏｌｌｏｗａｙの論
文“Ａ Ｔｒｉｍｌｅｓｓ １６Ｂ Ｄｉｇｉｔａｌ
Ｐｏｔｅｎｔｉｏｍｅｔｅｒ”，ｐｐ．６６，６７，３
２０−３２１に記載のＤ／Ａコンバータと同様である。
【００３５】図１２はＥＥＰＲＯＭ６０の動作を示すブ
ロック図である。上述したように、ＥＥＰＲＯＭ６０は
チップ内部で形成されるデータを記憶すると共に、較正
及び最終デジタル修正ワード形成のため外部からデータ
にアクセスすることによってデータをダウンロード及び
アップロードすることを可能にする。従って、ＥＥＰＲ
ＯＭ６０は外部からチップにアクセスできるものでなけ
ればならない。このことはチップのピンを多重化するこ
とで容易に実現できる。また、プログラム電圧制御スイ
ッチ１９０だけでなくチップに対しても外部的にプログ
ラム電圧が発生する。これにより、ＥＥＰＲＯＭ６０に
プログラム電圧を印加するため全プログラム電圧をＶ
PROG端子に入力することが可能になる。マルチプレクサ
１９２を介してＥＥＰＲＯＭ６０のＲ／Ｗ信号と接続す
るピンにＲ／Ｗ信号が入力される。図示しないが、引き
上げられると多重ピンをテスト用の信号を受信するテス
トモードにするテストピンがある。
【００３６】シリアルＩ／Ｏポート６４は１本のピンと
接続すると共にマルチプレクサ１９４を介して並列／直
列コンバータ１９６と接続する。並列／直列コンバータ
１９６はマルチプレクサ１９４からの直列入力をデータ
バス５８へ出力するための並列データに変換し、バス５
８からの並列データを直列Ｉ／Ｏバス６４へ出力するた
めの直列データに変換する。また、マルチプレクサ１９
８によって多重化されるピンがアドレス情報を受信し、
これをアドレス発生回路に伝送する。アドレス発生回路
２００は論理制御回路５６の一部であり、アドレスを形
成してアドレスバス６２へ出力する。テストモードにお
いて、一定時間に亘ってアドレスピンをテストモードの
高さに引き上げることによりアドレスを入力する。アド
レス発生回路２００に含まれる内部カウンターが入力ピ
ンにおけるパルス長によってアドレスを判定する。この
アドレスはＥＥＰＲＯＭ６０への出力にラッチされ、対
応のデータが読み取りモードでは出力され、書き込みモ
ードでは入力される。すでに述べたように、チップ外部
からＥＥＰＲＯＭ６０にアクセスするのはデータをアッ
プロードしたりダウンロードするためであるが全システ
ムをチップに組み込めば外部からＥＥＰＲＯＭ６０にア
クセスする必要はなくなる。
【００３７】較正動作中、外部温度制御装置１９５及び
温度センサー１９６が利用される。外部温度制御装置は
バーンイン・オーブン内の作用温度を測定し、データ採
集のためのテスト動作を開始させるＴＥＳＴ信号を出力
する。この動作中、システムが初期化され、論理制御回
路５６へ信号が入力される。論理制御回路５６はＡ／Ｄ
コンバータ５２に対してデータ測定を指令し、このデー
タがＥＥＰＲＯＭ６０に記憶される。温度制御装置１９
５は１３０゜Ｃから３０゜Ｃまで降下する温度範囲中の
２３個の点において論理制御回路５６に対して周期的に
測定指令信号を出力する。Ａ／Ｄコンバータ５２が測定
値を形成すると、この測定値がＥＥＰＲＯＭ６０の利用
可能な最初の場所に記憶される。内部カウンタ及び論理
制御回路５６は次の測定値データが次の場所に記憶され
るようにアドレスを増分する。後述するように、情報に
は温度データが含まれる。温度データはデータ測定時の
温度に関する情報を提供する。あとでデータを検索する
際にはこの温度データだけで関連の較正データを取り出
せる。
【００３８】図１３に本発明の他の実施例を示した。較
正動作としてテストモードにおいてデジタルエラー電圧
及びデジタル温度信号を発生させ、温度が所定の温度範
囲内を移行し、外部ＴＥＳＴ信号が存在すれば補償パラ
メータを計算してこれをＥＥＰＲＯＭ６０に記憶させ
る。ＥＥＰＲＯＭ６０に記憶された補償パラメータをマ
ルチプライヤ／アキュムレータ７４が利用してデジタル
補償ワードを形成し、これがバス１６へ出力される。
【００３９】マルチプレクサ６３はデジタルフィルタ５
４から出力されるデータを受信し、データまたはアドレ
ス情報を提供するためこれをデータバス５８またはアド
レスバス６２へ転送する。較正モードにおいて、極めて
小さい増分で多数の温度測定が行われる。これを僅かに
２３個の点において測定を行う先に述べた実施例と比較
されたい。温度値ごとに補償パラメータが計算されるこ
とになり、ＥＥＰＲＯＭ６０に記憶される情報のアドレ
スは温度測定時にデジタルフィルタ５４から出力される
ＴＥＭＰデジタル値に対応する。従って、後述するよう
に、ＲＵＮ動作中、ＥＥＰＲＯＭ６０をアドレスして補
償パラメータを出力させるだけでよい。また、論理制御
回路５６はＲＵＮ動作中デジタル補償ワードが補償パラ
メータとしてＥＥＰＲＯＭ６０に記憶されるようにマル
チプライヤ／アキュムレータ７４の制御下に補償パラメ
ータを形成する。
【００４０】ＴＥＳＴ信号が存在すると、マルチタップ
しきい値回路がデータバス５８からデータを受信し、し
きい値を通過するときこの温度において較正動作を開始
させてＥＥＰＲＯＭ６０に記憶させるためのデジタル補
償ワードを求める。例えば、部品が１３０゜Ｃから３０
゜Ｃまでの範囲内を通過すると、デジタルフィルタ５４
から出力されるデジタル温度値が複数のしきい値の１つ
を通過する。各しきい値を通り過ぎるごとに較正動作が
開始され、それぞれの温度に対応してＡ／Ｄコンバータ
５２から発生するデジタルエラー電圧がマルチプライヤ
／アキュムレータ７４に入力され、マルチプライヤ／ア
キュムレータ７４と関連する補償アルゴリズムに従って
デジタル補償ワードが計算される。較正動作を開始させ
たデジタル温度値との関連においてこのデジタル補償ワ
ードがＥＥＰＲＯＭ６０に記憶される。
【００４１】上述したように、これは、デジタルフィル
タ５０から出力されるデジタル温度信号の値と関連する
ＥＥＰＲＯＭ６０のアドレスに過ぎない。アドレス発生
器２００はマルチタップしきい値回路２０１によって増
分制御することができ、次いで温度電圧及びデジタル補
償ワードの双方が前記アドレスに記憶される。このモー
ドにおいては関連のデジタル補償ワードを出力するため
のＲＵＮ動作としてデジタルフィルタ５４から出力され
る値とＥＥＰＲＯＭ６０に記憶されているＴＥＭＰ値と
の比較が必要になる。図１３の実施例では、ＴＥＳＴ信
号の存在下に集積回路またはモノリシック電圧基準発生
回路が特定の温度範囲内を通過させるだけで自動的にデ
ジタル補償ワードを発生させることができる。補償トリ
ミング動作を行うためには外部測定も、デジタルフィル
タ５４の出力へのアクセスもＥＥＰＲＯＭ６０の内容へ
のアクセスも不要である。
【００４２】図１４はデータ最終動作のフローチャート
である。好ましい実施例では、複数のチップをバーンイ
ン処理し、この処理においてチップを所定の高温及び低
温において所定時間に亘って電圧をかけた状態に維持す
る。ただし、テストが終了したら、バーンイン・オーブ
ンを高温から室温へ循環させ、チップを取り出す。この
“クールダウン”過程でチップは較正に充分な数の温度
点を設定するのに必要な温度範囲内を通過する。較正は
このクールダウン過程で温度制御回路１９５によって与
えられる各温度増分において温度及びその他のパラメー
タを測定することで自動的に行われる。温度増分はあら
かじめ設定されている。この方法はチップを特定の試験
盤上に配置し、出力として温度特性をテストし、補正係
数を表示し、次いでこれを記憶する方式とは著しく異な
る。即ち、詳しくは後述するように、この方法は自動的
に較正演算し、所定の情報を計算し、この情報をＥＥＰ
ＲＯＭ６０に記憶させる。
【００４３】図１４のフローチャートはスタートブロッ
ク２０４から始まり、ブロック２０６に進んで初期値を
Ｎ＝０にセットするが好ましい実施例の場合Ｎは２３通
りの値を取る。プログラムは次に機能ブロック２０８に
進んでアース電圧と、ＶＢＧと呼ばれるＶUNTRIMの比を
測定する。これがオフセット値ＯＦＳＴである。この測
定はマルチプレックス制御信号φ1によって容易に行わ
れる。機能ブロック２１０に示すようにこのオフセット
値ＯＦＳＴを記憶し、プログラムは機能ブロック２１２
に進み、デルタ−シグマ型Ａ／Ｄコンバータ５２の両入
力に電圧ＶUNTRIMを印加してＶＢＧとＶＢＧの比を求め
るマルチプレックス制御信号φ2で利得を測定する。次
いでプログラムは機能ブロック２１４によって示すよう
にこれをＧＡＩＮとしてＥＥＰＲＯＭ６０に記憶させ
る。
【００４４】次にプログラムは機能ブロック２１６に進
んで絶対電圧測定値を求める。この測定は電圧測定に利
用される信号であるマルチプレックス制御信号φ4で行
われる。これは電圧ＶUNTRIM及びＶIDEALの比を測定す
ることによって得られる。この値は機能ブロック２１８
によって示すように、ＶＢＧＡとして記憶される。プロ
グラムはさらに機能ブロック２２０に進み、マルチプレ
ックス制御信号φ3で電圧ＶUNTRIMまたはＶＢＧに対す
る電圧Ｖthの比を測定することにより温度を測定する。
この値は機能ブロック２２２によって示すように、変数
ＴＥＭＰとして記憶される。なお、ＴＥＭＰ値を測定す
るとき、Ａ／Ｄコンバータ５２の基準入力が電圧Ｖ
UNTRIMと接続する。従って、ＴＥＭＰとしてＡ／Ｄコン
バータ５２から出力される電圧信号はＲＵＮ動作中に出
力される電圧と全く同じとなる。これはＶUNTRIMが反復
性の温度変動を有することによる。従って、ＴＥＭＰ値
はＥＥＰＲＯＭ６０に記憶されている較正データの“標
識”として作用する。ＥＥＰＲＯＭ６０に記憶されてい
る２つのＴＥＭＰ値の間の電圧を測定する際にはこれら
２つの電圧の間で外挿するだけでよい。このようにすれ
ば精度が約０．１゜に維持される。
【００４５】ＴＥＭＰ値を記憶したのち、プログラムは
判断ブロック２２４に進み、Ｎ値が最大値に等しいかど
うかを判定する。もし最大値に等しくなければ、プログ
ラムは“Ｎ”パスに沿って機能ブロック２２６に進んで
Ｎ値を増分し、再び機能ブロック２０８に戻る。ただ
し、測定がすべて完了すると、プログラムは“Ｙ”パス
に沿ってＥＮＤブロック２２８に進む。個々のパラメー
タを計算したのち記憶するように述べたが、実際には所
与のＮ値について合計４個の変数を累算し、４個の値を
一括して４個の１６ビットブロックから成る６４ビット
ワードとしてＥＥＰＲＯＭに記憶する。なお、データは
クールダウンの過程で自動的に採取され、ＥＥＰＲＯＭ
６０に記憶される。このデータは補正パラメータを計算
し、これを再びＥＥＰＲＯＭ６０に記憶させるため最終
テストの際に利用される。従って、ＥＥＰＲＯＭ６０は
温度補償パラメータまたは温度関連データから成るチッ
プの温度履歴を含む。さらにまた、クールダウン中に較
正パラメータをチップ上で計算し、補正係数だけをＥＥ
ＰＲＯＭに記憶させることも可能である。
【００４６】図１５はスタートブロック２３４から始ま
る最終テストの手順を示すフローチャートである。バー
ンイン・オーブンからチップが取り出されると、プログ
ラムは機能ブロック２３６に進んで変数ＴＥＭＰ，ＶＢ
ＧＡ，ＧＡＩＮ及びＯＦＳＴをダウンロードする。次い
でプログラムは機能ブロック２３８に進んでＮ値をゼロ
にセットし、さらに機能ブロック２４０に進んでエラー
値を計算する。このエラー値はＧＡＩＮのオフセット値
をＶＢＧＡのオフセット値で除算し、値１を差し引いた
のち２16を乗算して得られる値に等しい。次いでプログ
ラムは機能ブロック２４２に進んでＮの傾きを計算す
る。これはＮ及びＮ−１のエラー値差をＴＥＭＰ（Ｎ）
とＴＥＭＰ（Ｎ−１）の差で除算して得られる値に等し
い。次にプログラムは機能ブロック２４４に進んでｙ切
片を計算する。ｙ切片はＮ−１値のエラーからＮのスロ
ープ値とＮ−１のＴＥＭＰ値の積を差し引いた値に等し
い。次いでプログラムは機能ブロック２４６に進んでＴ
ＥＭＰ、ＳＬＯＰＥ及びｙ切片の値をアップロードす
る。プログラムはさらに判断ブロック２４８に進んでＮ
値が最大値に等しいかどうかを判断し、もし最大値に等
しくなければ、プログラムは機能ブロック２５０に進ん
で値を増分してから再び機能ブロック２４０に入力に戻
る。すべての計算が終ると、プログラムはＥＮＤブロッ
ク２５２に進む。
【００４７】図１６はスタートブロック２５４から始ま
り、機能ブロック２５６に進んで温度電圧Ｖthとトリミ
ングされない電圧ＶＢＧの比を測定するＲＵＮ動作を示
すフローチャートである。プログラムはブロック２５６
から機能ブロック２５８に進み、ＴＥＭＰ値がＴＥＭＰ
（１）の値よりも小さいかどうか、即ち、曲線上の最初
の点であるかどうかを判断する。もしそうなら、ブロッ
ク２５９で示すようにＳＬＯＰＥ及びＹINTERCEPTをＮ
＝１に対応するＳＬＯＰＥ及びＹINTERCEPTの値にセッ
トする。もし判断の結果がＮＯなら、プログラムは判断
ブロック２６０に進み、ＴＥＭＰ値がＴＥＭＰ（２１）
よりも大きいかどうか、即ち、曲線の最終点であるかど
うかを判断する。もしそうなら、プログラムは機能ブロ
ック２６２に進んでＳＬＯＰＥ及びＹINTERCEPTの値を
Ｎ＝２１に対応する値にセットする。もしＴＥＭＰ値が
下限値よりも小さくないかまたは上限値よりも大きけれ
ば、プログラムは判断ブロック２６４に進んでＴＥＭＰ
がＴＥＭＰ（Ｎ）とＴＥＭＰ（Ｎ＋１）の間かどうかを
判断する。もしそうでなければ、プログラムは判断ブロ
ック２５８の入力に戻って再びＴＥＭＰ値の位置を求め
る。ただし、もしＴＥＭＰ値が上記値の間なら、プログ
ラムは機能ブロック２６６に進んでＳＬＯＰＥ及びＹ
INTERCEPTの値をＮ値に対応する値にセットする。機能
ブロック２５９，２６２及び２６６の出力は機能ブロッ
ク２６８に接続する。
【００４８】機能ブロック２６８においてＥＲＲＯＲ値
が求められる。このＥＲＲＯＲ値はＳＬＯＰＥ（Ｎ）と
ＴＥＭＰの積にＮの切片値を加算して得られる値に等し
い。次いでプログラムは機能ブロック２７２に進んでＶ
DAC値を計算する。ＶDAC値はＥＲＲＯＲ値をＶUNTRIM／
２16で除算して得られる値に等しく、２16セグメントの
それぞれについて５０μＶの増分でＥＲＲＯＲ値が変化
する。次にプログラムは機能ブロック２７４に進み、出
力ＶＢＧ（ＶUNTRIM）及びＶDACの差に相当するＶTRIM
値を計算する。次いでプログラムは機能ブロック２５６
の入力に戻り、２００ｍＳの一定インターバルでこのプ
ログラムが繰り返される。
【００４９】この正規動作中、デルタ−シグマ型コンバ
ータはマルチプレックス制御信号φ３に対応するモード
にロックされ、２００ｍＳの一定インターバルで測定が
行われる。もし温度が変化すると、デジタルマルチプラ
イヤ／アキュムレータ７４がデルタ−シグマ出力ワード
に基づいて適正な温度セグメントを選択し、このセグメ
ントに対応する傾き及び切片情報を利用して計算を行
う。この計算の結果が基準トリミングＤ／Ａコンバータ
７６を制御し、この基準トリミングＤ／Ａコンバータ７
６によりトリミングされた基準電圧が常に適正となるよ
うにエラー電圧が調整される。
【００５０】図１７は２つの条件、即ち、ヒステリシス
を伴わない場合とヒステリシスを伴う場合の補正出力電
圧ＶTRIMを示すグラフである。ヒステリシス曲線を曲線
２８０で、非ヒステリシス曲線を曲線２８２でそれぞれ
示した。ヒステリシスは定時補正に伴って起こる問題を
解決する。例えば、もし集積回路の温度が正確に２つの
Ｄ／Ａコンバータトリミングコードの境界に相当する温
度ならば、トリミングされた基準は３．０ボルトで周波
数５Ｈｚ、最下位ビット数１の方形波Ｄ／Ａコンバータ
トリミング（±５０μＶ）を含むことになる。その結果
が曲線２８２である。好ましい実施例では、電圧基準が
トリミングされるようになるまでには基準トリミングＤ
／Ａコンバータ出力が１よりも大きい一定最下位ビット
数だけ変化しなければならないように集積回路でデジタ
ルヒステリシスアルゴリズムが行われる。好ましい実施
例ではヒステリシス値を、Ｄ／Ａコンバータトリミング
出力が変化する前に変化する必要のある最下位ビット数
として５にセットする。これにより、小さい温度変化に
対する基準電圧の見かけ段階数が少なくなる。
【００５１】較正の過程で外部基準電圧を利用すること
により、マルチプレクサへの制御信号φ4が存在してい
る間のトリミングされない電圧基準ＶUNTRIMの絶対値を
求める。この外部電圧はバーンイン・オーブン内のすべ
ての集積回路と接続しているから、長いプリント回路板
が必要である。バーンイン・オーブンの環境は望ましく
ない６０Ｈｚ線路周波数による干渉の存在が避けられな
い環境である。外部電圧基準の指示値は６０Ｈｚ線路周
波数による干渉の問題を増大させるだけである。
【００５２】この問題を解決するため、信号φ4が存在
する時間に亘って逆デルタ−シグマ変換を行う。通常な
ら外部電圧基準をデルタ−シグマ基準入力と、トリミン
グされない電圧ＶUNTRIMをデルタ−シグマ信号入力とそ
れぞれ接続することになるが、この実施例では逆であ
る。即ち、デルタ−シグマ信号入力に対するデジタルフ
ィルタの減衰効果を利用して前記問題を解決する。外部
電圧基準に存在する５０Ｈｚまたは６０Ｈｚ線路周波数
による干渉がデジタルフィルタ５４によって著しく減衰
させられ、測定に悪影響を及ぼさないようにデジタルフ
ィルタ５４のゼロの個数を５Ｈｚの倍数とする。この
“逆”変換はセグメントごとに傾き及びｙ切片値を計算
する時に測定者によって簡単に行われる。
【００５３】以上の説明を要約すれば、本発明はアナロ
グ基準入力電圧を補償することによってＡ／Ｄコンバー
タの動作を連続的に較正する方法を提供する。本発明の
方法は例えばバンドギャップ基準回路のようなオンチッ
プ・アナログ基準電圧発生回路をトリミングするステッ
プを含む。トリミングされていない電圧を理想電圧と比
較すると共に温度電圧とも比較するため２次Ａ／Ｄコン
バータを利用する。この比較情報を利用して較正パラメ
ータを求める。較正パラメータはバーンイン段階におい
てチップの内部温度を変化させながら計算する。この温
度変化に対応してトリミングされていない電圧を補正す
るのに必要な較正パラメータを求め、これを持久型メモ
リに記憶させる。チップ使用時には、温度を測定し、持
久型メモリから該当する較正パラメータを検索し、これ
を利用してデジタル補償ワードを作成し、このデジタル
補償ワードを利用することによってアナログトリミング
回路による電圧トリミングを制御する。
【００５４】
【図面の簡単な説明】
【図１】アナログ基準をトリミングするための連携の回
路を含めたＡ／Ｄコンバータの全体的なブロック図；
【図２】デジタル領域における補償を利用する図１の構
成の変形例；
【図３】アナログ基準をトリミングするための好ましい
実施例の詳細なブロック図；
【図４】図３のブロック図において利用される曲線当て
はめアルゴリズム；
【図５】図３のブロック図において利用される曲線当て
はめアルゴリズム；
【図６】図３のブロック図において利用される曲線当て
はめアルゴリズム；
【図７】図３のブロック図において利用される曲線当て
はめアルゴリズム；
【図８】図３のブロック図において利用される曲線当て
はめアルゴリズム；
【図９】種々の動作モードを制御するためのデルタ−シ
グマ型Ａ／Ｄコンバータの多重化方式を示す詳細なブロ
ック図；
【図１０】デルタ−シグマ型Ａ／Ｄコンバータの詳細な
ブロック図；
【図１１】トリミング回路及び区分化Ｄ／Ａコンバータ
の簡単なブロック図；
【図１２】ＥＥＰＲＯＭのプログラミング動作のブロッ
ク図；
【図１３】ＥＥＰＲＯＭのプログラミング動作のブロッ
ク図；
【図１４】データ最終動作のフローチャート；
【図１５】ＥＥＰＲＯＭに記憶させるための補正係数を
形成する最終テスト動作のフローチャート；
【図１６】温度補正動作のフローチャート；
【図１７】ヒステリシスを有する区分化Ｄ／Ａコンバー
タの出力とヒステリシスのない区分化Ｄ／Ａコンバータ
出力の比較グラフ。
【符号の説明】
１４ トリミング回路 ５０ バンドギャップ電圧基準 ５２ デルタ−シグマ型Ａ／Ｄコンバータ ５４ デジタルフィルタ ５６ 論理制御回路 ６０ ＥＥＰＲＯＭ ７０ 電荷ポンプ ７４ マルチプライヤ／アキュムレータ ７６ Ｄ／Ａコンバータ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 エリック ジェイ スワンソン アメリカ合衆国 テキサス州 オースティ ン レジャーウッズ 505

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 アナログ入力信号を受けてこれを対応の
    デジタル出力信号に変換する１次Ａ／Ｄコンバータと；
    １次Ａ／Ｄコンバータの作動に関連する所定の環境パラ
    メータを測定しこれに対応するアナログ環境情報を発生
    させるアナログ環境パラメータ測定装置と；アナログ環
    境情報をデジタル環境情報に変換する２次Ａ／Ｄコンバ
    ータと；デジタル環境情報に関連するデジタル補償パラ
    メータを記憶する持久形メモリと；メモリに記憶されて
    いるデジタル補償パラメータのうち、２次Ａ／Ｄコンバ
    ータから出力されるデジタル環境情報に対応する特定の
    デジタル補償パラメータを呼び出し、この特定デジタル
    補償パラメータ及び所定の補償アルゴリズムに従って１
    次Ａ／Ｄコンバータの動作を補償する補償装置から成る
    ことを特徴とするモノリシックＡ／Ｄコンバータ。
  2. 【請求項２】 補償装置が特定デジタル補償パラメータ
    及び所定の補償アルゴリズムに従って１次Ａ／Ｄコンバ
    ータの動作をデジタル領域において補償することを特徴
    とする請求項１に記載のモノリシックＡ／Ｄコンバー
    タ。
  3. 【請求項３】 １次Ａ／Ｄコンバータが未補償アナログ
    電圧を発生させる基準電圧発生器を含み；所定の環境パ
    ラメータが温度パラメータであり；補償装置がアナログ
    基準として入力される未補償アナログ電圧を有する１次
    Ａ／Ｄコンバータの動作を補償することにより所定の理
    想電圧からの未補償アナログ電圧の温度変動が所定の補
    償アルゴリズムに従って補償されるようにし、持久形メ
    モリに記憶されたデジタル補償パラメータは温度の関数
    としての未補償アナログ電圧の変動を補償するに必要な
    ものであることを特徴とする請求項２に記載のモノリシ
    ックＡ／Ｄコンバータ。
  4. 【請求項４】 １次Ａ／Ｄコンバータが未補償アナログ
    電圧を発生させる基準電圧発生器を含み；所定の環境パ
    ラメータが温度パラメータであり；補償装置が基準電圧
    発生器から発生する未補償アナログ電圧を補償すること
    により基準として１次Ａ／Ｄコンバータに入力するため
    の補償アナログ電圧を出力することを特徴とする請求項
    １に記載のモノリシックＡ／Ｄコンバータ。
  5. 【請求項５】 補償装置が、 メモリに記憶されているデジタル補償パラメータのう
    ち、２次Ａ／Ｄコンバータから出力されるデジタル環境
    情報と対応する特定のデジタル補償パラメータを呼び出
    し、所定の補償アルゴリズムに従って特定のデジタル補
    償パラメータを処理することにより、アナログ環境情報
    に対応するデジタル補償ワードを出力する補償プロセッ
    サと；デジタル補償ワードを受信し、デジタル補償ワー
    ドに従って未補償アナログ電圧を補償する補償回路から
    成ることを特徴とする請求項２に記載のモノリシックＡ
    ／Ｄコンバータ。
  6. 【請求項６】 アナログ環境パラメータ測定装置が基準
    電圧発生器及び１次Ａ／Ｄコンバータの温度を測定する
    ためその近傍に配置されてアナログ温度信号を出力する
    温度モニターから成り、２次Ａ／Ｄコンバータの出力が
    デジタル温度信号であることを特徴とする請求項１に記
    載のモノリシックＡ／Ｄコンバータ。
  7. 【請求項７】 所定の環境パラメータの関数としての１
    次Ａ／Ｄコンバータの動作を測定し、持久形メモリに記
    憶されているデジタル補償パラメータと対応する情報を
    発生させる較正装置をも含むことを特徴とする請求項１
    に記載のＡ／Ｄコンバータ。
  8. 【請求項８】 未補償アナログ電圧を発生させる基準電
    圧発生器と；環境パラメータ測定装置を基準電圧発生器
    の近傍に配置することにより、基準電圧発生器と関連す
    る所定の環境パラメータを測定すると共に、測定された
    所定環境パラメータと対応するアナログ環境信号を出力
    することと；補償装置がメモリに記憶されているデジタ
    ル補償パラメータのうち、２次Ａ／Ｄコンバータから出
    力されるデジタル環境信号と対応する特定のデジタル補
    償パラメータを取り出す補償プロセッサを含み、プロセ
    ッサが所定の補償アルゴリズムに従って特定デジタル補
    償パラメータを処理することによってデジタル補償ワー
    ドを出力することと；デジタル補償ワードを受信し、デ
    ジタル補償ワードの値に従って未補償アナログ電圧を補
    償する補償回路とを特徴とする請求項１に記載のモノリ
    シックＡ／Ｄコンバータ。
  9. 【請求項９】 環境パラメータが温度パラメータであ
    り；アナログ環境信号が絶対温度に比例するアナログ温
    度信号であり；デジタル環境信号がデジタル温度信号で
    あることを特徴とする請求項８に記載のモノリシックＡ
    ／Ｄコンバータ。
  10. 【請求項１０】 複数の温度のそれぞれに対する未補償
    アナログ電圧の応答を測定し、測定されたそれぞれの温
    度ごとにデジタル温度信号及びこれと関連するデジタル
    エラー電圧信号を出力し、測定されたそれぞれの温度ご
    とに関連のデジタル温度信号及びデジタルエラー電圧信
    号をメモリに記憶させ、デジタルエラー電圧信号がデジ
    タル温度信号ごとに補償パラメータに変換されるように
    するテスト制御回路をも含むことを特徴とする請求項９
    に記載のモノリシックＡ／Ｄコンバータ。
  11. 【請求項１１】 テスト制御回路が外部からの測定プロ
    ンプト信号に応答してデジタル温度信号及び関連のデジ
    タルエラー電圧信号を出力し、その値をメモリに記憶さ
    せることを特徴とする請求項１０に記載のモノリシック
    Ａ／Ｄコンバータ。
  12. 【請求項１２】 ２次Ａ／Ｄコンバータがその入力側に
    外部基準電圧、未補償アナログ電圧及びアナログ温度信
    号を受信するマルチプレクサをも含み、マルチプレクサ
    がテストモードにおいてテスト制御回路の制御下に外部
    基準電圧と未補償アナログ電圧の比を表わすデジタル値
    及び基準電圧とアナログ温度電圧の比を表わすデジタル
    値を出力し、実働モードにおいてデジタル温度信号とし
    て基準電圧とアナログ温度信号の比を表わすデジタル値
    を出力することを特徴とする請求項１０に記載のＡ／Ｄ
    コンバータ。
  13. 【請求項１３】 基準電圧が未補償アナログ電圧である
    ことを特徴とする請求項１２に記載のモノリシックＡ／
    Ｄコンバータ。
  14. 【請求項１４】 持久形メモリを呼び出してデータをダ
    ウンロードするアクセス回路をも含むことを特徴とする
    請求項１２に記載のモノリシックＡ／Ｄコンバータ。
JP5239117A 1992-08-31 1993-08-30 連続的に較正される電圧基準を備えたａ／ｄコンバータ Pending JPH06237171A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US937642 1992-08-31
US07/937,642 US5319370A (en) 1992-08-31 1992-08-31 Analog-to-digital converter with a continuously calibrated voltage reference

Publications (1)

Publication Number Publication Date
JPH06237171A true JPH06237171A (ja) 1994-08-23

Family

ID=25470213

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5239117A Pending JPH06237171A (ja) 1992-08-31 1993-08-30 連続的に較正される電圧基準を備えたａ／ｄコンバータ

Country Status (2)

Country Link
US (1) US5319370A (ja)
JP (1) JPH06237171A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10232250A (ja) * 1997-02-18 1998-09-02 Fluke Corp ｒｍｓコンバータ、ｒｍｓ値測定装置、およびｒｍｓ値計算方法
JPH10319056A (ja) * 1997-04-09 1998-12-04 Fluke Corp 測定装置のための測定フロントエンドおよび信号電圧から複数個の測定パラメータを得るための方法
JP2005033606A (ja) * 2003-07-08 2005-02-03 Matsushita Electric Ind Co Ltd Ａ／ｄ変換器並びにａ／ｄ変換器のオフセット電圧及び利得調整方法
WO2009034810A1 (en) * 2007-09-12 2009-03-19 Ricoh Company, Ltd. Constant current output control type switching regulator
JP2011166439A (ja) * 2010-02-09 2011-08-25 Mitsumi Electric Co Ltd 半導体集積回路装置及びその温度補正方法
JP2019161650A (ja) * 2018-03-09 2019-09-19 インフィニオン テクノロジーズ アクチエンゲゼルシャフトＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ ＡＧ アナログ−デジタル変換器のための、温度に基づいた基準利得の補正

Families Citing this family (116)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5488368A (en) * 1993-05-28 1996-01-30 Technoview Inc. A/D converter system and method with temperature compensation
US5822225A (en) * 1994-09-21 1998-10-13 Ericsson Raynet Corporation Self-calibrating data processors and methods for calibrating same
US5798692A (en) * 1996-04-01 1998-08-25 Integrated Sensor Solutions Digital compensation circuit for calibration of sensors
JP2852282B2 (ja) * 1996-11-25 1999-01-27 新潟日本電気株式会社 クロックジェネレータ
US6055489A (en) * 1997-04-15 2000-04-25 Intel Corporation Temperature measurement and compensation scheme
US5848383A (en) * 1997-05-06 1998-12-08 Integrated Sensor Solutions System and method for precision compensation for the nonlinear offset and sensitivity variation of a sensor with temperature
US6218972B1 (en) * 1997-09-11 2001-04-17 Rockwell Science Center, Inc. Tunable bandpass sigma-delta digital receiver
US5935466A (en) * 1997-09-15 1999-08-10 National Instruments Corporation System and method for reducing inaccuracies caused by temperature drift in D/A converters
KR100265379B1 (ko) * 1997-11-05 2000-09-15 윤종용 지자계 편향 자동 보정 장치
EP0935195A2 (en) * 1998-02-06 1999-08-11 Analog Devices, Inc. "An integrated circuit with a high resolution analog-to-digital converter, a microcontroller and high density memory and an emulator for an integrated circuit
US6239732B1 (en) * 1998-04-13 2001-05-29 Dallas Semiconductor Corporation One-wire device with A-to-D converter
GB2339352B (en) * 1998-06-30 2002-02-06 Lsi Logic Corp Testing analog to digital converters
US5973487A (en) * 1998-07-08 1999-10-26 National Semiconductor Corporation Methods and apparatus for providing an autocalibrated voltage reference
US6294962B1 (en) 1998-12-09 2001-09-25 Cypress Semiconductor Corp. Circuit(s), architecture and method(s) for operating and/or tuning a ring oscillator
US6816100B1 (en) 1999-03-12 2004-11-09 The Regents Of The University Of California Analog-to-digital converters with common-mode rejection dynamic element matching, including as used in delta-sigma modulators
US6753739B1 (en) 1999-03-24 2004-06-22 Cypress Semiconductor Corp. Programmable oscillator scheme
US6191660B1 (en) 1999-03-24 2001-02-20 Cypress Semiconductor Corp. Programmable oscillator scheme
US6075354A (en) * 1999-08-03 2000-06-13 National Semiconductor Corporation Precision voltage reference circuit with temperature compensation
US6246353B1 (en) * 1999-09-13 2001-06-12 Analog Devices, Inc. Integrated-circuit structures and methods for correction of temperature and process-induced parameter errors
US6388853B1 (en) * 1999-09-28 2002-05-14 Power Integrations, Inc. Method and apparatus providing final test and trimming for a power supply controller
US6448845B2 (en) 1999-09-30 2002-09-10 Koninklijke Philips Electronics N.V. Trimmable reference generator
EP1102403A1 (de) * 1999-11-19 2001-05-23 ABB Power Automation AG Funktionsüberwachung eines Wandlers
DE19960244C1 (de) * 1999-12-14 2001-02-01 Infineon Technologies Ag Anordnung zum Trimmen von Referenzspannungen in Halbleiterchips, insb. Halbleiterspeichern
ATE240550T1 (de) 1999-12-23 2003-05-15 Em Microelectronic Marin Sa Integrierte schaltung mit kalibriermitteln zur kalibrierung eines elektronischen moduls und verfahren zum kalibrieren eines elektronischen moduls in einer integrierten schaltung
US6946920B1 (en) 2000-02-23 2005-09-20 Cypress Semiconductor Corp. Circuit for locking an oscillator to a data stream
US6297705B1 (en) 2000-02-23 2001-10-02 Cypress Semiconductor Corp. Circuit for locking an oscillator to a data stream
US6407641B1 (en) 2000-02-23 2002-06-18 Cypress Semiconductor Corp. Auto-locking oscillator for data communications
US7093151B1 (en) 2000-09-22 2006-08-15 Cypress Semiconductor Corp. Circuit and method for providing a precise clock for data communications
US6769069B1 (en) * 2000-10-19 2004-07-27 International Business Machines Corporation Service processor control of module I / O voltage level
US8160864B1 (en) 2000-10-26 2012-04-17 Cypress Semiconductor Corporation In-circuit emulator and pod synchronized boot
US6724220B1 (en) 2000-10-26 2004-04-20 Cyress Semiconductor Corporation Programmable microcontroller architecture (mixed analog/digital)
US7765095B1 (en) 2000-10-26 2010-07-27 Cypress Semiconductor Corporation Conditional branching in an in-circuit emulation system
US8176296B2 (en) 2000-10-26 2012-05-08 Cypress Semiconductor Corporation Programmable microcontroller architecture
US8149048B1 (en) 2000-10-26 2012-04-03 Cypress Semiconductor Corporation Apparatus and method for programmable power management in a programmable analog circuit block
DE60119476T2 (de) 2000-10-26 2006-11-23 Fujitsu Ltd., Kawasaki Segmentierte Schaltungsanordnung
US8103496B1 (en) 2000-10-26 2012-01-24 Cypress Semicondutor Corporation Breakpoint control in an in-circuit emulation system
JP3633864B2 (ja) * 2000-11-29 2005-03-30 Ｎｅｃマイクロシステム株式会社 不揮発性メモリの基準電圧発生回路
JP3510589B2 (ja) * 2000-12-15 2004-03-29 Ｎｅｃエレクトロニクス株式会社 セルサーチ方法およびセルサーチ装置
EP1271549B1 (en) * 2001-06-26 2005-02-02 Freescale Semiconductor, Inc. Eeprom circuit, voltage reference circuit and method for providing a low temperature-coefficient voltage reference
US6509852B1 (en) 2001-08-03 2003-01-21 Texas Instruments Incorporated Apparatus and method for gain calibration technique for analog-to-digital converter
US7406674B1 (en) 2001-10-24 2008-07-29 Cypress Semiconductor Corporation Method and apparatus for generating microcontroller configuration information
US8078970B1 (en) 2001-11-09 2011-12-13 Cypress Semiconductor Corporation Graphical user interface with user-selectable list-box
US8042093B1 (en) 2001-11-15 2011-10-18 Cypress Semiconductor Corporation System providing automatic source code generation for personalization and parameterization of user modules
US6971004B1 (en) 2001-11-19 2005-11-29 Cypress Semiconductor Corp. System and method of dynamically reconfiguring a programmable integrated circuit
US8069405B1 (en) 2001-11-19 2011-11-29 Cypress Semiconductor Corporation User interface for efficiently browsing an electronic document using data-driven tabs
US7770113B1 (en) 2001-11-19 2010-08-03 Cypress Semiconductor Corporation System and method for dynamically generating a configuration datasheet
US7844437B1 (en) 2001-11-19 2010-11-30 Cypress Semiconductor Corporation System and method for performing next placements and pruning of disallowed placements for programming an integrated circuit
US7774190B1 (en) 2001-11-19 2010-08-10 Cypress Semiconductor Corporation Sleep and stall in an in-circuit emulation system
US8103497B1 (en) 2002-03-28 2012-01-24 Cypress Semiconductor Corporation External interface for event architecture
US7308608B1 (en) 2002-05-01 2007-12-11 Cypress Semiconductor Corporation Reconfigurable testing system and method
US7761845B1 (en) 2002-09-09 2010-07-20 Cypress Semiconductor Corporation Method for parameterizing a user module
US6690310B1 (en) * 2003-02-13 2004-02-10 Northrop Grumman Corporation Method and apparatus for adaptively compensating for an inaccuracy in an analog-to-digital converter
US7161419B2 (en) * 2003-11-12 2007-01-09 Seiko Npc Corporation Sensor device and a signal amplification device of a small detection signal provided by the sensor
US7340366B2 (en) * 2004-03-04 2008-03-04 Atmel Corporation Method and apparatus of temperature compensation for integrated circuit chip using on-chip sensor and computation means
US7295049B1 (en) 2004-03-25 2007-11-13 Cypress Semiconductor Corporation Method and circuit for rapid alignment of signals
JP4555608B2 (ja) * 2004-05-21 2010-10-06 富士通セミコンダクター株式会社 Ａ／ｄ変換器
US8069436B2 (en) 2004-08-13 2011-11-29 Cypress Semiconductor Corporation Providing hardware independence to automate code generation of processing device firmware
US8286125B2 (en) * 2004-08-13 2012-10-09 Cypress Semiconductor Corporation Model for a hardware device-independent method of defining embedded firmware for programmable systems
US8082531B2 (en) * 2004-08-13 2011-12-20 Cypress Semiconductor Corporation Method and an apparatus to design a processing system using a graphical user interface
US7116588B2 (en) * 2004-09-01 2006-10-03 Micron Technology, Inc. Low supply voltage temperature compensated reference voltage generator and method
DE102004046618A1 (de) * 2004-09-25 2006-03-30 Robert Bosch Gmbh Schaltungsanordnung zum Analog/Digital-Wandeln
US7062401B1 (en) * 2005-01-11 2006-06-13 Lsi Logic Corporation Low circuit overhead built in self test for oversampled ADC's
US7332976B1 (en) 2005-02-04 2008-02-19 Cypress Semiconductor Corporation Poly-phase frequency synthesis oscillator
US7413342B2 (en) * 2005-02-22 2008-08-19 Micron Technology, Inc. DRAM temperature measurement system
US7230552B2 (en) * 2005-04-08 2007-06-12 Halliburton Energy Services, Inc. Temperature compensation apparatus, systems, and methods
US7400183B1 (en) 2005-05-05 2008-07-15 Cypress Semiconductor Corporation Voltage controlled oscillator delay cell and method
US8089461B2 (en) 2005-06-23 2012-01-03 Cypress Semiconductor Corporation Touch wake for electronic devices
US7809973B2 (en) * 2005-11-16 2010-10-05 Cypress Semiconductor Corporation Spread spectrum clock for USB
US8035455B1 (en) 2005-12-21 2011-10-11 Cypress Semiconductor Corporation Oscillator amplitude control network
US8085067B1 (en) 2005-12-21 2011-12-27 Cypress Semiconductor Corporation Differential-to-single ended signal converter circuit and method
US8067948B2 (en) 2006-03-27 2011-11-29 Cypress Semiconductor Corporation Input/output multiplexer bus
US7518930B2 (en) * 2006-04-21 2009-04-14 Sandisk Corporation Method for generating and adjusting selected word line voltage
US7269092B1 (en) * 2006-04-21 2007-09-11 Sandisk Corporation Circuitry and device for generating and adjusting selected word line voltage
US8564252B2 (en) * 2006-11-10 2013-10-22 Cypress Semiconductor Corporation Boost buffer aid for reference buffer
US7551109B1 (en) 2007-03-14 2009-06-23 Ashmore Jr Benjamin H Method, system and apparatus for dual mode operation of a converter
US9564902B2 (en) 2007-04-17 2017-02-07 Cypress Semiconductor Corporation Dynamically configurable and re-configurable data path
US8516025B2 (en) 2007-04-17 2013-08-20 Cypress Semiconductor Corporation Clock driven dynamic datapath chaining
US7737724B2 (en) 2007-04-17 2010-06-15 Cypress Semiconductor Corporation Universal digital block interconnection and channel routing
US8130025B2 (en) 2007-04-17 2012-03-06 Cypress Semiconductor Corporation Numerical band gap
US8026739B2 (en) 2007-04-17 2011-09-27 Cypress Semiconductor Corporation System level interconnect with programmable switching
US8040266B2 (en) 2007-04-17 2011-10-18 Cypress Semiconductor Corporation Programmable sigma-delta analog-to-digital converter
US8092083B2 (en) 2007-04-17 2012-01-10 Cypress Semiconductor Corporation Temperature sensor with digital bandgap
US8035401B2 (en) 2007-04-18 2011-10-11 Cypress Semiconductor Corporation Self-calibrating driver for charging a capacitive load to a desired voltage
US8065653B1 (en) 2007-04-25 2011-11-22 Cypress Semiconductor Corporation Configuration of programmable IC design elements
US9720805B1 (en) 2007-04-25 2017-08-01 Cypress Semiconductor Corporation System and method for controlling a target device
US8266575B1 (en) 2007-04-25 2012-09-11 Cypress Semiconductor Corporation Systems and methods for dynamically reconfiguring a programmable system on a chip
US8049569B1 (en) 2007-09-05 2011-11-01 Cypress Semiconductor Corporation Circuit and method for improving the accuracy of a crystal-less oscillator having dual-frequency modes
WO2009042137A2 (en) * 2007-09-25 2009-04-02 Lam Research Corporation Temperature control modules for showerhead electrode assemblies for plasma processing apparatuses
CN101754506B (zh) * 2008-12-12 2013-03-20 深圳市鑫汇科科技有限公司 电磁炉功率自动校准方法及电路
US8044677B2 (en) * 2008-12-19 2011-10-25 Stmicroelectronics S.R.L. Electrical system, voltage reference generation circuit, and calibration method of the circuit
US9448964B2 (en) 2009-05-04 2016-09-20 Cypress Semiconductor Corporation Autonomous control in a programmable system
EP2253966B1 (en) * 2009-05-18 2014-04-30 Dialog Semiconductor GmbH Self-trim and self-test of on-chip values
US7920016B2 (en) * 2009-05-29 2011-04-05 Linear Technology Corporation Monolithic voltage reference device with internal, multi-temperature drift data and related testing procedures
US8059021B2 (en) * 2009-12-18 2011-11-15 Advantest Corporation Digital-analog converting apparatus and test apparatus
US8779777B2 (en) * 2010-06-04 2014-07-15 Linear Technology Corporation Dynamic compensation of aging drift in current sense resistor
US8364870B2 (en) 2010-09-30 2013-01-29 Cypress Semiconductor Corporation USB port connected to multiple USB compliant devices
GB201102562D0 (en) * 2011-02-14 2011-03-30 Nordic Semiconductor Asa Analogue-to-digital converter
DE102011113002A1 (de) * 2011-09-09 2013-03-14 Isabellenhütte Heusler Gmbh & Co. Kg Differenzstromsensor
US9667240B2 (en) 2011-12-02 2017-05-30 Cypress Semiconductor Corporation Systems and methods for starting up analog circuits
WO2013168284A1 (ja) * 2012-05-11 2013-11-14 三菱電機株式会社 アナログ変換装置およびプログラマブルコントローラシステム
US9726696B2 (en) * 2012-09-21 2017-08-08 Matthew Powell Precision reference circuit and related method
US8981972B2 (en) * 2013-03-14 2015-03-17 Analog Devices, Inc. Background calibration of ADC reference voltage due to input signal dependency
US9240798B2 (en) * 2014-02-28 2016-01-19 Texas Instruments Incorporated On-chip analog-to-digital converter (ADC) linearity text for embedded devices
WO2015131348A1 (zh) * 2014-03-05 2015-09-11 深圳市欣锐特科技有限公司 一种集成电路芯片内部参考电压的校准方法、装置
WO2016084052A1 (en) * 2014-11-29 2016-06-02 Xsi Semiconductors Pvt Ltd Dynamic bleed system and method for dynamic loading of a dimmer using event driven architecture
US9912342B2 (en) 2015-12-18 2018-03-06 Analog Devices Global Flash analog-to-digital converter calibration
EP3514963A1 (en) 2018-01-19 2019-07-24 Socionext Inc. Processing circuitry
CN110166049A (zh) * 2019-06-10 2019-08-23 中车大连机车车辆有限公司 模数转换基准漂移自动补偿方法及装置
US11056210B1 (en) 2020-02-13 2021-07-06 Dialog Semiconductor (Uk) Limited Electrical circuit comprising a trim circuit
CN111297354A (zh) * 2020-02-17 2020-06-19 中国人民解放军军事科学院军事医学研究院 具有自校准功能的肌电与压力结合的混合式传感器系统
CN112462740B (zh) * 2020-11-25 2022-04-22 中国兵器工业集团第二一四研究所苏州研发中心 一种斯特林制冷机控制器温度补偿校准方法
CN112532242A (zh) * 2020-12-18 2021-03-19 中国电子科技集团公司第四十七研究所 一种adc基准电压的动态校准方法和装置
CN112667536B (zh) * 2021-01-22 2023-06-09 青岛兴航光电技术有限公司 光模块控制专用集成电路的抗辐照设计架构及控制方法
CN113206669B (zh) * 2021-05-19 2022-10-18 武汉永力科技股份有限公司 一种基于mcu的可调dac缓输出方法及系统
CN116298473B (zh) * 2023-05-17 2023-08-08 湖南大学 芯片引脚电压的非接触测量方法、装置、设备和介质
CN117666693B (zh) * 2024-01-31 2024-04-05 悦芯科技股份有限公司 一种高精度可调基准电压源

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5882130A (ja) * 1981-11-10 1983-05-17 Ishida Scales Mfg Co Ltd 電子秤に於ける温度誤差補正方法及び装置
JPS6225317A (ja) * 1985-07-26 1987-02-03 Hitachi Ltd 入出力装置
JPS6223352B2 (ja) * 1985-08-09 1987-05-22 Hitachi Ltd
JPS62114332A (ja) * 1985-11-13 1987-05-26 Fuji Electric Co Ltd アナログデイジタル変換方式

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4709225A (en) * 1985-12-16 1987-11-24 Crystal Semiconductor Corporation Self-calibration method for capacitors in a monolithic integrated circuit
US4943807A (en) * 1988-04-13 1990-07-24 Crystal Semiconductor Digitally calibrated delta-sigma analog-to-digital converter

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5882130A (ja) * 1981-11-10 1983-05-17 Ishida Scales Mfg Co Ltd 電子秤に於ける温度誤差補正方法及び装置
JPS6225317A (ja) * 1985-07-26 1987-02-03 Hitachi Ltd 入出力装置
JPS6223352B2 (ja) * 1985-08-09 1987-05-22 Hitachi Ltd
JPS62114332A (ja) * 1985-11-13 1987-05-26 Fuji Electric Co Ltd アナログデイジタル変換方式

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10232250A (ja) * 1997-02-18 1998-09-02 Fluke Corp ｒｍｓコンバータ、ｒｍｓ値測定装置、およびｒｍｓ値計算方法
JPH10319056A (ja) * 1997-04-09 1998-12-04 Fluke Corp 測定装置のための測定フロントエンドおよび信号電圧から複数個の測定パラメータを得るための方法
JP2005033606A (ja) * 2003-07-08 2005-02-03 Matsushita Electric Ind Co Ltd Ａ／ｄ変換器並びにａ／ｄ変換器のオフセット電圧及び利得調整方法
WO2009034810A1 (en) * 2007-09-12 2009-03-19 Ricoh Company, Ltd. Constant current output control type switching regulator
JP2009071951A (ja) * 2007-09-12 2009-04-02 Ricoh Co Ltd 定電流出力制御型スイッチングレギュレータ
US8294434B2 (en) 2007-09-12 2012-10-23 Ricoh Company, Ltd. Constant current output control type switching regulator
JP2011166439A (ja) * 2010-02-09 2011-08-25 Mitsumi Electric Co Ltd 半導体集積回路装置及びその温度補正方法
JP2019161650A (ja) * 2018-03-09 2019-09-19 インフィニオン テクノロジーズ アクチエンゲゼルシャフトＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ ＡＧ アナログ−デジタル変換器のための、温度に基づいた基準利得の補正

Also Published As

Publication number Publication date
US5319370A (en) 1994-06-07

Similar Documents

Publication Publication Date Title
JPH06237171A (ja) 連続的に較正される電圧基準を備えたａ／ｄコンバータ
JP3167065B2 (ja) モノリシック電圧基準の較正方法及び装置
KR100526219B1 (ko) 함수발생회로, 수정발진장치 및 수정발진장치의 조정방법
US5095453A (en) Sensor monitoring arrangement with error correction
US6888397B2 (en) Temperature sensor circuit, semiconductor integrated circuit, and method of adjusting the temperature sensor circuit
JP4523942B2 (ja) 半導体プロセスおよび半導体回路における温度ドリフトを補償するための方法ならびに装置
US20130136149A1 (en) Temperature sensor with digital trim and trimming method thereof
US6369740B1 (en) Programmable gain preamplifier coupled to an analog to digital converter
US7341374B2 (en) Temperature measurement circuit calibrated through shifting a conversion reference level
CA1053924A (en) Calibrating a measurement system including bridge circuit
US7003417B2 (en) Multiple calibration ranges stored in a process transmitter
US7560979B1 (en) Reference voltage devices and methods thereof
US20170328790A1 (en) System and Method for Temperature Sensing
US6414619B1 (en) Autoranging analog to digital conversion circuitry
US6591210B1 (en) Circuit and method to combined trim and set point
US20140084899A1 (en) Precision reference circuit and related method
JPH04504910A (ja) モノリシック比率計式温度測定回路
US4562400A (en) Temperature-compensated zener voltage reference
US20080164938A1 (en) Method and circuit for curvature correction in bandgap references with asymmetric curvature
US8994356B2 (en) Method for adjusting a reference voltage based on a band-gap circuit
US4367437A (en) Reference voltage generator
JP2000151409A (ja) アナログ―ディジタル変換器装置および勾配増幅器の調節装置
JP3360814B2 (ja) Ａ／ｄ変換器
US11519795B2 (en) Systems and methods for calibrating temperature sensors
US6097240A (en) Temperature controlled attenuator and method for stabilizing a temperature-dependent voltage

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19961015