JP3360814B2 - Ａ／ｄ変換器 - Google Patents
Ａ／ｄ変換器Info
- Publication number
- JP3360814B2 JP3360814B2 JP20050698A JP20050698A JP3360814B2 JP 3360814 B2 JP3360814 B2 JP 3360814B2 JP 20050698 A JP20050698 A JP 20050698A JP 20050698 A JP20050698 A JP 20050698A JP 3360814 B2 JP3360814 B2 JP 3360814B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- reference voltage
- temperature
- power supply
- dependent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】本発明はアナログ入力をデジ
タル出力に変換するためのＡ／Ｄ（アナログ／デジタ
ル）変換器に関し、特に基準電圧の変動によるディジタ
ル出力精度の低下を防止したＡ／Ｄ変換器に関する。
タル出力に変換するためのＡ／Ｄ（アナログ／デジタ
ル）変換器に関し、特に基準電圧の変動によるディジタ
ル出力精度の低下を防止したＡ／Ｄ変換器に関する。
【０００２】
【従来の技術】Ａ／Ｄ変換器として従来から種々の方式
のものが提案されているが、基本的にはアナログ入力と
基準電圧との比をとり、この比の値をデジタル値として
出力する方式が採用される。例えば、１０ビットのデジ
タル値を出力するＡ／Ｄ変換器では、アナログ入力Ｖｉ
を基準電圧Ｖｒｅｆで除算し、その商に２10＝１０２４
を乗算することで、デジタル出力を得ることができる。
このため、この種のＡ／Ｄ変換器では、基準電圧Ｖｒｅ
ｆが変動されたときには、同じアナログ入力に対するデ
ジタル出力の値が変動されてしまうという問題がある。
のものが提案されているが、基本的にはアナログ入力と
基準電圧との比をとり、この比の値をデジタル値として
出力する方式が採用される。例えば、１０ビットのデジ
タル値を出力するＡ／Ｄ変換器では、アナログ入力Ｖｉ
を基準電圧Ｖｒｅｆで除算し、その商に２10＝１０２４
を乗算することで、デジタル出力を得ることができる。
このため、この種のＡ／Ｄ変換器では、基準電圧Ｖｒｅ
ｆが変動されたときには、同じアナログ入力に対するデ
ジタル出力の値が変動されてしまうという問題がある。
【０００３】
【発明が解決しようとする課題】このような問題を解消
するために、従来では基準電圧Ｖｒｅｆを安定に保つこ
とが行われており、その一つの手法として高安定基準電
圧発生回路を設けることが提案されているが、この種の
高安定基準電圧発生回路では、温度変動による特性変動
が生じない素子や、これを補正するための回路構成とさ
れているため、回路構成が複雑でかつ高価なものになる
という問題がある。また、このような高安定基準電圧発
生回路を用いた場合でも、実際に基準電圧が変動された
場合には、これに対処することができず、結果として出
力されるデジタル信号の値が変動され、高精度なＡ／Ｄ
変換を行うことが困難なものとなる。
するために、従来では基準電圧Ｖｒｅｆを安定に保つこ
とが行われており、その一つの手法として高安定基準電
圧発生回路を設けることが提案されているが、この種の
高安定基準電圧発生回路では、温度変動による特性変動
が生じない素子や、これを補正するための回路構成とさ
れているため、回路構成が複雑でかつ高価なものになる
という問題がある。また、このような高安定基準電圧発
生回路を用いた場合でも、実際に基準電圧が変動された
場合には、これに対処することができず、結果として出
力されるデジタル信号の値が変動され、高精度なＡ／Ｄ
変換を行うことが困難なものとなる。
【０００４】本発明の目的は、高安定基準電圧発生回路
を備えることなく、基準電圧の変動に対して高精度なデ
ジタル出力を得ることが可能なＡ／Ｄ変換器を提供する
ことにある。
を備えることなく、基準電圧の変動に対して高精度なデ
ジタル出力を得ることが可能なＡ／Ｄ変換器を提供する
ことにある。
【０００５】
【課題を解決するための手段】本発明のＡ／Ｄ変換器
は、アナログ信号を基準電圧と比較してデジタル信号に
変換するＡ／Ｄ（アナログ／デジタル）変換回路と、定
電圧素子、電源電圧依存性と温度依存性のある第１の素
子、電源電圧依存性がある一方で温度依存性の無い第２
の素子、電源電圧依存性が殆ど無い一方で温度依存性の
ある第３の素子を備え、前記定電圧素子及び第１ないし
第３の各素子からそれぞれ前記基準電圧、電源電圧及び
温度依存電圧、電源電圧依存電圧、ならびに温度依存電
圧を得る基準電圧発生回路と、前記アナログ信号、前記
温度依存電圧又は温度非依存電圧を選択して前記Ａ／Ｄ
変換回路に入力させる選択手段と、前記選択手段を選択
動作させるとともに前記Ａ／Ｄ変換回路から出力される
デジタル信号を監視して前記基準電圧の補正を行う制御
手段とを備える。特に、前記制御手段は、前記選択手段
により前記第１ないし第３の素子から得られる前記電源
電圧及び温度依存電圧、電源電圧依存電圧、温度依存電
圧を順序的に選択して前記Ａ／Ｄ変換回路に入力し、当
該Ａ／Ｄ変換回路で得られた前記選択された各電圧に対
するデジタル信号の値に基づいて前記基準電圧の変動さ
れた変動基準電圧を推測し、この推測された変動基準電
圧に基づいて前記Ａ／Ｄ変換回路でＡ／Ｄ変換されるデ
ジタル信号の値を補正することを特徴とする。
は、アナログ信号を基準電圧と比較してデジタル信号に
変換するＡ／Ｄ（アナログ／デジタル）変換回路と、定
電圧素子、電源電圧依存性と温度依存性のある第１の素
子、電源電圧依存性がある一方で温度依存性の無い第２
の素子、電源電圧依存性が殆ど無い一方で温度依存性の
ある第３の素子を備え、前記定電圧素子及び第１ないし
第３の各素子からそれぞれ前記基準電圧、電源電圧及び
温度依存電圧、電源電圧依存電圧、ならびに温度依存電
圧を得る基準電圧発生回路と、前記アナログ信号、前記
温度依存電圧又は温度非依存電圧を選択して前記Ａ／Ｄ
変換回路に入力させる選択手段と、前記選択手段を選択
動作させるとともに前記Ａ／Ｄ変換回路から出力される
デジタル信号を監視して前記基準電圧の補正を行う制御
手段とを備える。特に、前記制御手段は、前記選択手段
により前記第１ないし第３の素子から得られる前記電源
電圧及び温度依存電圧、電源電圧依存電圧、温度依存電
圧を順序的に選択して前記Ａ／Ｄ変換回路に入力し、当
該Ａ／Ｄ変換回路で得られた前記選択された各電圧に対
するデジタル信号の値に基づいて前記基準電圧の変動さ
れた変動基準電圧を推測し、この推測された変動基準電
圧に基づいて前記Ａ／Ｄ変換回路でＡ／Ｄ変換されるデ
ジタル信号の値を補正することを特徴とする。
【０００６】本発明においては、例えば、前記基準電圧
発生回路は、前記定電圧素子としてのツェナーダイオー
ドと、前記第１の素子としてのサーミスタと、前記第２
の素子としての電圧分圧用抵抗と、前記第３の素子とし
てのダイオードとを備え、前記基準電圧は前記ツェナー
素子の降伏電圧として発生され、前記電源電圧及び温度
依存電圧は前記サーミスタと抵抗とによる分圧電圧とし
て、前記電源電圧依存電圧は複数の抵抗による分圧電圧
として、前記温度依存電圧は前記ダイオードの順方向電
圧として発生される。そして、前記制御手段は、前記サ
ーミスタから得られる電圧を前記変動基準電圧でＡ／Ｄ
変換したデジタル信号の値と、前記抵抗の分圧回路から
得られる電圧を前記変動基準電圧でＡ／Ｄ変換したデジ
タル信号の値とを比較して電源電圧に依存しない前記サ
ーミスタの抵抗値を求め、このサーミスタの抵抗値とサ
ーミスタの温度特性からそのときの温度を求め、この求
められた温度に基づいて前記ダイオードから得られる電
圧を求め、かつこのダイオードから得られた電圧と、こ
の電圧を前記変動基準電圧でＡ／Ｄ変換したデジタル信
号とで前記変動基準電圧を推測し、この推測した変動基
準電圧に基づいてＡ／Ｄ変換回路でのＡ／Ｄ変換を補正
し、高精度なデジタル信号を出力する。
発生回路は、前記定電圧素子としてのツェナーダイオー
ドと、前記第１の素子としてのサーミスタと、前記第２
の素子としての電圧分圧用抵抗と、前記第３の素子とし
てのダイオードとを備え、前記基準電圧は前記ツェナー
素子の降伏電圧として発生され、前記電源電圧及び温度
依存電圧は前記サーミスタと抵抗とによる分圧電圧とし
て、前記電源電圧依存電圧は複数の抵抗による分圧電圧
として、前記温度依存電圧は前記ダイオードの順方向電
圧として発生される。そして、前記制御手段は、前記サ
ーミスタから得られる電圧を前記変動基準電圧でＡ／Ｄ
変換したデジタル信号の値と、前記抵抗の分圧回路から
得られる電圧を前記変動基準電圧でＡ／Ｄ変換したデジ
タル信号の値とを比較して電源電圧に依存しない前記サ
ーミスタの抵抗値を求め、このサーミスタの抵抗値とサ
ーミスタの温度特性からそのときの温度を求め、この求
められた温度に基づいて前記ダイオードから得られる電
圧を求め、かつこのダイオードから得られた電圧と、こ
の電圧を前記変動基準電圧でＡ／Ｄ変換したデジタル信
号とで前記変動基準電圧を推測し、この推測した変動基
準電圧に基づいてＡ／Ｄ変換回路でのＡ／Ｄ変換を補正
し、高精度なデジタル信号を出力する。
【０００７】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。図１は、本発明のＡ／Ｄ変
換器の回路図である。Ａ／Ｄ変換回路１は、ここでは入
力されるアナログ信号を１０ビットのデジタル信号とし
て出力する構成とされている。すなわち、アナログ入力
ポートＰａに入力されるアナログ入力電圧Ｖｉｎを、後
述する基準電圧発生回路で発生されて基準電圧入力ポー
トＰｒに入力される基準電圧Ｖｒｅｆで除算する除算回
路２と、この除算回路２で得られた商に、１０ビットの
２進数、即ち、２10＝１０２４を乗算してデジタル値Ｖ
ｏｕｔを出力する乗算回路３とを備えている。つまり、
これら除算回路２と乗算回路３とで、（１）式の演算を
行うことで、１０ビットのデジタル信号をデジタル出力
ポートＰｏに接続されている１０ビットの出力データバ
ス４から出力する。 Ｄｏｕｔ＝Ｋ・（Ｖｉｎ／Ｖｒｅｆ）×１０２４ …（１） ここで、Ｋは係数であり、通常はＫ＝１である。
て図面を参照して説明する。図１は、本発明のＡ／Ｄ変
換器の回路図である。Ａ／Ｄ変換回路１は、ここでは入
力されるアナログ信号を１０ビットのデジタル信号とし
て出力する構成とされている。すなわち、アナログ入力
ポートＰａに入力されるアナログ入力電圧Ｖｉｎを、後
述する基準電圧発生回路で発生されて基準電圧入力ポー
トＰｒに入力される基準電圧Ｖｒｅｆで除算する除算回
路２と、この除算回路２で得られた商に、１０ビットの
２進数、即ち、２10＝１０２４を乗算してデジタル値Ｖ
ｏｕｔを出力する乗算回路３とを備えている。つまり、
これら除算回路２と乗算回路３とで、（１）式の演算を
行うことで、１０ビットのデジタル信号をデジタル出力
ポートＰｏに接続されている１０ビットの出力データバ
ス４から出力する。 Ｄｏｕｔ＝Ｋ・（Ｖｉｎ／Ｖｒｅｆ）×１０２４ …（１） ここで、Ｋは係数であり、通常はＫ＝１である。
【０００８】また、前記Ａ／Ｄ変換回路１のアナログ入
力ポートＰａにはアナログマルチプレクサ５が接続され
ており、前記アナログマルチプレクサ５に入力される複
数のアナログ信号を選択して前記Ａ／Ｄ変換回路１のア
ナログ入力ポートＰａに入力させるように構成される。
さらに、前記Ａ／Ｄ変換回路１の出力データバス４には
ＣＰＵ６が接続されており、前記出力データバス４に出
力されるデジタル信号を入力し、このデジタル信号のデ
ータ値に基づいて所要の演算を行うとともに、前記アナ
ログマルチプレクサ５を切替制御して前記Ａ／Ｄ変換回
路１のアナログ入力ポートＰａに入力されるアナログ信
号を選択するように構成される。前記ＣＰＵ６は、例え
ば、本発明のＡ／Ｄ変換器がカメラやプリンタ等に用い
られる場合には、当該カメラやプリンタの制御を行うＣ
ＰＵを利用することが可能である。また、前記ＣＰＵ６
は、前記Ａ／Ｄ変換回路１の除算回路２を制御すること
が可能に構成され、前記（１）式の係数Ｋを演算により
設定する。この係数Ｋは、前記Ａ／Ｄ変換回路１に内蔵
された切替回路、例えば除算回路２に内蔵された切替回
路によって微小に異なる複数の係数Ｋの値に切り替えて
用いることが可能である。
力ポートＰａにはアナログマルチプレクサ５が接続され
ており、前記アナログマルチプレクサ５に入力される複
数のアナログ信号を選択して前記Ａ／Ｄ変換回路１のア
ナログ入力ポートＰａに入力させるように構成される。
さらに、前記Ａ／Ｄ変換回路１の出力データバス４には
ＣＰＵ６が接続されており、前記出力データバス４に出
力されるデジタル信号を入力し、このデジタル信号のデ
ータ値に基づいて所要の演算を行うとともに、前記アナ
ログマルチプレクサ５を切替制御して前記Ａ／Ｄ変換回
路１のアナログ入力ポートＰａに入力されるアナログ信
号を選択するように構成される。前記ＣＰＵ６は、例え
ば、本発明のＡ／Ｄ変換器がカメラやプリンタ等に用い
られる場合には、当該カメラやプリンタの制御を行うＣ
ＰＵを利用することが可能である。また、前記ＣＰＵ６
は、前記Ａ／Ｄ変換回路１の除算回路２を制御すること
が可能に構成され、前記（１）式の係数Ｋを演算により
設定する。この係数Ｋは、前記Ａ／Ｄ変換回路１に内蔵
された切替回路、例えば除算回路２に内蔵された切替回
路によって微小に異なる複数の係数Ｋの値に切り替えて
用いることが可能である。
【０００９】前記Ａ／Ｄ変換回路１の基準電圧ポートＰ
ｒに入力される基準電圧Ｖｒｅｆを発生するための基準
電圧発生回路７は、サーミスタ１１、ショットキバリヤ
ダイオード（以下、ＳＢＤ）１２、ツェナーダイオード
（以下、ＺＤ）１３、抵抗Ｒ１〜Ｒ５とで構成されてい
る。前記サーミスタ１１は第１の素子として、前記抵抗
Ｒ２，Ｒ３は第２の素子として、前記ＳＢＤ１２は第３
の素子として、前記ＺＤ１３は定電圧素子としてそれぞ
れ構成される。そして、前記基準電圧Ｖｒｅｆは、抵抗
Ｒ５とＺＤ１３とで電源電圧ＶＤＤを分圧した電圧とし
て発生される。また、他の素子は、前記電源電圧ＶＤＤ
の変動や、ＺＤの特性ばらつきや温度変化に伴う特性変
動によって生じる前記基準電圧Ｖｒｅｆの変動を測定す
るための回路として構成される。すなわち、抵抗Ｒ１と
サーミスタ１１とで電源電圧ＶＤＤを分圧し、電源電圧
ＶＤＤと温度の変動に依存して値が変化される電圧Ｖｔ
を生成する。また、抵抗Ｒ２とＲ３とで電源電圧ＶＤＤ
を分圧し、電源電圧ＶＤＤの変動のみに依存して値が変
化される電圧Ｖｄを生成する。さらに、抵抗Ｒ４とＳＢ
Ｄ１２とで電源減圧ＶＤＤを分圧した電圧、すなわち温
度の変動のみに依存するＳＢＤの順方向電圧Ｖｆを生成
する。そして、これらの電圧Ｖｔ，Ｖｄ，Ｖｆをそれぞ
れ前記アナログマルチプレクサ５に入力している。これ
により、前記アナログマルチプレクサ５は、Ａ／Ｄ変換
されるアナログ信号と共に前記ＣＰＵ６によって前記電
圧Ｖｔ，Ｖｄ，Ｖｆが選択されて前記Ａ／Ｄ変換回路１
のアナログ入力ポートＰａに入力され、Ａ／Ｄ変換回路
１においてＡ／Ｄ変換されることが可能に構成されてい
る。
ｒに入力される基準電圧Ｖｒｅｆを発生するための基準
電圧発生回路７は、サーミスタ１１、ショットキバリヤ
ダイオード（以下、ＳＢＤ）１２、ツェナーダイオード
（以下、ＺＤ）１３、抵抗Ｒ１〜Ｒ５とで構成されてい
る。前記サーミスタ１１は第１の素子として、前記抵抗
Ｒ２，Ｒ３は第２の素子として、前記ＳＢＤ１２は第３
の素子として、前記ＺＤ１３は定電圧素子としてそれぞ
れ構成される。そして、前記基準電圧Ｖｒｅｆは、抵抗
Ｒ５とＺＤ１３とで電源電圧ＶＤＤを分圧した電圧とし
て発生される。また、他の素子は、前記電源電圧ＶＤＤ
の変動や、ＺＤの特性ばらつきや温度変化に伴う特性変
動によって生じる前記基準電圧Ｖｒｅｆの変動を測定す
るための回路として構成される。すなわち、抵抗Ｒ１と
サーミスタ１１とで電源電圧ＶＤＤを分圧し、電源電圧
ＶＤＤと温度の変動に依存して値が変化される電圧Ｖｔ
を生成する。また、抵抗Ｒ２とＲ３とで電源電圧ＶＤＤ
を分圧し、電源電圧ＶＤＤの変動のみに依存して値が変
化される電圧Ｖｄを生成する。さらに、抵抗Ｒ４とＳＢ
Ｄ１２とで電源減圧ＶＤＤを分圧した電圧、すなわち温
度の変動のみに依存するＳＢＤの順方向電圧Ｖｆを生成
する。そして、これらの電圧Ｖｔ，Ｖｄ，Ｖｆをそれぞ
れ前記アナログマルチプレクサ５に入力している。これ
により、前記アナログマルチプレクサ５は、Ａ／Ｄ変換
されるアナログ信号と共に前記ＣＰＵ６によって前記電
圧Ｖｔ，Ｖｄ，Ｖｆが選択されて前記Ａ／Ｄ変換回路１
のアナログ入力ポートＰａに入力され、Ａ／Ｄ変換回路
１においてＡ／Ｄ変換されることが可能に構成されてい
る。
【００１０】前記基準電圧発生回路７では、基準電圧Ｖ
ｒｅｆはＺＤ１３の降伏電圧に設定されるため、電源電
圧ＶＤＤが変動した場合でも一定の基準電圧Ｖｒｅｆを
出力することができ、Ａ／Ｄ変換回路１における前記
（１）式のＡ／Ｄ変換を安定に実行する。しかしなが
ら、ＺＤ１３の製造上の要因による個々のＺＤの特性ば
らつきや、温度変化によるＺＤの特性変動によって前記
降伏電圧が変動されるため、基準電圧Ｖｒｅｆも基準電
圧Ｖｒｅｆ’に変動され、この変動基準電圧Ｖｒｅｆ’
によりＡ／Ｄ変換回路１でのＡ／Ｄ変換が行われること
になる。このため、Ａ／Ｄ変換回路１における正確なＡ
／Ｄ変換が不可能となる。そこで、この変動基準電圧Ｖ
ｒｅｆ’を推定し、この変動基準電圧Ｖｒｅｆ’に基づ
いてＡ／Ｄ変換回路１において行われるＡ／Ｄ変換を補
正することで、正確なデジタル出力を得ることを可能と
する。
ｒｅｆはＺＤ１３の降伏電圧に設定されるため、電源電
圧ＶＤＤが変動した場合でも一定の基準電圧Ｖｒｅｆを
出力することができ、Ａ／Ｄ変換回路１における前記
（１）式のＡ／Ｄ変換を安定に実行する。しかしなが
ら、ＺＤ１３の製造上の要因による個々のＺＤの特性ば
らつきや、温度変化によるＺＤの特性変動によって前記
降伏電圧が変動されるため、基準電圧Ｖｒｅｆも基準電
圧Ｖｒｅｆ’に変動され、この変動基準電圧Ｖｒｅｆ’
によりＡ／Ｄ変換回路１でのＡ／Ｄ変換が行われること
になる。このため、Ａ／Ｄ変換回路１における正確なＡ
／Ｄ変換が不可能となる。そこで、この変動基準電圧Ｖ
ｒｅｆ’を推定し、この変動基準電圧Ｖｒｅｆ’に基づ
いてＡ／Ｄ変換回路１において行われるＡ／Ｄ変換を補
正することで、正確なデジタル出力を得ることを可能と
する。
【００１１】前記変動基準電圧Ｖｒｅｆ’を推定するた
めに、前記基準電圧発生回路７におけるサーミスタ１
１、ＳＢＤ１２、抵抗Ｒ１〜Ｒ４から得られる電圧Ｖ
ｔ，Ｖｄ，Ｖｆが利用される。以下、この変動基準電圧
Ｖｒｅｆ’の推定方法及び推定された変動基準電圧を用
いたＡ／Ｄ変換の動作を説明する。先ず、前記Ａ／Ｄ変
換回路１におけるＡ／Ｄ変換においては、前記（１）式
における基準電圧Ｖｒｅｆが変動基準電圧Ｖｒｅｆ’に
置き換えられた（１Ａ）式となることは言うまでもな
い。 Ｄｏｕｔ＝（Ｖｉｎ／Ｖｒｅｆ’）×１０２４…（１Ａ） ここで、Ｖｉｎは入力されるアナログ信号（電圧）、Ｄ
ｏｕｔはＡ／Ｄ変換されたデジタル信号である。
めに、前記基準電圧発生回路７におけるサーミスタ１
１、ＳＢＤ１２、抵抗Ｒ１〜Ｒ４から得られる電圧Ｖ
ｔ，Ｖｄ，Ｖｆが利用される。以下、この変動基準電圧
Ｖｒｅｆ’の推定方法及び推定された変動基準電圧を用
いたＡ／Ｄ変換の動作を説明する。先ず、前記Ａ／Ｄ変
換回路１におけるＡ／Ｄ変換においては、前記（１）式
における基準電圧Ｖｒｅｆが変動基準電圧Ｖｒｅｆ’に
置き換えられた（１Ａ）式となることは言うまでもな
い。 Ｄｏｕｔ＝（Ｖｉｎ／Ｖｒｅｆ’）×１０２４…（１Ａ） ここで、Ｖｉｎは入力されるアナログ信号（電圧）、Ｄ
ｏｕｔはＡ／Ｄ変換されたデジタル信号である。
【００１２】そして、変動基準電圧Ｖｒｅｆ’を推測す
る手順として、図２に示すフローチャートのように、先
ず、電源電圧ＶＤＤの変動に依存するサーミスタ１１の
電圧Ｖｔと抵抗Ｒ２，Ｒ３の電圧Ｖｄから、電源電圧Ｖ
ＤＤの変動要素を相殺し、温度の変動にのみ依存するサ
ーミスタ１１の抵抗値Ｒｔを求め、この抵抗値Ｒｔから
そのときの温度を推測する（ステップＳ１０）。次い
で、推測された温度を用いて、温度変動のみに依存する
ＳＢＤ１２の電圧Ｖｆを求める（ステップＳ１１）。そ
して、この電圧ＶｆをＡ／Ｄ変換回路１でＡ／Ｄ変換し
て得られたデジタル信号の値から、Ａ／Ｄ変換の基準と
なっている変動基準電圧Ｖｒｅｆ’を演算することによ
り推測する（ステップＳ１２）。
る手順として、図２に示すフローチャートのように、先
ず、電源電圧ＶＤＤの変動に依存するサーミスタ１１の
電圧Ｖｔと抵抗Ｒ２，Ｒ３の電圧Ｖｄから、電源電圧Ｖ
ＤＤの変動要素を相殺し、温度の変動にのみ依存するサ
ーミスタ１１の抵抗値Ｒｔを求め、この抵抗値Ｒｔから
そのときの温度を推測する（ステップＳ１０）。次い
で、推測された温度を用いて、温度変動のみに依存する
ＳＢＤ１２の電圧Ｖｆを求める（ステップＳ１１）。そ
して、この電圧ＶｆをＡ／Ｄ変換回路１でＡ／Ｄ変換し
て得られたデジタル信号の値から、Ａ／Ｄ変換の基準と
なっている変動基準電圧Ｖｒｅｆ’を演算することによ
り推測する（ステップＳ１２）。
【００１３】次に、以上の手順を図３のフローチャート
を参照して、数式を用いて説明する。先ず、前記基準電
圧発生回路７で得られる前記各電圧をＶｔ，Ｖｄについ
て、それぞれアナログマルチプレクサ５において選択し
てＡ／Ｄ変換回路１のアナログ入力ポートＰａに入力さ
せ、Ａ／Ｄ変換回路１において前記変動基準電圧Ｖｒｅ
ｆ’によって実際にＡ／Ｄ変換したときのデジタル信号
の値をそれぞれＤｔ，Ｄｄとする。これらＶｔ，Ｖｄ
と、これをＡ／Ｄ変換したＤｔ，Ｄｄについてみると、 Ｄｔ＝（Ｖｔ／Ｖｒｅｆ’）×１０２４…（２） Ｄｄ＝（Ｖｄ／Ｖｒｅｆ’）×１０２４…（３） が得られる（ステップＳ１０１）。これら（２），
（３）式を除算して、（２）／（３）を演算すると、 Ｄｔ／Ｄｄ＝Ｖｔ／Ｖｄ…（４） が得られる（ステップＳ１０２）。
を参照して、数式を用いて説明する。先ず、前記基準電
圧発生回路７で得られる前記各電圧をＶｔ，Ｖｄについ
て、それぞれアナログマルチプレクサ５において選択し
てＡ／Ｄ変換回路１のアナログ入力ポートＰａに入力さ
せ、Ａ／Ｄ変換回路１において前記変動基準電圧Ｖｒｅ
ｆ’によって実際にＡ／Ｄ変換したときのデジタル信号
の値をそれぞれＤｔ，Ｄｄとする。これらＶｔ，Ｖｄ
と、これをＡ／Ｄ変換したＤｔ，Ｄｄについてみると、 Ｄｔ＝（Ｖｔ／Ｖｒｅｆ’）×１０２４…（２） Ｄｄ＝（Ｖｄ／Ｖｒｅｆ’）×１０２４…（３） が得られる（ステップＳ１０１）。これら（２），
（３）式を除算して、（２）／（３）を演算すると、 Ｄｔ／Ｄｄ＝Ｖｔ／Ｖｄ…（４） が得られる（ステップＳ１０２）。
【００１４】また、電源電圧ＶＤＤも変動されているも
のとし、その未知の電源電圧をＶＤＤ’とすると、 Ｖｔ＝ＶＤＤ’×（Ｒｔ／（Ｒｔ＋Ｒ１））…（５） Ｖｄ＝ＶＤＤ’×（Ｒ２／（Ｒ２＋Ｒ３））…（６） の関係がある。（５），（６）のＶｔとＶｄをそれぞれ
（４）に代入し、ＶＤＤ’を相殺すると、 Ｄｔ／Ｄｄ＝〔Ｒｔ／（Ｒｔ＋Ｒ１）〕／〔Ｒ２／（Ｒ２＋Ｒ３）〕…（７） が得られる（ステップＳ１０３）。そこで、（７）式を
Ｒｔについて解くと、 Ｒｔ＝（Ｄｔ・Ｒ３・Ｒ１）／〔（Ｒ２＋Ｒ３）・Ｄｄ−Ｄｔ・Ｒ３〕…（８） となる（ステップＳ１０４）。
のとし、その未知の電源電圧をＶＤＤ’とすると、 Ｖｔ＝ＶＤＤ’×（Ｒｔ／（Ｒｔ＋Ｒ１））…（５） Ｖｄ＝ＶＤＤ’×（Ｒ２／（Ｒ２＋Ｒ３））…（６） の関係がある。（５），（６）のＶｔとＶｄをそれぞれ
（４）に代入し、ＶＤＤ’を相殺すると、 Ｄｔ／Ｄｄ＝〔Ｒｔ／（Ｒｔ＋Ｒ１）〕／〔Ｒ２／（Ｒ２＋Ｒ３）〕…（７） が得られる（ステップＳ１０３）。そこで、（７）式を
Ｒｔについて解くと、 Ｒｔ＝（Ｄｔ・Ｒ３・Ｒ１）／〔（Ｒ２＋Ｒ３）・Ｄｄ−Ｄｔ・Ｒ３〕…（８） となる（ステップＳ１０４）。
【００１５】一方、サーミスタ１１は、その抵抗値Ｒｔ
に温度依存性があり、その特性として、 Ｒｔ＝Ｒ25×ｅｘｐ〔Ｂ／（Ｔ＋２７３）−１／（２５＋２７３）〕…（９） が得られている。ここで、Ｒ25は２５℃におけるＲｔ、
Ｂは定数、Ｔは温度である。（８）式を（９）式に代入
し、Ｔについて解くと温度Ｔが求められる（ステップＳ
１０５）。なお、このＴの演算式は複雑になるため、こ
こでは省略する。
に温度依存性があり、その特性として、 Ｒｔ＝Ｒ25×ｅｘｐ〔Ｂ／（Ｔ＋２７３）−１／（２５＋２７３）〕…（９） が得られている。ここで、Ｒ25は２５℃におけるＲｔ、
Ｂは定数、Ｔは温度である。（８）式を（９）式に代入
し、Ｔについて解くと温度Ｔが求められる（ステップＳ
１０５）。なお、このＴの演算式は複雑になるため、こ
こでは省略する。
【００１６】また、シリコンエピタキシャルプレーナ型
として構成されているＳＢＤ１２では、ＶｆはＩｆが一
定であればＶｆはＴに比例する。例えば、Ｉｆ＝３ｍＡ
で、Ｔ＝２５℃のとき０．４Ｖ、Ｔ＝４０℃のとき０．
３８Ｖである。これから、 Ｖｆ＝−Ｔ／７５０＋１３／３０ 〔Ｖ〕…（１０） が得られる（ステップＳ１０６）。実際は、Ｖｆが変化
するとＩｆが変化するが、それによる誤差は無視でき
る。
として構成されているＳＢＤ１２では、ＶｆはＩｆが一
定であればＶｆはＴに比例する。例えば、Ｉｆ＝３ｍＡ
で、Ｔ＝２５℃のとき０．４Ｖ、Ｔ＝４０℃のとき０．
３８Ｖである。これから、 Ｖｆ＝−Ｔ／７５０＋１３／３０ 〔Ｖ〕…（１０） が得られる（ステップＳ１０６）。実際は、Ｖｆが変化
するとＩｆが変化するが、それによる誤差は無視でき
る。
【００１７】そこで、前記（８），（９）式から求めら
れたＴを（１０）式に代入すると、Ｖｆが求められる。
このＶｆをアナログマルチプレクサ５で選択してＡ／Ｄ
変換回路１に入力し、これをＡ／Ｄ変換して得られるＤ
ｆを（１Ａ）式に代入すると、 Ｄｆ＝（Ｖｆ／Ｖｒｅｆ’）×１０２４…（１Ｂ） となり、これから、 Ｖｒｅｆ’＝（Ｖｆ／Ｄｆ）×１０２４…（１Ｃ） が得られ、Ｖｒｅｆ’が求められる（ステップＳ１０
７）。
れたＴを（１０）式に代入すると、Ｖｆが求められる。
このＶｆをアナログマルチプレクサ５で選択してＡ／Ｄ
変換回路１に入力し、これをＡ／Ｄ変換して得られるＤ
ｆを（１Ａ）式に代入すると、 Ｄｆ＝（Ｖｆ／Ｖｒｅｆ’）×１０２４…（１Ｂ） となり、これから、 Ｖｒｅｆ’＝（Ｖｆ／Ｄｆ）×１０２４…（１Ｃ） が得られ、Ｖｒｅｆ’が求められる（ステップＳ１０
７）。
【００１８】したがって、このＡ／Ｄ変換器では、Ａ／
Ｄ変換を行う場合には、ＣＰＵ６はアナログマルチプレ
クサ５においてＡ／Ｄ変換しようとするアナログ信号を
選択してＡ／Ｄ変換回路１のアナログ入力ポートＰａに
入力させるとともに、求められた変動基準電圧Ｖｒｅ
ｆ’に基づいて係数Ｋを演算、かつ補正し、これをＡ／
Ｄ変換回路１の除算回路２に入力する。すなわち、 Ｋ＝Ｖｒｅｆ’／Ｖｒｅｆ…（１１） に補正する。これにより、Ａ／Ｄ変換回路１において変
動基準電圧Ｖｒｅｆ’を用いて前記アナログ信号のＡ／
Ｄ変換が行われた場合でも、除算回路２から得られる商
に、前記のように補正された係数Ｋを乗算することで、
得られる値は、本来の基準電圧Ｖｒｅｆを用いて除算さ
れた商と同じ値が得られることになる。これにより、Ｚ
Ｄの製造ばらつきや温度変動に伴う特性ばらつきによっ
て基準電圧が変動した場合においても、正確なＡ／Ｄ変
換が実現されることになる。
Ｄ変換を行う場合には、ＣＰＵ６はアナログマルチプレ
クサ５においてＡ／Ｄ変換しようとするアナログ信号を
選択してＡ／Ｄ変換回路１のアナログ入力ポートＰａに
入力させるとともに、求められた変動基準電圧Ｖｒｅ
ｆ’に基づいて係数Ｋを演算、かつ補正し、これをＡ／
Ｄ変換回路１の除算回路２に入力する。すなわち、 Ｋ＝Ｖｒｅｆ’／Ｖｒｅｆ…（１１） に補正する。これにより、Ａ／Ｄ変換回路１において変
動基準電圧Ｖｒｅｆ’を用いて前記アナログ信号のＡ／
Ｄ変換が行われた場合でも、除算回路２から得られる商
に、前記のように補正された係数Ｋを乗算することで、
得られる値は、本来の基準電圧Ｖｒｅｆを用いて除算さ
れた商と同じ値が得られることになる。これにより、Ｚ
Ｄの製造ばらつきや温度変動に伴う特性ばらつきによっ
て基準電圧が変動した場合においても、正確なＡ／Ｄ変
換が実現されることになる。
【００１９】このように、本発明では、サーミスタ、Ｓ
ＢＤ、ＺＤ、抵抗等の安価な回路構成部品のみで基準電
圧の変動に対して高精度なデジタル出力を得ることが可
能なＡ／Ｄ変換器が構成できる。このため、高安定基準
電圧発生回路や高精度温度測定回路等は不要となり、Ａ
／Ｄ変換器を簡易にしかも安価に構成することが可能と
なる。因みに、図４は本発明のＡ／Ｄ変換器において、
異なる温度でのＡ／Ｄ変換のシミュレーションとその測
定値を示す図であり、この結果から本発明のＡ／Ｄ変換
器が有効に機能するものであることが確認できる。
ＢＤ、ＺＤ、抵抗等の安価な回路構成部品のみで基準電
圧の変動に対して高精度なデジタル出力を得ることが可
能なＡ／Ｄ変換器が構成できる。このため、高安定基準
電圧発生回路や高精度温度測定回路等は不要となり、Ａ
／Ｄ変換器を簡易にしかも安価に構成することが可能と
なる。因みに、図４は本発明のＡ／Ｄ変換器において、
異なる温度でのＡ／Ｄ変換のシミュレーションとその測
定値を示す図であり、この結果から本発明のＡ／Ｄ変換
器が有効に機能するものであることが確認できる。
【００２０】なお、前記実施形態における各電圧Ｖｒ，
Ｖｄ，Ｖｆは前記した回路構成のみに限られるものでは
なく、適宜の変更は可能である。また、サーミスタ及び
ＳＢＤに代えて、温度依存性のある他の能動素子あるい
は受動素子を利用することも可能である。
Ｖｄ，Ｖｆは前記した回路構成のみに限られるものでは
なく、適宜の変更は可能である。また、サーミスタ及び
ＳＢＤに代えて、温度依存性のある他の能動素子あるい
は受動素子を利用することも可能である。
【００２１】
【発明の効果】以上説明したように、本発明は、サーミ
スタ等の電源電圧及び温度依存性のある素子から得られ
る電圧を変動された基準電圧でＡ／Ｄ変換したデジタル
信号の値と、抵抗等のように電源電圧依存性のある素子
から得られる電圧を変動された基準電圧でＡ／Ｄ変換し
たデジタル信号の値とを比較して電源電圧の変動の依存
性のないサーミスタの抵抗値を求め、この抵抗値とサー
ミスタの温度特性からそのときの温度を求め、さらにダ
イオード等のように電源電圧の依存性が無い一方で温度
依存性がある素子と前記求められた温度から得られる電
圧と、この電圧を前記変動基準電圧でＡ／Ｄ変換したデ
ジタル信号とで前記変動された基準電圧を推測している
ので、この推測した変動基準電圧に基づいてＡ／Ｄ変換
回路でのＡ／Ｄ変換を補正することにより高精度なデジ
タル信号を出力することができる。したがって、高安定
基準電圧発生回路のような温度に対して高安定な素子を
用いた複雑な回路構成を備える必要がなく、簡易な構成
でかつ低価格でありながら、高精度のＡ／Ｄ変換が可能
なＡ／Ｄ変換器を得ることができる。
スタ等の電源電圧及び温度依存性のある素子から得られ
る電圧を変動された基準電圧でＡ／Ｄ変換したデジタル
信号の値と、抵抗等のように電源電圧依存性のある素子
から得られる電圧を変動された基準電圧でＡ／Ｄ変換し
たデジタル信号の値とを比較して電源電圧の変動の依存
性のないサーミスタの抵抗値を求め、この抵抗値とサー
ミスタの温度特性からそのときの温度を求め、さらにダ
イオード等のように電源電圧の依存性が無い一方で温度
依存性がある素子と前記求められた温度から得られる電
圧と、この電圧を前記変動基準電圧でＡ／Ｄ変換したデ
ジタル信号とで前記変動された基準電圧を推測している
ので、この推測した変動基準電圧に基づいてＡ／Ｄ変換
回路でのＡ／Ｄ変換を補正することにより高精度なデジ
タル信号を出力することができる。したがって、高安定
基準電圧発生回路のような温度に対して高安定な素子を
用いた複雑な回路構成を備える必要がなく、簡易な構成
でかつ低価格でありながら、高精度のＡ／Ｄ変換が可能
なＡ／Ｄ変換器を得ることができる。
【図１】本発明のＡ／Ｄ変換器の実施形態の回路図であ
る。
る。
【図２】図１のＡ／Ｄ変換器における変動基準電圧を推
測する動作の基本工程を示すフローチャートである。
測する動作の基本工程を示すフローチャートである。
【図３】図２の基本工程に基づいて、基準電圧を推測す
る工程を数式を用いて示すフローチャートである。
る工程を数式を用いて示すフローチャートである。
【図４】本発明のＡ／Ｄ変換器のシミュレーションと測
定結果を示す図である。
定結果を示す図である。
１ Ａ／Ｄ変換回路
２ 除算回路
３ 乗算回路
５ アナログマルチプレクサ
６ ＣＰＵ
７ 基準電圧発生回路
１１ サーミスタ
１２ ショットキバリアダイオード（ＳＢＤ）
１３ ツェナーダイオード（ＺＤ）
Ｒ１〜Ｒ５ 抵抗
ＶＤＤ 電源電圧
Ｖｒｅｆ 基準電圧
Ｖｒｅｆ’ 変動基準電圧
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H03M 1/00 - 1/88
G01R 19/00 - 19/32
Claims (4)
- 【請求項１】 アナログ信号を基準電圧と比較してデジ
タル信号に変換するＡ／Ｄ（アナログ／デジタル）変換
回路と、定電圧素子、電源電圧依存性と温度依存性のあ
る第１の素子、電源電圧依存性がある一方で温度依存性
の無い第２の素子、電源電圧依存性が殆ど無い一方で温
度依存性のある第３の素子を備え、前記定電圧素子及び
第１ないし第３の各素子からそれぞれ前記基準電圧、電
源電圧及び温度依存電圧、電源電圧依存電圧、ならびに
温度非依存電圧を得る基準電圧発生回路と、前記アナロ
グ信号、前記電源電圧及び温度依存電圧、前記電源電圧
依存電圧、又は温度依存電圧を選択して前記Ａ／Ｄ変換
回路に入力させる選択手段と、前記選択手段を選択動作
させるとともに前記Ａ／Ｄ変換回路から出力されるデジ
タル信号を監視して前記基準電圧の補正を行う制御手段
とを備えることを特徴とするＡ／Ｄ変換器。 - 【請求項２】 前記選択手段は前記第１ないし第３の素
子から得られる前記電源電圧及び温度依存電圧と電源電
圧依存電圧、温度依存電圧を順序的に選択して前記Ａ／
Ｄ変換回路に入力し、前記Ａ／Ｄ変換回路は前記選択さ
れた各電圧に対するデジタル信号の値に基づいて前記基
準電圧の変動された変動基準電圧を推測し、この推測さ
れた変動基準電圧に基づいて前記Ａ／Ｄ変換されるデジ
タル信号の値を補正する請求項１に記載のＡ／Ｄ変換
器。 - 【請求項３】 前記基準電圧発生回路は、前記定電圧素
子としてのツェナーダイオードと、前記第１の素子とし
てのサーミスタと、前記第２の素子としての電圧分圧用
抵抗と、前記第３の素子としてのダイオードとを備え、
前記基準電圧は前記ツェナー素子の降伏電圧として発生
され、前記電源電圧及び温度依存電圧は前記サーミスタ
と抵抗とによる分圧電圧として、前記電源電圧依存電圧
は複数の抵抗による分圧電圧として、前記温度依存電圧
は前記ダイオードの順方向電圧として発生される請求項
２に記載のＡ／Ｄ変換器。 - 【請求項４】 前記制御手段は、前記サーミスタから得
られる電圧を前記変動基準電圧でＡ／Ｄ変換したデジタ
ル信号の値と、前記抵抗の分圧回路から得られる電圧を
前記変動基準電圧でＡ／Ｄ変換したデジタル信号の値と
を比較して電源電圧に依存しない前記サーミスタの抵抗
値を求め、このサーミスタの抵抗値とサーミスタの温度
特性からそのときの温度を求め、この求められた温度に
基づいて前記ダイオードから得られる電圧を求め、かつ
このダイオードから得られた電圧と、この電圧を前記変
動基準電圧でＡ／Ｄ変換したデジタル信号とで前記変動
基準電圧を推測する請求項３に記載のＡ／Ｄ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20050698A JP3360814B2 (ja) | 1998-07-15 | 1998-07-15 | Ａ／ｄ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20050698A JP3360814B2 (ja) | 1998-07-15 | 1998-07-15 | Ａ／ｄ変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000031823A JP2000031823A (ja) | 2000-01-28 |
| JP3360814B2 true JP3360814B2 (ja) | 2003-01-07 |
Family
ID=16425455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20050698A Expired - Fee Related JP3360814B2 (ja) | 1998-07-15 | 1998-07-15 | Ａ／ｄ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3360814B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4555608B2 (ja) * | 2004-05-21 | 2010-10-06 | 富士通セミコンダクター株式会社 | Ａ／ｄ変換器 |
| JP4745809B2 (ja) * | 2005-12-06 | 2011-08-10 | 株式会社幸大ハイテック | 電流電圧印加・測定装置及び半導体検査装置 |
| JP4569641B2 (ja) * | 2008-02-06 | 2010-10-27 | 株式会社デンソー | アナログデジタル変換装置 |
| US8643376B2 (en) | 2009-03-04 | 2014-02-04 | Yazaki Corporation | Voltage measuring apparatus of assembled battery |
| JP5190397B2 (ja) * | 2009-03-10 | 2013-04-24 | 矢崎総業株式会社 | 複数組電池の電圧測定装置 |
| JP2010136426A (ja) * | 2010-01-28 | 2010-06-17 | Fujitsu Microelectronics Ltd | Ｄ／ａ変換器および電圧源 |
| CN104107032B (zh) * | 2014-06-24 | 2016-05-18 | 深圳市迈泰生物医疗有限公司 | 电子体温计及该电子体温计的校温方法 |
-
1998
- 1998-07-15 JP JP20050698A patent/JP3360814B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000031823A (ja) | 2000-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1598940B1 (en) | A/d converter, d/a converter and voltage source | |
| US9483034B2 (en) | Temperature sensor with digital trim and trimming method thereof | |
| US7170275B1 (en) | Method and apparatus for determining the temperature of a junction using voltage responses of the junction and a correction factor | |
| US7341374B2 (en) | Temperature measurement circuit calibrated through shifting a conversion reference level | |
| US7060970B2 (en) | Temperature compensating device for APD optical receiver | |
| US20170328790A1 (en) | System and Method for Temperature Sensing | |
| JP2008513766A (ja) | デジタル温度センサ及びその較正 | |
| US20130314110A1 (en) | Analog-to-Digital Converter With Power Supply-Based Reference | |
| JP2003240620A (ja) | 気体流量測定装置 | |
| JP5757772B2 (ja) | 半導体装置、及びデータ生成方法 | |
| US20090322579A1 (en) | Apparatus and method for a/d conversion | |
| JP3360814B2 (ja) | Ａ／ｄ変換器 | |
| KR20020064320A (ko) | 비선형 출력 신호 보정 시스템 및 그 방법 | |
| CN110907807B (zh) | 芯片电路功耗测量电路及方法、芯片 | |
| US8624661B2 (en) | Method and circuit for curvature correction in bandgap references with asymmetric curvature | |
| RU2562749C2 (ru) | Интерфейсный модуль контроля температур | |
| JP5315386B2 (ja) | 温度測定回路 | |
| EP3627708B1 (en) | Device for absolute voltage measurement | |
| CN100445712C (zh) | 通过平移转换参考电平以进行校正的温度测量电路 | |
| JP6291224B2 (ja) | 磁気センサ | |
| US10862493B2 (en) | Techniques to improve linearity of R-2R ladder digital-to-analog converters (DACs) | |
| CN111089609A (zh) | 具有偏移补偿的传感器电路 | |
| SU1018235A1 (ru) | Многоканальный аналого-цифровой преобразователь | |
| JP2019027848A (ja) | 温度測定回路 | |
| JP2664192B2 (ja) | 温度センサ用シリコンダイオードの選定方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081018 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081018 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081018 Year of fee payment: 6 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081018 Year of fee payment: 6 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081018 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091018 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |