JP6291224B2 - 磁気センサ - Google Patents

Description

本発明は、ホール素子を用いた磁気センサに関し、より詳細には、ホール素子とその周辺回路が１つのシリコンチップ上に形成されているモノリシックＩＣセンサに好適な磁気センサに関する。

従来から各種測定器や制御系におけるセンサとして、磁気・電気変換特性を有するホール素子が広く利用されている。磁気・電気変換特性の一つであるＳＮ比（信号ＳとノイズＮとの比）は、磁気センサの性能を示す重要な指標の１つである。ホール素子の磁気感度は、ホール素子に印加する電流に比例して大きくなるため、一定磁場条件下においてホール素子にて検出される電気信号（ホール電圧）は、ホール素子に供給する電流量に比例して大きくなる。一方、ホール素子で発生するノイズは、ホール素子の抵抗の熱雑音であらわされる。そのため、一定磁場条件及び測定帯域条件下におけるホール素子のＳＮ比は、ホール素子に供給する電流量で決定されることとなる。

そのため与えられた電圧ルームにおいて、効率よくホール素子に電流を供給する方式として定電圧駆動がよく使用される。例えば、電源電圧をＶＤＤとし、グランドをＶＳＳとしたとき、ホール素子の１つの端子をＶＤＤ電位、対向する端子をグランドＶＳＳ電位となるように一定電圧で駆動（以下、定電圧駆動）することにより、ホール素子に供給する電流を最大とすることができ、ホール素子のＳＮ比を最大とすることができる。

しかし、シリコンホール素子を定電圧で駆動する場合、ホール素子の抵抗値が温度特性を有することにより、ホール素子で検出されるホール起電力が温度特性を有する。この点について以下で説明する。
シリコンホール素子の抵抗の温度特性は、以下の（１）式に示す温度に対する２次の式で近似することができる。

ＲＨＡ＝Ｒ０＋ｂ・Ｔ＋ｃ・Ｔ^２・・・（１）
ここで、Ｔは絶対温度、ＲＨＡはシリコンホール素子の抵抗値、Ｒ０はＴ＝０での抵抗値、ｂは１次の温度係数、ｃは温度２次係数である。
このホール素子を定電圧駆動したとき、駆動電流ＩＢは、ホール素子の対向する２端子において、１つの端子をＶＲＨ電位、対向する端子をＶＲＬ電位とした場合、以下の式（２）であらわされる。

ＩＢ＝（ＶＲＨ―ＶＲＬ）／ＲＨＡ・・・（２）
このとき、ホール起電力ＶＨは、以下の式（３）のように表される。
ＶＨ＝Ｂ×ＩＢ×ＳＩ・・・（３）
ここで、Ｂは印加磁場、ＩＢは駆動電流、ＳＩは定電流感度である。
上述した式（３）は、式（１）と式（２）を用いて以下の式（４）であらわされる。

ＶＨ＝Ｂ×（ＶＲＨ―ＶＲＬ）／（Ｒ０＋ｂ・Ｔ＋ｃ・Ｔ^２）×ＳＩ
・・・（４）
定電流感度ＳＩは、温度に対して１次の温度特性を有しており、以下の式（５）で与えられる。
ＳＩ＝Ｓ０×（１＋ｄ・Ｔ）・・・（５）
ここで、Ｓ０はＴ＝０での電流感度、ｄは電流感度の１次温度の係数である。

このとき、式（４）は、式（５）を用いて以下の式（６）であらわされる。
ＶＨ＝Ｂ×（ＶＲＨ―ＶＲＬ）／（Ｒ０＋ｂ・Ｔ＋ｃ・Ｔ^２）×Ｓ０（１＋ｄ・Ｔ）・・・（６）
ホール素子の抵抗と定電流感度との温度特性の積は、１次と２次の係数で近似することができるため、式（６）は、以下の式（７）であらわされる。

ＶＨ＝Ｂ×Ｒ０×Ｓ０×（ＶＲＨ―ＶＲＬ）×（１＋ｅ・Ｔ＋ｆ・Ｔ^２）
・・・（７）
この式（７）より、シリコンホール素子を定電圧駆動することにより、検出される起電力は、２次の温度特性を有することがわかる。
ホール素子を用いた磁気センサは、比較的温度変化の大きな環境にて使用されることがあるため、上述したように、ホール起電力は２次の温度依存性を有している。ホール素子の磁気・電気変換特性の温度変動に対して、安定した出力が得られるようにするため種々の温度補償回路が提案されている。

例えば、特許文献１は、ホール素子とその周辺回路を一つの半導体チップ上に有するモノリシックＩＣ化された磁気センサにおいて、製造ばらつきにかかわらずホール素子の磁気−電気変換特性の温度依存性を有効に補償することが可能な磁気検出回路に関するもので、ホール素子を定電圧で駆動するとともに、Ｙ＝ａＴ^２＋ｂ又はＹ＝ａＴ^２＋ｂＴ（ａ、ｂは定数、Ｔは絶対温度）で表わされる温度依存性を持つ電圧をホール素子に駆動電圧として印加する、又は、増幅器のゲインに温度依存性を持たせることで、ホール素子の磁気−電気変換特性の温度依存性を補償することが記載されている。
また、例えば、特許文献２には、集積回路内においてホール素子を定電圧で駆動し、磁気−電気変換された電気信号を増幅するトランスコンダクタンス型増幅器の負荷にホール素子と同種の構造の抵抗を用いることで温度補償をすることが記載されている。

特開２００５−２６５７５１号公報 米国特許第４，７６０，２８５号明細書

しかしながら、上述した特許文献１では、２次の温度特性を有する温度補償電圧を、バンドキャップ回路を用いて、１次の温度特性をもつ電圧で２次の温度特性をもつ電圧を生成しており、演算回路の構成が複雑となるという問題がある。また、製造プロセスにおいて、ホール素子とバンドキャップ回路の製造パラメータに相関がほとんどないため、磁気感度の温度補償の観点で、製造ばらつきに有感な回路構成となっている。

また、上述した特許文献２では、定電流感度ＳＩの温度特性を補償する機能は有しておらず、ホール素子の磁気感度をほぼ完全に温度補償することができないという問題がある。
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、定電圧駆動のホール素子にて検出されたホール起電力信号を簡易な構成で温度補償が可能な磁気センサを提供することにある。

本発明は、このような目的を達成するためになされたもので、請求項１に記載の発明は、定電圧駆動され、周囲の磁場変動に応じて磁場検出を行う検出用ホール素子（１ａ）と、該検出用ホール素子（１ａ）によるホール起電力信号のアナログ信号をデジタル信号にＡＤ変換するＡＤ変換器（３）と、該ＡＤ変換器（３）へ出力する参照電圧（ＡＤＶＲ）を生成する参照電圧生成回路（４）とを備え、該参照電圧生成回路（４）が、レプリカホール素子（４１ａ）で前記参照電圧（ＡＤＶＲ）を生成し、前記ＡＤ変換器（３）が、前記レプリカホール素子（４１ａ）で生成された前記参照電圧（ＡＤＶＲ）を用いてＡＤ変換することを特徴とする磁気センサである。（図１乃至図７；実施形態及び全実施例）

また、請求項２に記載の発明は、請求項１に記載の発明において、前記参照電圧生成回路（４）が、所定電圧（Ｖｓ）と前記レプリカホール素子（４１ａ）とにより参照電流（ＩＲ１，ＩＲ２）を生成し、該参照電流（ＩＲ１，ＩＲ２）を電流・電圧変換して前記参照電圧（ＡＤＶＲ）を生成することを特徴とする。（図３乃至図６；実施例１，２）
また、請求項３に記載の発明は、請求項２に記載の発明において、前記参照電流（ＩＲ１，ＩＲ２）を生成する参照電流生成回路（４１）と、前記参照電圧（ＡＤＶＲ）を生成するＩ−Ｖ変換器（４２）とを備えていることを特徴とする。

また、請求項４に記載の発明は、請求項２又は３に記載の発明において、前記所定電圧（Ｖｓ）が、１次の温度依存性を有する電圧であることを特徴とする。（図６；実施例２）
また、請求項５に記載の発明は、請求項４に記載の発明において、前記１次の温度依存性を有する前記所定電圧（Ｖｓ＝ＶＲＴ）を生成する温度１次係数発生回路（５）を備え、前記参照電圧生成回路（４）が、前記所定電圧（ＶＲＴ）／前記レプリカホール素子（４１ａ）の抵抗（ＲＤＨＡ）に比例する前記参照電流（ＩＲ１，ＩＲ２）を生成し、前記電流・電圧変換して前記参照電圧（ＡＤＶＲ）を生成することを特徴とする。

また、請求項６に記載の発明は、請求項１乃至５のいずれかに記載の発明において、前記ＡＤ変換器（３）が、入力信号（ＶＩＮ）に対して前記参照電圧（ＡＤＶＲ）を、正転又は反転して積分しながら加算する入力加算器（３１）と、該入力加算器（３１）からの加算入力信号を増幅して所定の振幅を有するアナログ出力信号を生成し、該アナログ出力信号の振幅の大きさを所定電圧と比較して判定するアナログ出力信号判定部（３２）と、該アナログ出力信号判定部（３２）からのアナログ出力信号の大きさの判定結果を示す信号に基づいて計数値を算出し、該計数値をデジタル信号（ＤＴ）として出力するデジタル信号出力部（３３）とを備え、該デジタル信号出力部（３３）からの出力により、前記入力加算器（３１）において、前記入力信号（ＶＩＮ）に対する前記参照電圧（ＡＤＶＲ）の極性を切り替えて加算することを特徴とする。（図２，図６；実施例１，２）

また、請求項７に記載の発明は、請求項６に記載の発明において、前記ＡＤ変換器（３）が、前記入力加算器（３１）として積分器（３１ａ；図２）を備えた積分型ＡＤ変換器で、前記参照電圧生成回路（４）は、コモン電圧（ＶＣＯＭ）に対して、前記参照電圧（ＡＤＶＲ）として正側の参照電圧（ＡＤＶＲＨ）と負側の参照電圧（ＡＤＶＲＬ）を生成することを特徴とする。（図４，図５；実施例１）

また、請求項８に記載の発明は、請求項３に記載の発明において、前記Ｉ−Ｖ変換器（４２）が、前記参照電流生成回路（４１）で生成された一方の前記参照電流（ＩＲ１）に基づいた電流（ＩＲＰ）が流れる第１の抵抗（Ｒ１）と、前記参照電流生成回路（４１）で生成された他方の前記参照電流（ＩＲ２）に基づいた電流（ＩＲＮ）が流れる第２の抵抗（Ｒ２）とを備え、前記第１の抵抗（Ｒ１）と前記第２の抵抗（Ｒ２）のタップからコモン電圧（ＶＣＯＭ）に対して、前記参照電圧（ＡＤＶＲ）として正側の参照電圧（ＡＤＶＲＨ）と負側の参照電圧（ＡＤＶＲＬ）を生成することを特徴とする。（図４，図５；実施例１）

また、請求項９に記載の発明は、請求項８に記載の発明において、前記第１の抵抗（Ｒ１）と前記第２の抵抗（Ｒ２）の抵抗を調整する制御回路（４３）を備えていることを特徴とする。（図５；実施例１）
また、請求項１０に記載の発明は、請求項１乃至９のいずれかに記載の発明において、前記検出用ホール素子（１ａ）と前記レプリカホール素子（４１ａ）とが、同一ＩＣチップ上に形成されていることを特徴とする。

また、請求項１１に記載の発明は、請求項１乃至１０のいずれかに記載の発明において、前記レプリカホール素子（４１ａ）が、複数個直列に接続されていることを特徴とする。
また、請求項１２に記載の発明は、請求項１乃至１１のいずれかに記載の発明において、前記検出用ホール素子が、複数個設けられていることを特徴とする。

本発明によれば、参照電圧生成回路が、レプリカホール素子で生成した参照電圧を生成し、ＡＤ変換器が、レプリカホール素子で生成された参照電圧を用いてＡＤ変換するようにしたので、定電圧駆動のホール素子にて検出されたホール起電力信号を簡易な構成で温度補償が可能な磁気センサを実現することができる。

本発明に係る磁気センサの実施形態を説明するための回路構成図である。 本発明に係る磁気センサの実施例１を説明するための回路構成図である。 図２に示した実施例１おける参照電圧生成回路の具体的な回路構成図である。 図２に示した実施例１おける参照電圧生成回路の他の具体的な回路構成図である。 図２に示した実施例１おける参照電圧生成回路のさらに他の具体的な回路構成図である。 本発明に係る磁気センサの実施例２を説明するための回路構成図である。 図６に示した実施例２における温度１次係数発生回路の具体的な回路構成図である。

以下、図面を参照して本発明の実施の形態について説明する。
［実施形態］
図１は、本発明に係る磁気センサの実施形態を説明するための回路構成図である。図中符号１はホール素子駆動回路、１ａは検出用ホール素子、２は増幅器、３はＡＤ変換器、４は参照電圧生成回路、４１ａはレプリカホール素子を示している。

本発明の磁気センサは、ホール素子駆動回路１と増幅器２とＡＤ変換器３と参照電圧生成回路４とを備えており、ホール素子駆動回路１は検出用ホール素子１ａを備え、参照電圧生成回路４はレプリカホール素子１４ａを備えている。なお、レプリカホール素子とは、検出用ホール素子と同じ半導体基板上に形成され、検出用ホール素子によるホール起電力信号をＡＤ変換する際の参照電圧を生成するためのホール素子である。

また、ホール素子駆動回路１は、検出用ホール素子１ａと、この検出用ホール素子１ａの上部電圧源と、検出用ホール素子１ａの下部電圧源（図示せず）で構成されており、印加された磁場Ｂを電圧に変換して次段の増幅器に出力するものである。
また、検出用ホール素子１ａは、周囲の磁場変動に応じて磁場検出を行うもので、抵抗ブリッジ回路としてあらわすことができ、この抵抗ブリッジ回路の対角の２端子間が検出用ホール素子１ａの上部電圧源（ＶＲＨ）と検出用ホール素子１ａの下部電圧源（ＶＲＬ）に接続されることとなり、印加電圧（ＶＲＨ−ＶＲＬ）と検出用ホール素子１ａの抵抗値（ＲＨＡ）に基づいた電流が検出用ホール素子１ａに流れる。この電流が流れた状態で周囲の磁場が変動すると、他の対角の２端子間（ＶＨＰ，ＶＨＮ）に磁場の変動に応じたホール起電力（ＶＨＰ−ＶＨＮ）が生ずる。これにより磁場の変動を検出することができる。

また、増幅器２では、ホール素子駆動回路１から出力されたホール起電力信号を、後段のＡＤ変換器（ＡＤＣ）にてＡＤ変換が可能な振幅となるように信号増幅をおこなうもので、差動出力であってもシングルエンドの出力であってもよい。
また、ＡＤ変換器３は、検出用ホール素子１ａによるホール起電力信号のアナログ信号をデジタル信号にＡＤ変換し、増幅器２から出力されるホール起電力信号を、参照電圧ＡＤＶＲを用いてデジタル信号へと変換を行う。このＡＤ変換器３としては、入力信号ＶＩＮと参照電圧ＡＤＶＲの電圧の比に応じてＡＤ変換値が決まるものであればタイプの指定はなく、積分型ＡＤ変換器やΔΣＡＤ変換器などが挙げられる。

また、参照電圧生成回路４は、ＡＤ変換器３へ出力する参照電圧ＡＤＶＲを生成するもので、例えば、基準電圧生成回路（図示せず）などから出力された所定電圧Ｖｓを用いて、ＡＤ変換器用の参照電圧ＡＤＶＲを生成する。または、参照電圧生成回路４の内部に、基準電圧生成回路を含む構成であってもよい。また、参照電圧生成回路４は、差動出力であってもシングルエンドの出力であってもよい。

このように、参照電圧生成回路４は、レプリカホール素子４１ａで生成した参照電圧ＡＤＶＲを生成し、ＡＤ変換器３は、レプリカホール素子４１ａで生成された参照電圧ＡＤＶＲを用いてＡＤ変換するように構成されている。
つまり、参照電圧生成回路４は、レプリカホール素子４１ａで生成した参照電圧ＡＤＶＲを生成する。具体的には、所定電圧Ｖｓとレプリカホール素子４１ａの抵抗値ＲＨＡとにより参照電流ＩＲを生成し、Ｉ−Ｖ変換して参照電圧ＡＶＤＲを生成する。また、レプリカホール素子４１ａも、検出用ホール素子１ａと同様に、抵抗値が温度依存性を有している。

また、検出用ホール素子１ａとレプリカホール素子４１ａとは、同一ＩＣチップ上に形成されていることが好ましい。また、レプリカホール素子４１ａは、複数個直列に接続されていてもよい。また、検出用ホール素子は、複数個設けられていてもよい。
次に、レプリカホール素子４１ａを用いて参照電圧ＡＤＶＲを生成し、ＡＤ変換器３でＡＤ変換することで、ホール起電力の温度依存を補償することができることについて説明する。

ＡＤ変換器３の出力コードＤＴは、ホール起電力ＶＨと参照電圧ＡＤＶＲを用いて、以下の関係式（８）であらわされる。
ＤＴ∝ＶＨ／ＡＤＶＲ・・・（８）
本実施形態において、参照電圧ＡＤＶＲは参照電流ＩＲに比例し、この参照電流ＩＲは、所定電圧Ｖｓ／レプリカホール素子抵抗値ＲＤＨＡに比例するため、参照電圧ＡＤＶＲは、Ｖｓ／ＲＨＡＬに比例する。

よって、温度依存の項だけ取り出せば、ＶＨ∝ＳＩ／ＲＨＡ（式（４）より）、ＡＤＶＲ∝１／ＲＨＡＬであるため、レプリカホール素子４１ａも検出用ホール素子１ａと同様の温度依存性を有しているならば、ＡＤ変換器３の出力コードＤＴは、以下の式（９）となる。
ＤＴ∝ＶＨ／ＡＤＶＲ
∝（ＳＩ／ＲＨＡ）／（１／ＲＨＡＬ）
∝ＳＩ・・・（９）
定電流感度ＳＩも、上述したように（式（５））、１次の温度特性を有するが、検出用ホール素子１ａの抵抗値の温度依存に関する２次の項の方が、影響が大きい。そのため、本実施形態において、十分に温度補償を行うことができるのである。

さらに、参照電圧ＡＤＶＲにおいて、所定電圧Ｖｓに１次の温度特性を持たせれば、出力コードＤＴの温度依存性をより正確に補償することができる。１次の温度特性を有する所定電圧をＶｓ’とすると、出力コードＤＴは、以下の式（１０）となる。
ＤＴ∝ＶＨ／ＡＤＶＲ
∝（ＳＩ／ＲＨＡ）／（Ｖｓ’／ＲＨＡＬ）
∝ＳＩ／Ｖｓ’・・・（１０）
Ｖｓ’にＳＩと同じ温度依存性を持たせれば、正確な温度補償を行うことが可能となる。

また、ＡＤ変換器３で温度補償を行うため、広い温度範囲において定電圧駆動を用いて検出用ホール素子１ａに十分な電流量を供給することができ、この検出用ホール素子１ａのＳＮ比を高めることができる。比較的簡素な回路構成にて検出した電圧信号をほぼ完全に温度補償することが可能となる。
次に、図１で説明した本実施形態に基づいた各実施例について詳細に説明する。

図２は、本発明に係る磁気センサの実施例１を説明するための回路構成図である。図中符号３１は入力加算部、３１ａは積分器、３２はアナログ出力信号判定部、３２ａはコンパレータ、３３はデジタル信号出力部、３３ａはフリップフロップ（ＦＦ）、３３ｂはカウンタを示している。なお、図１と同じ機能を有する構成要素には同一の符号を付してある。

ＡＤ変換器３は、入力信号ＶＩＮに対して参照電圧ＡＤＶＲを、正転又は反転して積分しながら加算する入力加算器３１と、この入力加算器３１からの加算入力信号を増幅して所定の振幅を有するアナログ出力信号を生成し、このアナログ出力信号の振幅の大きさを所定電圧と比較して判定するアナログ出力信号判定部３２と、このアナログ出力信号判定部３２からのアナログ出力信号の大きさの判定結果を示す信号に基づいて計数値を算出し、この計数値をデジタル信号ＤＴとして出力するデジタル信号出力部３３とを備えている。

そして、デジタル信号出力部３３からの出力により、入力加算部３１において、入力信号ＶＩＮに対する参照電圧ＡＤＶＲの極性を切り替えて加算するように構成されている。
つまり、本実施例１の磁気センサは、ホール素子駆動回路１と増幅器２とＡＤ変換器３と参照電圧生成回路４とを備えている。本実施例１では、ＡＤ変換器３として、積分型ＡＤ変換器の例を示している。また、ＡＤ変換器３は、入力加算部３１とアナログ出力信号判定部３２とデジタル信号出力部３３とを備えている。

入力加算部３１は、積分器３１ａを備え、入力信号ＶＩＮに対して参照電圧ＡＤＶＲを、正転又は反転して積分しながら加算することにより、加算入力信号を生成する機能を有している。
また、アナログ出力信号判定部３２は、コンパレータ３２ａを備え、まず、積分器３１ａにおいて加算入力信号を増幅して所定の振幅を有するアナログ出力信号を生成し、次に、コンパレータ３２ａにおいて、この生成されたアナログ出力信号の振幅の大きさを所定電圧と比較して判定する機能を有している。

また、デジタル信号出力部３３は、ＦＦ３３ａとカウンタ３３ｂとを備え、アナログ出力信号の大きさの判定結果を示す信号に基づいて計数処理を実行し、これにより算出された所定の計数値をデジタル信号ＤＴとして出力する機能を有している。また、ＦＦ３３ａの出力により、入力加算部３１において、入力信号ＶＩＮに対する参照電圧ＡＤＶＲの極性を切り替えて加算する。

ＡＤ変換器３について、この例では、入力信号ＶＩＮと参照電圧ＡＤＶＲを同じタイミングで積分する例を説明するが、入力信号ＶＩＮと参照電圧ＡＤＶＲが別々のタイミングで積分される２重積分タイプでもよい。
次に、本実施例１の磁気センサの動作の概要について説明する。
ホール素子駆動回路１において、検出用ホール素子１ａの２端子（ＶＲＨ，ＶＲＬ）それぞれに基準電圧発生回路から生成された電圧ＶＲＨ、ＶＲＬが印加されたとき、以下の式（１１）に示すように、検出用ホール素子１ａには、この検出用ホール素子１ａの２端子間の電位差ＶＲ（＝ＶＲＨ−ＶＲＬ）と検出用ホール素子１ａの抵抗値（ＲＨＡ）に基づいた電流ＩＣが流れる。

ＩＣ＝ＶＲ／ＲＨＡ・・・（１１）
このとき、他の対角の２端子間（ＶＨＰ、ＶＨＮ）で生じるホール電圧ＶＨ（ＶＨＰ−ＶＨＮ）は、印加磁束密度Ｂと、定電流磁気感度ＳＩと検出用ホール素子１ａに流れる電流ＩＣを用いて、以下の式（１２）であらわされる。
ＶＨ＝ＳＩ×ＩＣ×Ｂ＝ＳＩ×ＶＲ／ＲＨＡ×Ｂ・・・（１２）
次に、増幅器２において、電圧信号ＶＨを、増幅器２の電圧利得に応じて増幅する。増幅器２のＤＣゲインをＡとすると、増幅器２に出力される入力信号ＶＩＮは、以下の式（１３）であらわされる。

ＶＩＮ＝ＶＨ×Ａ＝ＳＩ×ＶＲ／ＲＨＡ×Ｂ×Ａ・・・（１３）
続いて、ＡＤ変換器３での動作について説明する。まず、ＡＤ変換器３において、入力値を積分する機能について説明する。
例えば、８．１９２ＭｅｇＨｚのサンプリングクロックで、０．５ｍＳｅｃ、２^１２＝４０９６回積分した場合、ＤＣ信号の積分動作にだけ着目すれば、入力信号ＶＩＮを積分した出力Ｖｓｏｕｔは、以下の式（１４）であらわされる。

Ｖｓｏｕｔ＝ＶＩＮ×４０９６×（Ｃｉ／Ｃｏ）・・・（１４）
ここで、Ｃｉは入力側のサンプリングコンデンサの容量値であり、Ｃｏは積分コンデンサの容量値である。
次に、ＡＤ変換処理を行うための参照電圧ＡＤＶＲの加減算動作について説明する。
ＡＤ変換処理を行うためには、積分された入力信号ＶＩＮと同じ量の電荷を加減算する。仮に、Ｎｕは、デジタル信号出力部３３で、参照電圧ＡＤＶＲを減算した回数とする。Ｎｄは、デジタル信号出力部３３で、参照電圧ＡＤＶＲを加算した回数とする。そのとき、以下の式（１５）のように、アナログ出力信号判定部３２のアナログ出力信号が、ほぼ０となっているときの加減算した回数が、デジタル信号出力部のＡＤ変換値となる。

Ｖｓｏｕｔ＋ＡＤＶＲ（Ｎｄ−Ｎｕ）≒０
ＡＤ変換値ＮＯＵＴ＝Ｎｕ−Ｎｄ・・・（１５）
ここで、Ｖｓｏｕｔ＝０とすると、入力を４０９６回積分した結果と、参照電圧ＡＤＶＲを加減算しながら積分した結果とは同じ値になるので、以下の式（１６）が成り立つ。
４０９６×（Ｃｉ／Ｃｏ）×ＶＩＮ
＝（Ｃｒ／Ｃｏ）×ＡＤＶＲ×（Ｎｕ―Ｎｄ）
＝（Ｃｒ／Ｃｏ）×ＡＤＶＲ×ＮＯＵＴ・・・（１６）
ここで、ＣｒはＡＤＶＲ側のサンプリングコンデンサの容量値であり、Ｃｉは入力側のサンプリングコンデンサの容量値であり、Ｃｏは積分コンデンサの容量値である。

ＡＤ変換値ＮＯＵＴは、上述したように、アップのカウント数Ｎｕからダウンのカウント数Ｎｄを引いた値となり、以下の式（１７）であらわされる。
ＮＯＵＴ＝４０９６×（Ｃｉ／Ｃｒ）×ＶＩＮ／ＡＤＶＲ・・・（１７）
ＡＤ変換値ＮＯＵＴは、ＡＤＶＲに対するＶＩＮの比を用いて求められる。よって、ＮＯＵＴ∝ＶＨ／ＡＤＶＲであり、叙述したように、温度変動しても、ＡＤＶＲで温度補償することができる。

ここで、Ｃｉ＝Ｃｒとすると、ＡＤ変換値ＮＯＵＴ＝−４０９６〜＋４０９５ならば、正常に１３ビットのＡＤ変換ができる。なお、ＡＤ変換値ＮＯＵＴ＞＋４０９５ならば、オーバーフローであり、ＡＤ変換値ＮＯＵＴ＜−４０９６ならば、アンダーフローとなる。
図３は、図２に示した実施例１おける参照電圧生成回路の具体的な回路構成図である。図中符号４１は参照電流生成回路、４１ｂは第１の増幅器、４１ｃは参照用ＰＭＯＳ、４１ｄは参照電流源、４２はＩ−Ｖ変換器を示している。なお、図２と同じ機能を有する構成要素には同一の符号を付してある。

参照電圧生成回路４は、所定電圧Ｖｓとレプリカホール素子４１ａとにより参照電流ＩＲ１，ＩＲ２を生成し、この参照電流ＩＲ１，ＩＲ２を電流・電圧変換して参照電圧ＡＤＶＲを生成する。
つまり、参照電圧生成回路４は、参照電流ＩＲ１，ＩＲ２を生成する参照電流生成回路４１と、参照電圧ＡＤＶＲを生成するＩ−Ｖ変換器４２とを備えている。

また、参照電流生成回路４１は、レプリカホール素子４１ａと、第１の増幅器４１ｂと、この第１の増幅器４１ｂに接続された参照用ＰＭＯＳ４１ｃと、この参照用ＰＭＯＳ４１ｃに接続された参照用電流源４１ｄとを備え、所定電圧Ｖｓとレプリカホール素子４１ａの抵抗値ＲＨＡＬとにより基準電流ＩＲ１，ＩＲ２を生成する。検出用ホール素子（図２の１ａ）の電圧ＶＲＨ及びＶＲＬと所定電圧Ｖｓとは、同一の基準電圧源によりそれぞれ生成されるように構成されていることがマッチングの観点から好ましい。

また、レプリカホール素子４１ａは、２個直列に接続した形態であってもよく、複数個でもよく、並列接続、直列接続又はそれらの組み合わせであってもよい。レプリカのホール素子４１ａの抵抗値は、検出用ホール素子１ａの抵抗値と略同一の温度特性を有している。例えば、レプリカホール素子４１ａと検出用ホール素子１ａとが、同一のＩＣチップ上に形成されている場合などは、両者の抵抗値の温度特性はほぼ同一となる。さらに、両者のホール素子をなるべく近づけて配置することによって、抵抗値の温度特性はより同一に近づくため好ましい。

また、第１の増幅器４１ｂの正入力端子ＩＮ１は、ＩＮ１に入力される所定電圧Ｖｓを生成する基準電圧生成回路（図示せず）に接続され、負入力端子は、レプリカホール素子４１ａの第１端子が接続され、出力端子は、参照用ＰＭＯＳ４１ｃのゲート端子及び参照用電流源４１ｄのゲート端子に接続されている。
また、レプリカホール素子４１ａの第１端子は、第１の増幅器４１ｂの負入力端子と、参照用ＰＭＯＳ４１ｃのドレイン端子に接続されて、第２端子は接地端子に接続されている。

また、参照用ＰＭＯＳ４１ｃのドレイン端子は、第１の増幅器４１ｂの負入力端子と、レプリカホール素子４１ａの第１端子に接続され、ゲート端子は、第１の増幅器４１ｂの出力端子に接続され、ソース端子は、電源端子（ＶＤＤ）に接続されている。
また、参照用電流源４１ｄのドレイン端子は、Ｉ−Ｖ変換器４２に接続され、ゲート端子は、第１の増幅器４１ｂの出力端子に接続され、ソース端子は、電源端子（ＶＤＤ）に接続されている。

また、Ｉ−Ｖ変換器４２は、図示するように抵抗素子であり、電流値を電圧に変換してＡＤＶＲとして出力する。
次に、図３における参照電圧生成回路４の動作について以下に説明する。
まず、参照電流生成回路４１で出力される電流ＩＲ２について説明する。
第１の増幅器４１ｂの正入力端子ＩＮ１に、所定電圧Ｖｓが印加される。仮想接地により、レプリカホール素子４１ａの第１端子の電圧ＶＤＲは、第１の増幅器４１ｂの正入力端子と同電位となる。

また、レプリカホール素子４１ａの第２端子は、接地端子に接続されるため、レプリカホール素子４１ａの第１端子と第２端子間には、所定電圧Ｖｓが印加される。レプリカホール素子４１ａの抵抗値をＲＨＡＬとすると、オームの法則により、以下の式（１８）に示す電流ＩＲ１が、レプリカホール素子に流れる。
ＩＲ１＝Ｖｓ／ＲＨＡＬ・・・（１８）
このとき、正入力端子ＩＮ１には、温度に対してほぼ一定となる電圧Ｖｓが与えられる。

また、参照用ＰＭＯＳ４１ｃにおいて、電流ＩＲ１を、ドレイン端子−ソース端子間に流し、ゲート端子を出力することにより、電流−電圧変換をおこなう。
また、参照用電流源４１ｄでは、電流ＩＲ１の複製がおこなわれ、参照用ＰＭＯＳ４１ｃとのアスペクト比に基づいた電流ＩＲ２が流れる。ここで、参照用電流源４１ｄと参照用ＰＭＯＳ４１ｃとのアスペクト比をＮとすると、参照用電流源４１ｄに流れる電流ＩＲ２は、以下の式（１９）で与えられる。

ＩＲ２＝ＩＲ１×Ｎ＝Ｖｓ／ＲＨＡＬ×Ｎ・・・（１９）
また、Ｉ−Ｖ変換器４２で、電流ＩＲ２が電圧に変換されて、以下の式（２０）で示す参照電圧ＡＤＶＲが生成される。
ＡＤＶＲ＝ＩＲ２×Ｒ＝Ｖｓ×Ｎ×Ｒ／ＲＨＡＬ・・・（２０）
生成されたＡＤＶＲの温度依存の項は、上述したように、ＡＤＶＲ∝１／ＲＨＡＬとなり、検出用ホール素子１ａの温度変動をＡＤ変換器３において補償することが可能となる。

図４は、図２に示した実施例１おける参照電圧生成回路の他の具体的な回路構成図である。図中符号４１ａ１，４１ａ２は複数のレプリカホール素子、４２ａは第２の増幅器、４２ｂは駆動ＰＭＯＳ電流源、４２ｃは参照用ＮＭＯＳ、４２ｄは駆動ＮＭＯＳ電流源を示している。なお、図３と同じ機能を有する構成要素には同一の符号を付してある。
図２に示すＡＤ変換器３は、入力加算部３１として積分器３１ａを備えた積分型ＡＤ変換器で、参照電圧生成回路４は、コモン電圧ＶＣＯＭに対して、参照電圧ＡＤＶＲとして正側の参照電圧ＡＤＶＲＨと負側の参照電圧ＡＤＶＲＬを生成する。

また、Ｉ−Ｖ変換器４２は、参照電流生成回路４１で生成された一方の参照電流ＩＲ１に基づいた電流ＩＲＰが流れる第１の抵抗Ｒ１と、参照電流生成回路４１で生成された他方の参照電流ＩＲ２に基づいた電流ＩＲＮが流れる第２の抵抗Ｒ２とを備え、第１の抵抗Ｒ１と第２の抵抗Ｒ２のタップからコモン電圧ＶＣＯＭに対して、参照電圧ＡＤＶＲとして正側の参照電圧ＡＤＶＲＨと負側の参照電圧ＡＤＶＲＬを生成する。

図４に示した参照電圧発生回路４は、参照電流発生回路４１とＩ−Ｖ変換器４２とを備え、このＩ−Ｖ変換器４２は、参照用ＮＭＯＳ４２ｃと、駆動ＮＭＯＳ電流源４２ｄと、駆動ＰＭＯＳ電流源４２ｂと、参照抵抗Ｒ１，Ｒ２と、第２の増幅器４２ａとを備えている。
つまり、抵抗に供給するための基準電流ＩＲ１，ＩＲ２を生成するホール素子を備えた参照電流発生回路４１と、この参照電流発生回路４１で生成された参照電流ＩＲ１，ＩＲ２に基づいて、参照抵抗Ｒ１及び参照抵抗Ｒ２の駆動電流ＩＲＰ，ＩＲＮを決定する駆動用ＰＭＯＳ電流源４２ｂと駆動用ＮＭＯＳ電流源４２ｄとを備えている。また、参照抵抗Ｒ１と参照抵抗Ｒ２との接続点の電位を供給するための第２の増幅器４２ａを備えている。

また、参照電流発生回路４１は、所定電圧Ｖｓとレプリカホール素子４１ａの抵抗値とにより参照電流ＩＲ１，ＩＲ２を生成する。また、レプリカホール素子４１ａは、２個以上直列に接続されたレプリカホール素子４１ａ１，４１ａ２から構成されている。
図４に示した参照電流発生回路４１は、図３の場合と異なり、レプリカホール素子を２個直列に繋げていること以外は、図３の場合と同様である。

また、参照電圧発生回路４では、参照電流発生回路４１で生成された参照電流ＩＲ１に基づいた電流ＩＲＰが、参照用ＮＭＯＳ４２ｃと駆動ＰＭＯＳ電流源４２ｂによって、参照抵抗（第１の抵抗）Ｒ１に流れ、また、基準電流発生回路４１で生成された参照電流ＩＲ２に基づいた電流ＩＲＮが、参照用ＮＭＯＳ４２ｃと駆動ＮＭＯＳ電流源４２ｄによって、参照抵抗（第２の抵抗）Ｒ２に流れる。また、参照抵抗Ｒ１と参照抵抗Ｒ２の接続点ＶＣＯＭに第２の増幅器４２ａを用いて電圧を供給する。

それにより、参照抵抗Ｒ１と参照抵抗Ｒ２のそれぞれのタップから、ＶＣＯＭに対して正側と負側の参照電圧ＡＤＶＲＨ，ＡＤＶＲＬが出力される。
参照用ＮＭＯＳ４２ｃのドレイン端子は、自身のゲート端子と、参照用電流源４１ｄのドレイン端子（参照電流生成回路４１の出力）と接続され、ソース端子は、接地端子に接続されている。

また、駆動用ＮＭＯＳ４２ｄのドレイン端子は、参照抵抗Ｒ２の第２端子に接続され、ゲート端子は、参照用ＮＭＯＳ４２ｃのドレイン端子とゲート端子と参照用電流源４１ｄのドレイン端子とに接続されている。また、第２の増幅器４２ａは、正の入力端子がＩＮ２に入力される電圧を生成する基準電圧生成回路（図示せず）に接続され、負の入力端子は、自身の出力端子と参照抵抗Ｒ１の第２端子と参照抵抗Ｒ２の第１端子に接続されている。また、参照抵抗Ｒ２の第１端子は、第２の増幅器４２ａの出力端子及び負の入力端子と参照抵抗Ｒ１の第２の端子に接続され、第２の端子は、駆動用ＮＭＯＳ４２ｄのドレイン端子（ＡＤＶＲＬ）に接続されている。

また、駆動用ＰＭＯＳ電流源４２ｂのドレイン端子は、参照抵抗Ｒ１の第１端子に接続され、ゲート端子は、参照用ＰＭＯＳ４１ｃのゲート端子と参照用電流源４１ｄのケート端子と第１の増幅器４１ｂの出力端子に接続されている。また、参照抵抗Ｒ１の第１端子は、駆動用ＰＭＯＳ電流源４２ｂのドレイン端子ＡＤＶＲＨに接続され、第２の端子は、第２の増幅器４２ａの出力端子及び負の入力端子と参照抵抗Ｒ２の第１端子に接続されている。

図５は、図２に示した実施例１おける参照電圧生成回路のさらに他の具体的な回路構成図である。図中符号４３は制御回路を示している。なお、図４と同じ機能を有する構成要素には同一の符号を付してある。
つまり、図５においては、第１の抵抗Ｒ１と第２の抵抗Ｒ２の抵抗を調整する制御回路４３を備えている。なお、この制御回路は、記憶装置（図示せず）に接続され、この記憶装置の出力値に基づいて、参照抵抗Ｒ１と参照抵抗Ｒ２の抵抗値を調整することが可能である。

次に、図５における参照電圧生成回路４の動作について以下に説明する。
参照電流生成回路４１で出力される電流については、図３とほぼ同様であり、レプリカホール素子４１ａの抵抗値が、合成抵抗値となる点のみ異なる。
レプリカホール素子４１ａの合成抵抗値をＲＨＤＡとすると、オームの法則により、以下の式（２１）に示す電流ＩＲ１が、レプリカホール素子４１ａに流れる。

ＩＲ１＝Ｖｓ／ＲＤＨＡ・・・（２１）
参照用電流源４１ｄでは、電流ＩＲ１の複製がおこなわれ、参照用ＰＭＯＳ４１ｃとのアスペクト比に基づいた電流ＩＲ２が流れる。ここで、参照用電流源４１ｄと参照用ＰＭＯＳ４１ｃとのアスペクト比をＮとすると、参照用電流源４１ｄに流れる電流ＩＲ２は、以下の式（２２）で与えられる。

ＩＲ２＝ＩＲ１×Ｎ・・・（２２）
参照用ＮＭＯＳ４２ｃにおいて、電流ＩＲ２をドレイン端子−ソース端子間に流し、ゲート端子を出力することにより、電流−電圧変換をおこなう。
また、駆動ＮＭＯＳ電流源４２ｄは、電流ＩＲ２の複製がおこなわれ、参照用ＮＭＯＳ４２ｃとのアスペクト比に基づいた電流ＩＲＮが流れる。

ここで、駆動ＮＭＯＳ電流源４２ｄと参照用ＮＭＯＳ４２ｃとのアスペクト比をＭとすると、駆動ＮＭＯＳ電流源４２ｄに流れるＩＲＮは、以下の式（２３）で与えられる。
ＩＲＮ＝ＩＲ２×Ｍ＝ＩＲ１×Ｎ×Ｍ・・・（２３）
さらに式（２３）の電流ＩＲＮは、式（２１）を用いて、以下の式（２４）で与えられる。

ＩＲＮ＝Ｖｓ／ＲＤＨＡ×Ｎ×Ｍ・・・（２４）
駆動ＰＭＯＳ電流源４２ｂは、電流ＩＲ１の複製がおこなわれ、参照用ＮＭＯＳ４２ｃとのアスペクト比に基づいた電流ＩＲＰが流れる。
ここで、駆動ＰＭＯＳ電流源４２ｂと参照用ＮＭＯＳ４２ｃとのアスペクト比をＳとすると、駆動ＰＭＯＳ電流源４２ｂに流れるＩＲＰは、以下の式（２５）で与えられる。

ＩＲＰ＝ＩＲ１×Ｓ＝Ｖｓ／ＲＤＨＡ×Ｓ・・・（２５）
第２の増幅器４２ａの正入力端子にはＩＮ２には、温度に対してほぼ一定となる電圧Ｖｃが与えられる。仮想接地により第２の増幅器４２ａの出力端子ＶＣＯＭには、第２の増幅器４２ａの正入力端子と同電位となり、ＶＣＯＭはＶｃとなる。
また、参照抵抗Ｒ１の抵抗値をＲＰとすると、ＡＤＶＲＨは、以下の式（２６）で与えられる。

ＡＤＶＲＨ＝Ｖｃ＋ＩＲＰ×ＲＰ・・・（２６）
さらに、式（２６）は、式（２５）を用いて、以下の式（２７）で与えられる。
ＡＤＶＲＨ＝Ｖｃ＋Ｖｓ／ＲＤＨＡ×Ｓ×ＲＰ・・・（２７）
参照抵抗Ｒ２の抵抗値をＲＮとすると、ＡＤＶＲＬは、以下の式（２８）で与えられる。

ＡＤＶＲＬ＝Ｖｃ−ＩＲＮ×ＲＮ・・・（２８）
さらに、式（２８）は、式（２４）を用いて、以下の式（２９）で与えられる。
ＡＤＶＲＬ＝Ｖｃ−Ｖｓ／ＲＤＨＡ×Ｎ×Ｍ×ＲＮ・・・（２９）
以上より、ＡＤＶＲＨとＡＤＶＲＬの差分電圧ＡＤＶＲは、以下の式（３０）で与えられる。

ＡＤＶＲ＝ＡＤＶＲＨ―ＡＤＶＲＬ
＝Ｖｃ＋Ｖｓ／ＲＤＨＡ ×Ｓ×ＲＰ−（Ｖｃ−Ｖｓ／ＲＤＨＡ×Ｎ×Ｍ×ＲＮ）
＝Ｖｓ／ＲＤＨＡ×（Ｓ×ＲＰ＋Ｎ×Ｍ×ＲＮ）・・・（３０）
電流削減のため、レプリカホール素子４１ａを検出用ホール素子１ａと同じホール素子を２個縦列接続により構成したため、ＲＤＨＡは、以下の式（３１）であらわされる。

ＲＤＨＡ＝２×ＲＨＡＬ・・・（３１）
参照抵抗Ｒ１と参照抵抗Ｒ２の抵抗値を同じとし、ＲＰ＝ＲＮ＝ＲＡとすると、ＡＤＶＲは、以下の式（３２）であらわされる。
ＡＤＶＲ＝Ｖｓ×（ＲＡ／ＲＨＡＬ）×（１／２×Ｓ＋Ｎ×Ｍ）・・（３２）
Ｖｓは温度に対してほぼ一定である。また、Ｓ＋Ｎ×Ｍは定数のため、ＡＤＶＲはＲＡ／ＲＨＡＬに比例した温度特性を示す。

続いて、ＡＤＶＲを用いたＡＤ変換を説明する。
式（１７）に示したように、ＡＤ変換値ＮＯＵＴは、以下のようにあらわされる。
ＮＯＵＴ＝４０９６×（Ｃｉ／Ｃｒ）×ＶＩＮ／ＡＤＶＲ・・・（１７）
ここで、式（３２）を用いて表すと、ＮＯＵＴは、以下の式（３３）で与えられる。
ＮＯＵＴ＝（ＳＩ×ＶＲ／ＲＨＡ×Ｂ×Ａ）／（（Ｖｓ×（ＲＡ／ＲＨＡＬ）×（１／２×Ｓ＋Ｎ×Ｍ））×４０９６×（Ｃｉ／Ｃｒ）・・・（３３）
ここで、上述したように、ＶｓはＶＲと同じ基準電圧発生回路から生成されており、温度に対してほぼ一定である。これより、式（３３）は、以下の式（３４）の関係を有する。

ＮＯＵＴ ∝（ＳＩ／ＲＨＡ）／（ＲＡ／ＲＨＡＬ）・・・（３４）
式（３４）において、ホール素子の抵抗の項は、略同一の温度依存性であると仮定するとキャンセルされるため、式（３５）の関係式であらわされる。
ＮＯＵＴ ∝ＳＩ／ＲＡ・・・（３５）
式（３５）より、ＡＤ変換値ＮＯＵＴは、定電流磁気感度ＳＩとＲＡとの比に比例した値となる。

定電流磁気感度ＳＩは、上述の式（５）であわらわされる。
抵抗ＲＡは、Ｐｏｌｙ抵抗を使用した場合、温度特性は、以下の式（３６）であらわされる。
ＲＡ＝Ｒ０×（１＋ｇ×Ｔ）・・・（３６）
ここで、Ｒ０は、Ｔ＝０での抵抗値、ｇは１次の温度係数である。

このとき、式（３５）は、以下の式（３７）であわされる。
ＮＯＵＴ∝（Ｓ０／Ｒ０）×（１＋ｄ×Ｔ）／（１＋ｇ×Ｔ）・・・（３５）
さらに式（３７）は式（３８）に近似できる。
ＮＯＵＴ≒（Ｓ０／Ｒ０）（１＋（ｄ−ｇ）×Ｔ）・・・（３８）
よって、ｄ＝ｇとなるように設計することで、温度依存性を補償することができる。また、具体的に（ｄ−ｇ）がとり得る値は無視できるほどに小さいことを以下に説明する。

定電流磁気感度ＳＩの温度係数ｄは、ホール素子のＮＷＥＬＬ濃度によって異なるが、以下のような値をとる。
ｄ＝ −６００（ｐｐｍ／℃）〜＋６００（ｐｐｍ／℃）
Ｐｏｌｙ抵抗ＲＡは、ｇ＝−８００ｐｐｍ／℃程度の１次の温度係数を持つ抵抗で与えられる。

これより、ＳＩ／ＲＡの１次の温度係数（ｄ−ｇ）の取りうる範囲は、以下の式（３９）で与えられる。
ＳＩ／ＲＡの１次温度係数の取りうる範囲
≒−６００−（−８００）〜＋６００−（−８００）
≒＋２００〜＋１４００ｐｐｍ／℃・・・（３９）
したがって、（ｄ−ｇ）は１に対して極めて小さな値であり、十分温度補償できることがわかる。

ホール素子の定電圧駆動による磁気センサ回路において、本実施例１における参照電圧生成回路４で、磁場検出を行うホール素子と同様の温度特性を有するレプリカホール素子を用いてＡＤ変換器３の参照電圧を生成し、ＡＤ変換器３をおこなうことにより、広い温度測定範囲において、ホール素子の抵抗値の温度特性による起電力の温度特性を補償し、ＡＤ変換値の温度特性の変動を抑えることが可能となる。

図６は、本発明に係る磁気センサの実施例２を説明するための回路構成図である。図中符号５は温度１次係数発生回路を示している。なお、図２と同じ機能を有する構成要素には同一の符号を付してある。図２に示した実施例１との相違は、参照電圧生成回路４に温度１次係数発生回路５が接続されている点である。
参照電圧生成回路４は、所定電圧Ｖｓとレプリカホール素子４１ａの抵抗値ＲＨＡとにより参照電流ＩＲを生成し、Ｉ−Ｖ変換して参照電圧ＡＶＤＲを生成する。所定電圧Ｖｓは、１次の温度依存性を有する電圧である。

また、本実施例２の磁気センサは、１次の温度依存性を有する所定電圧Ｖｓ＝ＶＲＴを生成する温度１次係数発生回路５を備え、参照電圧生成回路４は、所定電圧ＶＲＴ／レプリカホール素子４１ａの抵抗ＲＤＨＡに比例する参照電流ＩＲ１，ＩＲ２を生成し、電流・電圧変換して参照電圧ＡＤＶＲを生成する。
つまり、本実施例２の磁気センサは、ホール素子駆動回路１と、増幅器２と、ＡＤ変換器用の参照電圧生成回路４と、ＡＤ変換器３と、温度１次係数発生回路５とを備えている。

以下に、温度１次係数発生回路について説明する。
図７は、図６に示した実施例２における温度１次係数発生回路の具体的な回路構成図である。図中符号５１は第３の増幅器、５２は第４の増幅器を示している。
本実施例２の温度１次係数発生回路５は、ＩＮ３の電圧を増幅するための第３の増幅器５１と第１の抵抗Ｒ１１と第２の抵抗Ｒ１２とを備え、ＩＮ４の電圧を増幅するための第４の増幅器５２と第３の抵抗Ｒ１３と第４の抵抗Ｒ１４とを備えている。さらに、第３の抵抗Ｒ１３と第４の抵抗Ｒ１４の抵抗分割比を調整するための制御回路（図示せず）を備えている。

第３の増幅器５１の正入力端子ＩＮ３は、ＩＮ３に入力される電圧を生成する基準電圧生成回路（図示せず）に接続され、負入力端子は、第１の抵抗Ｒ１１の第２の端子と第２の抵抗Ｒ１２の第１の端子が接続され、出力端子は、第１の抵抗Ｒ１１の第１の端子に接続されている。
また、第４の増幅器５２の正入力端子ＩＮ４は、ＩＮ４に入力される電圧を生成するバイポーラ電圧生成回路（図示せず）に接続され、負入力端子は、第３の抵抗Ｒ１３の第２の端子と第４の抵抗Ｒ１４の第１の端子が接続され、出力端子は、第２の抵抗Ｒ１２の第２の端子との第３の抵抗Ｒ１３の第１の端子に接続されている。

また、第１の抵抗Ｒ１１の第１の端子は、第３の増幅器５１の出力端子に接続され、第２の端子は、第３の増幅器５１の負入力端子に接続されている。
また、第２の抵抗Ｒ１２の第１の端子は、第３の増幅器５１の負入力端子と第１の抵抗Ｒ１１の第２の端子に接続されて、第２の端子は、第４の増幅器５２の出力端子に接続されている。

また、第３の抵抗Ｒ１３の第１の端子は、第４の増幅器５２の出力端子と第３の抵抗Ｒ１３の第１の端子に接続され、第２の端子は、第４の増幅器５２の負入力端子と第４の抵抗Ｒ１４の第１の端子に接続されている。
また、第４の抵抗Ｒ１４の第１の端子は、第４の増幅器５２の負入力端子と第３の抵抗Ｒ１３の第２の端子に接続され、第２の端子は、グランド端子に接続されている。

なお、温度１次係数発生回路５は、制御回路を有していてもよい。制御回路は記憶装置に接続され、該記憶装置の出力値に基づいて、第１の抵抗Ｒ１１と第２の抵抗Ｒ１２の抵抗比などを調整することが可能である。
続いて、温度１次係数発生回路５の動作について以下に説明する。
まず、第４の増幅器５２で生成される電圧について説明する。

第４の増幅器５２の正入力端子ＩＮ４には、ＰＮＰバイポーラのベースエミッタ間電圧Ｖｂｅが印加される。仮想接地により第４の増幅器５２の負入力端子の電圧Ｖ４は、第４の増幅器５２の正入力端子と同電位となる。第４の抵抗Ｒ１４の第２端子は、接地端子に接続されているため、第４の抵抗Ｒ１４の第１端子と第２端子間には、ＰＮＰバイポーラのベースエミッタ間電圧Ｖｂｅが印加される。第４の抵抗Ｒ１４の抵抗値をＲ４とすると、オームの法則により、式（４０）に示す電流ＩＲ４が、第４の抵抗Ｒ１４に流れる。

ＩＲ４＝Ｖｂｅ／Ｒ４・・・（４０）
このとき、第３の抵抗Ｒ１３にはＩＲ４が流れる。第３の抵抗Ｒ１３の抵抗値をＲ３とすると、第４の増幅器５２の出力電圧ＶＢＥＯは、式（４１）であらわされる。
ＶＢＥＯ＝Ｖｂｅ＋ＩＲ４×Ｒ３・・・（４１）
さらに式（４０）を用いると、以下の式（４２）であらわされる。

ＶＢＥＯ＝Ｖｂｅ×（１＋Ｒ３／Ｒ４）・・・（４１）
続いて、第３の増幅器５１で生成される電圧について説明する。
第３の増幅器５１の正入力端子ＩＮ３には、基準電圧生成回路で生成された基準電圧に比例した電圧Ｖｓ２が印加される。Ｖｓ２は温度に依らず一定である。
仮想接地により、第３の増幅器５１の負入力端子の電圧Ｖ３は、第３の増幅器５１の正入力端子と同電位となる。第２の抵抗Ｒ１２の第２端子は、ＶＢＥＯに接続されているため、第２の抵抗Ｒ１２の第１端子と第２端子間には、Ｖｓ２−ＶＢＥＯの電圧が印加される。第２の抵抗Ｒ１２の抵抗値をＲ２とすると、オームの法則により、式（４３）に示す電流ＩＲ３が、第４の抵抗Ｒ１４に流れる。

ＩＲ３＝（Ｖｓ２−ＶＢＥＯ）／Ｒ２・・・（４３）
このとき、第１の抵抗Ｒ１１には、ＩＲ３が流れる。第１の抵抗Ｒ１１の抵抗値をＲ１とすると、第３の増幅器５１の出力電圧ＶＲＴは、以下の式（４４）であらわされる。
ＶＲＴ＝Ｖｓ２＋ＩＲ３×Ｒ１・・・（４４）
さらに式（４３）を用いると、以下の式（４５）であらわされる。

ＶＲＴ＝Ｖｓ２＋（Ｖｓ２−ＶＢＥＯ）×（Ｒ１／Ｒ２）
＝（１＋Ｒ１／Ｒ２）×Ｖｓ２−ＶＢＥＯ×（Ｒ１／Ｒ２）・・・（４５）
さらに式（４２）を用いてＶＲＴを表すと、以下の式（４６）であらわされる。
ＶＲＴ＝（１＋Ｒ１／Ｒ２）×Ｖｓ２―Ｖｂｅ×（１＋Ｒ３／Ｒ４）×（Ｒ１／Ｒ２）・・・（４６）
ここでＶｂｅを、２５℃のベースエミッタ間電圧Ｖｂｅｒと１次の温度係数ａとすると、Ｖｂｅは以下の式（４７）であらわされる。

Ｖｂｅ＝Ｖｂｅｒ（１＋ａ・（Ｔ−２５））・・・（４７）
さらに式（４７）を用いて、式（４６）を表すと、
ＶＲＴ＝（１＋Ｒ１／Ｒ２）×Ｖｓ２−（Ｖｂｅｒ＋ａ・（Ｔ−２５））×（１＋Ｒ３／Ｒ４）×（Ｒ１／Ｒ２）＝（１＋Ｒ１／Ｒ２）×Ｖｓ２−（１＋Ｒ３／Ｒ４）×Ｖｂｅｒ×（Ｒ１／Ｒ２）−ａ・Ｖｂｅｒ×（Ｔ−２５）×（１＋Ｒ３／Ｒ４）×（Ｒ１／Ｒ２）・・・（４８）
ここで、ＶＲＴの定数項と、温度の１次（Ｔ−２５）の項は、それぞれ式（４９）と式（５０）であらわされる。

（定数項）＝Ｖｓ２−（Ｖｓ２−（１＋Ｒ３／Ｒ４）×Ｖｂｅｒ）×（Ｒ１／Ｒ２）・・・（４９）
（温度の１次（Ｔ−２５）の項）＝−ａ・Ｖｂｅｒ×（１＋Ｒ３／Ｒ４）×（Ｒ１／Ｒ２）・・・（５０）
ここで、式（５１）を満たすようなＲ３、Ｒ４を選択することを考える。

Ｖｓ２−（１＋Ｒ３／Ｒ４）×Ｖｂｅｒ＝０・・・（５１）
このとき、定数項の式（４９）は式（５２）であわされる。
（定数項）＝Ｖｓ２・・・（５２）
これより、定数項は、Ｒ１、Ｒ２によらず一定となる。このとき、温度の１次の温度係数は、Ｒ１とＲ２の比を調整することで調整が可能である。

次に、具体的な数値を用いて説明する。
Ｖｂｅｒ、ａ、Ｖｓ２を以下の値に設定する。
Ｖｂｅｒ＝６９５（ｍＶ）
ａ＝−２４００（ｐｐｍ／℃）
Ｖｓ２＝８００（ｍＶ）
このとき、式（５１）の関係式から、Ｒ３／Ｒ４＝０．１５となる。ここで、定数項と温度の１次の項はそれぞれ式（５３）と式（５４）であらわされる。

（定数項）＝８００・・・（５３）
（温度の１次（Ｔ−２５）の項）＝２４００×８００×（Ｒ１／Ｒ２）
・・・（５４）
式（５４）より、Ｒ１とＲ２との比を調整することで、１次の温度係数を調整することが可能である。また、Ｒ１／Ｒ２は正の値をとるため、１次の温度係数は正の範囲で有効である。

例えば、温度１次係数発生回路のＶＲＴ出力の１次の温度係数を＋１２００ｐｐｍ／℃に設定すると、式（５５）を満たすようなＲ１／Ｒ２を選択することで可能である。
２４００×（Ｒ１／Ｒ２）＝１２００・・・（５５）
これより、Ｒ１／Ｒ２＝０．５０となる。
以上より、ＶＲＴは、１次の正の温度係数もつ温度特性をもち、Ｔ＝０のときをＶＲＴ０、１次の温度係数をｉとすると、以下の式であらわすことができる。

ＶＲＴ＝ＶＲＴ０×（１＋ｉ×Ｔ）・・・（５６）
続いて、温度１次係数発生回路を用いて、ＡＤ変換をおこなうときの実施例を示す。このときのＡＤ変換値ＮＯＵＴは、式（３３）において、ＶｓをＶＲＴに置きかえた式（５７）で与えられる。
ＮＯＵＴ＝（ＳＩ×ＶＲ／ＲＨＡ×Ｂ×Ａ）／（（ＶＲＴ×（ＲＡ／ＲＨＡ）×（１／２×Ｓ＋Ｎ×Ｍ））×４０９６×（Ｃｉ／Ｃｒ）・・・（５７）
これより、ＡＤ変換値ＮＯＵＴは式（５８）の関係を有する。

ＮＯＵＴ ∝（ＳＩ／ＲＨＡ）／（ＶＲＴ×ＲＡ／ＲＨＡ）
∝（ＳＩ／ＲＡ）／ＶＲＴ・・・（５８）
式（５８）より、ＡＤ変換値ＮＯＵＴは、定電流磁気感度ＳＩと抵抗ＲＡの比をとったものとＶＲＴとの比に比例した値となる。
ここで、定電流磁気感度ＳＩおよび抵抗ＲＡは、それぞれ上述の式（５）、（３６）であわらわされる。

ＳＩ＝Ｓ０×（１＋ｄ×Ｔ）・・・（５）
ＲＡ＝Ｒ０×（１＋ｇ×Ｔ）・・・（３６）
このとき、式（５８）は、式（５６）を用いて、次の式（５９）であわされる。
ＮＯＵＴ ∝（Ｓ０／Ｒ０）／ＶＲＴ０×（１＋ｄ×Ｔ）／（１＋ｇ×Ｔ）／（１＋ｉ×Ｔ）・・・（３７）
さらに式（５９）は式（６０）で近似できる。

ＮＯＵＴ∝（Ｓ０／Ｒ０）／ＶＲＴ０×（１＋（ｄ−ｇ−ｉ）×Ｔ）
・・・（６０）
このとき、ＳＩ／ＲＡの１次の温度係数（ｄ−ｇ）の取りうる範囲は、上述の式（３９）で与えられる。
ＳＩ／ＲＡの１次の温度係数の取りうる範囲
≒−６００−（−８００）〜＋６００−（−８００）
≒＋２００〜＋１４００ｐｐｍ／℃ ・・・（３９）

ＶＲＴの１次の温度係数ｉは正の範囲を選択可能であるため、ＳＩ／ＲＡの取りうる範囲の大部分（ｄ−ｇ）において、ＶＲＴの１次の温度係数をＳＩ／ＲＡの１次の温度係数と同じに設定することにより、（ＳＩ／ＲＡ）／ＶＲＴの１次の温度係数（ｄ−ｇ−ｉ）を０にすることができる。すなわち、温度１次係数発生回路を付加されたＡＤ変換器用参照電圧生成回路を用いることにより、ＡＤ変換値ＮＯＵＴの１次の温度特性を補償することが可能である。

ホール素子の定電圧駆動による本実施例２の磁気センサにおいて、温度１次係数発生回路５と参照電圧生成回路４とで、磁場検出を行う検出用ホール素子と同様の温度特性を有するレプリカホール素子を用いてＡＤ変換器の参照電圧を生成し、ＡＤ変換器をおこなうことにより、広い温度測定範囲において、ホール素子の抵抗値の温度特性に加えてホール素子の定電流感度の温度特性によるＡＤ変換値の温度特性の変動を抑えることが可能となる。

以上のように本実施例１及び２について説明したが、図５で示したように、参照抵抗Ｒ１，Ｒ２の抵抗値を適宜調整できるように構成してもよい。
また、参照電流生成回路４１として、レプリカホール素子４１ａの上部電圧に所定電圧を印加する形態としたが、下部電圧に所定電圧を与えて、上部電圧を電源電圧とする構成でもよく、上部電圧も下部電圧もそれぞれ所定電圧を印加する形態であってもよい。また、検出用ホール素子１ａとして、１個の形態で説明したが、複数個であってもよい。

１ ホール素子駆動回路
１ａ 検出用ホール素子
２ 増幅器
３ ＡＤ変換器
４ 参照電圧生成回路
４１ａ レプリカホール素子
３１ 入力加算部
３１ａ 積分器
３２ アナログ出力信号判定部
３２ａ コンパレータ
３３ デジタル信号出力部
３３ａ フリップフロップ（ＦＦ）
３３ｂ カウンタ
４１ 参照電流生成回路
４１ｂ 第１の増幅器
４１ｃ 参照用ＰＭＯＳ
４１ｄ 参照電流源
４２ Ｉ−Ｖ変換器
４１ａ１，４１ａ２ 複数のレプリカホール素子
４２ａ 第２の増幅器
４２ｂ 駆動ＰＭＯＳ電流源
４２ｃ 参照用ＮＭＯＳ
４２ｄ 駆動ＮＭＯＳ電流源
４３ 制御回路
５ 温度１次係数発生回路
５１ 第３の増幅器
５２ 第４の増幅器
ＶＲＨ ホール素子上部電圧源
ＶＲＬ ホール素子下部電圧源
ＶＨＰ ホール正側電圧
ＶＨＮ ホール負側電圧
ＶＩＮ 入力電圧
ＤＴ デジタル信号
ＡＤＶＲ 参照信号
ＶＤＲ１ レプリカホール素子の第１端子の電圧
ＩＲ１，ＩＲ２ 参照電流
ＩＲＰ，ＩＲＮ 駆動電流
ＶＣＯＭ コモン電圧
ＡＤＶＲＨ 正側参照電圧
ＡＤＶＲＬ 負側参照電圧
ＩＲ３，ＩＲ４ 参照電流
ＶＢＥＯ ベースエミッタ出力電圧
ＶＲＴ 温度１次電圧

Claims (12)

1. 定電圧駆動され、周囲の磁場変動に応じて磁場検出を行う検出用ホール素子と、
   該検出用ホール素子によるホール起電力信号のアナログ信号をデジタル信号にＡＤ変換するＡＤ変換器と、
   該ＡＤ変換器へ出力する参照電圧を生成する参照電圧生成回路とを備え、
   該参照電圧生成回路が、レプリカホール素子で前記参照電圧を生成し、前記ＡＤ変換器が、前記レプリカホール素子で生成された前記参照電圧を用いてＡＤ変換することを特徴とする磁気センサ。
2. 前記参照電圧生成回路が、所定電圧と前記レプリカホール素子とにより参照電流を生成し、該参照電流を電流・電圧変換して前記参照電圧を生成することを特徴とする請求項１に記載の磁気センサ。
3. 前記参照電流を生成する参照電流生成回路と、前記参照電圧を生成するＩ−Ｖ変換器とを備えていることを特徴とする請求項２に記載の磁気センサ。
4. 前記所定電圧が、１次の温度依存性を有する電圧であることを特徴とする請求項２又は３に記載の磁気センサ。
5. 前記１次の温度依存性を有する前記所定電圧を生成する温度１次係数発生回路を備え、
   前記参照電圧生成回路が、前記所定電圧／前記レプリカホール素子の抵抗に比例する前記参照電流を生成し、前記電流・電圧変換して前記参照電圧を生成することを特徴とする請求項４に記載の磁気センサ。
6. 前記ＡＤ変換器が、
   入力信号に対して前記参照電圧を、正転又は反転して積分しながら加算する入力加算器と、
   該入力加算器からの加算入力信号を増幅して所定の振幅を有するアナログ出力信号を生成し、該アナログ出力信号の振幅の大きさを所定電圧と比較して判定するアナログ出力信号判定部と、
   該アナログ出力信号判定部からのアナログ出力信号の大きさの判定結果を示す信号に基づいて計数値を算出し、該計数値をデジタル信号として出力するデジタル信号出力部とを備え、
   該デジタル信号出力部からの出力により、前記入力加算器において、前記入力信号に対する前記参照電圧の極性を切り替えて加算することを特徴とする請求項１乃至５のいずれかに記載の磁気センサ。
7. 前記ＡＤ変換器が、前記入力加算器として積分器を備えた積分型ＡＤ変換器で、前記参照電圧生成回路は、コモン電圧に対して、前記参照電圧として正側の参照電圧と負側の参照電圧を生成することを特徴とする請求項６に記載の磁気センサ。
8. 前記Ｉ−Ｖ変換器が、前記参照電流生成回路で生成された一方の前記参照電流に基づいた電流が流れる第１の抵抗と、前記参照電流生成回路で生成された他方の前記参照電流に基づいた電流が流れる第２の抵抗とを備え、前記第１の抵抗と前記第２の抵抗のタップからコモン電圧に対して、前記参照電圧として正側の参照電圧と負側の参照電圧を生成することを特徴とする請求項３に記載の磁気センサ。
9. 前記第１の抵抗と前記第２の抵抗の抵抗を調整する制御回路を備えていることを特徴とする請求項８に記載の磁気センサ。
10. 前記検出用ホール素子と前記レプリカホール素子とが、同一ＩＣチップ上に形成されていることを特徴とする請求項１乃至９のいずれかに記載の磁気センサ。
11. 前記レプリカホール素子が、複数個直列に接続されていることを特徴とする請求項１乃至１０のいずれかに記載の磁気センサ。
12. 前記検出用ホール素子が、複数個設けられていることを特徴とする請求項１乃至１１のいずれかに記載の磁気センサ。

Images