JP6291224B2 - 磁気センサ - Google Patents
磁気センサ Download PDFInfo
- Publication number
- JP6291224B2 JP6291224B2 JP2013239017A JP2013239017A JP6291224B2 JP 6291224 B2 JP6291224 B2 JP 6291224B2 JP 2013239017 A JP2013239017 A JP 2013239017A JP 2013239017 A JP2013239017 A JP 2013239017A JP 6291224 B2 JP6291224 B2 JP 6291224B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- hall element
- reference voltage
- current
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 claims description 45
- 238000006243 chemical reaction Methods 0.000 claims description 40
- 230000005389 magnetism Effects 0.000 claims 1
- 230000035945 sensitivity Effects 0.000 description 17
- 238000010586 diagram Methods 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000010354 integration Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000005070 sampling Methods 0.000 description 4
- 230000001419 dependent effect Effects 0.000 description 3
- 238000009529 body temperature measurement Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Landscapes
- Measuring Magnetic Variables (AREA)
- Hall/Mr Elements (AREA)
Description
シリコンホール素子の抵抗の温度特性は、以下の(1)式に示す温度に対する2次の式で近似することができる。
ここで、Tは絶対温度、RHAはシリコンホール素子の抵抗値、R0はT=0での抵抗値、bは1次の温度係数、cは温度2次係数である。
このホール素子を定電圧駆動したとき、駆動電流IBは、ホール素子の対向する2端子において、1つの端子をVRH電位、対向する端子をVRL電位とした場合、以下の式(2)であらわされる。
このとき、ホール起電力VHは、以下の式(3)のように表される。
VH=B×IB×SI・・・(3)
ここで、Bは印加磁場、IBは駆動電流、SIは定電流感度である。
上述した式(3)は、式(1)と式(2)を用いて以下の式(4)であらわされる。
・・・(4)
定電流感度SIは、温度に対して1次の温度特性を有しており、以下の式(5)で与えられる。
SI=S0×(1+d・T)・・・(5)
ここで、S0はT=0での電流感度、dは電流感度の1次温度の係数である。
VH=B×(VRH―VRL)/(R0+b・T+c・T2)×S0(1+d・T)・・・(6)
ホール素子の抵抗と定電流感度との温度特性の積は、1次と2次の係数で近似することができるため、式(6)は、以下の式(7)であらわされる。
・・・(7)
この式(7)より、シリコンホール素子を定電圧駆動することにより、検出される起電力は、2次の温度特性を有することがわかる。
ホール素子を用いた磁気センサは、比較的温度変化の大きな環境にて使用されることがあるため、上述したように、ホール起電力は2次の温度依存性を有している。ホール素子の磁気・電気変換特性の温度変動に対して、安定した出力が得られるようにするため種々の温度補償回路が提案されている。
また、例えば、特許文献2には、集積回路内においてホール素子を定電圧で駆動し、磁気−電気変換された電気信号を増幅するトランスコンダクタンス型増幅器の負荷にホール素子と同種の構造の抵抗を用いることで温度補償をすることが記載されている。
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、定電圧駆動のホール素子にて検出されたホール起電力信号を簡易な構成で温度補償が可能な磁気センサを提供することにある。
また、請求項3に記載の発明は、請求項2に記載の発明において、前記参照電流(IR1,IR2)を生成する参照電流生成回路(41)と、前記参照電圧(ADVR)を生成するI−V変換器(42)とを備えていることを特徴とする。
また、請求項5に記載の発明は、請求項4に記載の発明において、前記1次の温度依存性を有する前記所定電圧(Vs=VRT)を生成する温度1次係数発生回路(5)を備え、前記参照電圧生成回路(4)が、前記所定電圧(VRT)/前記レプリカホール素子(41a)の抵抗(RDHA)に比例する前記参照電流(IR1,IR2)を生成し、前記電流・電圧変換して前記参照電圧(ADVR)を生成することを特徴とする。
また、請求項10に記載の発明は、請求項1乃至9のいずれかに記載の発明において、前記検出用ホール素子(1a)と前記レプリカホール素子(41a)とが、同一ICチップ上に形成されていることを特徴とする。
また、請求項12に記載の発明は、請求項1乃至11のいずれかに記載の発明において、前記検出用ホール素子が、複数個設けられていることを特徴とする。
[実施形態]
図1は、本発明に係る磁気センサの実施形態を説明するための回路構成図である。図中符号1はホール素子駆動回路、1aは検出用ホール素子、2は増幅器、3はAD変換器、4は参照電圧生成回路、41aはレプリカホール素子を示している。
また、検出用ホール素子1aは、周囲の磁場変動に応じて磁場検出を行うもので、抵抗ブリッジ回路としてあらわすことができ、この抵抗ブリッジ回路の対角の2端子間が検出用ホール素子1aの上部電圧源(VRH)と検出用ホール素子1aの下部電圧源(VRL)に接続されることとなり、印加電圧(VRH−VRL)と検出用ホール素子1aの抵抗値(RHA)に基づいた電流が検出用ホール素子1aに流れる。この電流が流れた状態で周囲の磁場が変動すると、他の対角の2端子間(VHP,VHN)に磁場の変動に応じたホール起電力(VHP−VHN)が生ずる。これにより磁場の変動を検出することができる。
また、AD変換器3は、検出用ホール素子1aによるホール起電力信号のアナログ信号をデジタル信号にAD変換し、増幅器2から出力されるホール起電力信号を、参照電圧ADVRを用いてデジタル信号へと変換を行う。このAD変換器3としては、入力信号VINと参照電圧ADVRの電圧の比に応じてAD変換値が決まるものであればタイプの指定はなく、積分型AD変換器やΔΣAD変換器などが挙げられる。
つまり、参照電圧生成回路4は、レプリカホール素子41aで生成した参照電圧ADVRを生成する。具体的には、所定電圧Vsとレプリカホール素子41aの抵抗値RHAとにより参照電流IRを生成し、I−V変換して参照電圧AVDRを生成する。また、レプリカホール素子41aも、検出用ホール素子1aと同様に、抵抗値が温度依存性を有している。
次に、レプリカホール素子41aを用いて参照電圧ADVRを生成し、AD変換器3でAD変換することで、ホール起電力の温度依存を補償することができることについて説明する。
DT∝VH/ADVR・・・(8)
本実施形態において、参照電圧ADVRは参照電流IRに比例し、この参照電流IRは、所定電圧Vs/レプリカホール素子抵抗値RDHAに比例するため、参照電圧ADVRは、Vs/RHALに比例する。
DT∝VH/ADVR
∝(SI/RHA)/(1/RHAL)
∝SI・・・(9)
定電流感度SIも、上述したように(式(5))、1次の温度特性を有するが、検出用ホール素子1aの抵抗値の温度依存に関する2次の項の方が、影響が大きい。そのため、本実施形態において、十分に温度補償を行うことができるのである。
DT∝VH/ADVR
∝(SI/RHA)/(Vs’/RHAL)
∝SI/Vs’・・・(10)
Vs’にSIと同じ温度依存性を持たせれば、正確な温度補償を行うことが可能となる。
次に、図1で説明した本実施形態に基づいた各実施例について詳細に説明する。
つまり、本実施例1の磁気センサは、ホール素子駆動回路1と増幅器2とAD変換器3と参照電圧生成回路4とを備えている。本実施例1では、AD変換器3として、積分型AD変換器の例を示している。また、AD変換器3は、入力加算部31とアナログ出力信号判定部32とデジタル信号出力部33とを備えている。
また、アナログ出力信号判定部32は、コンパレータ32aを備え、まず、積分器31aにおいて加算入力信号を増幅して所定の振幅を有するアナログ出力信号を生成し、次に、コンパレータ32aにおいて、この生成されたアナログ出力信号の振幅の大きさを所定電圧と比較して判定する機能を有している。
次に、本実施例1の磁気センサの動作の概要について説明する。
ホール素子駆動回路1において、検出用ホール素子1aの2端子(VRH,VRL)それぞれに基準電圧発生回路から生成された電圧VRH、VRLが印加されたとき、以下の式(11)に示すように、検出用ホール素子1aには、この検出用ホール素子1aの2端子間の電位差VR(=VRH−VRL)と検出用ホール素子1aの抵抗値(RHA)に基づいた電流ICが流れる。
このとき、他の対角の2端子間(VHP、VHN)で生じるホール電圧VH(VHP−VHN)は、印加磁束密度Bと、定電流磁気感度SIと検出用ホール素子1aに流れる電流ICを用いて、以下の式(12)であらわされる。
VH=SI×IC×B=SI×VR/RHA×B・・・(12)
次に、増幅器2において、電圧信号VHを、増幅器2の電圧利得に応じて増幅する。増幅器2のDCゲインをAとすると、増幅器2に出力される入力信号VINは、以下の式(13)であらわされる。
続いて、AD変換器3での動作について説明する。まず、AD変換器3において、入力値を積分する機能について説明する。
例えば、8.192MegHzのサンプリングクロックで、0.5mSec、212=4096回積分した場合、DC信号の積分動作にだけ着目すれば、入力信号VINを積分した出力Vsoutは、以下の式(14)であらわされる。
ここで、Ciは入力側のサンプリングコンデンサの容量値であり、Coは積分コンデンサの容量値である。
次に、AD変換処理を行うための参照電圧ADVRの加減算動作について説明する。
AD変換処理を行うためには、積分された入力信号VINと同じ量の電荷を加減算する。仮に、Nuは、デジタル信号出力部33で、参照電圧ADVRを減算した回数とする。Ndは、デジタル信号出力部33で、参照電圧ADVRを加算した回数とする。そのとき、以下の式(15)のように、アナログ出力信号判定部32のアナログ出力信号が、ほぼ0となっているときの加減算した回数が、デジタル信号出力部のAD変換値となる。
AD変換値NOUT=Nu−Nd・・・(15)
ここで、Vsout=0とすると、入力を4096回積分した結果と、参照電圧ADVRを加減算しながら積分した結果とは同じ値になるので、以下の式(16)が成り立つ。
4096×(Ci/Co)×VIN
=(Cr/Co)×ADVR×(Nu―Nd)
=(Cr/Co)×ADVR×NOUT・・・(16)
ここで、CrはADVR側のサンプリングコンデンサの容量値であり、Ciは入力側のサンプリングコンデンサの容量値であり、Coは積分コンデンサの容量値である。
NOUT=4096×(Ci/Cr)×VIN/ADVR・・・(17)
AD変換値NOUTは、ADVRに対するVINの比を用いて求められる。よって、NOUT∝VH/ADVRであり、叙述したように、温度変動しても、ADVRで温度補償することができる。
図3は、図2に示した実施例1おける参照電圧生成回路の具体的な回路構成図である。図中符号41は参照電流生成回路、41bは第1の増幅器、41cは参照用PMOS、41dは参照電流源、42はI−V変換器を示している。なお、図2と同じ機能を有する構成要素には同一の符号を付してある。
つまり、参照電圧生成回路4は、参照電流IR1,IR2を生成する参照電流生成回路41と、参照電圧ADVRを生成するI−V変換器42とを備えている。
また、レプリカホール素子41aの第1端子は、第1の増幅器41bの負入力端子と、参照用PMOS41cのドレイン端子に接続されて、第2端子は接地端子に接続されている。
また、参照用電流源41dのドレイン端子は、I−V変換器42に接続され、ゲート端子は、第1の増幅器41bの出力端子に接続され、ソース端子は、電源端子(VDD)に接続されている。
次に、図3における参照電圧生成回路4の動作について以下に説明する。
まず、参照電流生成回路41で出力される電流IR2について説明する。
第1の増幅器41bの正入力端子IN1に、所定電圧Vsが印加される。仮想接地により、レプリカホール素子41aの第1端子の電圧VDRは、第1の増幅器41bの正入力端子と同電位となる。
IR1=Vs/RHAL・・・(18)
このとき、正入力端子IN1には、温度に対してほぼ一定となる電圧Vsが与えられる。
また、参照用電流源41dでは、電流IR1の複製がおこなわれ、参照用PMOS41cとのアスペクト比に基づいた電流IR2が流れる。ここで、参照用電流源41dと参照用PMOS41cとのアスペクト比をNとすると、参照用電流源41dに流れる電流IR2は、以下の式(19)で与えられる。
また、I−V変換器42で、電流IR2が電圧に変換されて、以下の式(20)で示す参照電圧ADVRが生成される。
ADVR=IR2×R=Vs×N×R/RHAL・・・(20)
生成されたADVRの温度依存の項は、上述したように、ADVR∝1/RHALとなり、検出用ホール素子1aの温度変動をAD変換器3において補償することが可能となる。
図2に示すAD変換器3は、入力加算部31として積分器31aを備えた積分型AD変換器で、参照電圧生成回路4は、コモン電圧VCOMに対して、参照電圧ADVRとして正側の参照電圧ADVRHと負側の参照電圧ADVRLを生成する。
つまり、抵抗に供給するための基準電流IR1,IR2を生成するホール素子を備えた参照電流発生回路41と、この参照電流発生回路41で生成された参照電流IR1,IR2に基づいて、参照抵抗R1及び参照抵抗R2の駆動電流IRP,IRNを決定する駆動用PMOS電流源42bと駆動用NMOS電流源42dとを備えている。また、参照抵抗R1と参照抵抗R2との接続点の電位を供給するための第2の増幅器42aを備えている。
図4に示した参照電流発生回路41は、図3の場合と異なり、レプリカホール素子を2個直列に繋げていること以外は、図3の場合と同様である。
参照用NMOS42cのドレイン端子は、自身のゲート端子と、参照用電流源41dのドレイン端子(参照電流生成回路41の出力)と接続され、ソース端子は、接地端子に接続されている。
つまり、図5においては、第1の抵抗R1と第2の抵抗R2の抵抗を調整する制御回路43を備えている。なお、この制御回路は、記憶装置(図示せず)に接続され、この記憶装置の出力値に基づいて、参照抵抗R1と参照抵抗R2の抵抗値を調整することが可能である。
参照電流生成回路41で出力される電流については、図3とほぼ同様であり、レプリカホール素子41aの抵抗値が、合成抵抗値となる点のみ異なる。
レプリカホール素子41aの合成抵抗値をRHDAとすると、オームの法則により、以下の式(21)に示す電流IR1が、レプリカホール素子41aに流れる。
参照用電流源41dでは、電流IR1の複製がおこなわれ、参照用PMOS41cとのアスペクト比に基づいた電流IR2が流れる。ここで、参照用電流源41dと参照用PMOS41cとのアスペクト比をNとすると、参照用電流源41dに流れる電流IR2は、以下の式(22)で与えられる。
参照用NMOS42cにおいて、電流IR2をドレイン端子−ソース端子間に流し、ゲート端子を出力することにより、電流−電圧変換をおこなう。
また、駆動NMOS電流源42dは、電流IR2の複製がおこなわれ、参照用NMOS42cとのアスペクト比に基づいた電流IRNが流れる。
IRN=IR2×M=IR1×N×M・・・(23)
さらに式(23)の電流IRNは、式(21)を用いて、以下の式(24)で与えられる。
駆動PMOS電流源42bは、電流IR1の複製がおこなわれ、参照用NMOS42cとのアスペクト比に基づいた電流IRPが流れる。
ここで、駆動PMOS電流源42bと参照用NMOS42cとのアスペクト比をSとすると、駆動PMOS電流源42bに流れるIRPは、以下の式(25)で与えられる。
第2の増幅器42aの正入力端子にはIN2には、温度に対してほぼ一定となる電圧Vcが与えられる。仮想接地により第2の増幅器42aの出力端子VCOMには、第2の増幅器42aの正入力端子と同電位となり、VCOMはVcとなる。
また、参照抵抗R1の抵抗値をRPとすると、ADVRHは、以下の式(26)で与えられる。
さらに、式(26)は、式(25)を用いて、以下の式(27)で与えられる。
ADVRH=Vc+Vs/RDHA×S×RP・・・(27)
参照抵抗R2の抵抗値をRNとすると、ADVRLは、以下の式(28)で与えられる。
さらに、式(28)は、式(24)を用いて、以下の式(29)で与えられる。
ADVRL=Vc−Vs/RDHA×N×M×RN・・・(29)
以上より、ADVRHとADVRLの差分電圧ADVRは、以下の式(30)で与えられる。
=Vc+Vs/RDHA ×S×RP−(Vc−Vs/RDHA×N×M×RN)
=Vs/RDHA×(S×RP+N×M×RN)・・・(30)
電流削減のため、レプリカホール素子41aを検出用ホール素子1aと同じホール素子を2個縦列接続により構成したため、RDHAは、以下の式(31)であらわされる。
参照抵抗R1と参照抵抗R2の抵抗値を同じとし、RP=RN=RAとすると、ADVRは、以下の式(32)であらわされる。
ADVR=Vs×(RA/RHAL)×(1/2×S+N×M)・・(32)
Vsは温度に対してほぼ一定である。また、S+N×Mは定数のため、ADVRはRA/RHALに比例した温度特性を示す。
式(17)に示したように、AD変換値NOUTは、以下のようにあらわされる。
NOUT=4096×(Ci/Cr)×VIN/ADVR・・・(17)
ここで、式(32)を用いて表すと、NOUTは、以下の式(33)で与えられる。
NOUT=(SI×VR/RHA×B×A)/((Vs×(RA/RHAL)×(1/2×S+N×M))×4096×(Ci/Cr)・・・(33)
ここで、上述したように、VsはVRと同じ基準電圧発生回路から生成されており、温度に対してほぼ一定である。これより、式(33)は、以下の式(34)の関係を有する。
式(34)において、ホール素子の抵抗の項は、略同一の温度依存性であると仮定するとキャンセルされるため、式(35)の関係式であらわされる。
NOUT ∝SI/RA・・・(35)
式(35)より、AD変換値NOUTは、定電流磁気感度SIとRAとの比に比例した値となる。
抵抗RAは、Poly抵抗を使用した場合、温度特性は、以下の式(36)であらわされる。
RA=R0×(1+g×T)・・・(36)
ここで、R0は、T=0での抵抗値、gは1次の温度係数である。
NOUT∝(S0/R0)×(1+d×T)/(1+g×T)・・・(35)
さらに式(37)は式(38)に近似できる。
NOUT≒(S0/R0)(1+(d−g)×T)・・・(38)
よって、d=gとなるように設計することで、温度依存性を補償することができる。また、具体的に(d−g)がとり得る値は無視できるほどに小さいことを以下に説明する。
d= −600(ppm/℃)〜+600(ppm/℃)
Poly抵抗RAは、g=−800ppm/℃程度の1次の温度係数を持つ抵抗で与えられる。
SI/RAの1次温度係数の取りうる範囲
≒−600−(−800)〜+600−(−800)
≒+200〜+1400ppm/℃・・・(39)
したがって、(d−g)は1に対して極めて小さな値であり、十分温度補償できることがわかる。
参照電圧生成回路4は、所定電圧Vsとレプリカホール素子41aの抵抗値RHAとにより参照電流IRを生成し、I−V変換して参照電圧AVDRを生成する。所定電圧Vsは、1次の温度依存性を有する電圧である。
つまり、本実施例2の磁気センサは、ホール素子駆動回路1と、増幅器2と、AD変換器用の参照電圧生成回路4と、AD変換器3と、温度1次係数発生回路5とを備えている。
図7は、図6に示した実施例2における温度1次係数発生回路の具体的な回路構成図である。図中符号51は第3の増幅器、52は第4の増幅器を示している。
本実施例2の温度1次係数発生回路5は、IN3の電圧を増幅するための第3の増幅器51と第1の抵抗R11と第2の抵抗R12とを備え、IN4の電圧を増幅するための第4の増幅器52と第3の抵抗R13と第4の抵抗R14とを備えている。さらに、第3の抵抗R13と第4の抵抗R14の抵抗分割比を調整するための制御回路(図示せず)を備えている。
また、第4の増幅器52の正入力端子IN4は、IN4に入力される電圧を生成するバイポーラ電圧生成回路(図示せず)に接続され、負入力端子は、第3の抵抗R13の第2の端子と第4の抵抗R14の第1の端子が接続され、出力端子は、第2の抵抗R12の第2の端子との第3の抵抗R13の第1の端子に接続されている。
また、第2の抵抗R12の第1の端子は、第3の増幅器51の負入力端子と第1の抵抗R11の第2の端子に接続されて、第2の端子は、第4の増幅器52の出力端子に接続されている。
また、第4の抵抗R14の第1の端子は、第4の増幅器52の負入力端子と第3の抵抗R13の第2の端子に接続され、第2の端子は、グランド端子に接続されている。
続いて、温度1次係数発生回路5の動作について以下に説明する。
まず、第4の増幅器52で生成される電圧について説明する。
このとき、第3の抵抗R13にはIR4が流れる。第3の抵抗R13の抵抗値をR3とすると、第4の増幅器52の出力電圧VBEOは、式(41)であらわされる。
VBEO=Vbe+IR4×R3・・・(41)
さらに式(40)を用いると、以下の式(42)であらわされる。
続いて、第3の増幅器51で生成される電圧について説明する。
第3の増幅器51の正入力端子IN3には、基準電圧生成回路で生成された基準電圧に比例した電圧Vs2が印加される。Vs2は温度に依らず一定である。
仮想接地により、第3の増幅器51の負入力端子の電圧V3は、第3の増幅器51の正入力端子と同電位となる。第2の抵抗R12の第2端子は、VBEOに接続されているため、第2の抵抗R12の第1端子と第2端子間には、Vs2−VBEOの電圧が印加される。第2の抵抗R12の抵抗値をR2とすると、オームの法則により、式(43)に示す電流IR3が、第4の抵抗R14に流れる。
このとき、第1の抵抗R11には、IR3が流れる。第1の抵抗R11の抵抗値をR1とすると、第3の増幅器51の出力電圧VRTは、以下の式(44)であらわされる。
VRT=Vs2+IR3×R1・・・(44)
さらに式(43)を用いると、以下の式(45)であらわされる。
=(1+R1/R2)×Vs2−VBEO×(R1/R2)・・・(45)
さらに式(42)を用いてVRTを表すと、以下の式(46)であらわされる。
VRT=(1+R1/R2)×Vs2―Vbe×(1+R3/R4)×(R1/R2)・・・(46)
ここでVbeを、25℃のベースエミッタ間電圧Vberと1次の温度係数aとすると、Vbeは以下の式(47)であらわされる。
さらに式(47)を用いて、式(46)を表すと、
VRT=(1+R1/R2)×Vs2−(Vber+a・(T−25))×(1+R3/R4)×(R1/R2)=(1+R1/R2)×Vs2−(1+R3/R4)×Vber×(R1/R2)−a・Vber×(T−25)×(1+R3/R4)×(R1/R2)・・・(48)
ここで、VRTの定数項と、温度の1次(T−25)の項は、それぞれ式(49)と式(50)であらわされる。
(温度の1次(T−25)の項)=−a・Vber×(1+R3/R4)×(R1/R2)・・・(50)
ここで、式(51)を満たすようなR3、R4を選択することを考える。
このとき、定数項の式(49)は式(52)であわされる。
(定数項)=Vs2・・・(52)
これより、定数項は、R1、R2によらず一定となる。このとき、温度の1次の温度係数は、R1とR2の比を調整することで調整が可能である。
Vber、a、Vs2を以下の値に設定する。
Vber=695(mV)
a=−2400(ppm/℃)
Vs2=800(mV)
このとき、式(51)の関係式から、R3/R4=0.15となる。ここで、定数項と温度の1次の項はそれぞれ式(53)と式(54)であらわされる。
(温度の1次(T−25)の項)=2400×800×(R1/R2)
・・・(54)
式(54)より、R1とR2との比を調整することで、1次の温度係数を調整することが可能である。また、R1/R2は正の値をとるため、1次の温度係数は正の範囲で有効である。
2400×(R1/R2)=1200・・・(55)
これより、R1/R2=0.50となる。
以上より、VRTは、1次の正の温度係数もつ温度特性をもち、T=0のときをVRT0、1次の温度係数をiとすると、以下の式であらわすことができる。
続いて、温度1次係数発生回路を用いて、AD変換をおこなうときの実施例を示す。このときのAD変換値NOUTは、式(33)において、VsをVRTに置きかえた式(57)で与えられる。
NOUT=(SI×VR/RHA×B×A)/((VRT×(RA/RHA)×(1/2×S+N×M))×4096×(Ci/Cr)・・・(57)
これより、AD変換値NOUTは式(58)の関係を有する。
∝(SI/RA)/VRT・・・(58)
式(58)より、AD変換値NOUTは、定電流磁気感度SIと抵抗RAの比をとったものとVRTとの比に比例した値となる。
ここで、定電流磁気感度SIおよび抵抗RAは、それぞれ上述の式(5)、(36)であわらわされる。
RA=R0×(1+g×T)・・・(36)
このとき、式(58)は、式(56)を用いて、次の式(59)であわされる。
NOUT ∝(S0/R0)/VRT0×(1+d×T)/(1+g×T)/(1+i×T)・・・(37)
さらに式(59)は式(60)で近似できる。
・・・(60)
このとき、SI/RAの1次の温度係数(d−g)の取りうる範囲は、上述の式(39)で与えられる。
SI/RAの1次の温度係数の取りうる範囲
≒−600−(−800)〜+600−(−800)
≒+200〜+1400ppm/℃ ・・・(39)
また、参照電流生成回路41として、レプリカホール素子41aの上部電圧に所定電圧を印加する形態としたが、下部電圧に所定電圧を与えて、上部電圧を電源電圧とする構成でもよく、上部電圧も下部電圧もそれぞれ所定電圧を印加する形態であってもよい。また、検出用ホール素子1aとして、1個の形態で説明したが、複数個であってもよい。
1a 検出用ホール素子
2 増幅器
3 AD変換器
4 参照電圧生成回路
41a レプリカホール素子
31 入力加算部
31a 積分器
32 アナログ出力信号判定部
32a コンパレータ
33 デジタル信号出力部
33a フリップフロップ(FF)
33b カウンタ
41 参照電流生成回路
41b 第1の増幅器
41c 参照用PMOS
41d 参照電流源
42 I−V変換器
41a1,41a2 複数のレプリカホール素子
42a 第2の増幅器
42b 駆動PMOS電流源
42c 参照用NMOS
42d 駆動NMOS電流源
43 制御回路
5 温度1次係数発生回路
51 第3の増幅器
52 第4の増幅器
VRH ホール素子上部電圧源
VRL ホール素子下部電圧源
VHP ホール正側電圧
VHN ホール負側電圧
VIN 入力電圧
DT デジタル信号
ADVR 参照信号
VDR1 レプリカホール素子の第1端子の電圧
IR1,IR2 参照電流
IRP,IRN 駆動電流
VCOM コモン電圧
ADVRH 正側参照電圧
ADVRL 負側参照電圧
IR3,IR4 参照電流
VBEO ベースエミッタ出力電圧
VRT 温度1次電圧
Claims (12)
- 定電圧駆動され、周囲の磁場変動に応じて磁場検出を行う検出用ホール素子と、
該検出用ホール素子によるホール起電力信号のアナログ信号をデジタル信号にAD変換するAD変換器と、
該AD変換器へ出力する参照電圧を生成する参照電圧生成回路とを備え、
該参照電圧生成回路が、レプリカホール素子で前記参照電圧を生成し、前記AD変換器が、前記レプリカホール素子で生成された前記参照電圧を用いてAD変換することを特徴とする磁気センサ。 - 前記参照電圧生成回路が、所定電圧と前記レプリカホール素子とにより参照電流を生成し、該参照電流を電流・電圧変換して前記参照電圧を生成することを特徴とする請求項1に記載の磁気センサ。
- 前記参照電流を生成する参照電流生成回路と、前記参照電圧を生成するI−V変換器とを備えていることを特徴とする請求項2に記載の磁気センサ。
- 前記所定電圧が、1次の温度依存性を有する電圧であることを特徴とする請求項2又は3に記載の磁気センサ。
- 前記1次の温度依存性を有する前記所定電圧を生成する温度1次係数発生回路を備え、
前記参照電圧生成回路が、前記所定電圧/前記レプリカホール素子の抵抗に比例する前記参照電流を生成し、前記電流・電圧変換して前記参照電圧を生成することを特徴とする請求項4に記載の磁気センサ。 - 前記AD変換器が、
入力信号に対して前記参照電圧を、正転又は反転して積分しながら加算する入力加算器と、
該入力加算器からの加算入力信号を増幅して所定の振幅を有するアナログ出力信号を生成し、該アナログ出力信号の振幅の大きさを所定電圧と比較して判定するアナログ出力信号判定部と、
該アナログ出力信号判定部からのアナログ出力信号の大きさの判定結果を示す信号に基づいて計数値を算出し、該計数値をデジタル信号として出力するデジタル信号出力部とを備え、
該デジタル信号出力部からの出力により、前記入力加算器において、前記入力信号に対する前記参照電圧の極性を切り替えて加算することを特徴とする請求項1乃至5のいずれかに記載の磁気センサ。 - 前記AD変換器が、前記入力加算器として積分器を備えた積分型AD変換器で、前記参照電圧生成回路は、コモン電圧に対して、前記参照電圧として正側の参照電圧と負側の参照電圧を生成することを特徴とする請求項6に記載の磁気センサ。
- 前記I−V変換器が、前記参照電流生成回路で生成された一方の前記参照電流に基づいた電流が流れる第1の抵抗と、前記参照電流生成回路で生成された他方の前記参照電流に基づいた電流が流れる第2の抵抗とを備え、前記第1の抵抗と前記第2の抵抗のタップからコモン電圧に対して、前記参照電圧として正側の参照電圧と負側の参照電圧を生成することを特徴とする請求項3に記載の磁気センサ。
- 前記第1の抵抗と前記第2の抵抗の抵抗を調整する制御回路を備えていることを特徴とする請求項8に記載の磁気センサ。
- 前記検出用ホール素子と前記レプリカホール素子とが、同一ICチップ上に形成されていることを特徴とする請求項1乃至9のいずれかに記載の磁気センサ。
- 前記レプリカホール素子が、複数個直列に接続されていることを特徴とする請求項1乃至10のいずれかに記載の磁気センサ。
- 前記検出用ホール素子が、複数個設けられていることを特徴とする請求項1乃至11のいずれかに記載の磁気センサ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013239017A JP6291224B2 (ja) | 2013-11-19 | 2013-11-19 | 磁気センサ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013239017A JP6291224B2 (ja) | 2013-11-19 | 2013-11-19 | 磁気センサ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015099089A JP2015099089A (ja) | 2015-05-28 |
JP6291224B2 true JP6291224B2 (ja) | 2018-03-14 |
Family
ID=53375785
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013239017A Active JP6291224B2 (ja) | 2013-11-19 | 2013-11-19 | 磁気センサ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6291224B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6706990B2 (ja) * | 2015-08-13 | 2020-06-10 | 旭化成エレクトロニクス株式会社 | 装置 |
CN106643955B (zh) * | 2017-02-20 | 2023-04-07 | 重庆机床(集团)有限责任公司 | 流量监视控制器 |
CN114111846B (zh) * | 2022-01-26 | 2022-04-08 | 南京中旭电子科技有限公司 | 适用于霍尔传感器的补偿方法、装置及存储介质 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0237386U (ja) * | 1988-09-02 | 1990-03-12 | ||
EP0367522A3 (en) * | 1988-11-02 | 1992-08-05 | Hewlett-Packard Company | Closed loop pulse width analog-to-digital converter |
JPH08114659A (ja) * | 1994-10-17 | 1996-05-07 | Mitsubishi Electric Corp | 半導体磁電変換装置 |
JP3548974B2 (ja) * | 1997-03-14 | 2004-08-04 | 株式会社ルネサステクノロジ | 磁気検出回路 |
DE10032527C1 (de) * | 2000-07-05 | 2001-12-06 | Infineon Technologies Ag | Temperaturkompensationsschaltung für ein Hall-Element |
JP2005265751A (ja) * | 2004-03-22 | 2005-09-29 | Renesas Technology Corp | 磁気検出回路 |
-
2013
- 2013-11-19 JP JP2013239017A patent/JP6291224B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015099089A (ja) | 2015-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7281846B2 (en) | Integrated resistance cancellation in temperature measurement systems | |
US8044702B2 (en) | Arrangement and method for providing a temperature-dependent signal | |
JP5926081B2 (ja) | センサ装置 | |
JP6180752B2 (ja) | センサ装置 | |
US9804036B2 (en) | Temperature sensor calibration | |
US9322719B2 (en) | Input stage for temperature measurement system | |
Pertijs et al. | A high-accuracy temperature sensor with second-order curvature correction and digital bus interface | |
US20060193370A1 (en) | Integrated resistance cancellation in temperature measurement systems | |
US9389126B2 (en) | Method and apparatus for low cost, high accuracy temperature sensor | |
US9488529B2 (en) | Temperature measurement system | |
US6783274B2 (en) | Device for measuring temperature of semiconductor integrated circuit | |
US20140355651A1 (en) | Calibrated temperature measurement system | |
US20130301680A1 (en) | Temperature detection method and device with improved accuracy and conversion time | |
US20010040241A1 (en) | Semiconductor device | |
US9267818B2 (en) | Magnetic sensor device | |
US10088532B2 (en) | Temperature compensation circuit and sensor device | |
JP6291224B2 (ja) | 磁気センサ | |
US10712210B2 (en) | Self-referenced, high-accuracy temperature sensors | |
US10914618B2 (en) | Readout circuit for sensor and readout method thereof | |
JP2010127636A (ja) | 磁気比例式電流センサ | |
US9835575B2 (en) | Ratiometric device | |
Lopez-Martin et al. | Versatile automotive sensor interface asic | |
KR20220149676A (ko) | 외부 자기장 측정을 위한 온도 보상 mtj 기반 감지 회로 | |
JP2009109237A (ja) | 集積回路装置及び閾値検出方法 | |
JP2010011294A (ja) | 増幅器および荷重信号増幅装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160804 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170526 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170606 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170802 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180206 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180209 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6291224 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |