以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図1は、本実施形態に係る装置1000の第1の構成例を示す。装置1000は、半導体素子10の環境変動に伴って発生する応力が出力信号に与える影響を調整する。装置1000は、半導体素子10と、信号生成装置100と、電流生成部300と、を備える。
半導体素子10は、基板等に形成され、使用環境の変化に伴って素子定数が変動し、出力信号が変化してしまうデバイスである。半導体素子10は、例えば、センサ、制御回路、増幅回路、および発光デバイス等のいずれかを含んでよい。半導体素子10は、一例として、ホール素子、磁気抵抗素子、赤外線素子、および紫外線素子のいずれかである。このような半導体素子10を備える装置1000は、環境変動に依存しない高精度なセンサ、制御回路、増幅回路、および/または発光デバイス等として機能する。本実施形態において、装置1000が応力の発生によって変動するセンサ等の感度を調節する例を説明する。
信号生成装置100は、半導体素子10を調整する信号を出力する。図1に示す信号生成装置100は、入力信号を増幅する増幅回路の例を示す。ここで、入力信号は、半導体素子10の動作を制御する制御信号、または、半導体素子10を駆動する駆動信号でよい。信号生成装置100は、入力信号に半導体素子10を調整する信号を重畳させて出力してよい。信号生成装置100は、入力端子102と、出力端子104と、基準電位106と、第1抵抗110と、第2抵抗120と、増幅部130と、を備える。
入力端子102は、入力信号Vinが入力する。出力端子104は、出力信号Voutを出力する。基準電位106は、予め定められた電位、参照電位、設定電位、または設計電位等でよい。基準電位106は、一例として、GND電位(=0V)である。
第1抵抗110は、基板に形成される。第1抵抗110は、理想的には抵抗値R1を有する。第1抵抗110は、半導体基板上に形成されてよい。また、第1抵抗110は、複数の抵抗素子で形成されてよい。図1の例において、第1抵抗110の一端は、出力端子104に接続され、出力端子104から基準電位106へと至る経路上に設けられる。
第2抵抗120は、基板に形成される。第2抵抗120は、第1抵抗110と略同一の基板に形成されてよい。第2抵抗120は、理想的には抵抗値R2を有する。第2抵抗120は、半導体基板上に形成されてよい。また、第2抵抗120は、複数の抵抗素子で形成されてよい。図1の例において、第2抵抗120の一端は第1抵抗110の他端に接続され、第2抵抗120の他端は基準電位106に接続される。第2抵抗120は、出力端子104から基準電位106へと至る経路上において、第1抵抗110および基準電位106の間に設けられる。即ち、第1抵抗110および第2抵抗120は、互いに直列に接続される。
増幅部130は、第1抵抗110および第2抵抗120に接続され、入力信号を第1抵抗110および第2抵抗120の抵抗値に応じた増幅率で出力信号を出力する。図1は、増幅部130が当該第2抵抗の抵抗値に対する当該第1抵抗の抵抗値の比に応じた出力信号を出力する例を示す。増幅部130は、図1において「−」と示した反転入力端子と、「+」と示した非反転入力端子と、出力端子と、を含む演算増幅器(オペアンプ)でよい。
増幅部130は、入力信号Vinを増幅した出力信号Voutを出力する。第1の構成例の信号生成装置100は、第1抵抗110、第2抵抗120、および増幅部130が非反転増幅回路を構成するように設けられる。即ち、増幅部130は、出力信号Voutを調整して第1抵抗110および第2抵抗120の間の抵抗間電圧を目標電圧に近づけるように動作する。より具体的には、第1抵抗110および第2抵抗120は、出力信号Voutを出力する出力端子104および基準電位106の間に接続され、増幅部130は、入力信号Vinおよび抵抗間電圧を入力して、当該抵抗間電圧を入力信号Vinの電圧に近づけるように出力信号Voutを調整する。
即ち、増幅部130は、次式で示すように、入力信号Vinを第1抵抗110および第2抵抗120の抵抗値R1およびR2に応じた増幅率で増幅した出力信号Voutを出力する。
(数1)
Vout=(1+R1/R2)Vin
ここで、第1抵抗110および第2抵抗120の抵抗値R1およびR2は、応力に応じて変動する。このような応力と抵抗値の比例係数をピエゾ係数と呼ぶ。例えば、100MPaの応力を抵抗に印加することにより、抵抗値が+1%変化した場合、当該ピエゾ係数は、+1[%/100MPa]となる。
一の物質のピエゾ係数は、例えば、当該一の物質に既知の大きさの応力を印加しながら、当該一の物質の電気特性(抵抗値、磁気感度、光が物質に入射した場合に発生する光電流、または、物質を用いてトランジスタを形成した場合のベースエミッター電圧等)を測定することで取得できる。一例として、抵抗のピエゾ係数は、当該抵抗に既知の応力を印加しながら抵抗値を測定し、応力に対する抵抗変化率の傾きを算出することで、ピエゾ係数を取得できる。ピエゾ係数の単位は、[%/MPa]となる。
なお、応力はテンソル量なので、ピエゾ係数もテンソル表現となる。ピエゾ抵抗効果におけるピエゾ係数および応力のテンソル表現の一例を次式に示す。
πは、ピエゾ抵抗テンソルである。また、πmnは、πijklの省略表現であり、ijklは、電流の方向、抵抗の方向、力が加わる面、力の方向を示す。より具体的には、11→1,22→2,33→3,23→4,31→4,12→6と省略される。例えば、シリコン(Si)単結晶の<100>,<010>,<001>方向をそれぞれ1,2,3方向とした場合、π11はπ1111を示す。即ち、π11は、Si単結晶の<100>方向に垂直な面に、<100>方向の力を印加した条件で、電流を<100>方向に流した場合に、<100>方向の抵抗が変化する率を示す。
σは、応力テンソルである。σは、互いに直交するXYZ軸を設定した場合の、X方向の垂直応力=σx、Y方向の垂直応力=σy、Z方向の垂直応力=σz、XY方向のせん断応力=τxy、XZ方向のせん断応力=τxz、およびYZ方向のせん断応力=τyzで表現される。なお、XYZ軸は、Siの結晶軸とは関係なく、互いに直交していれば任意に取ることができる。
ρは、抵抗率である。また、抵抗率の変化率は、「π×σ」となる。なお、lj,lkは、抵抗に流す電流の方向を示す。例えば、X方向にレイアウトしてX方向に電流を流す抵抗の場合、lx=1,ly=0,lz=0となり、抵抗率の変化は、Δρ/ρ=Δρxx/ρとなる。
本実施形態において、「抵抗のピエゾ係数の符号が異なる」と説明した場合、上記のπ11またはπ12のピエゾ係数の符号が異なることを意味する。また、これに代えて、π11およびπ12双方のピエゾ係数の符号が互いに異なることを意味してもよい。一例として、Si基板上に形成されたN型ポリシリコン(N+Poly)およびP型ポリシリコン(P+Poly)は、不純物のドープ濃度によっても左右されるが、一般的に、π11およびπ12双方のピエゾ係数の符号が異なる。
また、既知の応力の印加方法としては、4点曲げ測定が知られている。これは、応力を印加する対象となる素子を中心部付近に配置した短冊形状の試験片に対して、4か所に荷重を印加することで、対象となる素子に既知の応力を印加する方法である。
本実施形態に係る信号生成装置100において、第1抵抗110および第2抵抗120は、このようなピエゾ係数の符号が異なるように形成される。また、第1抵抗110および第2抵抗120は、異なる値のピエゾ係数をそれぞれ有してよい。これによって、増幅部130は、第1抵抗110および第2抵抗120にかかる応力に依存した出力信号Voutを出力する。そして、半導体素子10は、当該出力信号Voutに基づく信号を駆動信号として用いる。
電流生成部300は、信号生成装置100の出力信号に応じた電流を生成する。電流生成部300は、電源部310、増幅部320、増幅素子332、増幅素子334、抵抗素子336、増幅素子342、増幅素子344、および増幅素子352を有する。
電源部310は、装置1000の各部に電源電圧および/または電源電流を供給する。電源部310は、半導体素子10に電源電圧および/または電源電流を供給してもよい。また、電源部310は、信号生成装置100に電源電圧を供給してもよい。
増幅部320は、信号生成装置100の出力信号を受け取り、当該出力信号に応じた信号出力を出力する。増幅部320は、非反転入力および反転入力を含むオペアンプでよい。信号生成装置100は、一例として、出力電圧Voutを増幅部320の非反転入力に供給する。
増幅素子332、増幅素子334、抵抗素子336、増幅素子342、および増幅素子344は、カレントミラー回路を構成してよい。即ち、電源部310から増幅素子332、増幅素子334、および抵抗素子336を介して基準電位106へと至る経路に流れる電流I1は、電源部310から増幅素子342および増幅素子344を介して基準電位106へと至る経路に流れる電流I2と略同一となるように、カレントミラー回路が構成される。
ここで、抵抗素子336の抵抗値をR5とすると、増幅素子334および抵抗素子336の間の電位V1はI1・R5となり、当該電位V1が増幅部320の反転入力に供給される。したがって、増幅部320は、当該電位V1を信号生成装置100の出力電圧Voutに近づけるように増幅素子334に供給する出力信号を調整する。即ち、抵抗素子336に流れる電流I1は、信号生成装置100の出力信号Voutと抵抗値R5に応じた定電流となる。
また、増幅素子342、増幅素子344、および増幅素子352は、カレントミラー回路を構成してよい。即ち、電源部310から増幅素子342および増幅素子344を介して基準電位106へと至る経路に流れる電流I2は、半導体素子10から増幅素子352を介して基準電位106へと至る経路に流れる電流I3と略同一となるように、カレントミラー回路が構成される。したがって、半導体素子10に流れる電流I3は、信号生成装置100の出力信号Voutおよび抵抗値R5に応じた電流I1と略同一の電流値の定電流となる。半導体素子10は、このように電流生成部300が生成した電流を電源電流として用いることになる。
即ち、半導体素子10に流れる電流I3は、信号生成装置100の出力信号Voutに応じた電流値となるので、半導体素子10は、信号生成装置100の出力信号Voutに基づく信号で駆動されることになる。したがって、信号生成装置100は、第1抵抗110および第2抵抗120のピエゾ係数を異ならせることにより、半導体素子10の使用環境の変化に伴って変動する出力信号を低減するように調節することができる。このような信号生成装置100による半導体素子10の出力変動の調節について、次に説明する。
図2は、本実施形態に係る第1の構成例の装置1000における、第1抵抗110および第2抵抗120に加わる応力に対する出力信号Voutの変動量の一例を示す。図2の横軸は、第1抵抗110および第2抵抗120に印加される応力を示し、縦軸は信号生成装置100の出力信号Voutの変動量を%単位で示す。なお、図2は、第1抵抗110のピエゾ係数が+1[%/100MPa]、第2抵抗120のピエゾ係数が−1[%/100MPa]の場合の計算例を示す。
図2において、実線で示すグラフは、抵抗値R1およびR2がそれぞれ1kΩの場合の計算結果を示す。この場合、応力が0MPaの場合は変動量が0%であり、応力が100MPaへと増加するにしたがって出力信号Voutの変動量が1.0%に増加する結果が算出された。また、点線で示すグラフは、抵抗値R1が1kΩ、R2が3kΩの場合の計算結果を示す。この場合、応力が0MPaの場合は変動量が0%であり、応力が100MPaへと増加するにしたがって出力信号Voutの変動量が0.5%に増加する結果が算出された。
また、一点鎖線で示すグラフは、抵抗値R1が3kΩ、R2が1kΩの場合の計算結果を示す。この場合、応力が0MPaの場合は変動量が0%であり、応力が100MPaへと増加するにしたがって出力信号Voutの変動量が1.5%に増加する結果が算出された。このように、本実施形態に係る信号生成装置100は、第1抵抗110および第2抵抗120のピエゾ係数および抵抗値に基づき、出力信号Voutの応力依存性を容易に調節することができる。
例えば、信号生成装置100の出力信号Voutを用いて駆動する半導体素子10が、使用環境の変化に伴って、当該半導体素子10の少なくとも一部における応力変動に起因して出力信号を変動させることがある。この場合、本実施形態に係る信号生成装置100は、第1抵抗110および第2抵抗120のピエゾ係数および抵抗値を用いて、半導体素子10の出力信号の応力依存性を低減させる(キャンセルする)ように、出力信号Voutの応力依存性を調節することで、半導体素子10の出力信号の変動を低減できる。
一例として、半導体素子10が、応力100MPaの印加に対して−1.0%の変動量に相当する出力信号の変動特性を有する場合を考える。この場合、信号生成装置100は、第1抵抗110のピエゾ係数を+1[%/100MPa]、第2抵抗120のピエゾ係数を−1[%/100MPa]、抵抗値R1およびR2をそれぞれ1kΩとすることで、応力100MPaの印加に対して+1.0%の変動量の応力依存性を有する出力信号Voutを出力する。半導体素子10は、このような出力信号Voutを駆動信号として用いることにより、回路素子に加わる応力を検出するセンサ等を用いずに、応力の影響を低減させることができる。即ち、本実施形態に係る装置1000は、小型かつ低コストで、環境変動に依存しない高精度な半導体集積回路を構成することができる。
図3は、本実施形態に係る第1の構成例の装置1000が、半導体素子10としてホール素子の磁気感度を調節した結果の一例を示す。なお、ホール素子は、基板に形成され、予め定められた方向の磁場を検出する素子である。より具体的には、基板表面をXY平面とし、XY平面に垂直な方向をZ軸とすると、ホール素子は、X軸方向に電流を流すとZ軸方向に入力する磁場Bに応じたY軸方向の起電力(ホール電圧)Vhallを発生させる(ホール効果)素子である。このような半導体素子10のホール電圧Vhallは、磁気感度SIを用いて、次式で示される。
(数4)
Vhall=SI・I3・B
このようなホール素子は、応力が加わることに応じて、磁気感度SIが変動する。ここで、ホール素子が、磁気感度の応力依存性として略4[%/100MPa]のピエゾ係数を有する例を説明する。即ち、本例のホール素子は、一例として、圧縮応力として−100MPaが印加された場合、磁気感度SIが略4%低下する。したがって、ホール素子に流す電流I3の応力依存性が負の符号を有することにより、当該ホール素子のホール電圧Vhallの変動を低減させるように調節できる。
図3の横軸は、半導体素子10であるホール素子、第1抵抗110、および第2抵抗120に印加される応力を示し、縦軸はホール素子の磁気感度SIの変化率を%単位で示す。なお、図3は、ホール素子の磁気感度SIの応力依存性(即ち、ピエゾ係数:+4[%/100MPa])を実線で示す。
ここで、信号生成装置100の第1抵抗110の抵抗値R1を1kΩ、第2抵抗120の抵抗値R2を0.3kΩ、第1抵抗110のピエゾ係数を−1[%/100MPa]、第2抵抗120のピエゾ係数を1[%/100MPa]とした場合、当該信号生成装置100は、出力信号Voutの応力依存性を、略−1.5[%/100MPa]とすることができる。
また、ホール素子に流れる電流I3は、電流生成部300の抵抗素子336に依存するので、当該抵抗素子336のピエゾ係数を用いて更に電流I3の応力依存性を調節してもよい。これにより、装置1000は、ホール素子に流れる電流I3の応力依存性を、信号生成装置100の出力信号Voutの応力依存性および抵抗素子336のピエゾ係数の総和に略等しくさせることができる。
例えば、装置1000が抵抗素子336のピエゾ係数を−1[%/100MPa]とすることで、ホール素子に流れる電流I3の応力依存性を、合計で略−2.5[%/100MPa]とすることができる。装置1000は、このようにして生成した電流I3を用いることにより、図3の点線で示すホール素子のホール電圧Vhallの応力依存性を、更に調節して、0[%/100MPa]に近づけることができる。このように、装置1000は、電流I3の応力依存性を調節することで、ホール素子のホール電圧Vhallの応力変動を低減できることがわかる。
図4は、本実施形態に係る信号生成装置100の第2の構成例を示す。装置1000は、図1に示す信号生成装置100に代えて、第2の構成例の信号生成装置100を備えてもよい。第2の構成例の信号生成装置100において、図1に示された本実施形態に係る信号生成装置100の動作と略同一のものには同一の符号を付け、説明を省略する。第2の構成例の信号生成装置100は、反転増幅回路を構成する例を示す。
即ち、第1抵抗110および第2抵抗120は、入力信号Vinを入力する入力端子102および出力信号Voutを出力する出力端子104の間に接続される。また、増幅部130は、第1抵抗110および第2抵抗120の抵抗間電圧および基準電位106を入力して、当該抵抗間電圧を基準電位106に近づけるように出力信号Voutを調整する。増幅部130は、次式で示すように、入力信号Vinを第1抵抗110および第2抵抗120の抵抗値R1およびR2に応じた増幅率で増幅した出力信号Voutを出力する。
(数5)
Vout≒(R2/R1)Vin
第2の構成例の信号生成装置100においても、第1抵抗110および第2抵抗120は、ピエゾ係数が異なるように形成される。第2の構成例の信号生成装置100による応力変動の調節について、図5を用いて説明する。
図5は、本実施形態に係る第2の構成例の信号生成装置100における、第1抵抗110および第2抵抗120に加わる応力に対する出力信号の変動量の一例を示す。図5の横軸は、第1抵抗110および第2抵抗120に印加される応力を示し、縦軸は信号生成装置100の出力信号Voutの変動量を%単位で示す。なお、図5は、第1抵抗110のピエゾ係数が+1[%/100MPa]、第2抵抗120のピエゾ係数が−1[%/100MPa]の場合の計算例を示す。
図5において、実線で示すグラフは、抵抗値R1およびR2がそれぞれ1kΩの場合の計算結果を示す。この場合、応力が0MPaの場合は変動量が0%であり、応力が100MPaへと増加するにしたがって出力信号Voutの変動量が−2.0%に減少する結果が算出された。なお、抵抗値R1が1kΩ、R2が3kΩの場合の計算結果、および抵抗値R1が3kΩ、R2が1kΩの場合の計算結果は、実線で示すグラフと略同一の結果が得られた。
即ち、第2の構成例の信号生成装置100においても、第1抵抗110および第2抵抗120のピエゾ係数に基づき、出力信号Voutの応力依存性を容易に調節することができる。一例として、入力信号Vinが、応力100MPaの印加に対して+2.0%の変動量を有する場合、信号生成装置100は、第1抵抗110のピエゾ係数を+1[%/100MPa]、第2抵抗120のピエゾ係数を−1[%/100MPa]とすることで、当該入力信号Vinの応力依存性を調節できる。これにより、装置1000は、このような応力依存性を調節した出力信号Voutを半導体素子10の駆動信号として用いることにより、環境変動に依存しない高精度な半導体集積回路を構成することができる。
図6は、本実施形態に係る信号生成装置100の第3の構成例を示す。装置1000は、図1に示す信号生成装置100に代えて、第3の構成例の信号生成装置100を備えてもよい。第3の構成例の信号生成装置100において、図1および図4に示された本実施形態に係る信号生成装置100の動作と略同一のものには同一の符号を付け、説明を省略する。
なお、第3の構成例の信号生成装置100は、入力端子102が第1入力信号V1を入力する第1入力端子として機能する。また、第3の構成例の信号生成装置100は、第2入力信号V2を入力する第2入力端子202と、第3抵抗210と、第4抵抗220と、を備え、差動増幅回路を構成する例を示す。
第3抵抗210および第4抵抗220は、基板に形成され、理想的には抵抗値R1およびR2をそれぞれ有する。第3抵抗210および第4抵抗220は、第1抵抗110と略同一の基板に形成されてよい。第3抵抗210および第4抵抗220は、第1抵抗110と同様に、応力に比例して抵抗値R1およびR2がそれぞれ変動する。第3抵抗210および第4抵抗220は、半導体基板上に形成されてよい。第3抵抗210は第1抵抗110と、第4抵抗220は第2抵抗120と、略同一に形成されてよい。また、第3抵抗210および第4抵抗220は、複数の抵抗素子で形成されてよい。
図6において、第1抵抗110および第2抵抗120は、第1入力信号V1を入力する入力端子102および出力信号を出力する出力端子104の間に、互いに直列に接続される。また、第3抵抗210および第4抵抗220は、第2入力信号V2を入力する第2入力端子202および基準電位106の間に、互いに直列に接続される。そして、増幅部130は、第1抵抗110および第2抵抗120の間の第1抵抗間電圧および第3抵抗210および第4抵抗220の間の第2抵抗間電圧の差に応じた出力信号Voutを出力する。
即ち、増幅部130は、次式で示すように、第1入力信号V1および第2入力信号V2の差分信号(V2−V1)を、第1抵抗110から第4抵抗220の抵抗値に応じた増幅率で増幅した出力信号Voutを出力する。
(数6)
Vout=(R2/R1)(V2−V1)
第3の構成例の信号生成装置100においても、第3抵抗210および第4抵抗220は、第1抵抗110および第2抵抗120と同様に、ピエゾ係数が異なるように形成される。(数5)式に示す第3の構成例の信号生成装置100が出力する出力信号Voutは、(数4)式と同様に、抵抗値の比(R2/R1)が係数として用いられる。したがって、第3の構成例の信号生成装置100における、第1抵抗110から第4抵抗220に加わる応力に対する出力信号の変動量の傾向は、図5に示した出力信号の変動量の傾向と略一致する。即ち、第3の構成例の信号生成装置100の場合、第1抵抗110から第4抵抗220のピエゾ係数に基づき、出力信号Voutの応力依存性を容易に調節することができる。
図7は、本実施形態に係る装置1000の第2の構成例を示す。装置1000は、半導体素子10と、第3の構成例の信号生成装置100と、を備える。信号生成装置100は、半導体素子10の出力を調節し、応力による感度の変動を低減させた信号を出力する。
即ち、信号生成装置100は、ピエゾ係数の符号が異なり、互いに直列に接続される第1抵抗110および第2抵抗120を有する。また、信号生成装置100は、ピエゾ係数の符号が異なり、互いに直列に接続される第3抵抗210および第4抵抗220を有する。また、信号生成装置100は、半導体素子10が出力する信号が入力信号として入力され、当該入力信号と、第2抵抗120の抵抗値に対する第1抵抗110の抵抗値の比とに応じた出力信号を出力する増幅部130を有する。
本実施形態において、半導体素子10がホール素子である例を説明する。即ち、装置1000は、ホール素子が発生させるホール電圧Vhallを調節して、応力による感度の変動を低減させた磁気センサとして機能する。また、本実施形態において、信号生成装置100は、半導体素子10の後段に接続される後段回路として動作する。
第3の構成例の信号生成装置100は、図6で説明したように、第1抵抗110から第4抵抗220のピエゾ係数に応じて、出力端子104から出力する出力信号Voutの応力依存性を容易に調節することができる。したがって、信号生成装置100は、ホール素子から出力されるホール電圧Vhallが応力依存性を有しても、当該ホール電圧Vhallの応力依存性を低減させるように、出力信号Voutを調節することができる。このような信号生成装置100によるホール電圧Vhallの応力変動の調節について、図8を用いて説明する。
図8は、本実施形態に係る第2の構成例の装置1000が、ホール素子のホール電圧の応力変動を調節した結果の一例を示す。図8の横軸は、ホール素子、および第1抵抗110から第4抵抗220に印加される応力を示し、縦軸はホール素子のホール電圧の変化率を%単位で示す。また、図8は、ホール電圧の応力依存性Hall_SIを実線で示す。ホール電圧Hall_SIの応力依存性は、(数4)式より、ホール素子の磁気感度のピエゾ係数と略同一となり、本例において+4[%/100MPa]とした。
第3の構成例の信号生成装置100は、図6で説明したように、例えば、図5に示すような略−2[%/100MPa]の応力依存性を有する出力信号Voutを出力するように調節できる。したがって、第2の構成例の装置1000は、このような信号生成装置100を用いてホール電圧を増幅することにより、ホール電圧の応力依存性を低減させることができる。図8の点線は、+4[%/100MPa]の応力依存性を有するホール電圧を、出力信号が略−2[%/100MPa]の応力依存性を有する信号生成装置100を用いて増幅させた結果の一例を示す。第2の構成例の装置1000は、ホール電圧の応力依存性を低減させるように調節できることがわかる。
以上のように、本実施形態に係る第2の構成例の装置1000は、ホール素子から供給されるホール電圧の応力変動を調整しつつ、当該ホール電圧を増幅することができる。したがって、装置1000は、信号生成装置100を半導体素子10の後段回路として用いることにより、回路規模の増加を防止しつつ、精度良く磁場を検出することができる。
なお、第1の構成例の装置1000が、ホール素子に流れる電流I3の応力変動を調節することができ、第2の構成例の装置1000が、ホール素子が生成するホール電圧の応力変動を調整することができることをそれぞれ説明した。そこで、第1の構成例の装置1000および第2の構成例の装置1000を組み合わせることにより、ホール素子に流れる電流およびホール素子が生成するホール電圧の応力変動を総合的に調整してもよい。
図9は、本実施形態に係る装置1000の第3の構成例を示す。装置1000において、図9および図11に示された第1および第2の構成例の装置1000の動作と略同一のものには同一の符号を付け、説明を省略する。装置1000は、第1の構成例の装置1000および第2の構成例の装置1000を組み合わせ、ホール素子に流れる電流およびホール素子が生成するホール電圧の応力変動を総合的に調整する。
第3の構成例の装置1000は、半導体素子10と、第1の構成例の信号生成装置100と、電流生成部300と、後段装置500と、を備える。即ち、第3の構成例の装置1000は、図1に示す第1の構成例の装置1000に、図6および図7に示す信号生成装置100を加えた構成と略同一である。
装置1000は、一例として、第1の構成例の信号生成装置100および電流生成部300を用いて、ホール素子に流れる電流IHの応力変動を調節する。また、装置1000は、後段装置500を用いて、ホール素子が生成するホール電圧の応力変動を調節する。
なお、図9において、後段装置500は、信号生成装置100と区別するため、図6に示す第3の構成例の信号生成装置100とは異なる符号を付した。しかしながら、後段装置500が備える入力端子502、出力端子504、第5抵抗510、第6抵抗520、増幅部530、第2入力端子602、第7抵抗610、および第8抵抗620は、図6に示す第3の構成例の信号生成装置100が備える各部に対応し、略同一の動作を実行してよい。
即ち、後段装置500は、半導体素子10が出力する信号を入力信号として入力する。また、後段装置500は、図7で説明したように、ピエゾ係数の符号が異なり、互いに直列に接続される、第5抵抗510および第6抵抗520と、第7抵抗610および第8抵抗620と、当該第5から第8抵抗620に接続され、当該第6抵抗520の抵抗値に対する当該第5抵抗510の抵抗値の比に応じた出力信号を出力する増幅部530と、を有する。これにより、第3の構成例の装置1000は、ホール素子の磁気感度を、より正確に調節して補正することができる。
以上の本実施形態に係る装置1000は、半導体素子10の出力信号Voutおよび/または出力信号Ioutの応力依存性を調節して出力する例を説明した。なお、装置1000は、これらに限定されるものではない。例えば、装置1000は、半導体素子10の後段に接続される回路の応力依存性を相殺するように出力信号の応力依存性を調節する。一例として、装置1000が、半導体素子10の後段に接続されるAD変換器250の参照電圧の応力依存性を調節する構成を、図10を用いて説明する。
図10は、本実施形態に係る装置1000の第4の構成例を示す。第4の構成例の装置1000において、図1に示された本実施形態に係る装置1000の動作と略同一のものには同一の符号を付け、説明を省略する。なお、第4の構成例の装置1000は、第1の構成例の信号生成装置100と、AD変換器250と、を組み合わせた構成の例を示す。
AD変換器250は、第1の構成例の信号生成装置100からの出力信号Voutを参照電圧として入力する。即ち、AD変換器250は、外部から入力される参照電圧を、信号生成装置100を介して入力する。また、AD変換器250は、デジタル信号に変換すべきアナログ信号を半導体素子10から入力する。即ち、AD変換器250は、半導体素子10の出力に基づく信号が入力信号として入力され、信号生成装置100の増幅部130の出力が参照電圧として入力される。
以上のように、図10に示す装置1000は、半導体素子10が出力する応力依存性を有するアナログ信号を、信号生成装置100から供給される参照電圧に基づき、AD変換器250がデジタル信号に変換し、変換したデジタル信号を出力端子204から出力する。ここで、AD変換器250は、入力するアナログ信号および/または参照電圧が応力依存性を有していると、環境変動に応じて入力信号が変動することになるので、デジタル信号への変換精度が劣化する場合がある。
そこで、本実施形態に係る装置1000は、図1および図2を用いて説明したように、第1抵抗110および第2抵抗120のピエゾ係数および抵抗値を用いて信号生成装置100の出力信号Voutの応力依存性を調節し、AD変換器250の変換精度の劣化を低減させる。即ち、信号生成装置100は、外部から供給される参照電圧が応力依存性を有する場合、当該参照電圧の応力依存性を低減させる(キャンセルする)ように調節して、応力依存性を低減させた参照電圧をAD変換器250に供給する。
このように、装置1000は、AD変換器250が用いる参照電圧の応力依存性を低減させるので、AD変換器250の変換精度を劣化させずに、半導体素子10から入力するアナログ信号をデジタル信号に変換して出力端子204から出力させることができる。
また、本実施形態に係る装置1000は、半導体素子10が出力するアナログ信号が応力依存性を有する場合、当該アナログ信号の応力依存性を低減させる(キャンセルする)ように、参照電圧の応力依存性を調節してもよい。即ち、信号生成装置100は、外部から供給される参照電圧に、応力依存性を発生させるように調節する。この場合、信号生成装置100は、参照電圧の応力依存性を、アナログ信号の応力依存性と略一致するように調節してよい。
即ち、例えば、アナログ信号の電圧値が応力変動に伴って増加(減少)しても、信号生成装置100が参照電圧を同様に増加(減少)させることで、デジタル信号への変換結果を略一定に保つ。これによって、装置1000は、AD変換器250の変換精度を劣化させずに、アナログ信号をデジタル信号に変換して出力させることができる。
また、本実施形態に係る装置1000は、外部から供給される参照電圧および半導体素子10が出力するアナログ信号が応力依存性を有する場合であっても、参照電圧の応力依存性を調節することで、2つの信号の応力依存性の影響を低減させてもよい。この場合、信号生成装置100は、参照電圧の応力依存性を、アナログ信号の応力依存性と略一致するように調節する。これによって、装置1000は、AD変換器250の変換精度を劣化させずに、アナログ信号をデジタル信号に変換して出力させることができる。
以上のように、本実施形態に係る装置1000は、半導体素子10、および/または、半導体素子10の後段に接続される回路の応力依存性を低減させる例を説明した。なお、装置1000は、この例に限定されるものではなく、例えば、出力信号を減衰させる減衰部を更に備えてもよい。例えば、図7に示す第2の構成例の装置1000が入力信号を増加させつつ応力依存性を調節した出力信号を出力した場合、後段に接続した減衰部で当該出力信号を減衰してよい。これにより、装置1000は、出力信号強度を予め定められた信号強度レベルにして出力することができるので、回路の設計自由度を向上させることができる。
なお、上記の例において、減衰部が応力依存性を有する場合であっても、信号生成装置100は、装置1000全体の応力依存性を低減させるように出力信号の応力依存性を調節してよい。これにより、装置1000は、装置1000内部の応力依存性を低減させつつ、意図した信号レベルの出力信号を出力することができる。
以上の本実施形態に係る装置1000は、1つまたは2つの信号生成装置100を備える例を説明した。これに代えて、装置1000は、3以上の信号生成装置100を備えてもよい。即ち、装置1000は、複数の信号生成装置100を用いることで、半導体素子10の入力信号、出力信号、および/または半導体素子10に接続されるデバイス等の応力依存性ならびに出力信号レベルの調節の自由度を更に向上させることができる。
以上の本実施形態に係る装置1000は、増幅部130を有する信号生成装置100を用いて、半導体素子10の応力依存性を調節することを説明した。ここで、装置1000の外部に増幅回路等が設けられる場合、または、半導体素子10の出力信号を増幅しなくてもよい場合、信号生成装置100は、増幅部130が無くてもよい。この場合、信号生成装置100は、信号を増幅しないので、半導体素子10の補正装置として機能してよい。
補正装置は、例えば、信号出力部と、補正部とを備える。信号出力部は、半導体素子10の出力に応じた信号を出力する。信号出力部は、半導体素子10の出力端子に接続され、出力信号を伝送する配線を含んでよい。補正部は、当該配線に直列に接続された、ピエゾ係数の符号が異なる第1抵抗110および第2抵抗120を有し、半導体素子10にかかる応力に応じて出力信号を補正する。
即ち、補正部は、半導体素子10の出力端子から基準電位へと至る経路において、直列に接続された第1抵抗110および第2抵抗120を有してよい。そして、補正部は、第1抵抗110および第2抵抗120の抵抗間電圧をそれぞれ出力してよい。また、補正装置は、半導体素子10が複数の出力端子を有する場合、複数の出力端子に対応して、複数の第1抵抗110および第2抵抗120を更に備えてもよい。
このように、補正装置は、第1抵抗110および第2抵抗120によって出力電圧Vを分圧した電圧V・R2/(R1+R2)を、出力信号Voutとして出力してよい。この場合において、出力信号Voutは、第1抵抗110および第2抵抗120による係数が掛かるので、当該第1抵抗110および第2抵抗120のピエゾ係数の符号を異ならせることで、出力信号の応力依存性を補正することができる。
以上の本実施形態に係る装置1000は、ピエゾ係数が異なる第1抵抗110および第2抵抗120を備えることを説明した。ここで、第1抵抗110および第2抵抗120の少なくとも一方は、抵抗値を変更できる可変抵抗であってもよい。これによって、増幅信号生成装置100は、応力依存性および信号増幅度を容易に調節することができる。
また、第1抵抗110および第2抵抗120の少なくとも一方は、第1方向に延伸する抵抗部分と第1方向とは異なる第2方向に延伸する抵抗部分とを有してよい。装置1000は、応力が加わった場合の第1抵抗110および第2抵抗120の抵抗値の変化に基づき、応力依存性を調節するので、応力が加わる方向が変わっても、当該抵抗値の変化は一定であることが望ましい。したがって、第1抵抗110および第2抵抗120は、基板上において複数の異なる方向に延伸する部分を有し、応力の方向が変わっても、同一の応力に対しては略同一の抵抗値変化が生じるように形成されてよい。
なお、第1抵抗110および第2抵抗120は、略同一の材質で形成されることが望ましい。また、第1抵抗110および第2抵抗120は、抵抗値の温度特性が略同一のなることが望ましい。一例として、Si基板上に形成されたN+PolyおよびP+Polyは、不純物のドープ濃度によっても左右されるが、一般的に、温度特性が略同一となる。したがって、第1抵抗110および第2抵抗120は、N+PolyおよびP+Poly等で形成されることで、温度特性が略同一でピエゾ係数の符号が異なる組み合わせにすることができる。これにより、装置1000は、温度依存性のない、応力依存性を持った出力信号Voutを生成でき、温度によらず応力の影響を低減させることができる。
より具体的に説明すると、本実施形態において、増幅部130の出力信号Voutは、第1抵抗110および第2抵抗120の抵抗値の比に応じた信号となる。即ち、第1抵抗110および第2抵抗120として、温度特性が近い抵抗体を用いた場合、増幅部130の出力信号Voutは、当該温度特性が相殺されるので、温度依存性を低減できる。
なお、第1抵抗110および第2抵抗120の抵抗値の温度特性が略同一ではない場合、増幅部130は、第1抵抗110および第2抵抗120の比が温度変化に応じて変動する量に応じて、出力信号Voutに温度依存性が生じることになる。即ち、装置1000は、第1抵抗110および第2抵抗120の材料等を異ならせることで、出力信号Voutの温度依存性を調節することができる。この場合、増幅部130は、更に、第1抵抗110および第2抵抗120の温度依存に応じた出力信号を出力してよい。
即ち、増幅部130は、例えば、第1抵抗110および第2抵抗120の比の温度変動量に応じた出力信号を出力する。そこで、半導体素子10が温度依存性を有する信号を出力する場合、増幅部130は、半導体素子10の有する温度依存性を打ち消す(低減する)ように、出力信号Voutの温度依存性を設定してよい。これにより、装置1000は、半導体素子10の有する温度依存性の影響を打ち消す(低減する)ことも可能となる。
以上の本実施形態の装置1000は、第1抵抗110および第2抵抗120の材質等を調節することを説明した。これに加えて、装置1000は、第1抵抗110および第2抵抗120が形成される位置を更に調節してもよい。即ち、第1抵抗110および第2抵抗120は、異なる基板等に形成されてもよい。このような装置1000について、次に説明する。
図11は、本実施形態に係る装置1000の第5の構成例を示す。第5の構成例の装置1000において、図1に示された本実施形態に係る第1の構成例の装置1000と略同一のものには同一の符号を付け、説明を省略する。第5の構成例の装置1000は、半導体素子10と第2抵抗120が同一の第1基板20上に形成され、増幅部130と第1抵抗110が第1基板20とは異なる第2基板30上に形成された例を示す。
第1基板20は、GaAs基板、Si基板、AlN基板、およびサファイア基板等のいずれかを用いることが好ましい。これにより、第1基板20上に半導体素子10を容易に形成(成膜)することができる。なお、半導体素子10の結晶性等を向上させる観点から、半導体素子10としてホール素子や赤外線素子を用いる場合には、GaAs基板またはSi基板等が好ましく、紫外線素子を用いる場合には、AlN基板、サファイア基板、またはSi基板等が好ましい。
第2基板30は、Si基板等の半導体基板を用いることが好ましい。第2基板30は、増幅部130を形成する基板としてSi基板を用いることで、回路形成のプロセスを容易にすることができる。以上のように、第1基板20および第2基板30は、共にSi基板でもよく、GaAs基板およびSi基板といったように、異なる種類の基板を用いてもよい。また、各基板上に形成される素子に応じて、ガラス基板、セラミック基板等であってもよい。
第1基板20および第2基板30は、半導体素子10と増幅部130の形成に好適な素材となるように、異なる種類の半導体基板をそれぞれ選択してよい。この場合、例えばSi基板上に全ての素子及び回路を形成する場合と比べて、半導体素子10等の形成が容易となり、かつ、結晶性を向上させることができ、当該半導体素子10の特性を向上させることができる。
第1抵抗110および第2抵抗120は、形成される基板の種類が同一であっても、また、異なる種類であっても、ピエゾ係数の符号に応じて互いに異なる抵抗の組み合わせとなるように形成することができる。また、環境変動によって変動する応力値は、第1抵抗110および第2抵抗120でそれぞれ異なる値となるため、R1/R2の比の値は、環境変動の影響を受けて変動する。即ち、上記の説明のとおり、応力変動を受けて増幅部130の出力信号Voutの値が変動し、結果として、半導体素子10の駆動信号(駆動電流)が変動することとなる。そして、半導体素子10の応力依存性を打ち消す(低減する)ように駆動信号(駆動電流)の応力依存性を決定することで、環境変動による半導体素子10の出力の変動を抑えることができる。
なお、応力の影響を相殺すべき半導体素子10が形成される第1基板20上に形成された第2抵抗120のピエゾ係数の絶対値は、第2基板30上に形成された第1抵抗110のピエゾ係数の絶対値よりも大きい方が好ましい。このように、半導体素子10の応力変動に対応して変動する第2抵抗120のピエゾ係数の絶対値を大きくすることは、応力の影響を打ち消したい(低減したい)半導体素子10が受ける応力の情報の重みを大きくすることに相当する。したがって、装置1000は、半導体素子10の駆動信号(駆動電流)の調節を感度よく反映させることができる。
理想的には、第1基板20上に形成された第2抵抗120のピエゾ係数の絶対値は、第2基板30上に形成された第1抵抗110のピエゾ係数の絶対値よりも十分に大きい方が望ましい。この場合、駆動信号(駆動電流)の応力依存性のほとんどを第2抵抗120の変動に応じた値とすることができ、半導体素子10の応力の影響をより打ち消し(低減し)やすく、より高精度な補正を実現しやすくなる。
なお、第1基板20および第2基板30の間は、配線40で電気的に接続される。配線40は、ボンディングワイヤ等でよい。以上のように形成された装置1000の一例を図12に示す。図12は、本実施形態に係る第5の構成例の装置1000がパッケージ化された構成例を示す。図12は、装置1000の断面構造の一例を示す。装置1000は、第3基板50、電極60、およびパッケージ70を更に備える。
第1基板20および第2基板30は、第3基板50上に形成される。第3基板50は、共通基板でよい。第3基板50は、第1基板20および第2基板30と電気的にそれぞれ接続される。また、第3基板50は、電極60を介して外部と電気的に接続される。即ち、第1基板20および第2基板30は、それぞれ、第3基板50および電極60を介して外部と電気信号を授受する。パッケージ70は、第1基板20、第2基板30、および第3基板50を封止する。パッケージ70は、樹脂および/またはプラスチック等でこれらの部材の一部または全部を覆うように封止してよい。
また、半導体素子10の応力の影響を反映すべく、半導体素子10と第2抵抗120は、略同一の材料で形成されてもよい。また、半導体素子10および第2抵抗120は、略同一の形状で形成されてもよい。これにより、第2抵抗120の応力変動は、半導体素子10の応力変動と同等程度にすることができ、当該半導体素子10の応力変動を低減させる設計を容易にすることができる。また、第2抵抗120の温度に依存する変動も、半導体素子10の温度依存性と同等程度にすることもできる。なお、半導体素子10は、第1基板20上において、複数形成されてもよい。
図13は、本実施形態に係る第1基板20の構成例を示す。図13は、複数の半導体素子10および第2抵抗120が形成された第1基板20の上面図の例を示す。なお、第1基板20の半導体素子10および第2抵抗120が形成された面をXY面とする。また、図14は、本実施形態に係る第1基板20の断面の構成例を示す。図14は、第2抵抗120のXY面に対して略垂直なXZ面に平行な断面の例を示す。図13および図14は、第1基板20に、電極22、電極24、電極26、および電極28が、更に形成された例を示す。
電極22および電極24は、複数の半導体素子10と電気信号を授受する。また、第1基板20は、更に、複数の半導体素子10から電気信号を授受する電極を更に有してもよい。また、第1基板20は、複数の半導体素子10のそれぞれと電気信号を授受する電極をそれぞれ有してもよい。電極26および電極28は、第2抵抗120に電気信号を授受する。
ここで、例えば、複数の半導体素子10は、互いに直列に接続された複数のメサ形状の化合物半導体素子からなり、複数の化合物半導体素子のうちの少なくとも一つと第2抵抗120は、同一のメサ形状を有する。第1基板20は、複数の半導体素子10および第2抵抗120が、略同一の材料で、略同一の形状で形成されることが望ましい。これにより、複数の半導体素子10の応力変動を略同程度にすることができ、また、第2抵抗120は、半導体素子10の当該応力変動と同程度の応力変動となるので、複数の半導体素子10の応力変動を1つの第2抵抗120を用いて低減させることができる。
以上のように、第5の構成例の装置1000は、第1抵抗110および第2抵抗120が異なる基板に形成され、また、半導体素子10および第2抵抗120が同一の基板に形成されることにより、当該半導体素子10の応力変動を容易に低減することができる。このような応力変動の低減について、半導体素子10がLEDで、第1基板がGaAs基板の場合を例にして、より具体的に説明する。
LEDの発光量Luは、一例として、次式のように示すことができる。ここで、IはLEDに流れる電流値、R
LEDはLEDの抵抗値、R
1は第1抵抗110の抵抗値、R
2は第2抵抗120の抵抗値、R
5は抵抗素子336の抵抗値をそれぞれ示す。
なお、LED、第1抵抗110、第2抵抗120、および抵抗素子336の、ピエゾ係数をそれぞれα
LED、α
1、α
2、およびα
5とし、それぞれに加わる応力をσ
LED、σ
1、σ
2、およびσ
5とする。これにより、R
LED、R
1、R
2、およびR
5は、次式のように示される。なお、R
LED0、R
10、R
20、およびR
50は、応力が0の場合の初期値をそれぞれ示す。
(数8)式を(数7)式に代入することにより、次式を得る。
ここで、LEDおよび第2抵抗120がGaAs基板に形成されるので、GaAs基板のピエゾ係数をα
S、加わる応力をσ
Sとすると、LEDおよび第2抵抗120のピエゾ係数と応力との積は、これらの積と同程度となる。
数(9)式および数(10)式より、次式が算出される。
ここで第1抵抗110および抵抗素子336のピエゾ係数は第2抵抗120のピエゾ係数と比較して、ほとんど無視できる程度に小さいものとする。例えば、第1抵抗110および抵抗素子336は、第2基板30であるSi基板上に、メタル抵抗として形成されることで、第2抵抗120よりもピエゾ係数を小さくすることができる。この場合、次式が成立する。
(数11)式および(数12)式より、次式が算出される。
なお、α
S・σ
Sは、数%程度の変動であることから、(α
S・σ
S)
2を0と近似すると、(数13)式は次式のように算出される。
(数14)式より、LEDの発光量Luの応力に応じて変動する成分Varは、次式で示すことができる。
(数15)式より、R10=R20とすると、Var=1となるので、LEDの発光量Luは、応力が加わっても略一定の値となることがわかる。即ち、LEDおよび第2抵抗120を同一基板上に形成し、ピエゾ係数が小さい抵抗を第1抵抗110および抵抗素子336として採用し、第1抵抗110および第2抵抗120を略同一の抵抗値とすることで、高精度な応力補正を容易に実現できる。
図15は、本実施形態に係るLED、第1抵抗110、第2抵抗120、および抵抗素子336の設計値の一例を示す。また、図16は、本実施形態に係る装置1000が、図15に示す設計値を用いた場合の発光量Luの変動率の一例を示す。図15、図16は、以上の計算に基づき、シミュレーションを実行した結果であり、発光量Luの変動率を低減できることがわかる。
図16の横軸はLED等に印加される応力を示し、縦軸は当該LEDの発光量の変動率を示す。図16の点線で示す特性は、略同一のピエゾ係数の第1抵抗110および第2抵抗120と、無視できる程度に小さいピエゾ係数の抵抗素子336と、を採用した例を示す。この場合、LEDを駆動する電流は、温度および応力には依存せずに、略一定の電流が流れることになる。したがって、LEDの発光量の変動率は、LEDのピエゾ係数を反映して−3[%/100MPa]程度の傾きを有する結果が得られた。
これに対し、図16の実線で示す特性は、図15に示す設計値を用いた結果の例を示す。即ち、図15の設計は、LEDと同一基板上に形成された第2抵抗120のピエゾ係数をLEDのピエゾ係数と略同一とし、第1抵抗110および抵抗素子336のピエゾ係数を無視できる程度に小さくする例を示す。これにより、LEDを駆動する電流は、応力に応じて+3[%/100MPa]程度変動することになり、LEDのピエゾ係数を反映した変動を相殺して、発光量の変動率を低下できる結果が得られた。
なお、第1抵抗110のピエゾ係数は、第2抵抗120のピエゾ係数よりも絶対値が小さければよく、符号の正負は問わない。したがって、LEDおよび第1抵抗110のピエゾ係数の符号を+とし、第2抵抗120の符号を−とすることにより、高精度な応力補正を実現しつつ、第1抵抗110のレイアウト面積を小さくすることができる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。