JP2005033606A - A/d変換器並びにa/d変換器のオフセット電圧及び利得調整方法 - Google Patents
A/d変換器並びにa/d変換器のオフセット電圧及び利得調整方法 Download PDFInfo
- Publication number
- JP2005033606A JP2005033606A JP2003271821A JP2003271821A JP2005033606A JP 2005033606 A JP2005033606 A JP 2005033606A JP 2003271821 A JP2003271821 A JP 2003271821A JP 2003271821 A JP2003271821 A JP 2003271821A JP 2005033606 A JP2005033606 A JP 2005033606A
- Authority
- JP
- Japan
- Prior art keywords
- offset
- converter
- voltage
- conversion circuit
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
【解決手段】本発明は、A/D変換回路11と、アナログ信号S(t)を入力するアナログ信号入力端子12と、デジタル信号出力端子13と、A/D変換器の利得データを入力する利得データ入力端子14と、A/D変換回路11からの出力デジタル信号D(i)及び利得データ入力端子14に入力された利得データDGから所望の高電圧側基準電圧VREFH及び低電圧側基準電圧VREFLを生成する基準電圧調整部20で構成され、基準電圧のみの調整により、A/D変換器からの出力のオフセット電圧及び振幅を調整することを特徴とする。
【選択図】 図1
Description
(実施の形態1)
図1は、本発明の実施の形態1におけるA/D変換器の構成を示す図である。図1に示すA/D変換器は、A/D変換回路11と、アナログ信号S(t)を入力するアナログ信号入力端子12と、デジタル信号出力端子13と、A/D変換器の利得データを入力する利得データ入力端子14と、A/D変換回路11からの出力デジタル信号D(i)及び利得データ入力端子14に入力された利得データDGから所望の高電圧側基準電圧VREFH及び低電圧側基準電圧VREFLを生成する基準電圧調整部20とを備える。
図4は、本発明の実施の形態2のA/D変換器の構成を示す図である。図4において図1と同じ構成要素については同じ符号を用い、説明を省略する。なお、実施の形態2のA/D変換器は、図1に示した実施の形態1を基本的に踏襲するものであるため、これと異なる部分についてのみ説明を追加する。
図5は、本発明の実施の形態3のA/D変換器の構成を示す図である。図5において、図1及び図4と同じ構成要素については同じ符号を用い、説明を省略する。実施の形態3のA/D変換器は、図1及び図4に示した実施の形態1及び実施の形態2を基本的に踏襲するものであるため、これと異なる部分についてのみ説明を追加する。
図6は、本発明の実施の形態4のA/D変換器の構成を示す図である。図6において、図1及び図4と同じ構成要素については同じ符号を用い、説明を省略する。実施の形態4のA/D変換器は、図1及び図4に示した実施の形態1及び実施の形態2を基本的に踏襲するものであるため、これと異なる部分についてのみ説明を追加する。
図7は、本発明の実施の形態5のA/D変換器の構成を示す図である。図7において、図1、図4、図5及び図6と同じ構成要素については同じ符号を用い、説明を省略する。実施の形態5のA/D変換器は、図1、図4、図5及び図6に示した実施の形態1、実施の形態2、実施の形態3及び実施の形態4を基本的に踏襲するため、これと異なる部分について説明を追加する。
図8は、本発明の実施の形態6のA/D変換器の構成を示す図である。図8において、図1と同じ構成要素については同じ符号を用い、説明を省略する。なお、図1に示した実施の形態1の動作を基本的に踏襲するものであるため、これと異なる部分について説明を追加する。
2 A/D変換回路
3 アナログ信号入力端子
4 記憶部
5 ヒストグラム作成部
6 第1判断部
7 第2判断部
8 D/A変換回路
11 A/D変換回路
12 アナログ信号入力端子
13 デジタル信号出力端子
14 利得データ入力端子
15 オフセットデータ出力端子
16 オフセットデータ書き込み端子
17 中心電圧入力端子
18 基準電圧入力端子
20 基準電圧調整部
21、22 D/A変換器
23 オフセット検出部
24 記憶装置
25 演算器
26 トリミング回路
27 切り替えスイッチ
28 比較器
29 オフセット検出部
30 記憶装置
31 クロック信号
32 クロック発生器
33、34 スイッチドキャパシタ回路
35、36 基準電圧源
Claims (6)
- 基準電圧の制御によりオフセット電圧及び利得調整が可能なA/D変換回路と、
前記A/D変換回路のオフセット値を検出するオフセット検出手段と、
前記オフセット値及び所定の利得データに基づいて前記A/D変換回路の高電圧側及び低電圧側の基準電圧を算出する演算手段と、
を備えるA/D変換器。 - 基準電圧の制御によりオフセット電圧及び利得調整が可能なA/D変換回路と、
前記A/D変換回路のオフセット値を検出するオフセット検出手段と、
前記オフセット値をトリミングするトリミング手段と、
トリミングしたオフセット値及び所定の利得データに基づいて前記A/D変換回路の高電圧側及び低電圧側の基準電圧を算出する演算手段と、
を備えるA/D変換器。 - 基準電圧の制御によりオフセット電圧及び利得調整が可能なA/D変換回路と、
前記A/D変換回路のオフセット値を検出する第1のオフセット検出手段と、
前記A/D変換回路に供給するアナログ信号の基準電圧を生成するD/A変換回路のオフセット値を検出する第2のオフセット検出手段と、
前記D/A変換回路のオフセット値をキャンセルした状態で、前記第1のオフセット検出手段で検出したオフセット値及び所定の利得データに基づいて前記A/D変換回路の高電圧側及び低電圧側の基準電圧を算出する演算手段と、
を備えるA/D変換器。 - 基準電圧の制御によりオフセット電圧及び利得調整が可能なA/D変換回路と、
前記A/D変換回路のオフセット値を検出する第1のオフセット検出手段と、
前記A/D変換回路に供給するアナログ信号の基準電圧を生成するD/A変換回路のオフセット値を検出する第2のオフセット検出手段と、
前記オフセット値をそれぞれトリミングするトリミング手段と、
前記D/A変換回路のオフセット値をキャンセルした状態で、前記第1のオフセット検出手段で検出したオフセット値及び所定の利得データに基づいて前記A/D変換回路の高電圧側及び低電圧側の基準電圧を算出する演算手段と、
を備えるA/D変換器。 - 基準電圧の制御によりオフセット電圧及び利得調整が可能なA/D変換回路と、
前記A/D変換回路の高電圧側及び低電圧側の基準電圧を可変周波数により生成するスイッチドキャパシタと、
前記A/D変換回路のオフセット値を検出するオフセット検出手段と、
前記オフセット値及び所定の利得データに基づいて前記可変周波数を生成する分周手段の分周比を算出する演算手段と、
を備えるA/D変換器。 - 基準電圧の制御によりオフセット電圧及び利得調整が可能なA/D変換回路を含むA/D変換器のオフセット電圧及び利得調整方法であって、
前記A/D変換回路のオフセット値及び所定の利得データに基づいて算出した高電圧側及び低電圧側の基準電圧を前記A/D変換回路に供給するA/D変換器のオフセット電圧及び利得調整方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003271821A JP4163570B2 (ja) | 2003-07-08 | 2003-07-08 | A/d変換器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003271821A JP4163570B2 (ja) | 2003-07-08 | 2003-07-08 | A/d変換器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005033606A true JP2005033606A (ja) | 2005-02-03 |
JP4163570B2 JP4163570B2 (ja) | 2008-10-08 |
Family
ID=34209563
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003271821A Expired - Fee Related JP4163570B2 (ja) | 2003-07-08 | 2003-07-08 | A/d変換器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4163570B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009201093A (ja) * | 2008-01-24 | 2009-09-03 | Nec Saitama Ltd | 移動体通信用受信機 |
KR101043934B1 (ko) | 2009-01-22 | 2011-06-29 | (주)에프씨아이 | 아날로그/디지탈 컨버터의 최적조건 자동 추종회로 |
JP2017076960A (ja) * | 2015-10-02 | 2017-04-20 | インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag | アナログ−デジタルコンバータを試験するための装置および方法 |
EP2613216A4 (en) * | 2010-08-31 | 2018-01-24 | Hitachi Automotive Systems, Ltd. | Semiconductor element for current control, and control device using same |
JP2021106460A (ja) * | 2019-12-26 | 2021-07-26 | 株式会社ノーリツ | 制御装置、燃焼装置および給湯装置 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5432256A (en) * | 1977-08-18 | 1979-03-09 | Toshiba Corp | Coder |
JPH01222521A (ja) * | 1988-03-02 | 1989-09-05 | Fuji Xerox Co Ltd | 画像信号用a/d変換器の基準電圧補正回路 |
JPH043621A (ja) * | 1990-04-20 | 1992-01-08 | Yokogawa Electric Corp | A/d変換器 |
JPH06237171A (ja) * | 1992-08-31 | 1994-08-23 | Crystal Semiconductor Corp | 連続的に較正される電圧基準を備えたa/dコンバータ |
JPH07221643A (ja) * | 1994-02-08 | 1995-08-18 | Hitachi Ltd | アナログ・ディジタル変換器及びこれを用いた携帯用通信端末装置 |
JP2002261610A (ja) * | 2001-02-28 | 2002-09-13 | Matsushita Electric Ind Co Ltd | A/d変換器 |
JP2002319862A (ja) * | 2001-04-19 | 2002-10-31 | Matsushita Electric Ind Co Ltd | A/dオフセット補正回路 |
-
2003
- 2003-07-08 JP JP2003271821A patent/JP4163570B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5432256A (en) * | 1977-08-18 | 1979-03-09 | Toshiba Corp | Coder |
JPH01222521A (ja) * | 1988-03-02 | 1989-09-05 | Fuji Xerox Co Ltd | 画像信号用a/d変換器の基準電圧補正回路 |
JPH043621A (ja) * | 1990-04-20 | 1992-01-08 | Yokogawa Electric Corp | A/d変換器 |
JPH06237171A (ja) * | 1992-08-31 | 1994-08-23 | Crystal Semiconductor Corp | 連続的に較正される電圧基準を備えたa/dコンバータ |
JPH07221643A (ja) * | 1994-02-08 | 1995-08-18 | Hitachi Ltd | アナログ・ディジタル変換器及びこれを用いた携帯用通信端末装置 |
JP2002261610A (ja) * | 2001-02-28 | 2002-09-13 | Matsushita Electric Ind Co Ltd | A/d変換器 |
JP2002319862A (ja) * | 2001-04-19 | 2002-10-31 | Matsushita Electric Ind Co Ltd | A/dオフセット補正回路 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009201093A (ja) * | 2008-01-24 | 2009-09-03 | Nec Saitama Ltd | 移動体通信用受信機 |
KR101043934B1 (ko) | 2009-01-22 | 2011-06-29 | (주)에프씨아이 | 아날로그/디지탈 컨버터의 최적조건 자동 추종회로 |
EP2613216A4 (en) * | 2010-08-31 | 2018-01-24 | Hitachi Automotive Systems, Ltd. | Semiconductor element for current control, and control device using same |
JP2017076960A (ja) * | 2015-10-02 | 2017-04-20 | インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag | アナログ−デジタルコンバータを試験するための装置および方法 |
JP2021106460A (ja) * | 2019-12-26 | 2021-07-26 | 株式会社ノーリツ | 制御装置、燃焼装置および給湯装置 |
JP7401750B2 (ja) | 2019-12-26 | 2023-12-20 | 株式会社ノーリツ | 制御装置、燃焼装置および給湯装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4163570B2 (ja) | 2008-10-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7304534B2 (en) | Amplifier arrangement, and method for compensating for an offset | |
US20050184893A1 (en) | System for mixed analog-digital automatic gain control | |
JP2006333185A (ja) | A/d変換回路、a/d変換器およびサンプリングクロックのスキュー調整方法 | |
US11342892B2 (en) | Amplifier and signal processing circuit | |
US9087567B2 (en) | Method and apparatus for amplifier offset calibration | |
US9654315B2 (en) | Slicer apparatus and calibration method thereof | |
US20150028956A1 (en) | Semiconductor device | |
JP5411415B2 (ja) | 温度特性補正回路 | |
KR20180075198A (ko) | 산술 코드 생성 회로 및 이를 포함하는 디지털 보정 회로 | |
US7613266B1 (en) | Binary controlled phase selector with output duty cycle correction | |
JP4163570B2 (ja) | A/d変換器 | |
JP3971414B2 (ja) | A/d変換装置、およびこれを用いた通信機器 | |
JP2009008625A (ja) | 半導体装置 | |
JP2008244729A (ja) | 終端抵抗調整方法および終端抵抗調整回路 | |
JP2007205813A (ja) | 半導体試験装置用デバイス電源システムおよび電圧補正データ生成方法 | |
JP3403127B2 (ja) | A/d変換回路 | |
US8378730B2 (en) | Clock generating circuit and clock generating method | |
US7345536B2 (en) | Amplifier circuit and control method thereof | |
JP5096459B2 (ja) | 電子回路及びそのための方法 | |
CN109039333B (zh) | 增益控制放大装置 | |
JP2009141639A (ja) | オーディオ装置および半導体装置 | |
US20240184320A1 (en) | Low dropout regulator, clock generating circuit, and memory device | |
US7236022B2 (en) | Device and method for setting an initial value | |
US6965337B1 (en) | Reference generator | |
CN117930926A (zh) | 低压差稳压器、时钟生成电路以及存储器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060325 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060526 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071114 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071121 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071128 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071205 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071212 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080417 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080423 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080605 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080625 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080724 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120801 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |