JP2005033606A - Ａ／ｄ変換器並びにａ／ｄ変換器のオフセット電圧及び利得調整方法 - Google Patents

Abstract

【課題】Ａ／Ｄ変換器の振幅を調整するために、Ａ／Ｄ変換器の前段に利得が可変の増幅器が必要となる。この増幅器を用いると消費電力の増大を招き、移動体通信端末機用の半導体集積回路としては適さず、さらに信号対雑音比か劣化してしまうという問題があった。
【解決手段】本発明は、Ａ／Ｄ変換回路１１と、アナログ信号Ｓ（ｔ）を入力するアナログ信号入力端子１２と、デジタル信号出力端子１３と、Ａ／Ｄ変換器の利得データを入力する利得データ入力端子１４と、Ａ／Ｄ変換回路１１からの出力デジタル信号D（ｉ）及び利得データ入力端子１４に入力された利得データＤＧから所望の高電圧側基準電圧ＶＲＥＦＨ及び低電圧側基準電圧ＶＲＥＦＬを生成する基準電圧調整部２０で構成され、基準電圧のみの調整により、Ａ／Ｄ変換器からの出力のオフセット電圧及び振幅を調整することを特徴とする。
【選択図】 図１

Description

本発明は、基準電圧の制御によりオフセット電圧及び利得調整が可能なＡ／Ｄ変換器及びＡ／Ｄ変換器のオフセット電圧及び利得調整方法に関するものである。

半導体集積回路に使用しているトランジスタ、抵抗、容量等の素子の特性は、製造時のばらつきにより変動する。したがって、これらの素子をもちいて回路を構成すると、製造条件等によって回路の特性が変動する。特に、Ａ／Ｄ変換器に入力されるアナログ信号のオフセット電圧は、これらの回路を通ることにより発生し、このオフセット電圧は、システム全体に悪影響を与えるため、補正する必要がある。

また、移動体通信端末機等では、周囲の状況により、受信状況が変化するため、半導体集積回路内のＡ／Ｄ変換器に入力されるアナログ信号の振幅も大きく変化する。したがって、システムに適した振幅に調整する必要がある。従って、移動体通信端末用半導体集積回路内のＡ／Ｄ変換器にはオフセット調整機能と振幅調整機能が求められる。

図９は、オフセット電圧及び振幅を任意の値に調整できる従来のＡ／Ｄ変換器を示している（特許文献１参照）。図９に示されるように、Ａ／Ｄ変換器は、利得可変増幅器１、Ａ／Ｄ変換回路２、記憶部４、ヒストグラム作成部５、第１判断部６、第２判断部７及びＤ／Ａ変換回路８を備える。

ヒストグラム作成部５は、記憶部４に格納されたデータに基づいてヒストグラムを作成する。第１判別部６は、作成されたヒストグラムに基づいてオフセットを検出すると共に、オフセット量に応じたオフセット調整データＤＯＦを発生する。第２判別部７は、ヒストグラムに基づいて利得の不調整量を検出すると共に、調整データＤＧを発生する。Ｄ／Ａ変換回路８は、デジタル信号ＤＯＦ及びデジタル信号ＤＧをアナログ信号に変換し、それぞれ利得可変増幅器１及びＡ／Ｄ変換回路２に供給する。

上記構成により、振幅はＡ／Ｄ変換回路２の前段の利得可変増幅器１で調整し、オフセット電圧はＡ／Ｄ変換回路２の基準電圧を可変にすることで調整することができる。

特開平０１−７８５２５号公報

図９に示した従来のＡ／Ｄ変化器の場合、振幅を調整するためにＡ／Ｄ変換回路２の前段に利得可変増幅器１が必要となる。通常、利得可変増幅器は差動増幅回路を用いて構成される。Ａ／Ｄ変換回路２に入力される信号の周波数が高い場合、高速で動作する差動増幅器が必要となる。

しかしながら、差動増幅器を高速で動作させるためには、差動増幅器に多くの電流を流さなければならないため、消費電力の増大を招き、移動体通信端末機用の半導体集積回路としては適さない。

また、入力アナログ信号が差動増幅器を通ることで、差動増幅器を構成するトランジスタや抵抗が発生する熱雑音の影響を受けると共に、差動増幅器を通ることで信号に少なからず歪みが生じるため、信号対雑音比か劣化してしまう。

これらの、消費電流増大及び信号対雑音比劣化の影響は入力アナログ信号の周波数成分が高いほど顕著に表れてくる。

本発明は、上記事情に鑑みてなされたもので、回路の消費電力及び信号対雑音比の劣化を抑えた、オフセット電圧及び利得調整が可能なＡ／Ｄ変換器並びにＡ／Ｄ変換器のオフセット電圧及び利得調整方法を提供することを目的とする。

本発明のＡ／Ｄ変換器は、基準電圧の制御によりオフセット電圧及び利得調整が可能なＡ／Ｄ変換回路と、前記Ａ／Ｄ変換回路のオフセット値を検出するオフセット検出手段と、前記オフセット値及び所定の利得データに基づいて前記Ａ／Ｄ変換回路の高電圧側及び低電圧側の基準電圧を算出する演算手段とを備える。

上記構成によれば、Ａ／Ｄ変換回路の高電圧側基準電圧と低電圧側基準電圧との差を制御することでＡ／Ｄ変換回路の出力の利得を調整することができ、高電圧側基準電圧と低電圧側基準電圧との中心電圧を制御することで、オフセット電圧を調整することができるため、従来のようにＡ／Ｄ変換回路前段に設けた増幅器による消費電力の増大や信号対雑音比の劣化を生じることがない。

本発明のＡ／Ｄ変換器は、基準電圧の制御によりオフセット電圧及び利得調整が可能なＡ／Ｄ変換回路と、前記Ａ／Ｄ変換回路のオフセット値を検出するオフセット検出手段と、前記オフセット値をトリミングするトリミング手段と、トリミングしたオフセット値及び所定の利得データに基づいて前記Ａ／Ｄ変換回路の高電圧側及び低電圧側の基準電圧を算出する演算手段とを備える。

上記構成によれば、Ａ／Ｄ変換回路の高電圧側基準電圧と低電圧側基準電圧との差を制御することでＡ／Ｄ変換回路の出力の利得を調整することができ、高電圧側基準電圧と低電圧側基準電圧との中心電圧を制御することで、オフセット電圧を調整することができるため、従来のようにＡ／Ｄ変換回路前段に設けた増幅器による消費電力の増大や信号対雑音比の劣化を生じることがない。さらに、トリミングしたオフセット値に基づいて高電圧側及び低電圧側の基準電圧を算出することで、Ａ／Ｄ変換器の使用毎にオフセットを検出し、基準電圧を算出する必要がなくなるため、Ａ／Ｄ変換器の起動時間を短くすることができる。

本発明のＡ／Ｄ変換器は、基準電圧の制御によりオフセット電圧及び利得調整が可能なＡ／Ｄ変換回路と、前記Ａ／Ｄ変換回路のオフセット値を検出する第１のオフセット検出手段と、前記Ａ／Ｄ変換回路に供給するアナログ信号の基準電圧を生成するＤ／Ａ変換回路のオフセット値を検出する第２のオフセット検出手段と、前記Ｄ／Ａ変換回路のオフセット値をキャンセルした状態で、前記第１のオフセット検出手段で検出したオフセット値及び所定の利得データに基づいて前記Ａ／Ｄ変換回路の高電圧側及び低電圧側の基準電圧を算出する演算手段とを備える。

上記構成によれば、Ａ／Ｄ変換回路の高電圧側基準電圧と低電圧側基準電圧との差を制御することでＡ／Ｄ変換回路の出力の利得を調整することができ、高電圧側基準電圧と低電圧側基準電圧との中心電圧を制御することで、オフセット電圧を調整することができるため、従来のようにＡ／Ｄ変換回路前段に設けた増幅器による消費電力の増大や信号対雑音比の劣化を生じることがない。さらに、Ａ／Ｄ変換回路に供給するアナログ信号の基準電圧を生成するＤ／Ａ変換回路のオフセット値をキャンセルした状態で、Ａ／Ｄ変換回路の高電圧側及び低電圧側の基準電圧を算出することができる。

本発明のＡ／Ｄ変換器は、基準電圧の制御によりオフセット電圧及び利得調整が可能なＡ／Ｄ変換回路と、前記Ａ／Ｄ変換回路のオフセット値を検出する第１のオフセット検出手段と、前記Ａ／Ｄ変換回路に供給するアナログ信号の基準電圧を生成するＤ／Ａ変換回路のオフセット値を検出する第２のオフセット検出手段と、前記オフセット値をそれぞれトリミングするトリミング手段と、前記Ｄ／Ａ変換回路のオフセット値をキャンセルした状態で、前記第１のオフセット検出手段で検出したオフセット値及び所定の利得データに基づいて前記Ａ／Ｄ変換回路の高電圧側及び低電圧側の基準電圧を算出する演算手段とを備える。

上記構成によれば、Ａ／Ｄ変換回路の高電圧側基準電圧と低電圧側基準電圧との差を制御することでＡ／Ｄ変換回路の出力の利得を調整することができ、高電圧側基準電圧と低電圧側基準電圧との中心電圧を制御することで、オフセット電圧を調整することができるため、従来のようにＡ／Ｄ変換回路前段に設けた増幅器による消費電力の増大や信号対雑音比の劣化を生じることがない。さらに、トリミングしたオフセット値に基づいて高電圧側及び低電圧側の基準電圧を算出することで、Ａ／Ｄ変換器の使用毎にオフセットを検出し、基準電圧を算出する必要がなくなるため、Ａ／Ｄ変換器の起動時間を短くすることができる。また、Ａ／Ｄ変換回路に供給するアナログ信号の基準電圧を生成するＤ／Ａ変換回路のオフセット値をキャンセルした状態で、Ａ／Ｄ変換回路の高電圧側及び低電圧側の基準電圧を算出することができる。

本発明のＡ／Ｄ変換器は、基準電圧の制御によりオフセット電圧及び利得調整が可能なＡ／Ｄ変換回路と、前記Ａ／Ｄ変換回路の高電圧側及び低電圧側の基準電圧を可変周波数により生成するスイッチドキャパシタと、前記Ａ／Ｄ変換回路のオフセット値を検出するオフセット検出手段と、前記オフセット値及び所定の利得データに基づいて前記可変周波数を生成する分周手段の分周比を算出する演算手段とを備える。

上記構成によれば、Ａ／Ｄ変換回路の高電圧側基準電圧と低電圧側基準電圧との差を制御することでＡ／Ｄ変換回路の出力の利得を調整することができ、高電圧側基準電圧と低電圧側基準電圧との中心電圧を制御することで、オフセット電圧を調整することができるため、従来のようにＡ／Ｄ変換回路前段に設けた増幅器による消費電力の増大や信号対雑音比の劣化を生じることがない。さらに、スイッチドキャパシタのクロック周波数をオフセット値及び所定の利得データに応じて可変させて基準電圧を生成することができるため、回路の小面積化及び高精度化を図ることができる。

本発明のＡ／Ｄ変換器のオフセット電圧及び利得調整方法は、基準電圧の制御によりオフセット電圧及び利得調整が可能なＡ／Ｄ変換回路を含むＡ／Ｄ変換器のオフセット電圧及び利得調整方法であって、前記Ａ／Ｄ変換回路のオフセット値及び所定の利得データに基づいて算出した高電圧側及び低電圧側の基準電圧を前記Ａ／Ｄ変換回路に供給する。

上記構成によれば、Ａ／Ｄ変換回路のオフセット値及び所定の利得データに基づいて電圧差及び中心電圧を考慮して算出した高電圧側及び低電圧側の基準電圧を前記Ａ／Ｄ変換回路に供給するだけで、利得調整及びオフセット電圧調整が可能であるため、従来のようにＡ／Ｄ変換回路前段に設けた増幅器による消費電力の増大や信号対雑音比の劣化を生じることがない。

本発明によれば、Ａ／Ｄ変換回路の高電圧側基準電圧と低電圧側基準電圧との差を制御することでＡ／Ｄ変換回路の出力の利得を調整することができ、高電圧側基準電圧と低電圧側基準電圧との中心電圧を制御することで、オフセット電圧を調整することができるため、従来のようにＡ／Ｄ変換回路前段に設けた増幅器による消費電力の増大や信号対雑音比の劣化を生じることがない。

また、本発明によれば、トリミングしたオフセット値に基づいて高電圧側及び低電圧側の基準電圧を算出することで、Ａ／Ｄ変換器の使用毎にオフセットを検出し、基準電圧を算出する必要がなくなるため、Ａ／Ｄ変換器の起動時間を短くすることができる。

また、本発明によれば、Ａ／Ｄ変換回路に供給するアナログ信号の基準電圧を生成するＤ／Ａ変換回路のオフセット値をキャンセルした状態で、Ａ／Ｄ変換回路の高電圧側及び低電圧側の基準電圧を算出することができる。

また、本発明によれば、スイッチドキャパシタのクロック周波数をオフセット値及び所定の利得データに応じて可変させて基準電圧を生成することができるため、回路の小面積化及び高精度化を図ることができる。

以下、本発明の実施の形態について、図面を参照しながら説明する。
（実施の形態１）
図１は、本発明の実施の形態１におけるＡ／Ｄ変換器の構成を示す図である。図１に示すＡ／Ｄ変換器は、Ａ／Ｄ変換回路１１と、アナログ信号Ｓ（ｔ）を入力するアナログ信号入力端子１２と、デジタル信号出力端子１３と、Ａ／Ｄ変換器の利得データを入力する利得データ入力端子１４と、Ａ／Ｄ変換回路１１からの出力デジタル信号D（ｉ）及び利得データ入力端子１４に入力された利得データＤＧから所望の高電圧側基準電圧ＶＲＥＦＨ及び低電圧側基準電圧ＶＲＥＦＬを生成する基準電圧調整部２０とを備える。

基準電圧生成部２０は、出力デジタル信号D（ｉ）のオフセット量を検出するオフセット検出部２３と、オフセット検出部２３が出力したオフセットデータＤＯＦを格納しておく記憶装置２４と、記憶装置２４からのオフセットデータと利得データ入力端子１４からの利得データＤＧから、高電圧側基準電圧ＶＲＥＦＨ及び低電圧側基準電圧ＶＲＥＦＬの出力値を算出する演算器２５と、演算器２５からのデジタル出力Ｄ１、Ｄ２をアナログに変換し高電圧側基準電圧ＶＲＥＦＨ及び低電圧側基準電圧ＶＲＥＦＬを出力するＤ／Ａ変換器２１及びＤ／Ａ変換器２２とを備える。

次に、動作について説明する。まず、アナログ信号入力端子１２にゼロ振幅の中心電圧（例えば、１．５Ｖ）の信号を入力する。この信号はＡ／Ｄ変換器でデジタル信号Ｄ（ｉ）に変換される。デジタル信号Ｄ（ｉ）は、調整前であるため、オフセット電圧分（例えば、０．１Ｖ）だけ、所望の中心電圧（例えば、１．５Ｖ）よりもずれている。従って、デジタル信号Ｄ（ｉ）のずれ分（例えば０．１Ｖ）をオフセット検出部２３で検出し、検出したオフセットデータＤＯＦを記憶装置２４に格納する。オフセットデータと利得データ入力端子１４から入力される利得データＤＧから、演算器２５によってオフセット及び利得を所望の値に調整できる高電圧側基準電圧ＶＲＥＦＨ及び低電圧側基準電圧ＶＲＥＦＬを算出し、デジタルデータＤ１及びＤ２を出力する。

次に、利得データＤＧの値及び高電圧側基準電圧ＶＲＥＦＨ及び低電圧側基準電圧ＶＲＥＦＬの算出方法について説明する。まず、利得の調整方法について説明する。図２（ａ）は利得調整前の、図２（ｂ）は利得調整後のアナログ入力信号S（ｔ）と高電圧側基準電圧ＶＲＥＦＨ及び低電圧側基準電圧ＶＲＥＦＬを示す図である。説明の簡略化のため、利得調整前の高電圧側基準電圧ＶＲＥＦＨを２．５V、低電圧側基準電圧ＶＲＥＦＬを０．５V、アナログ入力信号S（ｔ）の中心電圧は１．５V、アナログ入力信号S（ｔ）の振幅は１Vｐｐ、Ａ／Ｄ変換回路１１は４ビット精度（すなわち、フルレンジで１６階調）とする。

このとき、高電圧側基準電圧ＶＲＥＦＨと低電圧側基準電圧ＶＲＥＦＬとの差は２．０Vであるのに対して、アナログ入力信号Ｓ（ｔ）の振幅は１Vｐｐであるので、出力デジタル信号D（ｉ）の振幅は、１６階調×（１Ｖｐｐ÷２．０Ｖ）で８階調分となる。

つぎに、高電圧側基準電圧ＶＲＥＦＨ及び低電圧側基準電圧ＶＲＥＦＬをそれぞれ２．０Ｖ、１．０Ｖに調整したとする。このとき、高電圧側基準電圧ＶＲＥＦＨと低電圧側基準電圧ＶＲＥＦＬとの差は１．０Vであるのに対して、アナログ入力信号Ｓ（ｔ）の振幅は１Vｐｐであるので、出力デジタル信号D（ｉ）の振幅は、１６階調×（１Ｖｐｐ÷１．０Ｖ）で１６階調分となる。

以上から、高電圧側基準電圧ＶＲＥＦＨと低電圧側基準電圧ＶＲＥＦＬとの差を調整することで、Ａ／Ｄ変換器の利得を調整することが可能であることが分かる。

Ａ／Ｄ変換器の利得が１になる時の高電圧側基準電圧及び低電圧側基準電圧をそれぞれＶＲＥＦＨ１及びＶＲＥＦＬ１とし、利得調整後の高電圧側基準電圧及び低電圧側基準電圧をそれぞれＶＲＥＦＨ２及びＶＲＥＦＬ２とすれば、利得調整後の利得Ｇは、Ｇ＝（ＶＲＥＦＨ１−ＶＲＥＦＬ１）÷（ＶＲＥＦＨ２−ＶＲＥＦＬ２）と表すことができる。

さらに、利得調整前後で中心電圧ＶＭを変化させないようにするために、（ＶＲＥＦＨ２−ＶＭ）×Ｇ＝ＶＲＥＦＨ１−ＶＭ、及び、（ＶＲＥＦＬ２−ＶＭ）×Ｇ＝ＶＲＥＦＬ１−ＶＭを満たすように、すなわち、ＶＲＥＦＨ２＝（ＶＲＥＦＨ１−ＶＭ）÷Ｇ＋ＶＭ、及び、ＶＲＥＦＬ２＝（ＶＲＥＦＬ１−ＶＭ）÷Ｇ＋ＶＭを満たすように、高電圧側基準電圧及び低電圧側基準電圧を調整する。

次に、オフセットの調整方法について説明する。図３（ａ）はオフセット電圧調整前の、図３（ｂ）はオフセット電圧調整後のアナログ入力信号Ｓ（ｔ）と高電圧側基準電圧ＶＲＥＦＨ及び低電圧側基準電圧ＶＲＥＦＬを示す図である。説明の簡略化のため、利得調整前の高電圧側基準電圧ＶＲＥＦＨを２．５V、低電圧側基準電圧ＶＲＥＦＬを０．５V、アナログ入力信号Ｓ（ｔ）の中心電圧は１．４V（すなわち、オフセット電圧Ｖｏｆｆが０．１Ｖ）とする。

オフセット電圧を調整するためには、中心電圧を調整すれば良いので、中心電圧がオフセット電圧０．１Ｖ分下がるように、高電圧側基準電圧ＶＲＥＦＨ及び低電圧側基準電圧ＶＲＥＦＬを調整する。

利得調整前の高電圧側基準電圧及び低電圧側基準電圧をそれぞれＶＲＥＦＨ１及びＶＲＥＦＬ１、利得調整後の高電圧側基準電圧及び低電圧側基準電圧をそれぞれＶＲＥＦＨ２及びＶＲＥＦＬ２とすれば、ＶＲＥＦＨ２＝ＶＲＥＦＨ１＋Ｖｏｆｆ、ＶＲＥＦＬ２＝ＶＲＥＦＨ１＋Ｖｏｆｆとなるように、高電圧側基準電圧及び低電圧側基準電圧を調整することで、オフセット電圧の調整が可能である。

以上から、利得とオフセット電圧両方を調整する場合は、利得Ｇの値から前述のように高電圧側基準電圧及び低電圧側基準電圧を求め、その高電圧側基準電圧及び低電圧側基準電圧に対して、オフセット電圧を調整するためにオフセット電圧分を加えることで、利得とオフセット電圧の両方を調整することが可能である。

すなわち、利得データとオフセットデータを用いて、ＶＲＥＦＨ２＝（ＶＲＥＦＨ１−ＶＭ）÷Ｇ＋ＶＭ＋Ｖｏｆｆ、及び、ＶＲＥＦＬ２＝（ＶＲＥＦＬ１−ＶＭ）÷Ｇ＋ＶＭ＋Ｖｏｆｆを算出し、それぞれを高電圧側基準電圧及び低電圧側基準電圧としてＡ／Ｄ変換回路１１に入力させれば良い。

上記のような算出方法に基づいて算出された演算器２５からの出力Ｄ１及びＤ２を、Ｄ／Ａ変換器２１及びＤ／Ａ変換器２２でアナログ信号に変換し、高電圧側基準電圧ＶＲＥＦＨ及び低電圧側基準電圧ＶＲＥＦＬとしてＡ／Ｄ変換回路１１に入力することで、利得及びオフセット電圧の調整を行うことが可能である。

（実施の形態２）
図４は、本発明の実施の形態２のＡ／Ｄ変換器の構成を示す図である。図４において図１と同じ構成要素については同じ符号を用い、説明を省略する。なお、実施の形態２のＡ／Ｄ変換器は、図１に示した実施の形態１を基本的に踏襲するものであるため、これと異なる部分についてのみ説明を追加する。

実施の形態２が実施の形態１と異なるのは、オフセット検出部２３に、所望の中心電圧を入力するための中心電圧入力端子１７が追加された点である。中心電圧入力端子１７に所望の中心電圧を入力し、様々な中心電圧を設定できるため、半導体集積回路の汎用化が可能となる。

（実施の形態３）
図５は、本発明の実施の形態３のＡ／Ｄ変換器の構成を示す図である。図５において、図１及び図４と同じ構成要素については同じ符号を用い、説明を省略する。実施の形態３のＡ／Ｄ変換器は、図１及び図４に示した実施の形態１及び実施の形態２を基本的に踏襲するものであるため、これと異なる部分についてのみ説明を追加する。

実施の形態３が実施の形態１と異なるのは、オフセット検出部２３からのオフセットデータＤＯＦを出力するオフセットデータ出力端子１５が追加された点と、オフセット情報を書き込むためのオフセットデータ書き込み端子１６が追加された点と、データを１度だけ書き込むことが出来、かつ書き込んだらデータが消えないようなトリミング回路２６が追加された点と、記憶装置２４が削除された点である。

次に、実施の形態３の動作について説明する。この動作も基本的に実施の形態１を踏襲しているが、大きく異なる点は、実施の形態１は、半導体集積回路中に作られたＡ／Ｄ変換器を使う直前に、前述のオフセット検出をし、記憶装置２４にオフセットデータを書き込むという動作を行い、Ａ／Ｄ変換器を使うたび、若しくは半導体集積回路の電源がＯＮ／ＯＦＦするたびにこの動作を繰り返すのに対し、実施の形態３は半導体集積回路中のＡ／Ｄ変換器の検査中に、オフセット検出の動作を行う点である。

実施の形態３においては、半導体集積回路中のＡ／Ｄ変換器の検査中に、実施の形態１と同様にオフセット検出部でオフセット量を検出する。検出したオフセットデータＤＯＦをオフセットデータ出力端子１５から外部に出力し、そのデータに基づいて、半導体試験装置等の外部装置により、トリミング回路２６にデータを書き込む。

トリミング回路２６は、データを１度だけ書き込むことが出来、かつ書き込んだらデータが消えない、ＰＲＯＭ（Programmable Read Only Memory）またはレーザトリミング用のアルミヒューズ等で構成されている。従って、Ａ／Ｄ変換器を使用する際、オフセットを毎回検出し、Ａ／Ｄ変換器の基準電圧を何度も調整し直す必要がなくなる。

Ａ／Ｄ変換器の使用直前に、毎回オフセット調整をする場合、Ａ／Ｄ変換器の起動時間の一部を使用してオフセット調整を行わなければならない。このため、Ａ／Ｄ変換器本体の起動時間を短くしなければならなくなり、そのために消費電力の増大や面積の増大を招くが、実施の形態３によれば、オフセット調整を毎回行う必要がなくなる。

（実施の形態４）
図６は、本発明の実施の形態４のＡ／Ｄ変換器の構成を示す図である。図６において、図１及び図４と同じ構成要素については同じ符号を用い、説明を省略する。実施の形態４のＡ／Ｄ変換器は、図１及び図４に示した実施の形態１及び実施の形態２を基本的に踏襲するものであるため、これと異なる部分についてのみ説明を追加する。

実施の形態４が実施の形態１と異なるのは、Ｄ／Ａ変換器２１及びＤ／Ａ変換器２２からのアナログ出力を選択することが出来る切り替えスイッチ２７が追加された点と、基準電圧を入力する基準電圧入力端子１８が追加された点と、切り替えスイッチ２７で選択されたＤ／Ａ変換器２１またはＤ／Ａ変換器２２からのアナログ出力と基準電圧入力端子１８に入力された基準電圧を比較する比較器２８が追加された点と、比較器２８からの出力を受けてＤ／Ａ変換器２１及びＤ／Ａ変換器２２のオフセット電圧を検出すＤ／Ａオフセット検出部２９が追加された点と、Ｄ／Ａオフセット検出部２９からのＤ／Ａオフセット情報を記憶する記憶装置３０が追加された点である。

実施の形態１では、Ａ／Ｄ変換回路１１に入力する高電圧側基準電圧ＶＲＥＦＨ及び低電圧側基準電圧ＶＲＥＦＬは、Ｄ／Ａ変換器２１及びＤ／Ａ変換器２２によって生成される。従って、実際に出力される高電圧側基準電圧ＶＲＥＦＨ及び低電圧側基準電圧ＶＲＥＦＬは、所望の高電圧側基準電圧ＶＲＥＦＨ及び低電圧側基準電圧ＶＲＥＦＬに比べて、Ｄ／Ａ変換器２１及びＤ／Ａ変換器２２が持っているオフセット電圧ＶＯＦＦ１及びＶＯＦＦ２の分だけ、誤差が生じることになる。

それに対して、実施の形態４では、比較器２８を追加し、Ｄ／Ａ変換器２１、２２のオフセットを検出する機構を追加することで、Ｄ／Ａ変換器２１、２２のオフセット誤差をキャンセルする。

次に、実施の形態４の動作について説明する。この動作は基本的に実施の形態１を踏襲しているので、実施の形態１と異なる点である、Ｄ／Ａ変換器２１及びＤ／Ａ変換器２２のオフセット誤差のキャンセル方法について説明する。まず、Ｄ／Ａオフセット検出部２９から予め決めておいた値（例えば１．５V）をデジタル値で出力させる。このデータを記憶装置３０及び演算器２５を介して、Ｄ／Ａ変換器２１に入力させる。Ｄ／Ａ変換器２１からの出力は、入力された値（例えば１．５V）にＤ／Ａ変換器２１のオフセット（例えば０．０５V）分が加わった値（例えば１．５５V）となる。

切り替えスイッチ２７は、Ｄ／Ａ変換器２１の出力が、比較器２８に伝わるように制御しておく。基準電圧入力端子１８には前述の予め決めておいた値と同じ値の電圧（例えば１．５V）を入力しておく。

比較器２８は、Ｄ／Ａ変換器２１からの出力電圧（例えば１．５５V）と基準電圧入力端子１８の入力電圧（例えば１．５V）を比較し、どちらが大きいかを検出しその情報をＤ／Ａオフセット検出部２９に渡す。

Ｄ／Ａオフセット検出部２９は、Ｄ／Ａ変換器２１からの出力電圧が基準電圧入力端子１８の入力電圧よりも大きかった場合は、予め決めておいた値（例えば１．５V）から、予め決めておいたステップ電圧（例えば０．０２V）分だけ引いた値（例えば１．４８V）を出力し、記憶装置３０及び演算器２５を介して、Ｄ／Ａ変換器２１に入力させる。

Ｄ／Ａ変換器２１からの出力電圧が基準電圧入力端子１８の入力電圧よりも小さかった場合は、予め決めておいた値に、予め決めておいたステップ電圧分だけ加えた値を出力する。Ｄ／Ａ変換器２１からの出力は、入力された値（例えば１．４８V）にＤ／Ａ変換器のオフセット（例えば０．０５V）分が加わった値（例えば１．５３V）となる。

Ｄ／Ａ変換器２１からの出力と基準電圧入力端子１８の入力電圧を再び比較し、Ｄ／Ａオフセット検出部２９に戻す。Ｄ／Ａオフセット検出部２９は、Ｄ／Ａ変換器２１からの出力が基準電圧入力端子１８の入力電圧よりもまだ大きければ、更にステップ電圧（例えば０．０２V）分小さくした値（例えば１．４６V）を出力する。

このような、動作を何度か繰り返すことで、Ｄ／Ａ変換器２１からの出力と基準電圧入力端子１８の入力電圧の大小が反転することになる。Ｄ／Ａオフセット検出部２９は、この反転を検出し、反転させるまでに、どのくらいの電圧を引いたか（若しくは加えたか）を算出し、記憶装置３０にその値を保持させる。この値がＤ／Ａ変換器２１のオフセット値となる。

次に、切り替えスイッチ２７を切り替えてＤ／Ａ変換器２２の出力を選択するように制御し、上記と同様の動作をさせ、Ｄ／Ａ変換器２２のオフセット値を算出し、記憶装置３０にその値を保持させる。Ｄ／Ａ変換器２１及びＤ／Ａ変換器２２のオフセット値を記憶装置３０に保持したら、その値を演算器２５に受け渡し、本来、演算器２５からＤ／Ａ変換器２１及びＤ／Ａ変換器２２に出力すべき値に、Ｄ／Ａ変換器のオフセットデータを加減算してからＤ／Ａ変換器２１及びＤ／Ａ変換器２２に出力することで、Ｄ／Ａ変換器２１及びＤ／Ａ変換器２２のオフセットをキャンセルすることが出来る。

（実施の形態５）
図７は、本発明の実施の形態５のＡ／Ｄ変換器の構成を示す図である。図７において、図１、図４、図５及び図６と同じ構成要素については同じ符号を用い、説明を省略する。実施の形態５のＡ／Ｄ変換器は、図１、図４、図５及び図６に示した実施の形態１、実施の形態２、実施の形態３及び実施の形態４を基本的に踏襲するため、これと異なる部分について説明を追加する。

実施の形態５が実施の形態４と異なるのは、オフセット検出部２３からのオフセットデータＤＯＦを出力するオフセットデータ出力端子１５が追加された点と、Ｄ／Ａオフセット検出部２９からのオフセットデータを出力するオフセットデータ出力端子１９が追加された点と、オフセット情報を書き込むためのオフセットデータ書き込み端子１６が追加された点と、データを１度だけ書き込むことが出来、かつ書き込んだらデータが消えないようなトリミング回路２６が追加された点と、記憶装置２４及び記憶装置３０が削除された点である。

次に実施の形態５の動作について説明する。この動作も基本的に実施の形態１、実施の形態３及び実施の形態４を踏襲する。異なる点は、実施の形態４では、半導体集積回路中に作られたＡ／Ｄ変換器を使う直前に、Ｄ／Ａ変換器のオフセット検出をし、記憶装置３０に書き込むという動作を行い、Ａ／Ｄ変換器を使うたび、若しくは半導体集積回路の電源がＯＮ／ＯＦＦするたびにこの動作を繰り返す。これに対し、実施の形態５は半導体集積回路中のＡ／Ｄ変換器の検査中に、Ａ／Ｄ変換回路１１及びＤ／Ａ変換器２１、２２のオフセット検出の動作を行う。

Ａ／Ｄ変換回路１１のオフセット調整は、基本的に実施の形態３と同様に行い、Ｄ／Ａ変換器２１、２２のオフセット調整は、基本的に実施の形態４と同様に行う。なお、これらの調整は、半導体集積回路の検査時に行う。調整時に得られたＡ／Ｄ変換回路１１及びＤ／Ａ変換器２１、２２のオフセットデータは、オフセットデータ出力端子１５及びオフセットデータ出力端子１９から半導体試験装置等の外部装置に出力し、外部装置によりトリミング回路２６にデータを書き込む。

トリミング回路は、データを１度だけ書き込むことが出来、かつ書き込んだらデータが消えない、ＰＲＯＭ（Programmable Read Only Memory）またはレーザトリミング用のアルミヒューズ等で構成されている。従って、Ａ／Ｄ変換器及びＤ／Ａ変換器のオフセットを、Ａ／Ｄ変換器を使用する度に検出し、Ａ／Ｄ変換器の基準電圧を何度も調整し直す必要がなくなる。

（実施の形態６）
図８は、本発明の実施の形態６のＡ／Ｄ変換器の構成を示す図である。図８において、図１と同じ構成要素については同じ符号を用い、説明を省略する。なお、図１に示した実施の形態１の動作を基本的に踏襲するものであるため、これと異なる部分について説明を追加する。

実施の形態１と異なるのは、Ｄ／Ａ変換器で生成していた基準電圧を基準電圧源３５、３６とスイッチドキャパシタ回路３３、３４で生成するようにした点と、オフセット電圧のデジタルデータであるオフセットデータＤＯＦの処理内容がＤ／Ａ変換用からクロック発生器３２の分周データ用に変更になった点である。

次に、実施の形態６の動作について説明する。この動作も基本的に実施の形態１、実施の形態３及び実施の形態４を踏襲する。異なる点は、実施の形態１では、半導体集積回路中に作られたＡ／Ｄ変換器を使う直前に、Ｄ／Ａ変換器のオフセットを検出し、記憶装置２４にオフセットデータを書き込むという動作を行い、1度書き込んだ後は半導体集積回路の電源がＯＦＦするまで、このデータと利得調整データとをＤ／Ａ変換してオフセットを補正するのに対し、実施の形態６では、Ｄ／Ａ変換器２１，２２で実現していた機能を、スイッチドキャパシタ回路３３、３４による可変プルアップ、プルダウンで動作するように変更した点である。スイッチドキャパシタ回路３３、３４のクロック周波数をオフセット電圧データと利得調整データに応じて可変させることで、上記機能を実現する。

これにより、（スイッチ＋キャパシタ）×４の面積を、２ｃｈ分のＤ／Ａ変換器２１、２２の面積より小さくできるため、これまで２ｃｈのＤ／Ａ変換器２１、２２で実現していた基準電圧調整部２０の小面積化を図ることができる。また、スイッチドキャパシタ回路３５、３６の誤差は、Ｄ／Ａ変換器２１、２２とオペアンプのオフセット電圧の合計より小さいため、Ａ／Ｄ変換器の高精度化を図ることができる。

本実施形態について、図８を用いて説明する。但し、オフセットデータＤＯＦの検出、このデータを記憶する記憶装置２４までは実施の形態１と同様であるため説明を省略する。演算器２５は、検出されたオフセットデータＤＯＦから、スイッチドキャパシタ回路３３、３４で必要なクロック周波数を得るために必要なデータ（例えば、必要なクロックを分周器で生成する場合はその分周比）を生成する。生成されたデータに応じてクロック発生器３２からクロックを発生させる。クロックは信号帯域より高周波のものが望ましい。

発生したクロックでスイッチドキャパシタ回路３３、３４が動作、入力した周波数に応じた抵抗によって、調整する電圧が決まり、この電圧と基準電圧源３５、３６で、利得調整とオフセット電圧を補正した結果が反映されたＡ／Ｄ変換回路１１の基準電圧を生成し、この電圧をＡ／Ｄ変換回路１１に入力する。

本発明の実施の形態１のＡ／Ｄ変換器の構成を示す図である。 利得調整時の入力信号と基準電圧との関係を示す図である。 オフセット調整時の入力信号と基準電圧との関係を示す図である。 本発明の実施の形態２のＡ／Ｄ変換器の構成を示す図である。 本発明の実施の形態３のＡ／Ｄ変換器の構成を示す図である。 本発明の実施の形態４のＡ／Ｄ変換器の構成を示す図である。 本発明の実施の形態５のＡ／Ｄ変換器の構成を示す図である。 本発明の実施の形態６のＡ／Ｄ変換器の構成を示す図である。 従来のオフセット電圧及び利得が調整可能なＡ／Ｄ変換器の一例を示す図である。

符号の説明

１ 利得可変増幅器
２ Ａ／Ｄ変換回路
３ アナログ信号入力端子
４ 記憶部
５ ヒストグラム作成部
６ 第１判断部
７ 第２判断部
８ Ｄ／Ａ変換回路
１１ Ａ／Ｄ変換回路
１２ アナログ信号入力端子
１３ デジタル信号出力端子
１４ 利得データ入力端子
１５ オフセットデータ出力端子
１６ オフセットデータ書き込み端子
１７ 中心電圧入力端子
１８ 基準電圧入力端子
２０ 基準電圧調整部
２１、２２ Ｄ／Ａ変換器
２３ オフセット検出部
２４ 記憶装置
２５ 演算器
２６ トリミング回路
２７ 切り替えスイッチ
２８ 比較器
２９ オフセット検出部
３０ 記憶装置
３１ クロック信号
３２ クロック発生器
３３、３４ スイッチドキャパシタ回路
３５、３６ 基準電圧源

Claims (6)

1. 基準電圧の制御によりオフセット電圧及び利得調整が可能なＡ／Ｄ変換回路と、
   前記Ａ／Ｄ変換回路のオフセット値を検出するオフセット検出手段と、
   前記オフセット値及び所定の利得データに基づいて前記Ａ／Ｄ変換回路の高電圧側及び低電圧側の基準電圧を算出する演算手段と、
   を備えるＡ／Ｄ変換器。
2. 基準電圧の制御によりオフセット電圧及び利得調整が可能なＡ／Ｄ変換回路と、
   前記Ａ／Ｄ変換回路のオフセット値を検出するオフセット検出手段と、
   前記オフセット値をトリミングするトリミング手段と、
   トリミングしたオフセット値及び所定の利得データに基づいて前記Ａ／Ｄ変換回路の高電圧側及び低電圧側の基準電圧を算出する演算手段と、
   を備えるＡ／Ｄ変換器。
3. 基準電圧の制御によりオフセット電圧及び利得調整が可能なＡ／Ｄ変換回路と、
   前記Ａ／Ｄ変換回路のオフセット値を検出する第１のオフセット検出手段と、
   前記Ａ／Ｄ変換回路に供給するアナログ信号の基準電圧を生成するＤ／Ａ変換回路のオフセット値を検出する第２のオフセット検出手段と、
   前記Ｄ／Ａ変換回路のオフセット値をキャンセルした状態で、前記第１のオフセット検出手段で検出したオフセット値及び所定の利得データに基づいて前記Ａ／Ｄ変換回路の高電圧側及び低電圧側の基準電圧を算出する演算手段と、
   を備えるＡ／Ｄ変換器。
4. 基準電圧の制御によりオフセット電圧及び利得調整が可能なＡ／Ｄ変換回路と、
   前記Ａ／Ｄ変換回路のオフセット値を検出する第１のオフセット検出手段と、
   前記Ａ／Ｄ変換回路に供給するアナログ信号の基準電圧を生成するＤ／Ａ変換回路のオフセット値を検出する第２のオフセット検出手段と、
   前記オフセット値をそれぞれトリミングするトリミング手段と、
   前記Ｄ／Ａ変換回路のオフセット値をキャンセルした状態で、前記第１のオフセット検出手段で検出したオフセット値及び所定の利得データに基づいて前記Ａ／Ｄ変換回路の高電圧側及び低電圧側の基準電圧を算出する演算手段と、
   を備えるＡ／Ｄ変換器。
5. 基準電圧の制御によりオフセット電圧及び利得調整が可能なＡ／Ｄ変換回路と、
   前記Ａ／Ｄ変換回路の高電圧側及び低電圧側の基準電圧を可変周波数により生成するスイッチドキャパシタと、
   前記Ａ／Ｄ変換回路のオフセット値を検出するオフセット検出手段と、
   前記オフセット値及び所定の利得データに基づいて前記可変周波数を生成する分周手段の分周比を算出する演算手段と、
   を備えるＡ／Ｄ変換器。
6. 基準電圧の制御によりオフセット電圧及び利得調整が可能なＡ／Ｄ変換回路を含むＡ／Ｄ変換器のオフセット電圧及び利得調整方法であって、
   前記Ａ／Ｄ変換回路のオフセット値及び所定の利得データに基づいて算出した高電圧側及び低電圧側の基準電圧を前記Ａ／Ｄ変換回路に供給するＡ／Ｄ変換器のオフセット電圧及び利得調整方法。

Images