KR101043934B1 - 아날로그/디지탈 컨버터의 최적조건 자동 추종회로 - Google Patents

아날로그/디지탈 컨버터의 최적조건 자동 추종회로 Download PDF

Info

Publication number
KR101043934B1
KR101043934B1 KR1020090005729A KR20090005729A KR101043934B1 KR 101043934 B1 KR101043934 B1 KR 101043934B1 KR 1020090005729 A KR1020090005729 A KR 1020090005729A KR 20090005729 A KR20090005729 A KR 20090005729A KR 101043934 B1 KR101043934 B1 KR 101043934B1
Authority
KR
South Korea
Prior art keywords
signal
reference voltage
analog
digital converter
vref
Prior art date
Application number
KR1020090005729A
Other languages
English (en)
Other versions
KR20100086381A (ko
Inventor
황명운
김영진
문제철
조현하
Original Assignee
(주)에프씨아이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)에프씨아이 filed Critical (주)에프씨아이
Priority to KR1020090005729A priority Critical patent/KR101043934B1/ko
Publication of KR20100086381A publication Critical patent/KR20100086381A/ko
Application granted granted Critical
Publication of KR101043934B1 publication Critical patent/KR101043934B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/48—Servo-type converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 발명은 아날로그/디지탈 컨버터의 최적조건 자동 추종회로에 관한 것으로서, 아날로그/디지탈 컨버터에 있어서 기준전압을 조절하면 매그신호의 이득이 조절된다는 점을 감안하여 상기 아날로그/디지탈 컨버터(10)의 매그신호(MAG)와 시그널신호(SIGN)를 입력받는 코렐레이터(Correlator)(20)로부터 두 입력신호의 신호대 잡음비(SNR)를 측정하고, 상기 신호대잡음비(SNR) 신호가 설정된 쓰레스홀드(threshold)값 이하로 떨어지면 콘트롤부(40)가 인에이블(ENABLE)되어 기준전압 발생을 위한 스위프(SWEEP)신호를 출력하고, 상기 콘트롤부(40)의 스위프신호에 의거하여 기준전압 발생부(50)에서 미리 설정된 기준전압 밴드갭신호(VBD1 - VBG3)를 스위프시켜 상기 아날로그/디지탈 컨버터(10)의 상하한 기준전압(Vref)(-Vref)과 시그널신호 기준전압(0)을 발생시키도록 구성함으로써, 자동으로 최적의 조건이 되도록 추종제어하게 된다.
아날로그/디지탈 컨버터, ADC, 매그신호, 이득, 신호대잡음비, SNR, 최적조건

Description

아날로그/디지탈 컨버터의 최적조건 자동 추종회로{Automatic follow-up circuit for analog/digital converter's optimum conditions}
본 발명은 아날로그/디지탈 컨버터의 최적조건 자동 추종회로에 관한 것으로서, 더욱 상세하게는 아날로그/디지탈 컨버터에서 매그신호의 듀티는 기준전압을 조절하여 조절할 수 있으므로, 매그신호와 시그널신호의 신호대 잡음비를 검출하여 일정한 쓰레스홀드 이하가 되면 자동으로 기준전압을 스위프 시키도록 함으로써 항상 최적의 듀티 조건으로 아날로그/디지탈 컨버터가 조절되도록 한 아날로그/디지탈 컨버터의 최적조건 자동 추종회로에 관한 것이다.
GPS 수신기에 사용되는 아날로그/디지탈 컨버터(ADC)가 신호대잡음비(SNR)를 최적의 조건(optimum)으로 얻기 위해서 코렐레이터(correlator)(demodulator)와 연동 테스트(test)를 통하여 조절 가능한 부분이 있다.
최적의 조건(Optimum) 값을 얻기 위한 과정은 제품이 시스템(system)으로 만들어진 이후에 그 최종 최적의 조건 포인트(optimum point)가 결정이 되는데, 외부 환경(온도, PCB board,등등)에 따라서, 상황이 바뀔 가능성이 있다.
도 1은 일반적인 아날로그/디지탈 컨버터(ADC)의 블록 다이어그램이다.
이에 도시된 바와 같이, 입력신호(INPUT)를 반전입력단자(-)에, 상한 기준전압(Vref)을 비반전입력단자(+)에 인가받는 제1연산증폭기(1)와, 상기 입력신호(INPUT)를 비반전입력단자(+)에, 하한 기준전압(-Vref)을 반전입력단자(-)에 입력받는 제2연산증폭기(2)와, 상기 제1,제2연산증폭기(1)(2)의 출력신호를 오아(OR) 조합하여 매그신호(MAG)로 출력하는 오아 게이트(3)와, 상기 입력신호(INPUT)를 반전입력단자(-)에, 제로값을 비반전입력단자(+)에 입력받아 두 입력신호의 비교에 따라 시그날신호(SIGN)를 출력하는 제3연산증폭기(4)로 구성된다.
이와 같이 구성되는 일반적인 아날로그/디지탈 컨버터(ADC)는, 입력신호를 상한 기준전압(Vref) 및 하한 기준전압(-Vref)과 비교하여 상/하한 기준전압 사이에 (Vref ~ -Vref) 있을 때는 하이신호를, 상/하한 기준전압을 벗어나면 로우신호를 발생시켜 매그신호(MAG)로서 출력하게 된다. 아울러 시그날신호는 입력신호가 제로 기준값 이상일 때 하이신호를 출력하여 구형파 출력을 하게 된다.
도 2는 일반적인 아날로그/디지탈 컨버터(ADC)의 신호 특성도이다. 도 2의 (a)와 같이, 상한 기준전압(Vref)과, 하한 기준전압(-Vref)을 각각 최대 최소 즉, +Vref(max) ~ +Vref(min), -Vref(max) ~ -Vref(min) 로 가변하게 되면, 도 2의 (b) 및 (c)와 같이 매그신호(MAG)의 듀티비가 달라진다는 것을 알 수 있다. 결국 매그신호(MAG)의 듀티비와 기준전압(Vref)의 최대/최소(max/min)의 관계는, 도 2의 (d)와 같이 기준전압이 최소일때 듀티비는 최대이고, 기준전압이 최대일때 듀티비는 최소가 됨을 알 수 있다.
이에 따라 아날로그/디지탈 컨버터(ADC)에서 신호대잡음비(SNR)를 최적화하 기 위해서는 상기 상/하한 기준전압(Vref)(-Vref)을 조절해서 최적의 조건을 찾아 세팅하게 된다.
그런데 종래의 아날로그/디지탈 컨버터에서는 신호대 잡음비(SNR)의 최적화 조건을 찾기 위하여 수작업으로 상기 상하한 기준전압(Vref)(-Vref)을 조절하는 방식을 취하고 있다.
그러므로, 수작업 세팅이기 때문에 빠르게 최적의 조건을 찾기가 어렵고, 아울러 주변환경의 변화에 의해 최적의 조건이 달라지기 때문에 제품 설치 후 현장에서 세팅 조건을 맞추어야하는 문제점이 있었다.
이와 같은 종래의 문제점을 감안하여 본 발명에서는 아날로그/디지탈 컨버터에서 아날로그/디지탈 컨버터의 매그신호(MAG)와 시그널(SIGN)신호를 입력받는 코렐레이터(Correlator)에서 입력신호의 신호대잡음비(SNR)를 측정하여 쓰레스홀드 전압 이하로 떨어지는 시점을 검출하여 아날로그/디지탈 컨버터의 상/하한 기준전압(Vref, 0, -Vref)를 발생하는 전압발생기의 출력을 스위프(Seep)시킴으로써, 최적의 듀티 조건을 찾을 수 있도록 한 아날로그/디지탈 컨버터의 최적조건 자동 추종회로를 제공하기 위한 것이다.
본 발명은 상기 기준전압 발생기를 3개로 분리하여 매그신호(MAG) 발생을 위한 상/하한 기준전압(Vref)(-Vref)과, 시그날신호(SIGN)의 발생을 위한 시그널신호 기준전압(0)을 각각 발생시키도록 분리 구성하여 신호처리 효율을 높이도록 한 것이다.
본 발명은, 입력신호(INPUT)를 상하한 기준전압(Vref)(-Vref)과 비교하여 매그신호(MAG)를 발생하고, 시그널신호 기준전압(0)과 비교하여 시그널신호(SIGN)를 발생하는 아날로그/디지탈 컨버터가 최적의 듀티 조건으로 조절되도록 제어하기 위한 아날로그/디지탈 컨버터의 최적조건 자동 추종회로에 있어서,
상기 아날로그/디지탈 컨버터의 매그신호(MAG)와 시그널신호(SIGN)를 입력받는 코렐레이터(Correlator)로부터 두 입력신호의 신호대 잡음비(SNR)를 측정하는 신호대잡음비(SNR) 측정부와;
상기 신호대잡음비(SNR) 신호가 설정된 쓰레스홀드값 이하로 떨어지면 인에이블(ENABLE)되어 기준전압 발생을 스위프(SWEEP)시키는 콘트롤부와;
상기 콘트롤부의 스위프신호에 의거하여 미리 설정된 기준전압 밴드갭신호를 스위프시켜 상기 아날로그/디지탈 컨버터의 상하한 기준전압(Vref)(-Vref)과 시그널신호 기준전압(0)을 발생시키는 기준전압 발생부로 구성됨을 특징으로 한다.
상기 기준 전압발생부는,
제1기준전압 밴드갭신호(VBG1)을 상기 콘트롤부의 스위프신호에 의해 스위프시켜 상기 아날로그/디지탈 컨버터의 상한 기준전압(Vref)을 스위프시키는 제1기준전압발생부와;
제2기준전압 밴드갭신호(VBG2)을 상기 콘트롤부의 스위프신호에 의해 스위프시켜 상기 아날로그/디지탈 컨버터의 시그널신호 기준전압(0)을 스위프시키는 제2기준전압발생부와;
제3기준전압 밴드갭신호(VBG3)을 상기 콘트롤부의 스위프신호에 의해 스위프시켜 상기 아날로그/디지탈 컨버터의 하한 기준전압(-Vref)을 스위프시키는 제3기준전압발생부로 구성되며, 상기 제1 ~ 3기준전압 밴드갭신호(VBG1 ~ VBG3)는 미리 설정하여 입력되는 임의의 기준전압인 것을 특징으로 한다.
여기서, 본 발명은 2-bit ADC를 사용하는 것을 기본으로 했는데, 멀티-비트(multi-bit)의 경우로 확장하는 경우에도 적용이 가능하며, 2bit의 경우 3개의 기준전압 발생기(reference voltage generation), N-bit의 경우 (2^N)-1의 기준전압 발생기를 적용하여 확장할 수 있다.
이와 같은 본 발명은 아날로그/디지탈 컨버터의 매그신호와 시그널 신호의 신호대잡음비를 측정하여 쓰레스홀드 이하가 되면 기준전압을 스위프 시키도록 함으로써, 아날로그/디지탈 컨버터의 매그신호와 시그널신호의 신호대 잡음비가 최적의 듀티 조건이 되도록 기준전압을 자동으로 스위프시켜 추종하게 되므로 수작업으로 조정할 필요가 없고, 주변환경에 자동으로 대응하여 최적 조건으로 맞추기 때문에 외부 환경이 다른 곳에 사용된다고 하더라도 신뢰성 있는 아날로그/디지털 컨버터를 제공할 수 있게 되는 것이다.
이하, 본 발명의 실시 예를 첨부된 도면을 참조해서 상세히 설명하면 다음과 같다.
도 3은 본 발명에 의한 아날로그/디지탈 컨버터의 최적조건 자동 추종회로 블록 다이어그램이다. 이에 도시된 바와 같이,
입력신호(INPUT)를 상하한 기준전압(Vref)(-Vref)과 비교하여 매그신호(MAG)를 발생하고, 시그널신호 기준전압(0)과 비교하여 시그널신호(SIGN)를 발생하는 아날로그/디지탈 컨버터(10)에 있어서,
상기 아날로그/디지탈 컨버터(10)의 매그신호(MAG)와 시그널신호(SIGN)를 입력받는 코렐레이터(Correlator)(20)로부터 두 입력신호의 신호대 잡음비(SNR)를 측정하는 신호대잡음비(SNR) 측정부(30)와;
상기 신호대잡음비(SNR) 신호가 설정된 쓰레스홀드(threshold)값 이하로 떨어지면 인에이블(ENABLE)되어 기준전압 발생을 위한 스위프(SWEEP)신호를 출력하는콘트롤부(40)와;
상기 콘트롤부(40)의 스위프신호에 의거하여 미리 설정된 기준전압 밴드갭신호(VBD1 - VBG3)를 스위프시켜 상기 아날로그/디지탈 컨버터(10)의 상하한 기준전압(Vref)(-Vref)과 시그널신호 기준전압(0)을 발생시키는 기준전압 발생부(50)로 구성된다.
상기 기준 전압발생부(50)는, 제1기준전압 밴드갭신호(VBG1)을 상기 콘트롤부(40)의 스위프신호에 의해 스위프시켜 상기 아날로그/디지탈 컨버터(10)의 상한 기준전압(Vref)을 스위프시키는 제1기준전압발생부(51)와; 제2기준전압 밴드갭신호(VBG2)을 상기 콘트롤부(40)의 스위프신호에 의해 스위프시켜 상기 아날로그/디지탈 컨버터(10)의 시그널신호 기준전압(0)을 스위프시키는 제2기준전압발생부(52)와; 제3기준전압 밴드갭신호(VBG3)을 상기 콘트롤부(40)의 스위프신호에 의해 스위프시켜 상기 아날로그/디지탈 컨버터의 하한 기준전압(-Vref)을 스위프시키는 제3기준전압발생부(53)로 구성되며, 상기 제1 ~ 3기준전압 밴드갭신호(VBG1 ~ VBG3)는 미리 설정하여 입력되는 임의의 기준전압인 것을 특징으로 한다. 여기서 시그널신호 기준전압(0)은 아날로그/디지탈 컨버터(10)의 입력신호와 비교하여 시그널신호(SIGN)를 발생하기 위한 기준전압이다.
이와 같은 본 발명은 도 1에 도시된 바와 같은 기본적인 아날로그/디지탈 컨버터(10)에 있어서, 입력신호(INPUT)가 상하한 기준전압(Vref)(-Vref)과 비교되어 두 기준전압 사이에 있을 때 하이신호가, 두 기준전압을 벗어나면 로우신호가 되는 매그신호(MAG)가 발생되며, 아울러 상기 입력신호(INPUT)가 시그널신호 기준전압(O과 비교되어 구형파신호로서 시그널신호(SIGN)가 발생된다.
상기와 같이 발생된 매그신호(MAG)와 시그널신호(SIGN)은 코렐레이터(20)에서 디지털 데이터로 변환되어 아날로그/디지탈 컨버터의 출력으로서 발생 된다.
그런데, 도 2를 참조로 설명한 바와 같이, 매그신호의 듀티는 상하한 기준전압을 조절하는 것에 의해 매그신호 듀티를 조절할 수 있다는 것을 알 수 있다. 이에 따라 본 발명에서는 코렐레이터(20)의 두 입력신호(MAG, SIGN)의 신호대 잡음비(SNR)를 측정하여 그 신호대 잡음비를 이용하여 아날로그/디지탈 컨버터의 기준전압을 스위프 시킴으로써 조적의 조건을 찾도록 하는 것이다.
도 4는 본 발명에 의한 아날로그/디지탈 컨버터의 최적조건 자동 추종회로의 신호대잡음비 파형 예시도이다.
이에 도시된 바와 같이, 상기 신호대 잡음비(SNR) 측정부(30)는, 상기 코렐레이터(20)의 두 입력신호(MAG, SIGN)의 신호대 잡음비(SNR)를 측정하게 되고, 미리 설정된 쓰레스홀드(threshold) 값과 비교하여 쓰레스홀드값 이하가 되면 콘트롤 부(40)를 인에이블(enable)시키도록 한다.
즉, 도 4의 예시와 같이 매그신호(MAG)의 듀티가 30%가 되는 포인트에서 신호대잡음비(SNR)가 최대 dB가 되는 경우, 쓰레스홀드를 적정하게 설정하면, 듀티비 30%의 좌우에서 신호대 잡음비가 30% 이하가 되는 시점에 콘트롤부(40)가 인에이블된다. 상기 최적화(Optimal)의 경우 듀티(duty)가 30% 근처를 예로 하였으나, 이는 설명을 위한 예시이며 30% 숫자에 한정되지 않는다.
상기 콘트롤부(40)가 인에이블되면, 콘트롤부(40)는 N비트의 스위프신호를 발생하여 기준전압발생부(50)에 출력하게 된다. 즉, 스위프신호에 의해 기준전압발생부(50)는 설정된 기준전압 밴드갭신호(VBG1, VBG2, VBG3)를 스위프시켜 아날로그/디지탈 컨버터(10)의 기준전압(Vref, 0, -Vref)을 발생하게 된다. 상기 콘트롤부(40)에서 기준전압 발생부(50)를 조절하는 방식도 디지탈 방식뿐만 아니라, 아날로그 방식등 기타 다른 방식도 포함이 된다.
여기서, 본 발명은 2-bit ADC를 사용하는 것을 기본으로 했는데, 멀티-비트(multi-bit)의 경우로 확장하는 경우에도 적용이 가능하며, 2bit의 경우 3개의 기준전압 발생부(reference voltage generation), N-bit의 경우 (2^N)-1의 기준전압 발생부를 적용하여 확장할 수 있다.
따라서, 본 발명의 일예로서, 2-bit 아날로그/디지털 컨버터에서는 전압발생기를 3개로 분리하여 각각의 기준전압을 스위프시키도록 함으로써, 최적의 조건을 가장 빠르게 찾을 수 있도록 한 것이다.
상기 전압발생부(50)의 제1-제3기준전압발생부(51-53)가 아날로그/디지탈 컨버터(10)의 기준전압(Vref, 0, -Vref)을 스위프시킴으로써, 매그신호의 듀티는 변하게 되며, 도 4의 예시된 파형과 같이, 신호대 잡음비(SNR)가 쓰레스홀드(매그신호의 듀티비 30%가 되는 좌우 범위) 이상이 되도록 기준전압이 세팅되게 되고, 이 범위를 벗어나면 다시 자동으로 기준전압이 스위프되어 신호대잡음비(SNR)가 매그신호의 듀티비 30%의 좌우 범위에 속하도록 조절되는 것이다. 상기 최적화(Optimal)의 경우 듀티(duty)가 30% 근처를 예로 하였으나, 이는 설명을 위한 예시이며 30% 숫자에 한정되지 않는다.
그러므로, 아날로그/디지탈 컨버터의 설치 조건 및 주위 환경의 영향에 의해 매그신호 듀티비가 일정한 범위를 벗어나면 자동으로 조절하여 최적의 조건이 되게 기준전압을 조절할 수 있는 것이다.
도 1은 일반적인 아날로그/디지탈 컨버터(ADC)의 블록 다이어그램.
도 2는 일반적인 아날로그/디지탈 컨버터(ADC)의 신호 특성도.
도 3은 본 발명에 의한 아날로그/디지탈 컨버터의 최적조건 자동 추종회로 블록 다이어그램.
도 4는 본 발명에 의한 아날로그/디지탈 컨버터의 최적조건 자동 추종회로의 신호대잡음비 파형 예시도.
<도면의 주요부분에 대한 부호의 설명>
10 : 아날로그/디지탈 컨버터 20 : 코렐레이터
30 : 신호대잡음비 측정부 40 : 콘트롤부
50 ; 51,52,52 : 기준전압발생부

Claims (3)

  1. 입력신호(INPUT)를 상하한 기준전압(Vref)(-Vref)과 비교하여 매그신호(MAG)를 발생하고, 시그널신호 기준전압과 비교하여 시그널신호(SIGN)를 발생하는 아날로그/디지탈 컨버터(10)가 최적의 듀티 조건으로 조절되도록 제어하기 위한 아날로그/디지탈 컨버터의 최적조건 자동 추종회로에 있어서,
    상기 아날로그/디지탈 컨버터(10)의 매그신호(MAG)와 시그널신호(SIGN)를 입력받는 코렐레이터(Correlator)(20)로부터 두 입력신호의 신호대 잡음비(SNR)를 측정하는 신호대잡음비(SNR) 측정부(30)와;
    상기 신호대잡음비(SNR) 신호가 설정된 쓰레스홀드(threshold)값 이하로 떨어지면 인에이블(ENABLE)되어 기준전압 발생을 위한 스위프(SWEEP) 신호를 출력하는 콘트롤부(40)와;
    상기 콘트롤부(40)의 스위프신호에 의거하여 미리 설정된 기준전압 밴드갭신호(VBD1 - VBG3)를 스위프시켜 상기 아날로그/디지탈 컨버터(10)의 상하한 기준전압(Vref)(-Vref)과 시그널신호 기준전압(0)을 발생시키는 기준전압 발생부(50)로 구성된 것을 특징으로 하는 아날로그/디지탈 컨버터의 최적조건 자동 추종회로.
  2. 제 1 항에 있어서, 상기 기준 전압발생부(50)는,
    상기 아날로그/디지탈 컨버터(10)가 2-bit 아날로그/디지탈 컨버터인 경우,
    제1기준전압 밴드갭신호(VBG1)을 상기 콘트롤부(40)의 스위프신호에 의해 스위프시켜 상기 아날로그/디지탈 컨버터(10)의 상한 기준전압(Vref)을 스위프시키는 제1기준전압발생부(51)와;
    제2기준전압 밴드갭신호(VBG2)을 상기 콘트롤부(40)의 스위프신호에 의해 스위프시켜 상기 아날로그/디지탈 컨버터(10)의 시그널신호 기준전압(0)을 스위프시키는 제2기준전압발생부(52)와;
    제3기준전압 밴드갭신호(VBG3)을 상기 콘트롤부(40)의 스위프신호에 의해 스위프시켜 상기 아날로그/디지탈 컨버터(10)의 하한 기준전압(-Vref)을 스위프시키는 제3기준전압발생부(53)로 구성된 것을 특징으로 하는 아날로그/디지탈 컨버터의 최적조건 자동 추종회로.
  3. 제 1 항에 있어서, 상기 기준 전압발생부(50)는,
    상기 아날로그/디지탈 컨버터(10)가 N-bit 아날로그/디지탈 컨버터인 경우,
    (2^N)-1 개의 기준전압 발생부로 분리하여 구성된 것을 특징으로 하는 아날로그/디지탈 컨버터의 최적조건 자동 추종회로.
KR1020090005729A 2009-01-22 2009-01-22 아날로그/디지탈 컨버터의 최적조건 자동 추종회로 KR101043934B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090005729A KR101043934B1 (ko) 2009-01-22 2009-01-22 아날로그/디지탈 컨버터의 최적조건 자동 추종회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090005729A KR101043934B1 (ko) 2009-01-22 2009-01-22 아날로그/디지탈 컨버터의 최적조건 자동 추종회로

Publications (2)

Publication Number Publication Date
KR20100086381A KR20100086381A (ko) 2010-07-30
KR101043934B1 true KR101043934B1 (ko) 2011-06-29

Family

ID=42644974

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090005729A KR101043934B1 (ko) 2009-01-22 2009-01-22 아날로그/디지탈 컨버터의 최적조건 자동 추종회로

Country Status (1)

Country Link
KR (1) KR101043934B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000015458A (ko) * 1998-08-29 2000-03-15 김영환 아날로그/디지털 변환기
JP2004171183A (ja) 2002-11-19 2004-06-17 Yasuo Nagazumi コリレータ装置とそれを用いたコリレーティングａｄ変換機
JP2005033606A (ja) 2003-07-08 2005-02-03 Matsushita Electric Ind Co Ltd Ａ／ｄ変換器並びにａ／ｄ変換器のオフセット電圧及び利得調整方法
KR20080007713A (ko) * 2006-07-18 2008-01-23 고려대학교 산학협력단 노이즈에 따라 샘플링 주기를 제어하는 아날로그 디지털변환 장치, 이를 이용한 오디오 기록 장치 및 심박 조율장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000015458A (ko) * 1998-08-29 2000-03-15 김영환 아날로그/디지털 변환기
JP2004171183A (ja) 2002-11-19 2004-06-17 Yasuo Nagazumi コリレータ装置とそれを用いたコリレーティングａｄ変換機
JP2005033606A (ja) 2003-07-08 2005-02-03 Matsushita Electric Ind Co Ltd Ａ／ｄ変換器並びにａ／ｄ変換器のオフセット電圧及び利得調整方法
KR20080007713A (ko) * 2006-07-18 2008-01-23 고려대학교 산학협력단 노이즈에 따라 샘플링 주기를 제어하는 아날로그 디지털변환 장치, 이를 이용한 오디오 기록 장치 및 심박 조율장치

Also Published As

Publication number Publication date
KR20100086381A (ko) 2010-07-30

Similar Documents

Publication Publication Date Title
US9166614B2 (en) Ramp-signal generator circuit, and image sensor and imaging system including the same
JP6431136B1 (ja) 比較器の閾値を調整する機能を有するエンコーダ及びエンコーダの制御方法
CN106571787A (zh) 一种数模混合自动增益控制放大器
KR101101545B1 (ko) 씨모스 전력 증폭장치 및 그 온도 보상 회로
CN104579347B (zh) 模数转换器
TWI546641B (zh) 雪崩光電二極體的偏壓產生電路及相關的控制電路
TWI633733B (zh) 電源供應器及電源供應器的操作方法
CN109084814B (zh) 具有调整比较器的阈值的功能的编码器及编码器控制方法
US20180069690A1 (en) Multi-level clock and data recovery circuit
KR101483041B1 (ko) 일정 분율 판별 방식의 타임 픽오프 장치 및 그 방법
KR101043934B1 (ko) 아날로그/디지탈 컨버터의 최적조건 자동 추종회로
US20110278437A1 (en) Optical receiving circuit
US9432127B2 (en) Light receiving circuit, optical transceiver, and received output waveform cross point controlling method
KR100738397B1 (ko) 자동이득 제어장치
CN113541643B (zh) 用于信号发生器的功率控制装置、方法和信号发生器
JP2011125005A (ja) 信号発生装置および試験装置
US20160006449A1 (en) Adjustable and buffered reference for adc resolution and accuracy enhancements
CN102624345A (zh) 一种基于忆阻器的自动增益控制电路
CN218772021U (zh) 一种增益可控的放大电路及激光雷达
US10938365B2 (en) Variable step size to reduce convergence time of a control loop
US9509268B2 (en) Signal amplifying system, AC signal generating circuit, amplifying gain acquiring method, and AC signal generating method
US11848653B2 (en) Method and apparatus to speed convergence and control behavior of digital control loop
CN103441766A (zh) 一种植入式微弱电流转换电路及转换方法
JP2007266853A (ja) 自動利得制御装置
US20050001610A1 (en) Electricity meter with multiple gains signal to an A/D converter

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140617

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150617

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160616

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170619

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190603

Year of fee payment: 9