JP3971414B2 - A/d変換装置、およびこれを用いた通信機器 - Google Patents
A/d変換装置、およびこれを用いた通信機器 Download PDFInfo
- Publication number
- JP3971414B2 JP3971414B2 JP2004210195A JP2004210195A JP3971414B2 JP 3971414 B2 JP3971414 B2 JP 3971414B2 JP 2004210195 A JP2004210195 A JP 2004210195A JP 2004210195 A JP2004210195 A JP 2004210195A JP 3971414 B2 JP3971414 B2 JP 3971414B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- offset
- digital
- analog
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
- H03M1/1019—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error by storing a corrected or correction value in a digital look-up table
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
A/D変換器10と、該A/D変換器の入力側に入力電圧Vinからアナログオフセットキャンセル電圧Aofsを減算した値に応じたアナログ電圧Vaを出力するように動作するアナログオフセットキャンセラー20を設けるとともに、前記A/D変換器の出力側にそのディジタル電圧Vdからディジタルオフセットキャンセル電圧Dofsを減算した出力電圧Voutを出力するディジタルオフセットキャンセラー30を設け、
前記アナログオフセットキャンセラー20は、入力電圧Vinを所定電圧値に設定した状態で、且つ、ディジタルオフセットキャンセル電圧Dofsを零電圧にした状態で、出力電圧Voutに基づいて求めたアナログオフセットキャンセル電圧Aofsが供給されるように構成され、
前記ディジタルオフセットキャンセラー30は、入力電圧Vinを所定電圧値に設定し、且つ求めたアナログオフセットキャンセル電圧Aofsを前記アナログオフセットキャンセラー20へ供給した状態で、出力電圧Voutに基づいて求めたディジタルオフセットキャンセル電圧Dofsが供給されるように構成されていることを特徴とする。
前記アナログオフセットキャンセラー20から出力されたアナログ電圧Vaを第1所定ビット数のディジタル電圧Vdに変換するA/D変換器10と、
前記A/D変換器から出力されたディジタル電圧Vdとディジタルオフセットキャンセル電圧Dofsとが入力され、ディジタル電圧Vdからディジタルオフセットキャンセル電圧Dofsを減算した出力電圧Voutを出力するディジタルオフセットキャンセラー30と、
出力電圧Voutが入力され、ディジタル形式アナログオフセットキャンセル電圧Aofsd及びディジタルオフセットキャンセル電圧Dofsを出力するオフセット演算部50と、
第2所定ビット数のディジタル形式アナログオフセットキャンセル電圧Aofsをアナログ電圧に変換して、アナログオフセットキャンセル電圧Aofsを出力するD/A変換器40とを有することを特徴とする。
入力電圧Vinを所定電圧値に設定したままで、且つ前記ディジタルオフセットキャンセラー30へのディジタルオフセットキャンセル電圧Dofsが零電圧の状態で、ディジタルオフセットキャンセル電圧Dofsを出力電圧Voutに基づいて前記オフセット演算部50により求めて、求めたディジタルオフセットキャンセル電圧Dofsを前記ディジタルオフセットキャンセラー30に供給する、ことを特徴とする。
10 A/D変換器
20 アナログオフセットキャンセラー
30 ディジタルオフセットキャンセラー
40 D/A変換器
50 オフセット演算部
51 平均化回路
52 記憶装置
200 前段回路
Claims (10)
- アナログの入力電圧をディジタル電圧に変換して出力電圧として出力するA/D変換装置において、
A/D変換器と、該A/D変換器の入力側に入力電圧からアナログオフセットキャンセル電圧を減算した値に応じたアナログ電圧を出力するように動作するアナログオフセットキャンセラーを設けるとともに、前記A/D変換器の出力側にそのディジタル電圧からディジタルオフセットキャンセル電圧を減算した出力電圧を出力するディジタルオフセットキャンセラーを設け、
前記アナログオフセットキャンセラーは、入力電圧を所定電圧値に設定した状態で、且つ、ディジタルオフセットキャンセル電圧を零電圧にした状態で、出力電圧に基づいて求めたアナログオフセットキャンセル電圧が供給されるように構成され、
前記ディジタルオフセットキャンセラーは、入力電圧を所定電圧値に設定し、且つ求めたアナログオフセットキャンセル電圧を前記アナログオフセットキャンセラーへ供給した状態で、出力電圧に基づいて求めたディジタルオフセットキャンセル電圧が供給されるように構成されていることを特徴とするA/D変換装置。
- 入力電圧とアナログオフセットキャンセル電圧とが入力され、入力電圧からアナログオフセットキャンセル電圧を減算した値に応じたアナログ電圧を出力するように動作するアナログオフセットキャンセラーと、
前記アナログオフセットキャンセラーから出力されたアナログ電圧を第1所定ビット数のディジタル電圧に変換するA/D変換器と、
前記A/D変換器から出力された前記ディジタル電圧とディジタルオフセットキャンセル電圧とが入力され、ディジタル電圧からディジタルオフセットキャンセル電圧を減算した出力電圧を出力するディジタルオフセットキャンセラーと、
出力電圧が入力され、ディジタル形式アナログオフセットキャンセル電圧及びディジタルオフセットキャンセル電圧を出力するオフセット演算部と、
第2所定ビット数のディジタル形式アナログオフセットキャンセル電圧をアナログ電圧に変換して、アナログオフセットキャンセル電圧を出力するD/A変換器とを有することを特徴とするA/D変換装置。
- 入力電圧を所定電圧値に設定し、前記アナログオフセットキャンセラーへのアナログオフセットキャンセル電圧及び前記ディジタルオフセットキャンセラーへのディジタルオフセットキャンセル電圧が零電圧の状態で、アナログオフセットキャンセル電圧を出力電圧に基づいて前記オフセット演算部及び前記D/A変換器により求めて、求めたアナログオフセットキャンセル電圧を前記アナログオフセットキャンセラーに供給し、
入力電圧を所定電圧値に設定したままで、且つ前記ディジタルオフセットキャンセラーへのディジタルオフセットキャンセル電圧が零電圧の状態で、ディジタルオフセットキャンセル電圧を出力電圧に基づいて前記オフセット演算部により求めて、求めたディジタルオフセットキャンセル電圧を前記ディジタルオフセットキャンセラーに供給することを特徴とする、請求項2に記載のA/D変換装置。 - 前記アナログオフセットキャンセル電圧は、出力電圧の複数N回の平均値に基づいて求めると共に、ディジタルオフセットキャンセル電圧は、出力電圧の複数M回の平均値に基づいて求めることを特徴とする、請求項3に記載のA/D変換装置。
- 前記D/A変換器の第2所定ビット数は、前記A/D変換器の第1所定ビット数よりも少ないビット数であることを特徴とする請求項3または4に記載のA/D変換装置。
- 前記A/D変換器は基準電圧を有しており、入力されるアナログ電圧が基準電圧を超えるときにその超過分に応じた正のディジタル電圧が出力され、入力されるアナログ電圧が基準電圧を下回るときにその不足分に応じた負のディジタル電圧が出力されることを特徴とする、請求項1乃至5のいずれかに記載のA/D変換装置。
- 入力電圧の所定電圧値は、基準電圧と等しくなるように設定されていることを特徴とする、請求項6に記載のA/D変換装置。
- 入力電圧は、所定電圧値の中心電圧に入力信号電圧が重畳された電圧であることを特徴とする、請求項7に記載のA/D変換装置。
- 前記ディジタル形式アナログオフセットキャンセル電圧Aofsd及び前記ディジタルオフセットキャンセル電圧Aofsを記憶する不揮発性メモリ装置を有することを特徴とする、請求項1乃至8に記載のA/D変換装置。
- 所定電圧値の中心電圧に入力信号電圧が重畳された電圧を出力する前段回路と、該前段回路からの電圧が入力電圧として入力される請求項1乃至9のいずれかに記載のA/D変換回路とを有することを特徴とする、通信機器。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004210195A JP3971414B2 (ja) | 2004-07-16 | 2004-07-16 | A/d変換装置、およびこれを用いた通信機器 |
KR1020050053342A KR20060048454A (ko) | 2004-07-16 | 2005-06-21 | A/d 변환 장치, 및 이를 이용한 통신 기기 |
US11/157,556 US7164375B2 (en) | 2004-07-16 | 2005-06-21 | Analog to digital converter using both analog and digital offset voltages as feedback |
TW094120913A TWI350063B (en) | 2004-07-16 | 2005-06-23 | A/d conversion unit and communications apparatus using the same |
CN2005100818088A CN1722617B (zh) | 2004-07-16 | 2005-06-30 | A/d转换单元和使用其的通信设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004210195A JP3971414B2 (ja) | 2004-07-16 | 2004-07-16 | A/d変換装置、およびこれを用いた通信機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006033479A JP2006033479A (ja) | 2006-02-02 |
JP3971414B2 true JP3971414B2 (ja) | 2007-09-05 |
Family
ID=35598896
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004210195A Expired - Fee Related JP3971414B2 (ja) | 2004-07-16 | 2004-07-16 | A/d変換装置、およびこれを用いた通信機器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7164375B2 (ja) |
JP (1) | JP3971414B2 (ja) |
KR (1) | KR20060048454A (ja) |
CN (1) | CN1722617B (ja) |
TW (1) | TWI350063B (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7456766B2 (en) * | 2006-07-19 | 2008-11-25 | Qualcomm Incorporated | Sigma-delta modulation with offset |
US7362246B2 (en) * | 2006-09-08 | 2008-04-22 | Intel Corporation | High speed comparator offset correction |
GB2446844B (en) * | 2006-12-05 | 2011-05-25 | Wolfson Microelectronics Plc | Callibration circuit and asociated method |
US20100066450A1 (en) * | 2007-02-12 | 2010-03-18 | Rambus Inc. | High-Speed Low-Power Differential Receiver |
KR100743965B1 (ko) * | 2007-05-11 | 2007-08-01 | 쓰리에이로직스(주) | Rf 신호의 오프셋 전압을 보상할 수 있는 복조기 및 그방법 |
WO2009095331A1 (en) * | 2008-01-29 | 2009-08-06 | Audioasics A/S | Signal conditioner with suppression of interfering signals |
JP5150471B2 (ja) * | 2008-12-15 | 2013-02-20 | 株式会社東芝 | Ad変換装置の補正方法、ad変換装置、無線機 |
TW201218644A (en) * | 2010-10-26 | 2012-05-01 | Ping-Ying Wang | Voltage converter |
US8598552B1 (en) * | 2012-05-31 | 2013-12-03 | Cymer, Inc. | System and method to optimize extreme ultraviolet light generation |
JP6068071B2 (ja) * | 2012-09-14 | 2017-01-25 | ローム株式会社 | 負荷駆動装置及びこれを用いたled照明機器 |
US10868554B1 (en) * | 2019-12-06 | 2020-12-15 | Analog Devices International Unlimited Company | Time-efficient offset cancellation for multi-stage converters |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4590458A (en) * | 1985-03-04 | 1986-05-20 | Exxon Production Research Co. | Offset removal in an analog to digital conversion system |
JPS62140518A (ja) * | 1985-12-13 | 1987-06-24 | Advantest Corp | Ad変換装置 |
US4996529A (en) * | 1989-04-10 | 1991-02-26 | Motorola, Inc. | Auto-zeroing circuit for offset cancellation |
US5621408A (en) * | 1995-02-24 | 1997-04-15 | Lecroy Corporation | Delta sigma analog-to-digital converter with temporally interleaved architecture |
US5896101A (en) * | 1996-09-16 | 1999-04-20 | Audiologic Hearing Systems, L.P. | Wide dynamic range delta sigma A/D converter |
US6002352A (en) * | 1997-06-24 | 1999-12-14 | International Business Machines Corporation | Method of sampling, downconverting, and digitizing a bandpass signal using a digital predictive coder |
US6262625B1 (en) * | 1999-10-29 | 2001-07-17 | Hewlett-Packard Co | Operational amplifier with digital offset calibration |
US6154158A (en) * | 1998-06-30 | 2000-11-28 | Qualcomm Incorporated | Digital-to-analog converter D.C. offset correction comparing converter input and output signals |
US6191715B1 (en) * | 1998-10-29 | 2001-02-20 | Burr-Brown Corporation | System for calibration of a digital-to-analog converter |
SE514073C2 (sv) * | 1999-04-07 | 2000-12-18 | Ericsson Telefon Ab L M | Offsetkompensering i analog-digital-omvandlare |
US6313769B1 (en) * | 2000-05-03 | 2001-11-06 | Agere Systems Guardian Corp. | Baseband digital offset correction |
WO2002023731A2 (en) * | 2000-09-11 | 2002-03-21 | Broadcom Corporation | Methods and systems for digital dither |
JP3987294B2 (ja) * | 2001-03-16 | 2007-10-03 | 株式会社東芝 | オフセット補償回路 |
EP1317068B1 (en) * | 2001-10-31 | 2005-09-14 | Freescale Semiconductor, Inc. | Incremental-delta analogue to digital conversion |
JP2003264462A (ja) | 2002-03-11 | 2003-09-19 | Tdk Corp | 電圧補正回路、並びに、電圧補正機能付き増幅器及びこれを用いたスイッチング電源装置 |
US6642874B1 (en) * | 2002-10-11 | 2003-11-04 | Realtek Semiconductor Corp. | Sigma-delta data conversion employing quantization error feedback |
US6806756B1 (en) * | 2003-06-16 | 2004-10-19 | Delphi Technologies, Inc. | Analog signal conditioning circuit having feedback offset cancellation |
-
2004
- 2004-07-16 JP JP2004210195A patent/JP3971414B2/ja not_active Expired - Fee Related
-
2005
- 2005-06-21 US US11/157,556 patent/US7164375B2/en not_active Expired - Fee Related
- 2005-06-21 KR KR1020050053342A patent/KR20060048454A/ko not_active Application Discontinuation
- 2005-06-23 TW TW094120913A patent/TWI350063B/zh not_active IP Right Cessation
- 2005-06-30 CN CN2005100818088A patent/CN1722617B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
TWI350063B (en) | 2011-10-01 |
US20060012504A1 (en) | 2006-01-19 |
US7164375B2 (en) | 2007-01-16 |
CN1722617B (zh) | 2010-09-08 |
KR20060048454A (ko) | 2006-05-18 |
TW200605514A (en) | 2006-02-01 |
JP2006033479A (ja) | 2006-02-02 |
CN1722617A (zh) | 2006-01-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8040271B2 (en) | A/D conversion apparatus, A/D conversion method, and communication apparatus | |
US7164375B2 (en) | Analog to digital converter using both analog and digital offset voltages as feedback | |
US9634627B2 (en) | Amplification circuit and analog/digital conversion circuit | |
KR20150081118A (ko) | 직접 변환 수신기의 직류 전류 오프셋 교정 방법 및 장치 | |
US7859440B2 (en) | Increased resolution analog to digital converter | |
US7764748B2 (en) | Receiver, wireless device and method for cancelling a DC offset component | |
JPWO2007055053A1 (ja) | オフセット調整回路 | |
JP4809450B2 (ja) | デルタシグマad変調器 | |
US7932849B2 (en) | Method for achieving high-speed analog-to-digital conversion without degrading accuracy, and associated apparatus | |
JP4480744B2 (ja) | アナログデジタル変換器 | |
JP4403132B2 (ja) | 受信機 | |
US20110025536A1 (en) | Pipeline a/d converter | |
US8030991B2 (en) | Frequency tuning and direct current offset canceling circuit for continuous-time analog filter with time divided | |
US7778358B2 (en) | Receiver, wireless device and method for cancelling a DC offset component | |
US20060049973A1 (en) | Pipelined A/D converter and method for correcting output of the same | |
CN107636970B (zh) | 用于补偿随温度变化的偏移漂移的方法和装置 | |
JP2008118473A (ja) | デジタル回路、並びにそれを備えたアナログ/デジタル変換回路 | |
JP4163570B2 (ja) | A/d変換器 | |
JP2006222701A (ja) | A/d変換器の出力補正回路 | |
JP5703383B2 (ja) | パイプラインa/dコンバータシステム | |
CN112578176A (zh) | 电压差测量电路以及相关的电压差测量方法 | |
US7705665B2 (en) | Digital tuning circuit of GM-C filter | |
JP2009141639A (ja) | オーディオ装置および半導体装置 | |
KR101017047B1 (ko) | 아날로그 디지털 컨버터 | |
JP2017126810A (ja) | 増幅器およびイメージセンサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070220 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070419 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070605 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070607 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |