CN115987283A - 数模转换校正装置 - Google Patents
数模转换校正装置 Download PDFInfo
- Publication number
- CN115987283A CN115987283A CN202111203387.7A CN202111203387A CN115987283A CN 115987283 A CN115987283 A CN 115987283A CN 202111203387 A CN202111203387 A CN 202111203387A CN 115987283 A CN115987283 A CN 115987283A
- Authority
- CN
- China
- Prior art keywords
- digital
- kth
- digital code
- circuit
- gradient value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
本发明提供一种数模转换校正装置,其能够减少一数模转换器(DAC)的静态不匹配误差,包括一数字码产生电路、该DAC、一模数转换器(ADC)、一滤波电路、一指示电路与一统计电路。该数字码产生电路产生一数字码,其为N个数字码中的一个。该DAC根据该数字码产生一模拟信号,其对应N个信号电平中的一个。该ADC根据该模拟信号产生一数字信号。该滤波电路根据该数字码与该数字信号之间的差异产生一梯度值,该差异反映该静态不匹配误差。该指示电路根据该数字码产生一选择信号。该统计电路根据该选择信号得知该梯度值为一第K梯度值,对应该N个数字码的一第K数字码,并根据该第K梯度值决定是否要求该数字码产生电路调整该第K数字码。
Description
技术领域
本发明涉及数模转换校正装置,尤其涉及能够减少本地端数模转换器的静态不匹配误差的校正装置。
背景技术
制程、电压与温度(PVT)的漂移会导致数模转换器(例如:电流式数模转换器(current DAC))的输出在位阶(scale)与脉冲波形(pulse shape)上存在不匹配。反映在位阶上的不匹配的问题称为静态不匹配误差(static mismatch error),反映在脉冲波形上的不匹配的问题称为动态不匹配误差,其中静态不匹配误差会严重影响一电路系统的效能。当该数模转换器为本地端数模转换器时,该电路系统是包括本地端数模转换器的本地端系统。
发明内容
本发明的一个目的在于提供一种数模转换校正装置,以减少一本地端数模转换器的静态不匹配误差。
本发明的数模转换校正装置的一实施例包括一数字码产生电路、一数模转换器、一模数转换器、一滤波电路、一指示电路以及一统计电路。该数字码产生电路用来产生一数字码,该数字码为N个数字码中的一个,其中该N个数字码的N个初始值为不连续的数字值,该N为大于1的整数。该数模转换器用来根据该数字码产生一模拟信号,其中该数模转换器为该本地端数模转换器,该模拟信号对应N个信号电平(例如:电压电平)中的一个。该模数转换器用来根据该模拟信号产生一数字信号。该滤波电路耦接至该数字码产生电路与该模数转换器,用来根据该数字码与该数字信号之间的差异产生一梯度值,其中该差异反映该静态不匹配误差。该指示电路用来根据该数字码产生一选择信号。该统计电路用来根据该选择信号得知该梯度值为一第K梯度值对应该N个数字码的一第K数字码,并根据该第K梯度值决定是否要求该数字码产生电路调整该第K数字码,该K为不大于该N的正整数。
有关本发明的特征、实施与功效,现结合附图对优选实施例详细说明如下。
附图说明
图1示出了本发明中数模转换校正装置的一实施例;以及
图2示出了滤波电路的一实施例。
具体实施方式
本发明包括一种数模转换校正装置,能够减少一本地端数模转换器(digital-to-analog converter;DAC)的静态不匹配误差。该静态不匹配误差是指:该本地端DAC的输出信号的电平理想上应等于一预设信号电平;然而,因制程、电压与温度的漂移,该输出信号的电平实际上等于该预设信号电平加上一偏移量(offset),这可能会造成一远端信号接收装置不易判断该输出信号的电平。本发明的校正装置能够用于一有线信号传送装置,例如2.5GBase-T以太网络装置。
图1示出了本发明中数模转换校正装置的一实施例,其校正操作为一闭回路操作。图1的校正装置100包括一数字码产生电路110、一数模转换器(DAC)120、一模数转换器(analog-to-digital converter;ADC)130、一滤波电路140、一指示电路150、以及一统计电路160。对这些电路分别说明如下。
请参阅图1。数字码产生电路110用来产生一数字码Code#,该数字码Code#为N个数字码中的一个,其中该N个数字码的N个初始值为不连续的数字值,该N为大于1的整数。在一实施例中,该N个数字码为M个连续数字值中的N个值,该M为不小于2的X次方(例如:28)的整数,该X为不小于3的整数;该N不小于2的Y次方(例如:24),该Y为不大于(X-2)的正整数。在一实施例中,该N个数字码的N个初始值是等间隔的。举例而言,该N等于17,该N个数字码为Code#1~Code#17;该M等于256,该M个连续数字值为0~255;该N个初始值中任意两个值的间隔为15;该N个初始值中的最小值为9;因此,该N个初始值为:Code#1=009;Code#2=024;Code#3=039;…;Code#16=234;Code#17=249。
请参阅图1。DAC120用来根据该数字码Code#产生一模拟信号SA,其中DAC120为前述本地端DAC。该模拟信号SA对应N个信号电平(例如:N个电压电平)中的一个;该N个信号电平分别对应该N个数字码。在一实施例中,该N个数字码为M个连续数字值中的N个值,该M等于2的X次方(例如:28),DAC 120为X位元DAC(例如:8位元DAC)。DAC120单独而言为一已知/自行开发的电路,其细节不在本发明的讨论范围内。
请参阅图1。ADC130用来根据该模拟信号SA产生一数字信号SD。ADC130单独而言为一已知/自行开发的电路,其细节不在本发明的讨论范围内。
请参阅图1。滤波电路140耦接至数字码产生电路110与ADC130,以用来根据该数字码Code#与该数字信号SD之间的差异产生一梯度值SG,其中该差异反映DAC120的静态不匹配误差。在一实施例中,滤波电路140采用最小均方算法(Least Mean Squares(LMS)algorithm),以产生后述误差信号SERR的最小均方值。LMS算法为一已知的演算法,其细节不在本发明的讨论范围内。
图2示出了滤波电路140的一实施例,包括一回音消除器210、一误差信号产生电路220以及一滤波器230。回音消除器210用来根据该数字码Code#产生一消除信号SCXL。误差信号产生电路220(例如:加法器或减法器)用来根据该消除信号与该数字信号SD产生一误差信号SERR。滤波器230用来根据该误差信号SERR产生前述梯度值SG。在一实施例中,回音消除器210为另一滤波器,滤波器230的系数为该另一滤波器的系数的镜像(mirror image)。由于回音消除器210、误差信号产生电路220与滤波器230中的每一个单独而言均为一已知/自行开发的电路,其细节均不在本发明的讨论范围内。
请参阅图1。指示电路150用来根据该数字码Code#产生一选择信号SSEL。该选择信号SSEL指出该数字码Code#为该N个数字码中的哪一个。举例而言,指示电路150包括一延迟电路(未示出),该延迟电路用来延迟该数字码Code#以产生一延迟数字码作为该选择信号SSEL,该延迟电路的延迟量均等于滤波电路140所造成的延迟量。指示电路150单独而言为一已知/自行开发的电路,其细节不在本发明的讨论范围内。值得注意的是,指示电路150可包括在数字码产生电路110中或独立于数字码产生电路110外。
请参阅图1。统计电路160用来根据该选择信号SSEL得知该梯度值SG为一第K梯度值,对应该N个数字码的一第K数字码,并根据该第K梯度值决定是否要求数字码产生电路110调整该第K数字码,该K为不大于该N的正整数。值得注意的是,统计电路160可包括在数字码产生电路110中或独立于数字码产生电路110外。
承上所述,在一实施例中,统计电路160根据该第K梯度值(Grad#K)更新一第K累积梯度值(GradAcc#K),再判断该第K累积梯度值是否大于一第K正门槛值(+THD#K)或小于一第K负门槛值(-THD#K);当该第K累积梯度值大于该第K正门槛值或小于该第K负门槛值时,统计电路160要求数字码产生电路110调整该第K数字码,并重置该第K累积梯度值或更新该第K正门槛值与该第K负门槛值。值得注意的是,该第K正门槛值的绝对值可等于该第K负门槛值的绝对值,然而本发明的实施并不以此为限。另外,值得注意的是,所有的正门槛值(即:+THD#1~+THD#N)可为相同值,所有的负门槛值(即:-THD#1~-THD#N)可为相同值,然而本发明的实施并不以此为限。
在一实施例中,统计电路160将该第K累积梯度值的一当前值减去一系数(Mu)(例如:2-10)乘以该第K梯度值(Grad#K),以更新该第K累积梯度值(GradAcc#K),其可以下式表示:
GradAcc#K=GradAcc#K-Mu×Grad#K (式1)
在一实施例中,当该第K累积梯度值大于该第K正门槛值时,这表示该第K数字码(Code#K)过大,因此,统计电路160要求数字码产生电路110调降该第K数字码,并重置该第K累积梯度值或更新该第K正门槛值与该第K负门槛值。举例而言,数字码产生电路110将该第K数字码的一当前值减1,以调降该第K数字码(Code#K),其可以下式表示:
GradAcc#K≥+THD#K→Code#K=Code#K-1 (式2)
在一实施例中,当该第K累积梯度值小于该第K负门槛值时,这表示该第K数字码(Code#K)过小,因此,统计电路160要求数字码产生电路110调升该第K数字码,并重置该第K累积梯度值或更新该第K正门槛值与该第K负门槛值。举例而言,数字码产生电路110将该第K数字码的一当前值加1,以调升该第K数字码(Code#K),其可以下式表示:
GradAcc#K≤-THD#K→Code#K=Code#K+1 (式3)
在一实施例中,在调整该第K数字码后,统计电路160将该第K累积梯度值重设为零或一预设值,以重置该第K累积梯度值。在一实施例中,在调整该第K数字码后,统计电路160将该第K正门槛值与该第K负门槛值的每一个加上或减去一第K初始值(例如:|+THD#K|),以更新该第K正门槛值(例如:+THD#K+(+THD#K)=+THD#K)与该第K负门槛值(例如:-THD#K+(+THD#K)=0)。
值得注意的是,DAC120的输出(或说ADC130的输出)与滤波电路140的输出可能会因相互影响而同向地变动,这可能会造成硬体的溢出(overflow)。在一实施例中,该N个数字码中的至少两个数字码(例如:第N数字码(最大数字码)与第一数字码(最小数字码))是固定的,从而达到一锚定(anchoring)效果,以避免硬体的溢出;本实施例中,该K小于该N且大于1。
在一实施例中,该N个数字码为256个连续数字值中的17个值,该17个数字码(Code#1~Code#17)的初始值依序为009、024、039、054、069、084、099、114、129、144、159、174、189、204、219、234、249,其中第1数字码(009)与第17数字码(249)保持不变,以达到前述锚定效果。表1示出了该17个数字码及其调整方式,其中THD为前述正门槛值,-THD为前述负门槛值。
表1
在一实施例中,在一段预设时间内,如果前述第K数字码被调整为一特定值的次数最多或者停留在该特定值最久,统计电路160可选择性地要求数字码产生电路110将该第K数字码设为该特定值,并停止/暂停更新该第K数字码;据此,该N个数字码都可以被设定为适当的值。
请注意,在实施具备可能性的前提下,本技术领域中具有普通知识的技术人员可选择性地实施前述任一实施例中的部分或全部技术特征,或选择性地实施前述多个实施例中的部分或全部技术特征的组合,从而通过这种方式增加本发明实施时的灵活性。
综上所述,本发明能够减少一本地端数模转换器的静态不匹配误差。
虽然本发明的实施例如上所述,然而这些实施例并非用来限定本发明,本技术领域中具有普通知识的技术人员可根据本发明中明示或隐含的内容对本发明的技术特征施加变化,这些变化均可能属于本发明所要求的专利保护范围,换句话说,本发明的专利保护范围应当根据本发明权利要求书所界定的为准。
附图标记说明:
100:校正装置
110:数字码产生电路
120:数模转换器
130:模数转换器
140:滤波电路
150:指示电路
160:统计电路
Code#:数字码
SA:模拟信号
SD:数字信号
SG:梯度值
SSEL:选择信号
210:回音消除器
220:误差信号产生电路
230:滤波器
SCXL:消除信号
SERR:误差信号
Claims (10)
1.一种数模转换校正装置,其能够减少一本地端数模转换器的一静态不匹配误差,所述数模转换校正装置包括:
一数字码产生电路,用来产生一数字码,所述数字码为N个数字码中的一个,其中所述N个数字码的N个初始值为不连续的数字值,所述N为大于1的整数;
一数模转换器,用来根据所述数字码产生一模拟信号,其中所述数模转换器为所述本地端数模转换器,所述模拟信号对应N个信号电平中的一个;
一模数转换器,用来根据所述模拟信号产生一数字信号;
一滤波电路,耦接至所述数字码产生电路与所述模数转换器,用来根据所述数字码与所述数字信号之间的一差异产生一梯度值,其中所述差异反映所述静态不匹配误差;
一指示电路,用来根据所述数字码产生一选择信号;以及
一统计电路,用来根据所述选择信号得知所述梯度值为一第K梯度值,对应所述N个数字码中的一第K数字码,并根据所述第K梯度值决定是否要求所述数字码产生电路调整所述第K数字码,所述K为不大于所述N的正整数。
2.根据权利要求1所述的数模转换校正装置,其特征在于,所述N个数字码的一第N数字码与一第一数字码是固定的,所述第N数字码为所述N个数字码中的一最大数字码,所述第一数字码为所述N个数字码中的一最小数字码,所述K小于所述N且大于1。
3.根据权利要求1所述的数模转换校正装置,其特征在于,所述滤波电路采用最小均方算法。
4.根据权利要求1所述的数模转换校正装置,其特征在于,所述滤波电路包括:
一回音消除器,用来根据所述数字码产生一消除信号;
一误差信号产生电路,用来根据所述消除信号与所述数字信号产生一误差信号;以及
一滤波器,用来根据所述误差信号产生所述梯度值。
5.根据权利要求4所述的数模转换校正装置,其特征在于,所述回音消除器为另一滤波器,所述滤波器的系数为所述另一滤波器的系数的镜像。
6.根据权利要求1所述的数模转换校正装置,其特征在于,所述指示电路包括一延迟电路,所述延迟电路的一延迟量均等于所述滤波电路所造成的一延迟量。
7.根据权利要求1所述的数模转换校正装置,其特征在于,所述统计电路根据所述第K梯度值更新一第K累积梯度值,再判断所述第K累积梯度值是否大于一第K正门槛值或小于一第K负门槛值;当所述第K累积梯度值大于所述第K正门槛值或小于所述第K负门槛值时,所述统计电路要求所述数字码产生电路调整所述第K数字码,并重置所述第K累积梯度值或更新所述第K正门槛值与所述第K负门槛值。
8.根据权利要求7所述的数模转换校正装置,其特征在于,所述统计电路将所述第K累积梯度值的一当前值减去一系数乘以所述第K梯度值,以更新所述第K累积梯度值。
9.根据权利要求7所述的数模转换校正装置,其特征在于,当所述第K累积梯度值大于所述第K正门槛值时,所述统计电路要求所述数字码产生电路调降所述第K数字码。
10.根据权利要求7所述的数模转换校正装置,其特征在于,当所述第K累积梯度值小于所述第K负门槛值时,所述统计电路要求所述数字码产生电路调升所述第K数字码。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111203387.7A CN115987283A (zh) | 2021-10-15 | 2021-10-15 | 数模转换校正装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111203387.7A CN115987283A (zh) | 2021-10-15 | 2021-10-15 | 数模转换校正装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115987283A true CN115987283A (zh) | 2023-04-18 |
Family
ID=85974590
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111203387.7A Pending CN115987283A (zh) | 2021-10-15 | 2021-10-15 | 数模转换校正装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115987283A (zh) |
-
2021
- 2021-10-15 CN CN202111203387.7A patent/CN115987283A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9584146B2 (en) | System and method for measuring the DC-transfer characteristic of an analog-to-digital converter | |
US7224298B2 (en) | ADC background calibration timing | |
US9106246B2 (en) | Successive approximation register analog-to-digital converter and associated control method | |
US9843337B1 (en) | Background flash offset calibration in continuous-time delta-sigma ADCS | |
US9106242B2 (en) | Digital correction techniques for data converters | |
US9584145B1 (en) | Circuit for and method of compensating for mismatch in a time-interleaved analog-to-digital converter | |
US20150280734A1 (en) | Sigma-Delta Analog-to-Digital Converter | |
TWI411237B (zh) | 自我校正型管線式類比至數位轉換器及其方法 | |
Saleem et al. | Adaptive compensation of frequency response mismatches in high-resolution time-interleaved ADCs using a low-resolution ADC and a time-varying filter | |
CN114762256A (zh) | 非线性校正 | |
Rakuljic et al. | Suppression of quantization-induced convergence error in pipelined ADCs with harmonic distortion correction | |
JP4874398B2 (ja) | 受信回路、受信回路のadコンバータの変換テーブル作成方法、および信号伝送システム | |
US8717209B2 (en) | Successive equalizer for analog-to-digital converter (ADC) error correction | |
US10541699B1 (en) | Signal processing and conversion | |
Salib et al. | A low-complexity correlation-based time skew estimation technique for time-interleaved SAR ADCs | |
CN115987283A (zh) | 数模转换校正装置 | |
CN114337663A (zh) | 自校准单斜坡模数转换器 | |
WO2011039859A1 (ja) | アナログデジタル変換器およびそれを用いた半導体集積回路装置 | |
TWI774575B (zh) | 數位至類比轉換校正裝置 | |
KR101691367B1 (ko) | M채널 TI-ADCs에서 미스매치에 대한 디지털 후면 교정 방법 및 그 장치 | |
US10693485B1 (en) | Adaptive background ADC calibration | |
US10778244B2 (en) | Correction method and correction circuit for sigma-delta modulator | |
US9246509B1 (en) | Methods and apparatus for offline mismatch removal in sigma delta analog-to-digital converters | |
TW202243412A (zh) | 具有訊號校正機制的數位至類比轉換裝置及方法 | |
CN113346903A (zh) | 一种在线自适应直流失调校正电路及接收机 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |