TWI774575B - 數位至類比轉換校正裝置 - Google Patents

數位至類比轉換校正裝置 Download PDF

Info

Publication number
TWI774575B
TWI774575B TW110136937A TW110136937A TWI774575B TW I774575 B TWI774575 B TW I774575B TW 110136937 A TW110136937 A TW 110136937A TW 110136937 A TW110136937 A TW 110136937A TW I774575 B TWI774575 B TW I774575B
Authority
TW
Taiwan
Prior art keywords
digital
code
kth
circuit
digital code
Prior art date
Application number
TW110136937A
Other languages
English (en)
Other versions
TW202316806A (zh
Inventor
何軒廷
黃詩雄
黃亮維
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW110136937A priority Critical patent/TWI774575B/zh
Application granted granted Critical
Publication of TWI774575B publication Critical patent/TWI774575B/zh
Priority to US17/954,367 priority patent/US20230108624A1/en
Publication of TW202316806A publication Critical patent/TW202316806A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一種數位至類比轉換校正裝置能夠減少一數位至類比轉換器（DAC）的靜態不匹配誤差，包含一數位碼產生電路、該DAC、一類比至數位轉換器（ADC）、一濾波電路、一指示電路與一統計電路。該數位碼產生電路產生一數位碼，其為N個數位碼的其中之一。該DAC依據該數位碼產生一類比訊號，其對應N個訊號準位的其中之一。該ADC依據該類比訊號產生一數位訊號。該濾波電路依據該數位碼與該數位訊號之間的差異產生一梯度值，該差異反映該靜態不匹配誤差。該指示電路依據該數位碼產生一選擇訊號。該統計電路依據該選擇訊號得知該梯度值為一第K梯度值對應該N個數位碼的一第K數位碼，並依據該第K梯度值決定是否要求該數位碼產生電路調整該第K數位碼。

Description

數位至類比轉換校正裝置
本發明是關於數位至類比轉換校正裝置，尤其是關於能夠減少一本地端數位至類比轉換器之靜態不匹配誤差的校正裝置。
製程、電壓與溫度（PVT）的漂移會導致數位至類比轉換器（例如：電流式數位至類比轉換器（current DAC））的輸出在位階（scale）與脈衝波形（pulse shape）上有不匹配的問題。反映在位階上的不匹配的問題稱為靜態不匹配誤差（static mismatch error），反映在脈衝波形上的不匹配的問題稱為動態不匹配誤差，其中靜態不匹配誤差會嚴重影響一電路系統的效能。當該數位至類比轉換器為一本地端數位至類比轉換器時，該電路系統是包含該本地端數位至類比轉換器的本地端系統。
本揭露的目的之一在於提供一種數位至類比轉換校正裝置，以減少一本地端數位至類比轉換器的靜態不匹配誤差。
本揭露的數位至類比轉換校正裝置的一實施例包含一數位碼產生電路、一數位至類比轉換器、一類比至數位轉換器、一濾波電路、一指示電路、以及一統計電路。該數位碼產生電路用來產生一數位碼，該數位碼為N個數位碼的其中之一，其中該N個數位碼的N個初始值為不連續的數位值，該N為大於一的整數。該數位至類比轉換器用來依據該數位碼產生一類比訊號，其中該數位至類比轉換器為該本地端數位至類比轉換器，該類比訊號對應N個訊號準位（例如：電壓準位）的其中之一。該類比至數位轉換器用來依據該類比訊號產生一數位訊號。該濾波電路耦接該數位碼產生電路與該類比至數位轉換器，用來依據該數位碼與該數位訊號之間的差異產生一梯度值，其中該差異反映該靜態不匹配誤差。該指示電路用來依據該數位碼產生一選擇訊號。該統計電路用來依據該選擇訊號得知該梯度值為一第K梯度值對應該N個數位碼的一第K數位碼，並依據該第K梯度值決定是否要求該數位碼產生電路調整該第K數位碼，該K為不大於該N的正整數。
有關本發明的特徵、實作與功效，茲配合圖式作較佳實施例詳細說明如下。
本揭露包含一種數位至類比轉換校正裝置，能夠減少一本地端數位至類比轉換器（digital-to-analog converter; DAC）的靜態不匹配誤差。該靜態不匹配誤差是指：該本地端DAC的輸出訊號的準位理想上應等於一預設訊號準位；然而，因製程、電壓與溫度的漂移，該輸出訊號的準位實際上等於該預設訊號準位加上一偏移量（offset），這可能會造成一遠端訊號接收裝置不易判斷該輸出訊號的準位。本揭露的校正裝置能夠用於一有線訊號傳送裝置，像是2.5GBase-T乙太網路裝置。
圖1顯示本揭露之數位至類比轉換校正裝置的一實施例，其校正運作為一閉迴路的運作。圖1的校正裝置100包含一數位碼產生電路110、一數位至類比轉換器（DAC）120、一類比至數位轉換器（analog-to-digital converter; ADC）130、一濾波電路140、一指示電路150、以及一統計電路160。該些電路分述於下。
請參閱圖1。數位碼產生電路110用來產生一數位碼Code#，該數位碼Code#為N個數位碼的其中之一，其中該N個數位碼的N個初始值為不連續的數位值，該N為大於一的整數。於一實作範例中，該N個數位碼為M個連續數位值中的N個值，該M為不小於2的X次方（例如： 2 8）的整數，該X為不小於三的整數；該N不小於2的Y次方（例如： 2 4），該Y為不大於(X-2)的正整數。於一實作範例中，該N個數位碼的N個初始值是等間隔的。舉例而言，該N等於17，該N個數位碼為Code#1~Code#17；該M等於256，該M個連續數位值為0~255；該N個初始值之任二個值的間隔為15；該N個初始值中的最小值為9；因此，該N個初始值為：Code#1=009；Code#2=024；Code#3=039；…；Code#16=234；Code#17=249。
請參閱圖1。DAC 120用來依據該數位碼Code#產生一類比訊號S A，其中DAC 120為前述本地端DAC。該類比訊號S A對應N個訊號準位（例如：N個電壓準位）的其中之一；該N個訊號準位分別對應該N個數位碼。於一實作範例中，該N個數位碼為M個連續數位值中的N個值，該M等於2的X次方（例如：2 8），DAC 120為X位元DAC（例如：8位元DAC）。DAC 120單獨而言為一已知/自行開發的電路，其細節不在本發明的討論範圍內。
請參閱圖1。ADC 130用來依據該類比訊號S A產生一數位訊號S D。ADC 130單獨而言為一已知/自行開發的電路，其細節不在本發明的討論範圍內。
請參閱圖1。濾波電路140耦接數位碼產生電路110與ADC 130，用來依據該數位碼Code#與該數位訊號S D之間的差異產生一梯度值S G，其中該差異反映DAC 120的靜態不匹配誤差。於一實作範例中，濾波電路140採用最小均方演算法（Least Mean Squares (LMS) algorithm），以產生後述誤差訊號S ERR的最小均方值。LMS演算法為一已知的演算法，其細節不在本發明的討論範圍內。
圖2顯示濾波電路140的一實施例，包含一回音消除器210、一誤差訊號產生電路220以及一濾波器230。回音消除器210用來依據該數位碼Code#產生一消除訊號S CXL。誤差訊號產生電路220（例如：加法器或減法器）用來依據該消除訊號與該數位訊號S D產生一誤差訊號S ERR。濾波器230用來依據該誤差訊號S ERR產生前述梯度值S G。於一實作範例中，回音消除器210為另一濾波器，濾波器230的係數為該另一濾波器的係數的鏡像（mirror image）。由於回音消除器210、誤差訊號產生電路220與濾波器230的每一個單獨而言為一已知/自行開發的電路，其細節不在本發明的討論範圍內。
請參閱圖1。指示電路150用來依據該數位碼Code#產生一選擇訊號S SEL。該選擇訊號S SEL指出該數位碼Code#為該N個數位碼的哪一個。舉例而言，指示電路150包含一延遲電路（未顯示），該延遲電路用來延遲該數位碼Code#以產生一延遲數位碼作為該選擇訊號S SEL，該延遲電路的延遲量均等於濾波電路140所造成的延遲量。指示電路150單獨而言為一已知/自行開發的電路，其細節不在本發明的討論範圍內。值得注意的是，指示電路150可包含於數位碼產生電路110中或獨立於數位碼產生電路110外。
請參閱圖1。統計電路160用來依據該選擇訊號S SEL得知該梯度值S G為一第K梯度值對應該N個數位碼的一第K數位碼，並依據該第K梯度值決定是否要求數位碼產生電路110調整該第K數位碼，該K為不大於該N的正整數。值得注意的是，統計電路160可包含於數位碼產生電路110中或獨立於數位碼產生電路110外。
承上所述，於一實作範例中，統計電路160依據該第K梯度值（Grad#K）更新一第K累積梯度值（GradAcc#K），再判斷該第K累積梯度值是否大於一第K正門檻值（+THD#K）或小於一第K負門檻值（-THD#K）；當該第K累積梯度值大於該第K正門檻值或小於該第K負門檻值時，統計電路160要求數位碼產生電路110調整該第K數位碼，並重置該第K累積梯度值或更新該第K正門檻值與該第K負門檻值。值得注意的是，該第K正門檻值的絕對值可等於該第K負門檻值的絕對值，然此並非本發明的實施限制。另值得注意的是，所有正門檻值（亦即：+THD#1~+THD#N）可為相同值，所有負門檻值（亦即：-THD#1~-THD#N）可為相同值，然此並非本發明的實施限制。
於一實作範例中，統計電路160將該第K累積梯度值的一當前值減去一係數（Mu）（例如：2 -10）乘以該第K梯度值（Grad#K），以更新該第K累積梯度值（GradAcc#K），其可以下式表示： GradAcc#K = GradAcc#K - Mu
Figure 02_image001
Grad#K    (式1)
於一實作範例中，當該第K累積梯度值大於該第K正門檻值時，這表示該第K數位碼（Code#K）過大，因此，統計電路160要求數位碼產生電路110調降該第K數位碼，並重置該第K累積梯度值或更新該第K正門檻值與該第K負門檻值。舉例而言，數位碼產生電路110將該第K數位碼的一當前值減一，以調降該第K數位碼（Code#K），其可以下式表示： GradAcc#K
Figure 02_image003
+THD#K à Code#K = Code#K - 1    (式2)
於一實作範例中，當該第K累積梯度值小於該第K負門檻值時，這表示該第K數位碼（Code#K）過小，因此，統計電路160要求數位碼產生電路110調升該第K數位碼，並重置該第K累積梯度值或更新該第K正門檻值與該第K負門檻值。舉例而言，數位碼產生電路110將該第K數位碼的一當前值加一，以調升該第K數位碼（Code#K），其可以下式表示： GradAcc#K
Figure 02_image005
-THD#K à Code#K = Code#K + 1    (式3)
於一實作範例中，在調整該第K數位碼後，統計電路160將該第K累積梯度值重設為零或一預設值，以重置該第K累積梯度值。於一實作範例中，在調整該第K數位碼後，統計電路160將該第K正門檻值與該第K負門檻值的每一個加上或減去一第K初始值（例如：|+THD#K|），以更新該第K正門檻值（例如：+THD#K+(+THD#K) = +THD#K）與該第K負門檻值（例如：-THD#K+(+THD#K) = 0）。
值得注意的是，DAC 120的輸出（或說ADC 130的輸出）與濾波電路140的輸出可能會相互影響而同向地變動，這可能會造成硬體的溢位（overflow）。於一實作範例中，該N個數位碼的至少二數位碼（例如：第N數位碼（最大數位碼）與第一數位碼（最小數位碼））是固定的，從而達到一錨定（anchoring）效果，以避免硬體的溢位；本實作範例中，該K小於該N且大於一。
於一實作範例中，該N個數位碼為256連續數位值中的17個值，該17個數位碼（Code#1~Code#17）的初始值由依序為009、024、039、054、069、084、099、114、129、144、159、174、189、204、219、234、249，其中第1數位碼（009）與第17數位碼（249）保持不變，以達到前述錨定效果。表1顯示該17個數位碼及其調整方式，其中THD為前述正門檻值，-THD為前述負門檻值。 表1
17個數位碼 數位碼調整方式
Code#17 固定
Code#16 若GradAcc#16
Figure 02_image007
 +THD à Code#16 = Code#16 – 1 à 重置GradAcc#16 若GradAcc#16
Figure 02_image009
 -THD à Code#16 = Code#16 + 1 à 重置GradAcc#16
Code#15 若GradAcc#15
Figure 02_image011
 +THD à Code#15 = Code#15 – 1 à 重置GradAcc#15 若GradAcc#15
Figure 02_image009
 -THD à Code#15 = Code#15 + 1 à 重置GradAcc#15
Code#14 若GradAcc#14
Figure 02_image011
 +THD à Code#14 = Code#14 – 1 à 重置GradAcc#14 若GradAcc#14
Figure 02_image009
 -THD à Code#14 = Code#14 + 1 à 重置GradAcc#14
Code#13 若GradAcc#13
Figure 02_image007
 +THD à Code#13 = Code#13 – 1 à 重置GradAcc#13 若GradAcc#13
Figure 02_image009
 -THD à Code#13 = Code#13 + 1 à 重置GradAcc#13
Code#12 若GradAcc#12
Figure 02_image011
 +THD à Code#12 = Code#12 – 1 à 重置GradAcc#12 若GradAcc#12
Figure 02_image009
 -THD à Code#12 = Code#12 + 1 à 重置GradAcc#12
Code#11 若GradAcc#11
Figure 02_image011
 +THD à Code#11 = Code#11 – 1 à 重置GradAcc#11 若GradAcc#11
Figure 02_image009
 -THD à Code#11 = Code#11 + 1 à 重置GradAcc#11
Code#10 若GradAcc#10
Figure 02_image011
 +THD à Code#10 = Code#10 – 1 à 重置GradAcc#10 若GradAcc#10
Figure 02_image009
 -THD à Code#10 = Code#10 + 1 à 重置GradAcc#10
Code#9 若GradAcc#09
Figure 02_image011
 +THD à Code#09 = Code#09 – 1 à 重置GradAcc#09 若GradAcc#09
Figure 02_image009
 -THD à Code#09 = Code#09 + 1 à 重置GradAcc#09
Code#8 若GradAcc#08
Figure 02_image007
 +THD à Code#08 = Code#08 – 1 à 重置GradAcc#08 若GradAcc#08
Figure 02_image009
 -THD à Code#08 = Code#08 + 1 à 重置GradAcc#08
Code#7 若GradAcc#07
Figure 02_image011
 +THD à Code#07 = Code#07 – 1 à 重置GradAcc#07 若GradAcc#07
Figure 02_image009
 -THD à Code#07 = Code#07 + 1 à 重置GradAcc#07
Code#6 若GradAcc#06
Figure 02_image011
 +THD à Code#06 = Code#06 – 1 à 重置GradAcc#06 若GradAcc#06
Figure 02_image009
 -THD à Code#06 = Code#06 + 1 à 重置GradAcc#06
Code#5 若GradAcc#05
Figure 02_image011
 +THD à Code#05 = Code#05 – 1 à 重置GradAcc#05 若GradAcc#05
Figure 02_image009
 -THD à Code#05 = Code#05 + 1 à 重置GradAcc#05
Code#4 若GradAcc#04
Figure 02_image011
 +THD à Code#04 = Code#04 – 1 à 重置GradAcc#04 若GradAcc#04
Figure 02_image009
 -THD à Code#04 = Code#04 + 1 à 重置GradAcc#04
Code#3 若GradAcc#03
Figure 02_image011
 +THD à Code#03 = Code#03 – 1 à 重置GradAcc#03 若GradAcc#03
Figure 02_image009
 -THD à Code#03 = Code#03 + 1 à 重置GradAcc#03
Code#2 若GradAcc#02
Figure 02_image011
 +THD à Code#02 = Code#02 – 1 à 重置GradAcc#02 若GradAcc#02
Figure 02_image009
 -THD à Code#02 = Code#02 + 1 à 重置GradAcc#02
Code#1 固定
於一實作範例中，在一段預設時間內，若前述第K數位碼被調整為一特定值最多次或者停留在該特定值最久，統計電路160可選擇性地要求數位碼產生電路110將該第K數位碼設為該特定值，並停止/暫停更新該第K數位碼；據此，該N個數位碼都可以被設定為適當的值。
請注意，在實施為可能的前提下，本技術領域具有通常知識者可選擇性地實施前述任一實施例中部分或全部技術特徵，或選擇性地實施前述複數個實施例中部分或全部技術特徵的組合，藉此增加本發明實施時的彈性。
綜上所述，本發明能夠減少一本地端數位至類比轉換器的靜態不匹配誤差。
雖然本發明之實施例如上所述，然而該些實施例並非用來限定本發明，本技術領域具有通常知識者可依據本發明之明示或隱含之內容對本發明之技術特徵施以變化，凡此種種變化均可能屬於本發明所尋求之專利保護範疇，換言之，本發明之專利保護範圍須視本說明書之申請專利範圍所界定者為準。
100:校正裝置 110:數位碼產生電路 120:數位至類比轉換器 130:類比至數位轉換器 140:濾波電路 150:指示電路 160:統計電路 Code#:數位碼 S A:類比訊號 S D:數位訊號 S G:梯度值 S SEL:選擇訊號 210:回音消除器 220:誤差訊號產生電路 230:濾波器 S CXL:消除訊號 S ERR:誤差訊號
［圖1］顯示本揭露之數位至類比轉換校正裝置的一實施例；以及 ［圖2］圖2顯示濾波電路的一實施例。
100:校正裝置
110:數位碼產生電路
120:數位至類比轉換器
130:類比至數位轉換器
140:濾波電路
150:指示電路
160:統計電路
Code#:數位碼
SA:類比訊號
SD:數位訊號
SG:梯度值
SSEL:選擇訊號
SCXL:消除訊號
SERR:誤差訊號

Claims (10)

  1. 一種數位至類比轉換校正裝置，能夠減少一本地端數位至類比轉換器的一靜態不匹配誤差，該數位至類比轉換校正裝置包含： 一數位碼產生電路，用來產生一數位碼，該數位碼為N個數位碼的其中之一，其中該N個數位碼的N個初始值為不連續的數位值，該N為大於一的整數； 一數位至類比轉換器，用來依據該數位碼產生一類比訊號，其中該數位至類比轉換器為該本地端數位至類比轉換器，該類比訊號對應N個訊號準位的其中之一； 一類比至數位轉換器，用來依據該類比訊號產生一數位訊號； 一濾波電路，耦接該數位碼產生電路與該類比至數位轉換器，用來依據該數位碼與該數位訊號之間的一差異產生一梯度值，其中該差異反映該靜態不匹配誤差； 一指示電路，用來依據該數位碼產生一選擇訊號；以及 一統計電路，用來依據該選擇訊號得知該梯度值為一第K梯度值對應該N個數位碼的一第K數位碼，並依據該第K梯度值決定是否要求該數位碼產生電路調整該第K數位碼，該K為不大於該N的正整數。
  2. 如請求項1之數位至類比轉換校正裝置，其中該N個數位碼的一第N數位碼與一第一數位碼是固定的，該第N數位碼為該N個數位碼中的一最大數位碼，該第一數位碼為該N個數位碼中的一最小數位碼，該K小於該N且大於一。
  3. 如請求項1之數位至類比轉換校正裝置，其中該濾波電路採用最小均方演算法（Least Mean Squares (LMS) algorithm）。
  4. 如請求項1之數位至類比轉換校正裝置，其中該濾波電路包含： 一回音消除器，用來依據該數位碼產生一消除訊號； 一誤差訊號產生電路，用來依據該消除訊號與該數位訊號產生一誤差訊號；以及 一濾波器，用來依據該誤差訊號產生該梯度值。
  5. 如請求項4之數位至類比轉換校正裝置，其中該回音消除器為另一濾波器，該濾波器的係數為該另一濾波器的係數的鏡像。
  6. 如請求項1之數位至類比轉換校正裝置，其中該指示電路包含一延遲電路，該延遲電路的一延遲量均等於該濾波電路所造成的一延遲量。
  7. 如請求項1之數位至類比轉換校正裝置，其中該統計電路依據該第K梯度值更新一第K累積梯度值，再判斷該第K累積梯度值是否大於一第K正門檻值或小於一第K負門檻值；當該第K累積梯度值大於該第K正門檻值或小於該第K負門檻值時，該統計電路要求該數位碼產生電路調整該第K數位碼，並重置該第K累積梯度值或更新該第K正門檻值與該第K負門檻值。
  8. 如請求項7之數位至類比轉換校正裝置，其中該統計電路將該第K累積梯度值的一當前值減去一係數乘以該第K梯度值，以更新該第K累積梯度值。
  9. 如請求項7之數位至類比轉換校正裝置，其中當該第K累積梯度值大於該第K正門檻值時，該統計電路要求該數位碼產生電路調降該第K數位碼。
  10. 如請求項7之數位至類比轉換校正裝置，其中當該第K累積梯度值小於該第K負門檻值時，該統計電路要求該數位碼產生電路調升該第K數位碼。
TW110136937A 2021-10-04 2021-10-04 數位至類比轉換校正裝置 TWI774575B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW110136937A TWI774575B (zh) 2021-10-04 2021-10-04 數位至類比轉換校正裝置
US17/954,367 US20230108624A1 (en) 2021-10-04 2022-09-28 Calibrating device for digital-to-analog conversion

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110136937A TWI774575B (zh) 2021-10-04 2021-10-04 數位至類比轉換校正裝置

Publications (2)

Publication Number Publication Date
TWI774575B true TWI774575B (zh) 2022-08-11
TW202316806A TW202316806A (zh) 2023-04-16

Family

ID=83807382

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110136937A TWI774575B (zh) 2021-10-04 2021-10-04 數位至類比轉換校正裝置

Country Status (2)

Country Link
US (1) US20230108624A1 (zh)
TW (1) TWI774575B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201101700A (en) * 2009-06-25 2011-01-01 Mediatek Inc Pipeline analog-to-digital converter and multiplying digital-to-analog converter
US8350737B2 (en) * 2011-01-12 2013-01-08 International Business Machines Corporation Flash analog to digital converter with method and system for dynamic calibration
TWI462489B (zh) * 2011-08-18 2014-11-21 Himax Tech Ltd 校正電容不匹配的逐漸逼近類比至數位轉換器及其方法
US9203426B2 (en) * 2014-04-07 2015-12-01 Analog Devices Global Estimation of digital-to-analog converter static mismatch errors
US9543974B1 (en) * 2015-09-18 2017-01-10 Analog Devices, Inc. Reducing switching error in data converters

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201101700A (en) * 2009-06-25 2011-01-01 Mediatek Inc Pipeline analog-to-digital converter and multiplying digital-to-analog converter
US8350737B2 (en) * 2011-01-12 2013-01-08 International Business Machines Corporation Flash analog to digital converter with method and system for dynamic calibration
TWI462489B (zh) * 2011-08-18 2014-11-21 Himax Tech Ltd 校正電容不匹配的逐漸逼近類比至數位轉換器及其方法
US9203426B2 (en) * 2014-04-07 2015-12-01 Analog Devices Global Estimation of digital-to-analog converter static mismatch errors
US9543974B1 (en) * 2015-09-18 2017-01-10 Analog Devices, Inc. Reducing switching error in data converters

Also Published As

Publication number Publication date
TW202316806A (zh) 2023-04-16
US20230108624A1 (en) 2023-04-06

Similar Documents

Publication Publication Date Title
CN108471313B (zh) 一种基于数模混合信号的tiadc系统校准方法
US7224298B2 (en) ADC background calibration timing
US8519875B2 (en) System and method for background calibration of time interleaved analog to digital converters
TWI489784B (zh) 時間交錯式類比數位轉換器之時序校正電路及時序校正方法
US9106242B2 (en) Digital correction techniques for data converters
US6445317B2 (en) Adaptively calibrating analog-to-digital conversion
US9584145B1 (en) Circuit for and method of compensating for mismatch in a time-interleaved analog-to-digital converter
TWI411237B (zh) 自我校正型管線式類比至數位轉換器及其方法
TW202145719A (zh) 時間交錯式類比數位轉換器
US10601615B2 (en) Serial link receiver with improved bandwidth and accurate eye monitor
TWI774575B (zh) 數位至類比轉換校正裝置
CN114762256A (zh) 非线性校正
Rakuljic et al. Suppression of quantization-induced convergence error in pipelined ADCs with harmonic distortion correction
JP2013255229A (ja) コンパレータのバックグラウンド調整技術
CN115987283A (zh) 数模转换校正装置
US8290031B1 (en) Arrangements and methods for providing compensation for non-idealities of components in communications systems
TWI768847B (zh) 具有訊號校正機制的數位至類比轉換裝置及方法
TWI717659B (zh) 訊號處理系統及其方法
TWI533645B (zh) 訊號接收裝置與訊號接收方法
Ta et al. All-Digital Background Calibration Technique for Offset, Gain and Timing Mismatches in Time-Interleaved ADCs
US11476861B2 (en) Error correction method and time-interleaved analog-to-digital converter
TWI782681B (zh) 類比至數位轉換器系統及其相關的校準方法
CN115987310A (zh) 信号接收装置与切片装置
TW202316813A (zh) 訊號接收裝置與截剪裝置
Murmann et al. Statistics-Based Parameter Estimation