TWI411237B - 自我校正型管線式類比至數位轉換器及其方法 - Google Patents

Description

自我校正型管線式類比至數位轉換器及其方法

本發明係關於管線式類比至數位轉換器，尤其係關於可自動校正一管線式類比至數位轉換器之方法及裝置。

一管線式類比至數位轉換器(PIPELINE ADC)包含了數位個轉換級，該些轉換級包括至少一第一級以及一最終級。除了該最終級之外，每一轉換級均具有一接續級。又除了該第一級之外，每一轉換級均具有一先前級。而除了該最終級，每一轉換級均執行以下功能：接收一類比輸入信號；針對該類比輸入信號執行一粗略類比至數位轉換(coarse analog-to-digital conversion)，以產生一中間數位碼(intermediate digital code)；產生一殘餘(residual)信號，以代表該類比輸入信號與一信號準位間的差異，該信號準位係對應該中間數位碼；藉由一級間增益係數(inter-stage gain factor)放大該殘餘信號，以產生一類比輸出信號，該類比輸出信號再被傳送至本轉換級之接續級，以作為該接續級之類比輸入信號；由該接續級處接收一數位輸入碼；以及結合該數位輸入碼與該中間數位碼，以產生一數位輸出碼，該數位輸出碼再被傳送至本轉換級之先前級(在可行的前提之下)，以作為該先前級的數位輸入碼。而該最終級則自其先前級處接收一類比輸入信號，並對該類比輸入信號執行一粗略類比至數位轉換，以產生一數位輸出碼，該數位輸出碼再傳送至本最終級之先前級，以作為該先前級之數位輸入碼。除了該最終級外，對每一轉換級而言，由其接續級處所接收之該數位輸入碼代表了本轉換級所輸出之類比輸出信號的類比至數位轉換的結果，而該類比輸出信號輸出至本轉換級之接續級。請注意，當一轉換級產生該類比輸出信號，一級間增益係數的放大效用即被導入，藉此有效地利用該轉換級之接續級的動態範圍(dynamic range)。因此，當一轉換級結合該數位輸入碼與該中間數位碼以產生該數位輸出碼時，該級間增益係數(涉及產生該類比輸出信號以及將該類比輸出信號傳送至本轉換級的接續級)需被納入考量。舉例而言，今有一轉換級用來執行1位元類比至數位轉換，且該轉換級具有一標稱(nominal)級間增益係數為2，因此，當結合該數位輸入碼與該中間數位碼以產生該輸位輸出碼時，前述中間數位碼需依一係數2來加以縮放，亦或前述數位輸入碼需依一係數0.5來加以縮放，藉以補償(offset)該級間增益的效應。而若實際的級間增益係數偏離(deviate)了該標稱級間增益係數，就會因為用來放大信號的實際級間增益係數與用來結合數位輸入碼與中間數位碼的假設級間增益係數間的不匹配，而產生誤差。在許多管線式ADC中，相對於該標稱級間增益係數之偏離(deviation)係引起誤差的一個主要原因，因此，需要一有效的方法來更正相對於該假設級間增益係數之偏離所引起的誤差。

因此，本發明目的之一在於提出一種管線式類比至數位轉換器及其方法，以解決上述先前技術之問題。

依據本發明之一實施例，一管線式類比至數位轉換器包含一第一轉換級與一第二轉換級。該第一轉換級接收一第一類比信號、一第一數位碼以及一控制碼，並產生一第二類比信號以及一第二數位碼。該第二轉換級接收該第二類比信號並產生前述第一數位碼。該第一轉換級進一步包含：一從屬類比至數位轉換器，用來依據前述控制碼之擾動將該第一類比信號轉換為一中間數位碼；一從屬數位至類比轉換器，用來將該中間數位碼轉換為一中間類比信號；一類比加總電路，用來自該第一類比信號減去該中間類比信號，以產生一殘餘類比信號；一放大器，用來依據一級間增益係數放大該殘餘類比信號，以產生前述第二類比信號；以及一數位加總電路，用來依據一權重係數來對該中間數位碼以及該第一數位碼執行一權重加總，以產生前述第二數位碼。該第一轉換級更包含一適應性調整電路，其用來接收該第二數位碼以及該控制碼，並依據該第二數位碼與該控制碼間的關聯性，來產生該權重係數。

依據本發明之一實施例，一執行類比至數位轉換之方法包含以下步驟：接收一第一類比信號；接收一第一數位碼；接收一控制碼；依據該控制碼，將該第一類比信號轉換為一中間數位碼；將該中間數位碼轉換為一中間類比信號；自該第一類比信號減去該中間類比信號，以產生一殘餘類比信號；依據一增益係數來放大該殘餘類比信號，以產生一第二類比信號；傳送該第二類比信號至一類比至數位轉換器，其接收並將該第二類比信號轉換為一第一數位碼；自該類比至數位轉換器接收該第一數位碼；依據一權重係數，對該中間數位碼以及該第一數位碼執行一權重加總，以產生一第二數位碼；以及依據該第二數位碼與該控制碼間的關聯性，來適應性地調整該權重係數。

藉由閱讀以下本發明之實施例說明以及參照各圖式，本技術領域具有通常知識者可更容易瞭解本發明之目的、技術內容、特點及其所達成之功效。

本發明主張美國暫時申請案(申請案號：61/157,898)之國際優先權，該暫時申請案之申請日為2009年03月05日，名稱為「自我校正型管線式類比至數位轉換器及其方法(Self-calibrating pipeline ADC and method thereof)」。且該暫時申請案之內容為本案所引用參考。

請參酌本案圖式以閱讀底下的詳細說明，其中本案圖式係以舉例說明的方式，來介紹本發明各種不同的實施例，並供瞭解如何實現本發明。本發明實施例提供了充足的內容，以供本技術領域且有通常知識者來實施本案所揭露之實施例，或實施依本案所揭露之內容所衍生之實施例。須注意的是，該些實施例彼此間並不互斥，且部分實施例可與其它一或多個實施例作適當結合，以形成新的實施例，亦即本發明之實施並不侷限於以下所揭露之實施例。

本發明各實施例係揭露一管線式類比至數位轉換器(pipeline analog-to-digital converter；以下類比至數位轉換器將簡稱為ADC)。該管線式ADC包含一第一轉換級與一第二轉換級。該第一轉換級接收一第一類比信號、一第一數位碼以及一控制碼，並產生一第二類比信號以及一第二數位碼。該第二轉換級接收該第二類比信號並產生前述第一數位碼。該第一轉換級進一步包含：一從屬ADC，用來依據前述控制碼之擾動(perturbation)將該第一類比信號轉換為一中間數位碼(intermediate digital code)；一從屬數位至類比轉換器(簡稱DAC)，用來將該中間數位碼轉換為一中間類比信號(intermediate analog signal)；一類比加總電路，用來自該第一類比信號減去該中間類比信號，以產生一殘餘類比信號(residual analog signal)；一放大器，用來依據一級間增益係數(inter-stage gain factor)放大該殘餘類比信號，以產生前述第二類比信號；以及一數位加總電路，用來依據一權重係數(weighting factor)來對該中間數位碼以及該第一數位碼執行一權重加總(weighted sum)，以產生前述第二數位碼。該第一轉換級更包含一適應性調整電路，其用來接收該第二數位碼以及該控制碼，並依據該第二數位碼與該控制碼間的關聯性，來產生該權重係數。

本發明之各實施例另揭露一執行類比至數位轉換之方法，該方法包含以下步驟：接收一第一類比信號；接收一第一數位碼；接收一控制碼；依據該控制碼，將該第一類比信號轉換為一中間數位碼；將該中間數位碼轉換為一中間類比信號；自該第一類比信號減去該中間類比信號，以產生一殘餘類比信號；依據一增益係數來放大該殘餘類比信號，以產生一第二類比信號；傳送該第二類比信號至一ADC，該ADC接收並將該第二類比信號轉換為一第一數位碼；自該ADC接收該第一數位碼；依據一權重係數，對該中間數位碼以及該第一數位碼執行一權重加總，以產生一第二數位碼；以及依據該第二數位碼與該控制碼間的關聯性，來適應性地調整該權重係數。

圖1係依據本發明之一實施例所繪示之一管線式ADC 100的功能方塊圖。管線式ADC 100包含一轉換級110與一接續級120。該轉換級110自一先前電路(未顯示於圖1中)接收一第一類比信號x ；另自該接續級120接收一第一數位碼R ；並接收一控制碼C ，以產生一第二類比信號r 以及一第二數位碼X 。該接續級120接收該第二類比信號r 並將其轉換為前述第一數位碼R 。另外，該轉換級110進一步包含：一從屬ADC 111，用來依據該控制碼C 之控制，將該第一類比信號x 轉換為一中間數位碼D ；一從屬DAC 112，用來將該中間數位碼D 轉換為一中間類比信號d ；一類比加總電路113，用來自該第一類比信號x 減去該中間類比信號d ，以產生一殘餘類比信號e ；一放大器114，用來依據一級間增益係數G ，來放大該殘餘類比信號e ，以產生前述第二類比信號r ；以及一數位權重加總電路116，用來依據一權重係數W ，對該中間數位碼D 以及該第一數位碼R 執行一權重加總，以產生前述第二數位碼X 。此外，該轉換級110更包含一適應性調整電路115，其用來接收該第二數位碼X 以及該控制碼C ，並依據該控制碼C 以及該第二數位碼X 間的關聯性，來產生前述權重係數W 。

以下所介紹之數學模式，係用來幫助瞭解本發明。從屬ADC 111之模式建構可視為加入一量化誤差q (C )，且該量化誤差q (C )係控制碼C 的函數。亦即：

D =x +q (C )　(1)

從屬DAC 112之模式建構可視為一單增益元件，亦即D =d 。類比加總電路113執行一加總功能：

e =x -d =x -D =-q (C )　(2)

放大器114執行一乘法功能，亦即：r =G ×e =-G ×q (C )。

接續級120將r 轉換為R ，且其模式建構可視為加入一量化雜訊，亦即：R =r +n ，其中n 是一量化誤差。數位權重加總電路116執行底下式(3)所示的權重加總功能：

X =D +W ×R =D +W ×(r +n )=D -W ×G ×q (C )+W ×n 　(3)

結合式(1)與式(3)，可以得到式(4)如下所示：

X =x +(1-W ×G )×q (C )+W ×n .　(4)

請注意在實際的實施中，對前述中間數位碼D 而言，在其行經(traverse through)該從屬DAC 112、類比加總電路113、放大器114及接續級120以產生該第一數位碼R 時，會有延遲(latency)。因此，當執行該權重加總功能時，須注意在該中間數位碼D 與W ×R 相加前，插入一特定延遲(delay)至該中間數位碼D ，藉此確保延遲後的中間數位碼D 與W ×R 在時間上同步，若非如此，該權重加總之結果可能會是錯誤的。

前述適應性調整電路115的目的係以一閉迴路的方式來調整權重係數W ，藉此達到W ×G =1之狀態。當達到W ×G =1之狀態時，前述式(4)可進一步簡化為式(5)，如下所示：

X =x +W ×n 　(5)

式(5)係指出該第二數位碼X 等同於該第一類比信號x ，除了尚有一誤差項W ×n 。該誤差項W ×n 為一附加雜訊(additive noise)(其導因於該接續級120只能以有限的精確性來執行類比至數位轉換)，與該第一類比信號x 以及該控制碼C 無關，一如式(4)所示。該適應性調整電路115調整前述權重係數W ，藉以最小化該控制碼C 與該第二數位碼X 間之關聯性。至於用來調整權重係數W 的運算式則如後述。

圖2顯示一ADC 200，其係適合用來實施圖1之從屬ADC 111。ADC 200包含複數個比較器(201、202以及以此類推)與一加總電路210。每一比較器比較該第一類比信號x 與一參考準位(ref ₁ 、ref ₂ 以及以此類推)，並輸出一二進位決定值(binary decision)(D₁ 、D₂ 以及以此類推)，該二進位決定值可為1(當x 高於各自的參考準位(respective reference level))或0(當x不高於各自的參考準位)。加總電路210則加總由所有比較器(201、202以及以此類推)所傳來的二進位決定值(D ₁ 、D ₂ 以及以此類推)，以產生前述中間數位碼D 。再者，每一比較器係進一步地由前述控制碼C 所控制。於一實施例中，該控制碼C 為一二進位序列(binary sequence)，可為1或-1。當C 為1(-1)時，一正向(負向)補償(offset)被導入至各自的參考準位，以供所有比較器使用，且理所當然地該數位碼D 在統計概念上(statistical sense)會趨向於較低(較高)，如同式(1)所示。此外，如同式(4)所示：若(1-W ×G )>0，當q (C )傾向於較低(較高)時，X 將傾向於較低(較高)；而在另一方面，倘若(1-W ×G )<0，X ，當q (C )傾向於較低(較高)時，X 將傾向於較高(較低)。承上所述，若C 為1(-1)且X 傾向於較低(較高)時，此一情形指出了(1-W ×G )>0，則前述權重係數W 過小而需要被增加。但在另一方面，若C 為1(-1)且X 傾向於較高(較低)時，此一情形指出了(1-W ×G )<0，則前述權重係數W 過大而需要被減少。又於一實施例中，該控制碼C 係一虛擬亂數二進位序列(pseudo-random binary sequence)，其實質上均等地為1或-1(substantially equally likely to be 1 or-1)。而於一替代實施例中，該控制碼C 係一二進位序列，並交替地為1與-1。於一通常的實施例中，該控制碼C實質上均等地為1或-1，該權重係數W 係依底下式(6)來加以調整：

W ^(new) =W (^old )-μ×X ×C .　(6)

上式中，μ係一適應性調整之梯度(adaption gradient)。當μ較小時，該適應性調整之速度較慢，但雜訊較少，且較可能會收歛。而當μ較大，該適應性調整之速度較快，但雜訊較多，且較可能會發散。於一示範實施例中：一11位元類比至數位轉換應用於一管線式ADC 100，其中該第一類比信號x 被正規化(normalized)於區間[-1,1]中；該從屬ADC 111則係一1.5位元ADC(其中該中間數位碼D 為0、1及2的其中之一，且D 的最小重要性位元(least significant bit)係依據一正規化係數2^-1 來作加權)，且帶有二個標稱參考準位-0.25與0.25，其係用於該從屬ADC 111中的二個比較器；當該控制碼C 為1(-1)時，依據0.2(-0.2)來補償該二參考準位；該標稱級間增益G 為2；該初始及標稱權重係數W 為2^-1 ；該接續級120係一10位元ADC(其中該第一數位碼R 為0、1、2、…與1023的其中之一，且R 的最小重要性位元係依據一正規化係數2^-10 來作加權)；以及該μ的值係介於2^-16 及2^-13 之間，係決定於收歛速度與適應性調整之雜訊間的取捨。於一實施例中，為求減少適應性調整之雜訊，該適應性調整只有在X 處於一特定區間之範圍內時(within the neighborhood of a region)才會加以執行，其中該特定區間之範圍與控制碼C 所導致之擾動可能有所相關。舉例來說，只有當X 靠近該二個標稱參考準位(0.25及-0.25)時，C 才可能有所相關，如前所述，該二個標稱參考準位係為從屬ADC 111所用。

於一實施例中，對該權重係數W 之適應性調整係持續地被執行，藉此確保前述級間增益誤差可隨時被追蹤更正。又於一實施例中，對該權重係數W 之適應性調整只會間歇地被執行。另於一實施例中，對該權重係數W 之適應性調整係依據系統啟動(system start-up)被執行，而於系統啟動時並無任何有意義的類比輸入信號待處理，再者，於此例中，該第一類比輸入信號被一固定準位所取代(對上開實施例而言，該固定準位例如0.25或-0.25)。

前述之從屬DAC 112、類比加總電路113以及放大器114屬本技術領域所周知之技術，故於此不再詳加說明。於一較佳實施例中，該些功能方塊均可透過切換式電容電路來加以實施。

接續級120執行類比至數位轉換。從轉換級110的觀點而言，該接續級120係為接收該第二類比信號r 以及送出該第一數位碼R 之功能方塊，其中數位碼R 代表了對類比信號r 作類比至數位轉換後的結果。再者，該接續級120之實施細節並非本發明所問(irrelevant)，只要其類比至數位轉換功能能夠實現，且相關聯的延遲(latency)為已知即可。於一實施例中，該接收續120係相似於該轉換級110，於此例中，接續級120仍擁有其自己的接續級。又於一實施例中，一管線式ADC包含了複數級前級與複數級後級，其中所有的前級於功能上均近似於該轉換級110，於此例中，對每一收歛級之權重係數W 的適應性調整係由最後一個前級開始，再逐漸延伸至其餘在先的前級。舉例而言，如果有四級前級，適應性調整係從第四級開始，等到第四級之適應性調整收歛後，第三級即開始其適應性調整以得到它的權重係數(for its weighting factor)，而在第三級之適應性調整收歛後，第二級再開始其適應性整來得到它的權重係數，接著再以此類推。於一實施例中，前述收歛狀態之達成係藉由設定一時間結束期間(time-out period)，其中該期間須夠長以確保能夠收歛。而於一替代實施例中，前述收歛狀態之達成係藉由偵測出該權重係數並無大幅變化。

前述適應性調整之式(6)所代表之範例為：依據控制碼C 與第二數位碼X 間的關聯性，來適應性地調整權重係數W 。然而，其餘適應性調整之式子亦可為本發明所採用，只要當偵測到控制碼C 與第二數位碼X 間係為正(負)相關時，相對應地減少(增加)該權重係數W 即可。亦即，任何與本發明揭露相關之變化實施例，只要其係依據控制碼C 以及第二數位碼X 間之關聯性來調整權重係數者，均屬本發明所欲涵蓋之發明範圍，其中該控制碼C 係在一管線式ADC之轉換級中，用來控制類比至數位轉換之擾動。本發明之主旨係基於如下認知(請參照式(4))：只要適當地設定該權重係數W (藉此使得W 等於級間增益G 之倒數(reciprocal))，對該從屬ADC的擾動(導因於控制碼C )就不致影響該第二數位碼X 的結果；而當導因於控制碼C 的擾動對該第二數位碼X 的結果造成了改變(從統計的觀點而言)，即可依據控制碼C 與第二數位碼X 間之關聯性來對該權重係數W 加以調整，然而本技術領域具有通常知識者可在不違背本發明之主旨下，依據本案之揭露，對本發明之實施作均等變化與修飾。

以上所述者，僅係本發明之較佳實施例而已，當不能以上述內容限定本發明實施之範圍，即大凡依本發明申請專利範圍及發明說明內容所作之等效變化與修飾，皆仍屬本發明專利涵蓋之範圍內。

100．．．類比至數位轉換器

110．．．轉換級

111．．．從屬類比至數位轉換器

112．．．從屬數位至類比轉換器

113．．．類比加總電路

114．．．放大器

115．．．適應性調整電路

116．．．數位權重加總電路

120．．．接續級

200．．．類比至數位轉換器

201．．．比較器

202．．．比較器

210．．．加總電路

圖1係依據本發明之各個不同實施例所顯示之一類比至數位轉換器。

圖2顯示用於圖1之類比至數位轉換器中的一從屬ADC。

100．．．類比至數位轉換器

110．．．轉換級

111．．．從屬類比至數位轉換器

112．．．從屬數位至類比轉換器

113．．．類比加總電路

114．．．放大器

115．．．適應性調整電路

116．．．數位權重加總電路

120．．．接續級

Claims (20)

1. 一種可執行類比至數位轉換之裝置，用來接收一第一類比信號、一第一數位碼以及一控制碼，並產生一第二類比信號以及一第二數位碼，該裝置包含：一從屬類比至數位轉換器，用來依據該控制碼之擾動，將該第一類比信號轉換為一中間數位碼；一從屬數位至類比轉換器，用來將該中間數位碼轉換為一中間類比信號；一類比加總電路，用來依據該第一類比信號以及該中間類比信號，產生一殘餘類比信號；一放大器，用來依據一級間增益係數，放大該殘餘類比信號，以產生該第二類比信號；一數位加總電路，用來依據一權重係數，對該中間數位碼以及該第一數位碼執行一權重加總，以產生該第二數位碼；以及一適應性調整電路，用來接收該第二數位碼以及該控制碼，並依據該控制碼與該第二數位碼間的關聯性，產生該權重係數。
2. 如請求項第1項所述之裝置，還包括有：一類比至數位轉換器，用以接收以及轉換該第二類比信號以輸出該第一數位碼。
3. 如請求項第2項所述之裝置，其中該控制碼為一二位元序列，該二進位序列包括有一第一控制數值以及一第二控制數值，該第一控制數值以及該第二控制數值的數量實質上接近或相等。
4. 如請求項第3項所述之裝置，其中該從屬類比至數位轉換器包括有：一比較電路，係比較該第一類比信號以及一參考準位以產生一比較結果，該比較結果係為一第一邏輯值或一第二邏輯值。
5. 如請求項第4項所述之裝置，其中，當該控制碼是該第一控制數值時， 該控制碼擾動該比較電路以致於該比較結果更接近於該第二邏輯值；當該控制碼是該第二控制數值時，該控制碼擾動該比較電路以致於該比較結果更接近於該第一邏輯值。
6. 如請求項第4項所述之裝置，其中，該權重係數僅當該第二數位碼落入一特定區間時會被調整，其中，該特定區間係為一相對應類比信號之準位接近該參考準位。
7. 如請求項第4項所述之裝置，其中，當該控制碼為該第一控制數值時，增大該比較電路的一參考準位；以及當該控制碼為該第二控制數值時，減小該比較電路的該參考準位。
8. 如請求項第3項所述之裝置，其中，當該控制碼是該第一控制數值時，該中間數位碼的值在統計概念上會趨向於較低；當該控制碼是該第二控制數值時，該中間數位碼的值在統計概念上會趨向於較高。
9. 一種執行類比至數位轉換之方法，該方法包含：接收一第一類比信號；接收一控制碼；依據該控制碼，將該第一類比信號轉換為一中間數位碼；將該中間數位碼轉換為一中間類比信號；依據該第一類比信號以及該中間類比信號，產生一殘餘類比信號；依據一增益係數，放大該殘餘類比信號，以產生一第二類比信號；將該第二類比信號轉換為一第一數位碼；依據一權重係數，對該中間數位碼與該第一數位碼執行一權重加總，以產生一第二數位碼；以及依據該第二數位碼與該控制碼間的關聯性，適應性地調整該權重係數。
10. 如請求項第9項所述之方法，其中該控制碼為一二位元序列，該二進位序列包括有一第一控制數值以及一第二控制數值，該第一控制數值以 及該第二控制數值的數量實質上接近或相等。
11. 如請求項第10項所述之方法，其中，當該控制碼是該第一控制數值時，該中間數位碼的值在統計概念上會趨向於較低；當該控制碼是該第二控制數值時，該中間數位碼的值在統計概念上會趨向於較高。
12. 如請求項第11項所述之方法，其中，利用一類比至數位轉換器將該第一類比信號轉換為該中間數位碼，該類比至數位轉換器包括有一比較器，其中，在將該第一類比信號轉換為一中間數位碼之步驟上還包括有：當該控制碼為該第一控制數值時，增大該比較器的一參考準位；以及當該控制碼為該第二控制數值時，減小該比較器的該參考準位。
13. 如請求項第11項所述之方法，其中，在調整該權數係數之步驟上還包括有：僅當該第二數位碼落入一特定區間時，該權重係數會被調整；其中，該特定區間係為一相對應類比信號之準位接近該參考準位。
14. 如請求項第9項所述之方法，其中，在將該第二類比信號轉換為該第一數位碼之步驟還包括有：將該第二類比信號傳送至一類比至數位轉換器，該類比至數位轉換器接收並將該第二類比信號轉換為該第一數位碼。
15. 一種管線式類比至數位轉換裝置，該轉換裝置包含有：一轉換級以及一接續級，其中，該轉換級包括有：一從屬類比至數位轉換器，用來依據一控制碼之擾動，將一第一類比信號轉換為一中間數位碼；一從屬數位至類比轉換器，用來將該中間數位碼轉換為一中間類比信號；一類比加總電路，用來依據該第一類比信號以及該中間類比信號，產生一殘餘類比信號； 一放大器，用來依據一級間增益係數，放大該殘餘類比信號，以產生該第二類比信號，其中，該接續級依據該第二類比信號以產生一第一數位碼；一數位加總電路，用來依據一權重係數，對該中間數位碼以及該第一數位碼執行一權重加總，以產生該第二數位碼；以及一適應性調整電路，用來接收該第二數位碼以及該控制碼，並依據該控制碼與該第二數位碼間的關聯性，產生該權重係數。
16. 如請求項第15項所述之轉換裝置，其中，該控制碼為一二位元序列，該二進位序列包括有一第一控制數值以及一第二控制數值，該第一控制數值以及該第二控制數值的數量實質上接近或相等。
17. 如請求項第16項所述之轉換裝置，其中該從屬類比至數位轉換器包括有：一比較電路，係比較該第一類比信號以及一參考準位以產生一比較結果，該比較結果係為一第一邏輯值或一第二邏輯值。
18. 如請求項第17項所述之轉換裝置，其中，當該控制碼是該第一控制數值時，該控制碼擾動該比較電路以致於該比較結果更接近於該第二邏輯值；當該控制碼是該第二控制數值時，該控制碼擾動該比較電路以致於該比較結果更接近於該第一邏輯值。
19. 如請求項第16項所述之裝置，其中，該權重係數僅當該第二數位碼落入一特定區間時會被調整，其中，該特定區間係為一相對應類比信號之準位接近該參考準位。
20. 如請求項第16項所述之裝置，其中，當該控制碼是該第一控制數值時，該中間數位碼的值在統計概念上會趨向於較低；當該控制碼是該第二控制數值時，該中間數位碼的值在統計概念上會趨向於較高。