CN114337663A - 自校准单斜坡模数转换器 - Google Patents
自校准单斜坡模数转换器 Download PDFInfo
- Publication number
- CN114337663A CN114337663A CN202111115525.6A CN202111115525A CN114337663A CN 114337663 A CN114337663 A CN 114337663A CN 202111115525 A CN202111115525 A CN 202111115525A CN 114337663 A CN114337663 A CN 114337663A
- Authority
- CN
- China
- Prior art keywords
- voltage
- ramp
- current
- adc
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
- H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
- H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
- H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
- H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
- H03K4/501—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator
- H03K4/502—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator the capacitor being charged from a constant-current source
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
- H03M1/56—Input signal compared with linear ramp
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
涉及一种单斜坡模数转换器(ADC),包括:电压斜坡发生器,被配置成基于固定电流和可变电流而生成电压斜坡;模拟比较器,被配置成将电压与来自所述电压斜坡发生器的电压输出进行比较;第一寄存器,被配置成基于输入到所述模拟比较器中的参考电压而存储第一计数;第二寄存器,被配置成基于输入到所述模拟比较器中的输入电压而存储第二计数,其中所述输入电压为待由所述ADC转换成数字值的电压;以及数模转换器(DAC),被配置成基于由所述电压斜坡发生器输出的所述电压斜坡、所述第一计数和与所述参考电压相关联的计数目标而产生斜坡修整信号,其中所述电压斜坡发生器中的所述可变电流基于所述斜坡修整信号。
Description
技术领域
本文中所公开的各种示例性实施例大体上涉及自校准单斜坡模数转换器(ADC)。
背景技术
由于单斜坡模数转换器(ADC)的简单性,其广泛用于各种不同的电子系统中。可以通过补偿和校准来改进转换的准确性。
发明内容
下文呈现各种示例性实施例的概述。在以下概述中可以进行一些简化和省略,其意在突出并介绍各种示例性实施例的一些方面,但不限制本发明的范围。将在后续部分呈现足以允许本领域的普通技术人员产生并使用本发明概念的示例性实施例的详细描述。
各种实施例涉及一种单斜坡模数转换器(ADC),包括:电压斜坡发生器,所述电压斜坡发生器被配置成基于固定电流和可变电流而生成电压斜坡;模拟比较器,所述模拟比较器被配置成将电压与来自所述电压斜坡发生器的电压输出进行比较;第一寄存器,所述第一寄存器被配置成基于输入到所述模拟比较器中的参考电压而存储第一计数;第二寄存器,所述第二寄存器被配置成基于输入到所述模拟比较器中的输入电压而存储第二计数,其中所述输入电压为待由所述ADC转换成数字值的电压;以及数模转换器(DAC),所述DAC被配置成基于由所述电压斜坡发生器输出的所述电压斜坡、所述第一计数和与所述参考电压相关联的计数目标而产生斜坡修整信号,其中所述电压斜坡发生器中的所述可变电流基于所述斜坡修整信号。
描述了各种实施例,其中所述电压斜坡发生器包括:固定电流源,所述固定电流源被配置成生成所述固定电流;以及电压到电流(VI)转换器,所述VI转换器被配置成将所述斜坡修整信号转换成所述可变电流,其中所述固定电流和所述可变电流组合以产生用于生成所述电压斜坡的斜坡电流。
描述了各种实施例,其中所述电压斜坡发生器包括电压到电流(VI)转换器,所述VI转换器被配置成将所述斜坡修整信号转换成所述可变电流,其中VI转换器产生所述固定电流且组合所述固定电流与所述可变电流以产生用于生成所述电压斜坡的斜坡电流。
描述了各种实施例,其中所述DAC另外包括:控制稳压器,所述控制稳压器被配置成接收所述第一计数与计数目标之间的差;数字比较器,所述数字比较器被配置成将所述控制稳压器与计数器的输出进行比较;采样和保持电路,所述采样和保持电路被配置成基于所述比较器的输出而对所述电压斜坡进行采样,其中所述采样和保持电路的输出是斜坡修整。
描述了各种实施例,其中所述控制稳压器为数字积分器。
描述了各种实施例,其中所述控制稳压器为数字比例-积分-微分稳压器。
描述了各种实施例,其中所述控制稳压器为数字比例-积分稳压器。
描述了各种实施例,其中所述采样和保持电路包括由所述数字比较器和电容器的输出控制的开关。
描述了各种实施例,另外包括连接在所述电压斜坡发生器与所述采样和保持电路的输出之间的模拟缓冲器。
描述了各种实施例,另外包括:开关,所述开关具有连接到所述模拟比较器的输出和被配置成接收所述参考电压的第一输入以及被配置成接收所述输入电压的第二输入;以及控制器,所述控制器被配置成启动所述第一输入与所述第二输入之间的所述开关。
描述了各种实施例,其中所述控制器另外被配置成确定所述DAC的输出何时已稳定。
描述了各种实施例,其中所述电压斜坡发生器另外包括斜坡开关,并且其中所述控制器另外被配置成控制所述斜坡开关以便生成所述电压斜坡。
描述了各种实施例,其中所述第二计数指示对应于所述输入电压的数字值。
另外,各种实施例涉及一种使用单斜坡模数转换器(ADC)将模拟电压转换成数字值的方法,包括:基于固定电流和可变电流生成电压斜坡;将参考电压与来自所生成电压斜坡的电压输出进行比较且基于所述参考电压而存储第一计数;将输入电压与来自所述所生成电压斜坡的所述电压输出进行比较且基于所述输入电压而存储第二计数;基于所述电压斜坡、所述第一计数和与所述参考电压相关联的计数目标而产生斜坡修整信号,其中所述斜坡修整信号用于生成所述可变电流。
描述了各种实施例,其中生成电压斜坡包括:生成所述固定电流;将所述斜坡修整信号电压转换成所述可变电流;组合所述固定电流与所述可变电流以产生斜坡电流;以及将所述斜坡电流转换成所述电压斜坡。
描述了各种实施例,其中,其中生成电压斜坡包括启动斜坡开关以生成所述电压斜坡。
描述了各种实施例,其中产生斜坡修整信号另外包括:对所述第一计数与计数目标之间的差进行积分;将积分的差与时钟值进行比较;以及当所述时钟值等于数字输入值时,对已缓冲的所生成电压斜坡进行采样和保持以产生斜坡修整信号。
描述了各种实施例,其中对所述已缓冲的所生成电压斜坡进行采样和保持包括基于所述参考电压与所述电压输出的比较而启动开关以及将所述开关的输出电压施加到电容器。
描述了各种实施例,另外包括对所述电压斜坡进行缓冲。
描述了各种实施例,另外包括:将所述参考电压施加到比较器直到所述斜坡修整信号已稳定;以及将所述输入电压施加到所述比较器。
描述了各种实施例,其中所述第二计数指示对应于所述输入电压的数字值。
附图说明
为了更好地理解各种示例性实施例,可以参考附图,在附图中:
图1示出了基本单斜坡ADC;
图2示出了自校准单斜坡ADC的实施例;并且
图3包括示出ADC的操作如何基于ADC的模拟进行稳定和自校准的曲线图。
为了便于理解,相同的附图标记已用于指代具有基本上相同或类似结构和/或基本上相同或类似功能的元件。
具体实施方式
描述和图式示出了本发明的原理。因此,将了解,本领域的技术人员将能够设计各种布置,尽管本文中未明确地描述或示出所述布置,但所述布置体现本发明的原理且包括在本发明的范围内。此外,本文中所引述的所有例子主要旨在明确地用于教学目的,以帮助读者理解本发明的原理和由发明人提供的用以深化本领域的概念,并且所有例子应视为并不限于此类特定引述的例子和条件。另外,如本文中所使用,除非另有指示(例如,“或另外”或“或在替代方案中”),否则术语“或”是指非排他性的或(即,和/或)。并且,本文中所描述的各种实施例不一定相互排斥,因为一些实施例可以与一个或多个其它实施例组合以形成新的实施例。
ADC可以使用电压斜坡实施。图1示出了基本单斜坡ADC 100。电压斜坡是利用产生电流Islope的电流源105和电容器Cslope 115产生的。电压斜坡的dv/dt为Islope/Cslope。电流源105可以是数字控制电流源。电流源可以包括多个不同的电流源102。在此特定例子中,八个不同的电流源102示出为具有值I/256、I/128、I/64、I/32、I/16、I/8、I/4和I/2。电流源105包括多个开关104,其中每个开关连接到电流源102中的一者。控制信号106将控制多个开关104中的每一者以便实现所需的电流值。
电压斜坡是通过断开斜坡开关110开始的。一旦电压斜坡开始,产生计数的计数器130也通过去除输入到计数器130中的复位信号而开始。计数器还接收使得计数器随着每个时钟周期递增的时钟信号Clk。
为了校准,参考电压Vref(如通过开关125选择的)和电压斜坡连接到模拟比较器120。当电压斜坡达到参考电压Vref时,比较器120启动,从而使得当前计数器值存储在第一寄存器(Reg1)135中。此计数Ref1指示模拟电压值Vref且提供校准依据。
为了将模拟电压Vx转换成数字值,模拟电压Vx连接到模拟比较器120。开关125用于将参考电压Vref或模拟电压Vx连接到比较器120。一旦电压斜坡开始,产生计数Count的计数器130也通过去除输入到计数器130中的复位信号而开始。同样,当电压斜坡达到模拟电压Vx时,比较器120启动且计数器值存储在指示模拟电压值Vx的第二寄存器(Reg2)140中。
如果忽略比较器的偏移和延迟,则Reg1 135和Reg2 140将存储以下值:
Fclk为用于计数器的时钟频率,并且dvdt为电压斜坡Islope/Cslope。
值Vx接着可以计算为:
通过使用参考电压,对于模数转换来说,不需要时钟频率的值和斜坡值。
为了简化Vx的计算,可以响应于寄存器值而调整斜坡电流,以便调整dvdt,从而使得寄存器在数个模数周期之后保持目标值。例如,第一寄存器135可以针对1V的参考电压保持值(Reg1)1000。
由于在先前步骤中已修整斜坡,因此第二寄存器值Reg2不需要任何计算来得到Vx。在其中第一寄存器针对1V的输入电压保持值1000的此例子中,如果Reg2存储值548,则Vx将为548mV。
尽管也可以在没有修整斜坡的情况下进行转换,但值Vx可以通过使用(3)的计算得出,当需要进行许多计算和/或计算能力有限时,最好在寄存器值与电压之间建立直接关系。
此解决方案的限制在于,当需要更多位产生差分非线性(DNL)误差时,数字电流源越来越难以实现。需要使得电流源具有非常高的准确性。对于10位,电流源匹配要求将为0.1%。
图2示出了自校准单斜坡ADC的实施例。ADC 200类似于图1的ADC 100,但使用不同的结构和方法来生成斜坡电流。数字可调整电流源105由固定电流源210和电压到电流(VI)转换器150代替。VI转换器150的输入电压由数模转换器(DAC)160产生。
DAC 160是使用与ADC相同的斜坡的单斜坡DAC。DAC 160包括数字积分器162、数字比较器166、脉冲电路168、电容器(Cadj)170、采样和保持开关172以及缓冲器164。数字积分器162对误差值Reg1-CountTarget进行求和,其中CountTarget是针对特定电压值的第一寄存器135中的Reg1的目标值,例如当输入电压为1V时为1000。数字积分器162的输出连接到数字比较器166。当计数器值达到积分器值时,数字比较器166启动。脉冲电路168基于数字比较器166输出的沿产生脉冲。此输出脉冲闭合采样和保持开关172且对电压斜坡进行采样。对于实际实施方案,由缓冲器164对电压斜坡进行缓冲以防止由于由采样和保持开关172对电压斜坡的采样而产生的电压斜坡的干扰。采样的电压斜坡变成存储在电容器Cadj170上的修整电压Vslopetrim。
由于校准处于闭合回路中(即,误差Reg1-CountTarget随时间进行求和),因此由缓冲器164的偏移或存储在电容器Cadj 170上的电压中的采样误差引起的误差得到补偿。
用于产生斜坡的电流不能仅由电压和电流具有一对一关系的VI转换器150产生(即,Islope=gm*VslopeTrim,其中gm为VI转换器150的跨导)。这会产生鸡和蛋的问题:由于修整电压VslopeTrim与斜坡将具有一对一关系,而斜坡与修整电压将具有一对一关系,因此将没有解决方案可用。
如果斜坡电流仅部分由VI转换器150生成且斜坡电流的其它部分(Ifixed)由固定电流发生器210生成,则校准回路可以收敛到其中Reg1=CountTarget的解决方案,即通过使用Islope=Ifixed+gm*VslopeTrim,反馈回路能够集中于其中Reg1=CountTarget的系统状态。
在另一实施例中,VI转换器150还可以在输出处具有偏移电流或在输入处具有偏移电压,使得不存在电压与电流的一对一关系。然后,VI转换器150的行为与具有电压与电流的一对一关系以及固定电流源的VI转换器相同。在此情形下,输出处的偏移电流等于固定电流,即Islope=Ivic=Ioffset+gm*Vslopetrim。因此,此单VI转换器150可以代替VI转换器和固定电流发生器两者。
对于集成电路,例如(取决于使用的IC工艺),内部电流源的未校准误差可能高达20%。如果固定电流源210供应目标斜坡值所需的80%的电流,则VI转换器150可以供应另外20%的电流。校准回路将在若干模数和数模周期中收敛到其中Reg1=CountTarget的情形。
一旦Reg1=CountTarget,校准回路就稳定且可以完成Vx电压的模数转换。控制器280可以检测何时Reg1=CountTarget,然后开关125可以切换以允许转换电压Vx。
在典型应用中,校准回路在Vx的一个或多个模数转换周期之后更新这些更新是需要的,这是因为例如,固定电流源值可能会随温度而变化,或Cadj电容器上的电压由于泄漏电流而变化。并且VI转换器150的跨导可能会随温度而变化。因此,可以基于预定时间间隔或每N个ADC周期而周期性地进行校准更新。
图3包括示出ADC 200的操作如何基于ADC的模拟进行稳定和自校准的曲线图。顶部曲线图305示出了随时间存储在Reg1中的值。在此例子中,寄存器目标值为1000。
在底部曲线图中,随时间绘制了SlopeTrim电压315和电压斜坡320。在第一循环期间,SlopeTrim电压315过高,且因此电压斜坡320过陡,且Reg1值305过低。校准回路通过执行数模转换周期来调整SlopeTrim电压。变化的SlopeTrim电压315改变电压斜坡320的斜坡且因此改变Reg1值305。取决于由固定电流发生器210输出的固定电流与由VI转换器输出的电流的比率,且取决于积分器设置,在若干周期之后,第一寄存器中的值Reg1达到1000的目标值。
在替代实施例中,为了使校准回路的稳定时间更快,数字积分器可以由数字比例-积分-微分(PID)稳压器、数字比例-积分稳压器或任何其它合适的数字稳压器代替。
与现有技术相比,本文中所公开的ADC的优点在于不需要数字可调整电流源。另外,使用单斜坡DAC,并且由于在单斜坡DAC中,电压斜坡总是上升,因此DNL误差较低。图1的难以设计的电流源由不具有难以设计要求的简单DAC电路代替。校准回路中的误差——例如缓冲器164中或采样和保持开关168/电容器Cadj 170组合中的偏移——由校准回路中的集成补偿。
本领域的技术人员应了解,本文中任何框图表示体现本发明原理的示意性电路系统的概念图。
尽管已特别参考各种示例性实施例的某些示例性方面来详细描述了各种示例性实施例,但应理解,本发明容许其它实施例,并且本发明的细节容许在各种显而易见的方面的修改。如本领域的技术人员容易显而易见的,可以实现变化和修改,同时保持在本发明的精神和范围内。因此,前述公开内容、描述和附图仅出于说明目的,并且不以任何方式限制本发明,本发明仅由权利要求书限定。
Claims (10)
1.一种单斜坡模数转换器(ADC),其特征在于,包括:
电压斜坡发生器,所述电压斜坡发生器被配置成基于固定电流和可变电流而生成电压斜坡;
模拟比较器,所述模拟比较器被配置成将电压与来自所述电压斜坡发生器的电压输出进行比较;
第一寄存器,所述第一寄存器被配置成基于输入到所述模拟比较器中的参考电压而存储第一计数;
第二寄存器,所述第二寄存器被配置成基于输入到所述模拟比较器中的输入电压而存储第二计数,其中所述输入电压为待由所述ADC转换成数字值的电压;以及
数模转换器(DAC),所述DAC被配置成基于由所述电压斜坡发生器输出的所述电压斜坡、所述第一计数和与所述参考电压相关联的计数目标而产生斜坡修整信号,
其中所述电压斜坡发生器中的所述可变电流基于所述斜坡修整信号。
2.根据权利要求1所述的ADC,其特征在于,所述电压斜坡发生器包括:
固定电流源,所述固定电流源被配置成生成所述固定电流;以及
电压到电流(VI)转换器,所述VI转换器被配置成将所述斜坡修整信号转换成所述可变电流,
其中所述固定电流和所述可变电流组合以产生用于生成所述电压斜坡的斜坡电流。
3.根据权利要求1所述的ADC,其特征在于,所述电压斜坡发生器包括电压到电流(VI)转换器,所述VI转换器被配置成将所述斜坡修整信号转换成所述可变电流,
其中VI转换器产生所述固定电流且组合所述固定电流与所述可变电流以产生用于生成所述电压斜坡的斜坡电流。
4.根据权利要求1所述的ADC,其特征在于,所述DAC另外包括:
控制稳压器,所述控制稳压器被配置成接收所述第一计数与计数目标之间的差;
数字比较器,所述数字比较器被配置成将所述控制稳压器与计数器的输出进行比较;
采样和保持电路,所述采样和保持电路被配置成基于所述比较器的输出而对所述电压斜坡进行采样,其中所述采样和保持电路的输出是斜坡修整。
5.根据权利要求4所述的ADC,其特征在于,所述控制稳压器为以下一种:数字积分器、数字比例-积分-微分稳压器、数字比例-积分稳压器。
6.根据权利要求4所述的ADC,其特征在于,所述采样和保持电路包括由所述数字比较器和电容器的输出控制的开关。
7.根据权利要求4所述的ADC,其特征在于,另外包括连接在所述电压斜坡发生器与所述采样和保持电路的输出之间的模拟缓冲器。
8.根据权利要求1所述的ADC,其特征在于,另外包括:
开关,所述开关具有连接到所述模拟比较器的输出和被配置成接收所述参考电压的第一输入以及被配置成接收所述输入电压的第二输入;以及
控制器,所述控制器被配置成启动所述第一输入与所述第二输入之间的所述开关。
9.根据权利要求1所述的ADC,其特征在于,所述第二计数指示对应于所述输入电压的数字值。
10.一种用于使用单斜坡模数转换器(ADC)将模拟电压转换成数字值的方法,其特征在于,包括:
基于固定电流和可变电流生成电压斜坡;
将参考电压与来自所生成电压斜坡的电压输出进行比较且基于所述参考电压而存储第一计数;
将输入电压与来自所述所生成电压斜坡的所述电压输出进行比较且基于所述输入电压而存储第二计数;
基于所述电压斜坡、所述第一计数和与所述参考电压相关联的计数目标而产生斜坡修整信号,
其中所述斜坡修整信号用于生成所述可变电流。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US17/038,329 US11057041B1 (en) | 2020-09-30 | 2020-09-30 | Self-calibrating single slope analog-to-digital converter |
US17/038,329 | 2020-09-30 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114337663A true CN114337663A (zh) | 2022-04-12 |
Family
ID=76658068
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111115525.6A Pending CN114337663A (zh) | 2020-09-30 | 2021-09-23 | 自校准单斜坡模数转换器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11057041B1 (zh) |
EP (1) | EP3979503A1 (zh) |
CN (1) | CN114337663A (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7079914B2 (ja) * | 2018-11-12 | 2022-06-03 | 日本電信電話株式会社 | 自己校正機能付きadコンバータ |
JP2022130998A (ja) * | 2021-02-26 | 2022-09-07 | セイコーエプソン株式会社 | A/dコンバーター、デジタル出力温度センサー、回路装置及び発振器 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100790969B1 (ko) * | 2005-08-23 | 2008-01-02 | 삼성전자주식회사 | 화질 개선을 위하여 자동 교정된 램프 신호를 이용한이미지 센서 및 방법 |
JP5181087B2 (ja) | 2006-08-31 | 2013-04-10 | トリクセル | 単一スロープ型アナログ‐デジタル・コンバータ |
KR20090069803A (ko) * | 2007-12-26 | 2009-07-01 | 삼성전자주식회사 | 램프 신호 발생기 및 이를 포함하는 이미지 센서 |
WO2010035402A1 (ja) * | 2008-09-29 | 2010-04-01 | パナソニック株式会社 | 信号生成回路、並びにこれを用いたシングルスロープ型adコンバータ及びカメラ |
EP2456075A1 (en) * | 2010-11-18 | 2012-05-23 | STMicroelectronics (Grenoble 2) SAS | Analog to digital ramp converter |
US8441387B2 (en) * | 2011-01-31 | 2013-05-14 | SK Hynix Inc. | Continuous ramp generator design and its calibration for CMOS image sensors using single-ramp ADCs |
-
2020
- 2020-09-30 US US17/038,329 patent/US11057041B1/en active Active
-
2021
- 2021-09-23 CN CN202111115525.6A patent/CN114337663A/zh active Pending
- 2021-09-30 EP EP21200115.0A patent/EP3979503A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
US11057041B1 (en) | 2021-07-06 |
EP3979503A1 (en) | 2022-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Sahoo et al. | A 12-bit 200-mhz cmos adc | |
US7944379B2 (en) | SAR ADC and method with INL compensation | |
US9362931B2 (en) | Semiconductor device | |
US8111178B2 (en) | Calibration method and related calibration apparatus for capacitor array | |
US7786910B2 (en) | Correlation-based background calibration of pipelined converters with reduced power penalty | |
CN114337663A (zh) | 自校准单斜坡模数转换器 | |
US9223332B1 (en) | Stabilizing reference voltage of switched capacitor circuits | |
US9634627B2 (en) | Amplification circuit and analog/digital conversion circuit | |
US9584145B1 (en) | Circuit for and method of compensating for mismatch in a time-interleaved analog-to-digital converter | |
US9606511B2 (en) | Analog/digital conversion circuit | |
US9444482B2 (en) | Analog-to-digital converter | |
CN111313866B (zh) | 具有延迟补偿的张弛振荡器 | |
US10615820B2 (en) | Systems and methods for digital excess loop delay compensation in a continuous time delta sigma modulator | |
EP1366571B1 (en) | A/d converter calibration test sequence insertion | |
JP2014075684A (ja) | Ad変換回路、半導体装置及びad変換方法 | |
JP2023502420A (ja) | スイッチトキャパシタ増幅器、及びそれを含むパイプライン型アナログ-デジタル変換器 | |
Kobayashi et al. | SAR ADC design using golden ratio weight algorithm | |
CN106788428B (zh) | 用于流水线模数转换器的调节电路及流水线模数转换器 | |
Długosz et al. | Low chip area, low power dissipation, programmable, current mode, 10-bits, SAR ADC implemented in the CMOS 130nm technology | |
Yu et al. | A two-step ADC with statistical calibration | |
Asish et al. | High speed error correction in continuous-time ramp generators using loop gain optimization | |
KR101836222B1 (ko) | 오프셋 보정이 적용된 아날로그-디지털 데이터 변환기 및 보정방법 | |
KR100933585B1 (ko) | 히스테리시스를 가지는 트랙킹 아날로그 디지털 변환기 | |
KR20210097645A (ko) | 스위칭 레귤레이터들을 위한 인덕터 전류 측정의 풀 사이클 에러 보정을 위한 방법 및 시스템 | |
CN114142856A (zh) | 延迟补偿的单斜坡模数转换器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |