CN106788428B - 用于流水线模数转换器的调节电路及流水线模数转换器 - Google Patents

用于流水线模数转换器的调节电路及流水线模数转换器 Download PDF

Info

Publication number
CN106788428B
CN106788428B CN201611070653.2A CN201611070653A CN106788428B CN 106788428 B CN106788428 B CN 106788428B CN 201611070653 A CN201611070653 A CN 201611070653A CN 106788428 B CN106788428 B CN 106788428B
Authority
CN
China
Prior art keywords
signal
mdac
unit
analog
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611070653.2A
Other languages
English (en)
Other versions
CN106788428A (zh
Inventor
殷秀梅
杨培
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Tebang Microelectronics Technology Co Ltd
Original Assignee
Beijing Tebang Microelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Tebang Microelectronics Technology Co Ltd filed Critical Beijing Tebang Microelectronics Technology Co Ltd
Priority to CN201611070653.2A priority Critical patent/CN106788428B/zh
Publication of CN106788428A publication Critical patent/CN106788428A/zh
Application granted granted Critical
Publication of CN106788428B publication Critical patent/CN106788428B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明公开了一种用于流水线模数转换器的调节电路及流水线模数转换器。该调节电路与流水线模数转换器的一级中的MDAC单元相连，包括：MDAC对照单元，第一输入端输入第一模拟信号，第二输入端输入第一数字信号，输出端输出第二模拟信号；转换单元，输入端输入所述第二模拟信号，输出端输出转换信号；控制单元，输入端输入转换信号，输出端输出调节信号，其输出给MDAC单元和MDAC对照单元。本发明的实施例采用调节电路与流水线模数转换器的一级中的MDAC单元相连，输出调节信号对MDAC单元的工作参数进行调节，稳定MDAC单元的工作状态，压缩设计余量，保证精度同时提高采样频率并降低功耗。

Description

用于流水线模数转换器的调节电路及流水线模数转换器
技术领域
本发明涉及集成电路领域，尤其涉及一种用于流水线模数转换器的调节电路及流水线模数转换器。
背景技术
流水线模数转换器(ADC，Analog-to-Digital Converter)由若干级功能类似的模数转换单元组成，每个模数转换单元包括数模转换及放大(MDAC)单元。
流水线ADC的精度与MDAC单元的信号处理精度密切相关，而MDAC单元的工作参数会影响MDAC单元的信号处理精度。举例来说，MDAC单元中包括运算放大器(OPA)，OPA的非理想性对MDAC单元的精度影响较大，例如OPA的带宽、压摆率、非主极点这几项指标均会对MDAC单元的动态误差产生影响，并且MDAC单元的动态误差会随着ADC的采样率升高而恶化。其中，对于OPA的非主极点对MDAC建立精度的影响，一般用开环相位裕度这个指标来衡量。相位裕度是保证MDAC建立精度的必要条件，相位裕度为70度通常是合适的值。相位裕度过低时(例如低于60度)，建立过程会存在明显震荡的情况，后级采样时钟如果存在少许偏差，就会导致信号精度的剧烈恶化；而相位裕度过大时(例如高于80度)，建立变慢，牺牲了建立时间，相当于采样频率下降。
在相关技术中，通常留有大量设计余量，例如通过提高芯片正常工作的相位裕度(例如高于80度)，以保证极端条件下相位裕度满足不震荡的要求。这样虽然保证了性能稳定，但导致采样频率下降，功耗增大。
发明内容
技术问题
有鉴于此，本发明提出一种用于流水线模数转换器的调节电路，对流水线模数转换器进行调节，稳定MDAC单元的工作状态，压缩设计余量，保证流水线模数转换器的精度，同时提高采样频率并降低功耗。
解决方案
根据本发明的一个方面，提供了一种用于流水线模数转换器的调节电路，所述调节电路与流水线模数转换器的一级中的数模转换及放大MDAC单元相连。其中，所述调节电路包括：
MDAC对照单元，所述MDAC对照单元的第一输入端输入第一模拟信号，第二输入端输入第一数字信号，输出端输出第二模拟信号；
转换单元，所述转换单元的输入端输入所述第二模拟信号，输出端输出转换信号；
控制单元，所述控制单元的输入端输入所述转换信号，输出端输出调节信号，所述调节信号输出给所述MDAC单元和所述MDAC对照单元。
在一种可能的实现方式中，所述第二模拟信号表示所述MDAC对照单元中的第一运算放大器的输出在周期内的建立过程。
在一种可能的实现方式中，所述调节信号对所述MDAC单元的工作参数进行调节，所述工作参数与所述第一运算放大器的输出的所述建立过程相关联。
在一种可能的实现方式中，所述工作参数包括所述MDAC单元中的运算放大器的相位裕度、压摆率、带宽中的一个或多个。
在一种可能的实现方式中，所述第二模拟信号是在多个周期中，在所述第一运算放大器的输出的建立过程中的不同时间点进行采样得到的。
在一种可能的实现方式中，所述控制单元将所述转换信号与参考值进行比较，并根据比较结果生成所述调节信号，其中所述参考值表示理想情况下第一运算放大器的输出在周期内的建立过程。
在一种可能的实现方式中，所述调节电路还包括：
信号产生单元，所述信号产生单元的第一输出端输出所述第一模拟信号，第二输出端输出所述第一数字信号。
在一种可能的实现方式中，所述MDAC对照单元包括：第一数模转换器、第一加法器、第一运算放大器以及第一时钟发生器，
所述第一数模转换器的输入端输入所述第一数字信号，输出端连接所述第一加法器的一输入端；
所述第一加法器的另一输入端输入所述第一模拟信号，输出端连接所述第一运算放大器的输入端；
所述第一时钟发生器输出第一时钟信号到所述第一运算放大器，以对所述第一运算放大器的输出在周期内的建立过程进行采样，
其中，所述控制单元根据采样结果生成所述调节信号，所述调节信号对所述第一运算放大器的工作参数以及所述MDAC单元中的运算放大器的工作参数进行调节。
在一种可能的实现方式中，对所述第一运算放大器的输出在周期内的建立过程进行采样包括：
在所述第一时钟信号的多个周期中完成对所述第一运算放大器的输出在周期内的建立过程的采样，其中，在所述多个周期中的各个周期中，所述第一时钟信号的采样边沿的位置不同，以对所述第一运算放大器的输出的所述建立过程的不同时间点进行采样，所述多个周期的采样结果构成对所述建立过程的采样结果。
在一种可能的实现方式中，所述转换单元包括：
第一模数转换器ADC，所述第一ADC的输入端输入所述第二模拟信号，输出端输出转换信号。
根据本发明的另一方面，提供了一种流水线模数转换器，所述流水线模数转换器的各级分别包括MDAC单元，所述MDAC单元中的一个或多个分别连接如上所述的调节电路，接收所述调节电路输出的调节信号。
在一种可能的实现方式中，所述调节信号用于对所述MDAC单元中的运算放大器的工作参数进行调节。
有益效果
根据本发明的实施例，采用调节电路与流水线模数转换器的一级中的数模转换及放大MDAC单元相连，输出调节信号对所述MDAC单元的工作参数进行调节，稳定MDAC单元的工作状态，保证流水线模数转换器的精度，同时提高采样频率并降低功耗。
根据下面参考附图对示例性实施例的详细说明，本发明的其它特征及方面将变得清楚。
附图说明
包含在说明书中并且构成说明书的一部分的附图与说明书一起示出了本发明的示例性实施例、特征和方面，并且用于解释本发明的原理。
图1是根据本发明一示例性实施例示出的用于流水线模数转换器的调节电路的示意图。
图2是根据相关技术的流水线模数转换器的第一级模数转换模块的示意图。
图3a和图3b分别是根据相关技术的流水线模数转换器的MDAC单元的电路结构示意图及其电路时序的示意图。
图4示出了OPA的相位裕度对MDAC建立精度的影响的示意图。
图5是根据本发明一示例性实施例示出的流水线模数转换器的示意图。
图6a是根据本发明一示例性实施例示出的调节电路的MDAC对照单元的电路结构示意图。
图6b是根据图6a的电路时序示意图。
图7是根据本发明一示例性实施例示出的OPA调整的示意图。
图8是根据本发明一示例性实施例示出的不同相位裕度下的建立精度的示意图。
具体实施方式
以下将参考附图详细说明本发明的各种示例性实施例、特征和方面。附图中相同的附图标记表示功能相同或相似的元件。尽管在附图中示出了实施例的各种方面，但是除非特别指出，不必按比例绘制附图。
在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其它实施例。
另外，为了更好的说明本发明，在下文的具体实施方式中给出了众多的具体细节。本领域技术人员应当理解，没有某些具体细节，本发明同样可以实施。在一些实例中，对于本领域技术人员熟知的方法、手段、元件和电路未作详细描述，以便于凸显本发明的主旨。
实施例1
图1是根据本发明一示例性实施例示出的用于流水线模数转换器的调节电路的示意图。
根据本发明的示例性实施例的调节电路可以与流水线模数转换器的一级中的数模转换及放大MDAC单元相连。但本领域技术人员应当理解，本发明并不局限于此，可以将本发明的示例性实施例的调节电路用于本领域公知的各种模数转换器中，流水线模数转换器的具体结构也不限于图2、图3a和图3b所示。
在一种可能的实现方式中，如图1所示，所述调节电路11包括：
MDAC对照单元111，所述MDAC对照单元111的第一输入端输入第一模拟信号Vref′，第二输入端输入第一数字信号Code(0)，输出端输出第二模拟信号VADC；
转换单元112，转换单元112的输入端输入所述第二模拟信号VADC，输出端输出转换信号VD；
控制单元113，所述控制单元113的输入端输入所述转换信号VD，输出端输出调节信号VC，所述调节信号VC输出给MDAC单元和MDAC对照单元111。
本实施例的调节电路能够与流水线模数转换器的一级中的数模转换及放大MDAC单元相连，输出调节信号以对MDAC单元的工作参数进行调节，稳定MDAC单元的工作状态，压缩设计余量，保证流水线模数转换器的精度，同时提高采样频率并降低功耗。
图2是根据相关技术的流水线模数转换器的第一级模数转换模块的示意图。图3a和图3b分别是根据相关技术的流水线模数转换器的MDAC单元的电路结构示意图及其电路时序的示意图。
举例来说，流水线模数转换器ADC可以包括若干级功能类似的模数转换模块，如图2所示，模数转换模块12可以包括：
子模数转换(SADC)单元121，SADC单元121的输入端输入初始信号Vin，输出端输出模数转换后的数字信号Dout；其中，如果不是第一级模数转换模块，则Vin是前一级模数转换模块提供的模拟信号；
数模转换及放大(MDAC)单元122，MDAC单元122连接到SADC单元121，第一输入端输入初始信号Vin，第二输入端输入数字信号Dout，输出端输出余差信号Vres。
在一种可能的实现方式中，如图2所示，MDAC单元122可以包括：第二数模转换器(DAC)1221、第二加法器1222、第二运算放大器(OPA)1223以及第二时钟发生器1224，
第二DAC1221的输入端输入数字信号Dout，输出端连接第二加法器1222的一输入端；
第二加法器1222的另一输入端输入初始信号Vin，输出端连接第二运算放大器1223的输入端；
第二OPA 1223的输出端输出余差信号Vres，
第二时钟发生器1224分别输出第二时钟信号到第二DAC1221、第二加法器1222以及第二OPA1223。
举例来说，初始信号Vin同时进入SADC单元121和MDAC单元122，在SADC单元121进行粗量化(也即，初步的模数转换)，例如量化1～4bit，量化结果(数字信号Dout)送入MDAC单元122。MDAC单元122根据SADC单元121的输出，转换成不同的参考电压，初始信号Vin与之相减后，由第二OPA放大若干倍，得到余差信号Vres，送入下一级处理。
图3a示出了MDAC单元122的一种示例性的具体电路结构，图3b示出了图3a所示的MDAC单元122的第二时钟信号，该第二时钟信号可以包括两个反向的时钟Φ1和Φ2，其中Tclk表示系统时钟的周期，CS,1-CS,n表示采样电容，n表示采样电容的数量(例如采样电容的数量n与数字信号Dout的位数相同)，Cstg2表示第二级的采样电容，CF表示反馈电容，Vrp和Vrn分别表示正参考电压和负参考电压。在一种可能的实现方式中，如图3a所示，在Φ1相(例如Φ1为高的1/2时钟周期Tclk)，Vin被采样进各个采样电容CS,1-CS,n中。采样结束(例如Φ1为低)后，Φ1相各个开关断开。Φ2相(例如Φ2为高的1/2时钟周期Tclk)开关闭合，此时各个电容CS,1-CS,n下级板的电压由SADC单元121的输出信号控制，根据SADC单元121的输出信号(量化结果)来选择接Vrp还是Vrn，以此实现MDAC中数字-模拟的转换。第二OPA工作在闭环负反馈状态，根据电荷守恒和理想OPA的工作原理，可以得到：
Figure BDA0001164075170000081
公式(1)中，Vres表示MDAC单元122输出的余差信号，Vin表示输入的初始信号，di表示SADC单元121的数字信号Dout的第i位，CS,i表示第i个采样电容的电容值，i为1-n之间的整数，CF表示反馈电容的电容值。
图5是根据本发明一示例性实施例示出的流水线模数转换器的示意图。在一种可能的实现方式中，如图5所示，根据本发明示例性实施例的调节电路11可以连接到流水线模数转换器的模数转换模块12中的MDAC单元122，调节电路11包括MDAC对照单元111、转换单元112以及控制单元113；模数转换模块12包括SADC单元121和MDAC单元122。控制单元的输出端输出调节信号VC，调节信号VC分别输出到MDAC单元122和MDAC对照单元111。
在一种可能的实现方式中，流水线模数转换器的各级分别包括MDAC单元122，MDAC单元122中的一个或多个分别连接调节电路11，接收所述调节电路11输出的调节信号VC。
在一种可能的实施方式中，MDAC对照单元111的结构可以与MDAC单元122的结构类似，MDAC对照单元111的作用主要是模仿，或者说“复制”MDAC单元122的工作情况，以生成适当的调节信号。MDAC对照单元111可以设置为与MDAC单元122在芯片中位置靠近，工艺偏差可以忽略，可以认为MDAC对照单元111中的各部件(例如第一OPA 1113)的工作环境和性能与MDAC单元122中的对应部件(例如第二OPA 1223)的工作环境和性能很接近。
在一种可能的实现方式中，MDAC对照单元111输出的第二模拟信号VADC可表示所述MDAC对照单元111中的第一OPA1113的输出在周期内的建立过程。
在一种可能的实现方式中，调节信号VC对MDAC单元122的工作参数(例如MDAC单元122中的运算放大器OPA的工作参数)进行调节，所述工作参数与第一OPA1113的输出的所述建立过程相关联。
在一种可能的实施方式中，所述工作参数可包括但不限于所述MDAC单元中的运算放大器(例如第二运算放大器1223)的相位裕度、压摆率、带宽中的一个或多个。
MDAC单元/MDAC对照单元的工作参数对MDAC单元/MDAC对照单元中运算放大器的建立过程会产生影响。下面以运算放大器的相位裕度作为工作参数的一个例子。图4示出了OPA的相位裕度对MDAC建立精度的影响的示意图，其中横轴表示时间(s)，纵轴表示建立精度。在一种可能的实现方式中，如图4所示，第二OPA 1223的不同的相位裕度PM(例如PM分别等于69，74，71，82，77)对MDAC单元122的建立精度的影响，从时域可以看出，相位裕度越大，系统越接近单极点(一阶RC)系统，波形无过冲，但建立到相同精度需要的时间比较多。当相位裕度减小后，存在一定的过冲，有助于加快建立。但当相位裕度继续减小时，过冲会超过目标值，后面会围绕目标值持续震荡，建立精度会迅速恶化。因此，较好的设计需要把相位裕度控制在一定范围内，以实现速度和可靠性的折中。
如上文所述，以OPA的相位裕度为例的工作参数会对MDAC单元的建立过程产生影响。由于MDAC对照单元111复制了MDAC单元122的结构，那么MDAC对照单元111的工作参数应与MDAC单元122的工作参数近似，MDAC对照单元111的工作参数对MDAC对照单元111中的第一OPA的输出的建立过程的影响也与MDAC单元122的工作参数对MDAC单元122中的运算放大器(例如第二运算放大器1223)的建立过程的影响类似，因此可以认为MDAC对照单元111中的第一OPA的输出的建立过程与MDAC单元122的工作参数是相关联的，根据MDAC对照单元111中的第一OPA的输出的建立过程及可反映MDAC单元122的工作参数的情况，并可调节MDAC单元122的工作参数。例如，控制单元113可根据上述建立过程估算工作参数，并根据估算的工作参数对MDAC单元122和MDAC对照单元111进行调整，使得其工作参数趋近于最优值。通过多个循环的反馈调整，即可使工作参数保持在最优值附近，从而稳定MDAC单元122的工作状态。
在一种可能的实施方式中，所述第二模拟信号是在多个周期中，在所述第一运算放大器的输出的建立过程中的不同时间点进行采样得到的。在每个时钟周期中，第一运算放大器的输出会有一个从初始值到稳定值的建立过程，如上文所述，这个建立过程可以反映MDAC单元以及MDAC对照单元的工作参数情况，因此，可以对这个建立过程进行采样以获得该建立过程的特性。本公开始实施例采用了这种在多个周期中以不同时间点对建立过程进行采样的方式，在不改变时钟周期的情况下，以慢周期实现了快采样，降低了电路实现难度。
如图5所示，在一种可能的实现方式中，调节电路11还可包括：信号产生单元114，所述信号产生单元114的第一输出端输出所述第一模拟信号Vref′，第二输出端输出所述第一数字信号Code(0)。信号产生单元的设置主要为了给MDAC对照单元提供稳定的输入，使得控制单元113输出的调节信号VC更加精确。本领域技术人员应理解，信号产生单元不是必须的，也可以从流水线模数转换器本身的电路节点或通过其他适当方式获取第一模拟信号和第一数字信号，只要其能够使得MDAC对照单元111的输出与其所连接的MDAC单元的输出范围的典型值一致即可。
在一种可能的实现方式中，所述转换单元112可包括第一模数转换器ADC，所述第一ADC的输入端输入所述第二模拟信号VADC，输出端输出转换信号VD，即转换信号VD可以是第二模拟信号VADC对应的数字信号，该转换信号反映了第二模拟信号的特性(例如建立过程)，并可供控制单元进行处理。在一种可能的实现方式中，转换单元112可以采用慢速的模数转换器ADC。
本领域技术人员应理解，转换单元112不限于通过ADC实现，其可以是任何能将第二模拟信号转换为能够反映第二模拟信号特性的、适于控制单元处理的转换信号的转换单元。例如，转换单元可以是由一组比较器构成，比较器可对每个接收到的第二模拟信号的采样结果进行比较排序，得到比较结果作为转换信号，该转换信号同样可以反映第二模拟信号的建立过程。举例来说，如果比较结果表明建立过程的电压最高点不是时间最靠后的点，说明存在过冲情况，由此可获得MDAC的建立情况。
图6a是根据本发明一示例性实施例示出的MDAC对照单元111的电路示意图，图6b是根据图6a的电路的时序示意图，其中，Tclk表示系统时钟的周期，CS,1′-CS,n′表示采样电容，n表示采样电容的数量(例如采样电容的数量n与数字信号Dout的位数相同)，CF表示反馈电容，Vrp′和Vrn′分别表示正参考电压和负参考电压。
下面以调节电路11连接到流水线模数转换器的第一级模数转换模块12为例，结合图5、图6a和图6b给出MDAC对照单元111的一种可能的实现方式以及工作方式。但本领域技术人员应当理解，本发明并不限制于此，调节电路11可以连接到流水线模数转换器任意一级模数转换模块，也可以采用多个调节电路11分别连接到流水线模数转换器多级模数转换模块，以便对模数转换模块中的MDAC单元122进行调节，稳定其工作参数(例如运算放大器的相位裕度等工作参数)。
图5、图6a所示的MDAC对照单元111分别与图2、图3a所示的MDAC单元122的结构类似，但本领域技术人员应理解，MDAC对照单元111和MDAC单元122的结构不限于图5、图6a和图2、图3a所示，只要MDAC对照单元111能够模仿或复制MDAC单元122的结构，反映MDAC单元122的工作状态即可。
如图5所示，所述MDAC对照单元111可包括：第一数模转换器1111、第一加法器1112、第一运算放大器(OPA)1113以及第一时钟发生器1114，所述第一数模转换器1111的输入端输入所述第一数字信号Code(0)，输出端连接所述第一加法器1112的一输入端；所述第一加法器1112的另一输入端输入所述第一模拟信号Vref′，输出端连接所述第一OPA1113的输入端；所述第一OPA 1113的输出端输出所述第二模拟信号VADC；所述第一时钟发生器1114输出第一时钟信号到所述第一运算放大器1113，以对所述第二模拟信号VADC在周期内的建立过程进行采样。其中，所述控制单元113根据采样结果生成所述调节信号，所述调节信号对所述第一运算放大器1113的工作参数以及所述MDAC单元中的运算放大器的工作参数进行调节。
在一种可能的实施方式中，可在所述第一时钟信号的多个周期中完成对所述第一运算放大器的输出在周期内的建立过程的采样，其中，在所述多个周期中的各个周期中，所述第一时钟信号的采样边沿的位置不同，以对所述第一运算放大器的输出的所述建立过程的不同时间点进行采样，所述多个周期的采样结果构成对所述建立过程的采样结果。
举例来说，图5中的信号产生单元114可产生输入到MDAC对照单元111的第一模拟信号Vref′(例如大小为1/8Vref)和第一数字信号Code(0)(例如为0)。第一数字信号Code(0)输入到第一数模转换器1111，使得第一数模转换器1111输出0，与第一模拟信号Vref′在第一加法器1112相加后，经过第一OPA 1113放大，输出第二模拟信号VADC(大约为1/2Vref)，第二模拟信号VADC为第一级模数转换模块12的MDAC单元122输出范围的典型值。测量这个输出幅度的建立过程，可以代表整个MDAC单元122在各种信号条件下的建立性能。在调节电路11连接到不同的模数转换模块12时，信号产生单元114可以生成不同的第一模拟信号和第一数字信号，以便与相对应的MDAC单元122的信号匹配。
如图6a所示，在一种可能的实现方式中，第一OPA 1113可以与开关和电容器共同构成MDAC对照单元111，其可以与图3a的MDAC单元的结构类似，所不同的仅在于，图6a中控制开关K3的打开和闭合第一时钟信号Φ3与图3a中的时钟信号Φ2控制时序不同。
举例来说，如图6a和图6b所示，MDAC对照单元111的Φ1′、Φ2′可以与MDAC单元122的Φ1、Φ2脉冲宽度以及相位关系相同，Φ3的上升沿与Φ2′对齐，但下降沿(采样边沿)受控制单元113控制，第一次Φ3的脉宽为1/8Tclk。一组脉冲结束后，MDAC对照单元111完成一次采样放大过程，放大结果在Φ3的下降沿存入第一电容Cstg2′中。完成放大和采样后，Φ1′、Φ2′、Φ3不再翻转，转换单元112将存在第一电容Cstg2′的电压(VADC)进行量化(例如模数转换)，量化完成后，得到MDAC对照单元111在1/8Tclk时刻的建立电压。在完成1/8Tclk测量后，启动第二次测量，其他时钟信号不变，但Φ3的脉宽调整为2/8Tclk，得到MDAC对照单元111在2/8Tclk时刻的建立电压。循环4次后，可以得到4个采样点，这4个采样点就可以描绘出MDAC对照单元111在Φ2′相建立时的完整波形。
采用这种方式，可以将OPA一次很高速的建立过程通过时分复用分成多个周期中的多次低速的采样，可以在第一时钟信号的多个时钟周期内对所述第二模拟信号在周期内的建立过程进行采样，从而解决了高速建立过程的测量和监控的问题。
本发明并不限制MDAC对照单元111在各周期中的采样方式，MDAC对照单元111的采样可以采用其他方式，可以与系统时钟的周期相关或不相关，采样时间间隔可以均匀或不均匀，采样边沿可以是上升沿或下降沿，针对建立过程的采样点的数量也不限于4个，可以是适当的任意多个。
在一种可能的实施方式中，所述控制单元将所述转换信号与参考值进行比较，并根据比较结果生成所述调节信号，其中所述参考值表示理想情况下第一运算放大器的输出在周期内的建立过程。
仍以图6b为例，控制单元113中可预先存储理想相位裕度情况下，第二模拟信号VADC的建立过程中相应的四个采样点的理想采样值(参考值)。可将第一OPA 1113采集到的四个采样点的采样值与理想采样值进行比较，如果比较的结果表明第二模拟信号VADC的建立过程出现振荡，则可生成相应的调节信号以提高相位裕度；如果比较的结果表明第二模拟信号VADC的建立过程过长，则可生成相应的调节信号以降低相位裕度；如果若比较的结果表明第二模拟信号VADC的建立过程已接近于理想状态，则可生成相应的调节信号以保持当前的相位裕度。调节信号的具体生成方式可根据相位裕度的调节方式和采样方式等等因素进行适当设置，本发明对此不作限制。
本发明并不限制控制单元113对MDAC单元和MDAC对照单元的工作参数的调整方式，例如，控制单元113可以采用本领域常用的各种调整方式对第一OPA 1113和第二OPA1223进行调整，例如调整偏置电流、负载电容或者补偿电容，或将一部分晶体管关断或加入电路等，以下以相位裕度作为工作参数为例，给出了一种可能的调整方式作为示例。
图7是根据本发明一示例性实施例示出的OPA调整的示意图。如图7所示，在一种可能的实现方式中，OPA可以为两级结构，第一级是跨导单元，其跨导gm1和补偿电容Cm决定OPA的主极点为p1＝gm1/Cm，第二级的跨导gm2和负载电容Cl决定OPA的次主极点p2＝gm2/Cl。两个极点频率距离越近，相位裕度越差，反之则相位裕度改善。控制单元113可以通过调节第一级的电流(例如，通过调节信号VC调节图7中所示的电流I1)来调整跨导gm1，或者调节补偿电容Cm的大小，都可以调整主极点p1的位置；也可以通过调节第二级的电流来调整跨导gm2，来调整次极点p2的位置。调整p1和p2的位置，可以将OPA的相位裕度控制在合适的范围内。
在一种可能的实现方式中，调节电路11的控制单元113以一定的时间间隔启动对工作参数的调节，调节完毕后关断。通过这种方式，可以进一步降低功耗。
图8是根据本发明一示例性实施例示出的不同相位裕度下的建立精度的示意图。根据本发明实施例的流水线模数转换器能够压缩设计余量，可以获得更高的采样率性能或者更低的功耗。例如图8所示，同样达到80dB的建立精度，通过本发明的实施，将相位裕度在不同环境下的变化范围从13度(69～82)范围缩小到6度(71～77)，采样时间可以缩小20％，相应采样率可以提高20％。
基于同样的原理，可针对其他工作参数进行调节，获得类似的有益效果。
由此可见，根据本发明的实施例采用调节电路与流水线模数转换器的一级中的数模转换及放大MDAC单元相连，输出调节信号对所述MDAC单元的工作参数进行调节，通过测量-估算-调整，形成反馈环路，比现有设计的开环控制精度更高，可以将电路性能调整到一个较小的范围，提高最坏情况下的性能并降低功耗。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种用于流水线模数转换器的调节电路，所述调节电路与流水线模数转换器的一级中的数模转换及放大MDAC单元相连，其中所述调节电路包括：
MDAC对照单元，所述MDAC对照单元的第一输入端输入第一模拟信号，第二输入端输入第一数字信号，输出端输出第二模拟信号；
转换单元，所述转换单元的输入端输入所述第二模拟信号，输出端输出转换信号；
控制单元，所述控制单元的输入端输入所述转换信号，输出端输出调节信号，所述调节信号输出给所述MDAC单元和所述MDAC对照单元；
其中，所述第二模拟信号表示所述MDAC对照单元中的第一运算放大器的输出在周期内的建立过程；
所述调节信号对所述MDAC单元的工作参数进行调节，所述工作参数与所述第一运算放大器的输出的所述建立过程相关联；
所述MDAC对照单元的结构能够模仿或复制所述MDAC单元的结构。
2.根据权利要求1所述的调节电路，其特征在于，所述工作参数包括所述MDAC单元中的运算放大器的相位裕度、压摆率、带宽中的一个或多个。
3.根据权利要求1所述的调节电路，其特征在于，所述第二模拟信号是在多个周期中，在所述第一运算放大器的输出的建立过程中的不同时间点进行采样得到的。
4.根据权利要求1所述的调节电路，其特征在于，所述控制单元将所述转换信号与参考值进行比较，并根据比较结果生成所述调节信号，其中所述参考值表示理想情况下第一运算放大器的输出在周期内的建立过程。
5.根据权利要求1-4中的任意一项所述的调节电路，其特征在于，所述调节电路还包括：
信号产生单元，所述信号产生单元的第一输出端输出所述第一模拟信号，第二输出端输出所述第一数字信号。
6.根据权利要求1-4中任意一项所述的调节电路，其特征在于，所述MDAC对照单元包括：第一数模转换器、第一加法器、第一运算放大器以及第一时钟发生器，
所述第一数模转换器的输入端输入所述第一数字信号，输出端连接所述第一加法器的一输入端；
所述第一加法器的另一输入端输入所述第一模拟信号，输出端连接所述第一运算放大器的输入端；
所述第一时钟发生器输出第一时钟信号到所述第一运算放大器，以对所述第一运算放大器的输出在周期内的建立过程进行采样，
其中，所述控制单元根据采样结果生成所述调节信号，所述调节信号对所述第一运算放大器的工作参数以及所述MDAC单元中的运算放大器的工作参数进行调节。
7.根据权利要求6所述的调节电路，其特征在于，对所述第一运算放大器的输出在周期内的建立过程进行采样包括：
在所述第一时钟信号的多个周期中完成对所述第一运算放大器的输出在周期内的建立过程的采样，其中，在所述多个周期中的各个周期中，所述第一时钟信号的采样边沿的位置不同，以对所述第一运算放大器的输出的所述建立过程的不同时间点进行采样，所述多个周期的采样结果构成对所述建立过程的采样结果。
8.根据权利要求1-4中的任意一项所述的调节电路，其特征在于，所述转换单元包括：
第一模数转换器ADC，所述第一ADC的输入端输入所述第二模拟信号，输出端输出转换信号。
9.一种流水线模数转换器，其特征在于，所述流水线模数转换器的各级分别包括MDAC单元，所述MDAC单元中的一个或多个分别连接根据权利要求1至8中任意一项所述的调节电路，接收所述调节电路输出的调节信号。
10.根据权利要求9所述的流水线模数转换器，其特征在于，所述调节信号用于对所述MDAC单元中的运算放大器的工作参数进行调节。
CN201611070653.2A 2016-11-28 2016-11-28 用于流水线模数转换器的调节电路及流水线模数转换器 Active CN106788428B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611070653.2A CN106788428B (zh) 2016-11-28 2016-11-28 用于流水线模数转换器的调节电路及流水线模数转换器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611070653.2A CN106788428B (zh) 2016-11-28 2016-11-28 用于流水线模数转换器的调节电路及流水线模数转换器

Publications (2)

Publication Number Publication Date
CN106788428A CN106788428A (zh) 2017-05-31
CN106788428B true CN106788428B (zh) 2020-03-03

Family

ID=58904314

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611070653.2A Active CN106788428B (zh) 2016-11-28 2016-11-28 用于流水线模数转换器的调节电路及流水线模数转换器

Country Status (1)

Country Link
CN (1) CN106788428B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107994903B (zh) * 2017-12-15 2021-07-16 北京特邦微电子科技有限公司 模数转换电路及流水线模数转换器
CN110401447B (zh) * 2019-06-10 2021-06-04 西安电子科技大学 一种无运放mdac型时间域adc结构

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7268720B1 (en) * 2006-06-30 2007-09-11 Analog Devices, Inc. Converter networks for generation of MDAC reference signals
CN102710262A (zh) * 2012-07-03 2012-10-03 复旦大学 一种8位的算法型模数转换器
US8830109B1 (en) * 2013-03-12 2014-09-09 Semtech Corporation Switchable conductance pipeline analog-to-digital conversion
CN104363020A (zh) * 2014-09-18 2015-02-18 电子科技大学 一种流水线模数转换器及其误差校准方法
CN104954019A (zh) * 2014-03-27 2015-09-30 联发科技股份有限公司 管线式模数转换器及其乘法数模转换器
CN205265662U (zh) * 2015-11-20 2016-05-25 上海贝岭股份有限公司 流水线型模数转换器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7268720B1 (en) * 2006-06-30 2007-09-11 Analog Devices, Inc. Converter networks for generation of MDAC reference signals
CN102710262A (zh) * 2012-07-03 2012-10-03 复旦大学 一种8位的算法型模数转换器
US8830109B1 (en) * 2013-03-12 2014-09-09 Semtech Corporation Switchable conductance pipeline analog-to-digital conversion
CN104954019A (zh) * 2014-03-27 2015-09-30 联发科技股份有限公司 管线式模数转换器及其乘法数模转换器
CN104363020A (zh) * 2014-09-18 2015-02-18 电子科技大学 一种流水线模数转换器及其误差校准方法
CN205265662U (zh) * 2015-11-20 2016-05-25 上海贝岭股份有限公司 流水线型模数转换器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
《A 240-mW 2.1-GS/s 52-dB SNDR Pipeline ADC Using MDAC Equalization;Jiangfeng Wu等;《IEEE JOURNAL OF SOLID-STATE CIRCUITS》;20130513;第48卷(第8期);第1818-1828页 *
流水线模数转换器设计;张睿等;《电子测量与仪器学报》;20120315;第26卷(第3期);第223-228页 *

Also Published As

Publication number Publication date
CN106788428A (zh) 2017-05-31

Similar Documents

Publication Publication Date Title
US8957794B2 (en) A/D converter and method for calibrating the same
US6967611B2 (en) Optimized reference voltage generation using switched capacitor scaling for data converters
US9634627B2 (en) Amplification circuit and analog/digital conversion circuit
US7884748B2 (en) Ramp-based analog to digital converters
US7102419B2 (en) Bias generator that automatically adjusts its slew rate
US9362931B2 (en) Semiconductor device
US20170134034A1 (en) Systems and methods for comparator calibration
US11296714B2 (en) Residue transfer loop, successive approximation register analog-to-digital converter, and gain calibration method
US20050024250A1 (en) Space efficient low power cyclic A/D converter
US20090027116A1 (en) Method and integrated circuit including an amplifier calibration circuit
US20110285563A1 (en) Pipelined analog-to-digital converter and sub-converter stage
Tseng et al. A 10-b 320-MS/s stage-gain-error self-calibration pipeline ADC
CN112751565B (zh) 一种自校准片内基准电压模块
CN106788428B (zh) 用于流水线模数转换器的调节电路及流水线模数转换器
JP2023502420A (ja) スイッチトキャパシタ増幅器、及びそれを含むパイプライン型アナログ－デジタル変換器
US11057041B1 (en) Self-calibrating single slope analog-to-digital converter
CN105406868B (zh) 用于模/数转换的自适应计时
CN108696279B (zh) 电压信号到时间信号的转换器
US6859158B2 (en) Analog-digital conversion circuit
CN108880543B (zh) 流水线模数转换器及其运放自适应配置电路及方法
US9823285B2 (en) Charge measurement
CN204652351U (zh) 逐次逼近模数转换器
CN104980158A (zh) 逐次逼近模数转换器及其校准方法
CN111819790A (zh) 用于操作具有改进的偏移校正的光学传感器装置的方法以及光学传感器装置
US11637554B2 (en) Device and method for enhancing voltage regulation performance

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant