CN105406868B - 用于模/数转换的自适应计时 - Google Patents

用于模/数转换的自适应计时 Download PDF

Info

Publication number
CN105406868B
CN105406868B CN201510558036.6A CN201510558036A CN105406868B CN 105406868 B CN105406868 B CN 105406868B CN 201510558036 A CN201510558036 A CN 201510558036A CN 105406868 B CN105406868 B CN 105406868B
Authority
CN
China
Prior art keywords
during
conversion
value
voltage
cycle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510558036.6A
Other languages
English (en)
Other versions
CN105406868A (zh
Inventor
克里希纳斯瓦米·纳加拉杰
朴俊胜
阿贾伊·库马尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN105406868A publication Critical patent/CN105406868A/zh
Application granted granted Critical
Publication of CN105406868B publication Critical patent/CN105406868B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/083—Details of the phase-locked loop the reference signal being additionally directly applied to the generator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H03M1/1255—Synchronisation of the sampling frequency or phase to the input frequency or phase
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0624—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本申请案涉及用于模/数转换的自适应计时。一种模/数转换系统及方法举例来说包含比较器X1(参见段落A)，其用于在采样周期[222]期间采样模拟量及用于在转换周期[222]期间对所述经采样的模拟样本执行一系列逐位转换[212]，其中每一逐位转换发生在相应逐位转换循环[230]期间，其中在相应位转换循环期间连续地确定样本的连续位，且其中将执行预定数目的逐位转换[例如，212中的循环数目]。时钟产生器[400]经布置以用于产生用于在所述转换周期期间为所述转换器[138]计时的时钟信号[210]，其中每一位转换循环[230]包含具有第一长度的复位周期[232]及具有第二长度的放大周期[234]，其中动态地选择所述第一长度及第二长度中的一者。

Description

用于模/数转换的自适应计时
技术领域
本申请案涉及用于模/数转换的自适应计时。
背景技术
逐次逼近寄存器(SAR)模/数转换器(ADC)以串行方式确定采样值的每一位。ADC时钟信号用于驱动SAR ADC操作。ADC时钟信号的频率随每一样本所需的采样频率及循环数目而变。通常，ADC时钟信号源自在片上系统(SOC)的衬底中形成的锁相环(PLL)。然而，使用可源自设计入SOC的PLL(例如，先前所述)的有限的频率选择，通常难以实现用于针对各种应用的最佳转换的频率。
发明内容
以上提到的问题可在模/数系统及方法中得到解决，所述模/数系统及方法包含(举例来说)比较器，其在正常转换周期期间对经采样的模拟样本执行一系列逐位转换，其中每一逐位转换发生在相应逐位转换循环期间，且将执行预定数目的逐位转换。时钟产生器经布置以产生用于在正常转换周期期间为转换器计时的时钟信号，其中每一位转换循环包含具有第一长度的复位周期及具有第二长度的放大周期，其中所述第一及第二长度可在正常操作期间经动态地选择。
在理解本发明不用于解释或限制权利要求书的范围或意义的情况下提交本发明内容。此外，不希望本发明内容识别所主张的标的物的关键特征或基本特征，也不希望使用本发明内容作为确定所主张标的物的范围的辅助。
附图说明
图1展示根据本发明的实例实施例的说明性电子装置。
图2为说明根据本发明的实例实施例的针对用于模/数转换的自适应计时所使用的波形的波形图。
图3为说明根据本发明的各种实施例的自适应时钟产生器的高层框图。
图4为说明根据本发明的各种实施例的自适应时钟产生器的框图。
图5为说明根据本发明的各种实施例的在初始校准循环期间的ADC配置的示意图。
图6为说明根据本发明的实例实施例的复位周期校准子例程的波形图。
图7为说明根据本发明的各种实施例的替代放大周期校准方法的高层示意图。
图8为说明根据本发明的各种实施例的选择性自适应时钟产生器的示意图。
图9为说明根据本发明的各种实施例的用于ADC的频率控制产生器的示意图。
具体实施方式
以下论述涉及本发明的各种实施例。尽管可优选这些实施例中的一或多者，但所揭示的实施例不应被解释(或以其它方式使用)为限制本发明(包含权利要求书)的范围。此外，所属领域的技术人员将理解以下描述具有广泛应用，及任何实施例的论述仅意指所述实施例的实例，以及不希望暗示将本发明的范围(包含权利要求书)限于所述实施例。
贯穿以下描述(及权利要求书)使用某些术语来指代特定系统组件。如所属领域的技术人员应了解，可使用各种名称来指代组件或系统。因此，名称不同而非功能不同的组件之间的差别无需在本文中做区分。此外，系统可为另一系统的子系统。在以下论述及在权利要求书中，术语“包含”及“包括”以开放式的方式使用，且因此解释为意指“包含，但不限于......”。此外，希望术语“耦合到”或“与......耦合”(及类似物)描述间接或直接电连接。因此，如果第一装置耦合到第二装置，那么可通过直接电连接或通过经由其它装置及连接的间接电连接进行连接。术语“部分”可意指整个部分或小于所述整个部分的部分。术语“校准”可包含词语“测试”的意思。术语“输入”可意指PMOS(正类型金属氧化物半导体)或NMOS(负类型金属氧化物半导体)晶体管的源极或漏极(或甚至例如上下文指示的栅极的控制输入)。术语“脉冲”可意指波形(例如，周期性波形)的部分。
图1展示根据本发明的优选实施例的说明性计算装置100。举例来说，计算装置100为(或并入)电子系统129，例如，计算机、电子控制“箱”或显示器、通信设备(包含发射器)或经布置以产生射频信号的任何其它类型的电子系统。
在一些实施例中，计算装置100包括百万存储单元或片上系统(SoC)，所述片上系统(SoC)包含控制逻辑，例如，CPU 112(中央处理单元)、存储装置114(例如，随机存取存储器(RAM))及电源110。CPU 112可为(举例来说)CISC类型(复杂指令集计算机)CPU、RISC类型CPU(精减指令集计算机)、MCU类型(微控制器单元)或数字信号处理器(DSP)。存储装置114(其可为存储器，例如，处理器上高速缓存、处理器外高速缓存、RAM、快闪存储器或磁盘存储装置)存储一或多个软件应用程序130(例如，嵌入式应用程序)，当由CPU 112执行时，软件应用程序130执行与计算装置100相关联的任何合适的功能。
CPU 112包括存储经常从存储装置114存取的信息的存储器及逻辑。计算装置100经常由用户使用UI(用户接口)116控制，UI 116在执行软件应用程序130期间向用户提供输出且接收来自用户的输入。使用显示器118、指示灯、扬声器、振动及类似物提供所述输出。使用音频及/或视频输入(举例来说，使用声音或图像识别)及电气及/或机械装置(例如，小键盘、开关、接近检测器、陀螺仪、加速度计及类似物)接收所述输入。CPU 112耦合到I/O(输入/输出)端口128，其提供经配置以接收来自联网装置131的输入(及/或向其提供输出)的接口。联网装置131可包含能够与计算装置100点到点及/或联网通信的任何装置(包含与计算装置100电子配对的智能钥匙或基站控制模块)。计算装置100也可耦合到外围设备及/或计算装置，包含有形的、非暂时性媒体(例如，快闪存储器)及/或有线或无线媒体。这些及其它输入与输出装置由使用无线或有线连接的外部装置选择性地耦合到计算装置100。举例来说，存储装置114可由联网装置131存取。
CPU 112耦合到I/O(输入/输出)端口128，其提供经配置以接收来自外围设备及/或计算装置131的输入(及/或向其提供输出)的接口，包含有形的(例如，“非暂时性”)媒体(例如，快闪存储器)及/或有线或无线媒体(例如，联合测试行动组(JTAG)接口)。这些及其它输入与输出装置由使用无线或有线连接的外部装置选择性地耦合到计算装置100。CPU112、存储装置114及电源110可耦合到外部电源(未展示)或耦合到局部电源(例如，电池、太阳能电池、交流发电机、感应场、燃料电池、电容器及类似物)。
所揭示的自适应时钟模/数转换技术解决(举例来说)针对各种应用适配(包含优化)ADC时钟信号的问题。实例自适应(计时)模/数转换(ADC)系统包含可适配的内部振荡器，其频率独立于系统时钟可在操作中经适配到适合于(例如，任意的)ADC应用的任何频率。
计算装置100包含逐次逼近寄存器(SAR)自适应模/数转换器(ADC)138，其经布置以响应于自适应ADC时钟信号以串行方式确定采样值的每一位。由自适应ADC时钟产生器140产生ADC时钟信号。如下文所论述，自适应时钟产生器140为自动频率调谐振荡器，其可设定及保持所要频率及占空比。可针对ADC的最佳电力/性能优化而动态地优化自适应时钟产生器140的频率及占空比。
图2为说明根据本发明的实例实施例的针对用于模/数转换的自适应计时所使用的波形的波形图。大体上所描述，波形图200包含说明时钟信号210的波形及说明采样时钟220的波形。(所述波形按时间顺序方式显示，使得波形的最左边部分发生在波形的最右边部分之前。)
因此，SAR ADC 138的操作包含输入采样操作，其发生在采样周期222期间。所述输入采样操作之后为串行转换操作，其发生在SAR操作212期间。在转换操作期间，按照串行方式确定每一位(例如，一次确定一个位)。每一转换循环230包含由放大(AMP)相位(其发生在AMP周期234期间)跟随的复位(RESET)相位(其发生在复位周期232期间)。ADC时钟信号210不源自(例如，直接地)系统PLL，但如下文所描述独立产生及稳定。
SAR ADC 138经布置以允许在SAR操作212中可变数目的时钟循环，其允许可变分辨率(位的数目)及/或一或多个额外时钟循环发生，在此期间，数字决策误差校正方案操作。(持续地及准确地从单一PLL导出额外时钟循环以及导出其它系统时钟通常需要非常高的PLL基频，其通常需要额外成本及功率消耗。)
图3为说明根据本发明的各种实施例的自适应时钟产生器的高层框图。时钟产生器300为例如时钟产生器140的时钟产生器。ADC时钟产生器300包含多谐振荡器310及分频器(DIV)320。现参考图2及图3描述时钟产生器300的操作。
多谐振荡器310经布置以响应于采样时钟220及频率控制信号而产生基频时钟信号(下文所描述)。由多谐振荡器310输出的所述基频时钟信号由分频器320分频以产生ADC时钟信号210。因此，多谐振荡器310经布置以响应于采样间隔222的结束而开始产生ADC时钟信号210。多谐振荡器310的频率为可编程的以实现在连续采样周期222之间的预定数目的时钟间隔。
多谐振荡器310也允许对ADC时钟的占空比的任意(例如，可编程)控制。可编程占空比允许对在每一(例如，及每一个)转换步骤中的复位时间及放大时间两者的进一步优化。
多谐振荡器310也允许在转换循环期间(例如，在SAR操作212期间)动态地改变频率，其优化电力及性能。举例来说，当SAR ADC在使用数字决策误差校正方案的模式中操作时，可分配额外时间以选择位(例如，最低有效位)以增加每一此类位的转换准确度。动态地改变ADC时钟信号210的频率允许在第一若干转换步骤(例如，针对最高有效位)中的更大决策误差及逐渐增加在稍后转换步骤(例如，针对最低有效位)中的转换准确度。
在初始转换步骤期间更快地执行转换步骤且随后在稍后转换步骤期间更慢地执行转换步骤增加样本的整体转换的准确度，减少SAR操作212的总时间(同时保持或增加样本的整体转换的准确度)，及节省电力(例如，如与在高准确度处采样每一连续位相比较)。在实施例中，多谐振荡器310为使用几十微安电流来操作的低功率解决方案。下文结合图4进一步描述自适应时钟产生器的操作。
图4为说明根据本发明的各种实施例的自适应时钟产生器的框图。时钟产生器400包含例如时钟产生器300的时钟产生器。ADC时钟产生器400包含多谐振荡器410、分频器420、计数器430及数字比较器440。
自适应时钟产生器400经布置在锁频环(FLL)配置中，其中使用ADC时钟信号210以产生用作到多谐振荡器410的输入的频率控制信号。响应于采样时钟220及频率控制信号，多谐振荡器410经布置以产生基频时钟信号。由多谐振荡器410输出的所述基频时钟信号由分频器420分频以产生ADC时钟信号210。
计数器430经布置以计数两个采样时钟边缘之间的ADC时钟的数目。当计数器430的值小于期望计数时，数字比较器440调整频率控制信号以逐渐增加(例如，向上“推”多谐振荡器频率)频率。当计数器430的值大于期望计数时，数字比较器440调整频率控制信号以逐渐减少(例如，向下“推”多谐振荡器频率)频率。(下文参考图9进一步论述数字比较器440的操作。)
如图2所介绍，每一转换循环230包含由放大(AMP)相位(其发生在AMP周期234期间)跟随的复位相位(其发生在复位周期232期间)。
(ADC时钟间隔的)复位相位的长度由安定在数/模(DAC)架构内的RC(阻容式阻抗)确定。更特定来说，针对12位ADC(举例来说)，第二转换循环的复位相位的长度为相对重要的。第二转换循环为相对重要的，因为在第二转换循环期间，DAC的输出在复位相位的开始处经历1024个最低有效位的步长改变(例如，最低有效位量的量值乘以2的10次幂)。当越来越多的最低有效位连续转换时，对应步长大小渐进地减少(例如，512个最低有效位的步长改变用于第三位，且更小的此类步长改变用于每一连续位)。下文结合图5及图6描述复位相位的长度的优化。
(时钟间隔的)放大相位的长度由比较器前置放大器级的净动态增益确定。放大相位的长度通常在稍后转换循环中更关键(例如，当使用提供粗略校正的数字校正技术时，且因此使初始较高有效位转换决策相对较不关键)。下文结合图5及图7描述放大相位的长度的优化。
图5为说明根据本发明的实例实施例的在初始校准循环期间的ADC配置的示意图。转换器500为可操作以用于优化复位相位的持续时间的ADC。转换器500包含开关S1、S2、S3、S4及S5；电容器C1、C2及C3；及比较器X1。电容器C1具有耦合到比较器X1的第一输入(例如，在节点Vin处)的第一端子。电容器C1具有第二端子，所述第二端子在第二转换器周期期间通过开关S1耦合到正参考电压(VREFP)(下文参考图6论述)，且所述第二端子在第一及第三转换器周期期间通过开关S2耦合到负参考电压(VREFN)(下文也参考图6论述)。电容器C1具有为(例如，分裂电容器架构DAC的)单位电容32倍的电容值。
电容器C2具有耦合到比较器X1的第一输入的第一端子。电容器C2具有第二端子，所述第二端子在第一及第二转换器周期期间通过开关S3耦合到正参考电压(VREFP)，且所述第二端子在第三转换器周期期间通过开关S4耦合到负参考电压(VREFN)。电容器C2具有约等于单位电容的电容值。因此，电压量经采样(例如，在节点Vin处作为模拟样本而存储)且可操作用于执行如下文参考图6所描述的逐位转换。(称为“段落A”)
电容器C3具有耦合到比较器X1的第一输入的第一端子。电容器C3具有耦合到共模电压(VCM)参考的第二端子。电容器C3具有约为单位电容31倍的电容值。在实施例中，电容器C1、C2及C3为在转换器500的校准及正常操作两者中使用的电容器单元。
比较器X1的第二输入耦合到共模电压。因此，比较器X1经布置以输出在每一转换器周期的第二相位(例如，放大相位)期间的第一输入与第二输入之间比较的结果。由比较器X1输出的比较结果用于优化(例如，校准)如附图中所论述的复位相位的长度(及放大相位的长度)。
图6为说明根据本发明的实例实施例的相位长度校准子程序的波形图。大体上所描述，波形图600包含说明在三个转换器周期630、640及650中的每一者期间的输入电压(例如，比较器X1的第一输入的输入电压)的输入电压波形610。(所述波形按时间顺序方式显示，使得波形的最左边部分发生在波形的最右边部分之前。)现参考图5及图6两者论述转换器500的操作。
第一转换器周期630包含采样相位632，在采样相位632期间，开关S2及开关S3闭合。在此时通过开关S5的操作，输入电压实质上等于共模电压(606)。跟随第一转换器周期630的是分别发生在第二转换器周期640期间及第三转换器周期650期间的两个连续转换循环。
在第二转换器周期640期间，开关S1由断开切换到闭合(开关S2切换为断开)以致使输入电压采取大的正步长(例如，V1)。电压V1(602)经选择为实质上大于共模电压且根据公式VCM+VREF/2来确定，其中VREF为VREFP及VREFN的电压的量值。电压V2(604)经选择以略小于共模电压(VCM)。第二转换器周期640包含由放大相位644跟随的复位相位642。
在第三转换器周期650期间，开关S1切换到断开(开关S2切换为闭合)以致使输入电压采取大的负步长(例如，V2)。所述负步长大于已知大的正步长已知量。第二转换器周期640包含由放大相位644跟随的复位相位642。
所述大的正步长与所述大的负步长之间的差为“差量V”，其理论上为共模电压与电压V2之间的差。理想地，期望比较器输入电压在第三周期的开始快速跳到V2(比VCM低差量V)。然而，归因于RC效应(举例来说)，输入电压波形610如所指示缓慢地稳定。如图中所展示，直到在第三周期结束之后的实质时间，输入才能达到V2。决策误差校正技术用以通过允许大差量V而帮助补偿此种情况。因此，只要在复位相位的结束时稳定误差小于差量V，转换便为实质上正确。参考图6，此将意味着输入必须在第三周期中的复位相位的结束之前至少达到VCM。
为优化复位周期(例如，为寻找提供准确结果的最短可能复位周期)，放大相位的持续时间经设定为常量且复位周期校准子例程经多次执行以确定转换器500是否提供正确结果。通过改变复位相位时间执行复位周期校准子例程(例如，以二进制搜索方式或线性搜索方式)直到达到将复位相位的长度切换一个单位致使转换器500的比较器决策在正确与错误之间切换的点。
复位周期校准子例程的每一迭代可以连续的方式执行，或复位周期校准子例程的一或多个迭代可以“交错”的方式执行，其中在方便的时间(例如，SAR操作212已完成之后，但在下一个周期之前)执行相位长度校准子例程的一或多个迭代。因此，可执行正常操作中的多个样本(例如，具有多个样本周期及多个SAR操作周期)，而在正常操作发生中的次数之间的时间周期期间执行复位周期校准子例程的各种迭代。
为优化放大周期(例如，为寻找提供准确结果的最短可能放大周期)，揭示两个实例方法。在第一实例中，通过施加1-LSB输入及检查比较器输出及渐进地缩小放大时间直到比较器不能做出合适的决策，可优化放大周期(以类似地方式，可使用二进制搜索例程)。已确定经适当优化的长度的置信度可通过使用正(+)1-LSB步长及负(-)1-LSB步长两者(以线性或二进制搜索模式)而增强以确定放大周期的最佳长度。
可在正常转换循环的结束(例如，在SAR操作212之后)执行放大周期的最佳长度的搜索(例如，如以上第一实例中所描述)。使用在CDAC 710中呈现的可编程开关，CDAC内部电容器的底板可保持到当前输入值，且CDAC内部电容器的顶板复位为零(其应快速，因为在此时间点输入已接近零)。额外单元电容器可经切换(如以上第一实例中所描述)以通过LSB的值改变输入电压。然而，此技术的精度可受到比较器偏移的影响(虽然通过执行+1-LSB及-1-LSB放大周期长度搜索可至少部分补偿比较器偏移误差)。待使用的放大周期的实际长度可经设定为与由放大周期长度校准搜索的结果所确定的放大周期相比稍大(例如，更长)的值。
图7为说明根据本发明的各种实施例的替代放大周期校准方法的高层示意图。输出系统700包含分裂电容器DAC(CDAC)710(举例来说)，放大器X2及X3，电压源(Vb)X4，电容器C4、C5、C6及C7，及开关S6、S7、S8、S9及S10。
在输出系统700中，通过使用特定放大周期长度校准“自动调零”(AZ)循环来优化放大周期，其中跨越锁存器720的输入施加电压-Vb。举例来说，在正常AZ循环中，通过闭合开关S6、S7及S10迫使到锁存器720的输入为零。在放大周期长度校准自动调零(AZ)循环期间，通过闭合开关S6、S7、S8及S9跨越锁存器720的输入初始施加电压负(–)Vb(其中Vb为针对给定小输入步长的期望锁存器输入电压)，而非如在正常AZ循环中迫使锁存器输入为零电压。
在使用–Vb的值已将前置放大器X2及X3“自动调零”之后，CDAC 710的内部电容器经选择(例如，选择性地耦合)使得由CDAC 710输出到前置放大器的输入的值采取将导致前置放大器X3的输出等于Vb的值。如果前置放大器的动态增益与所期望的增益相比更多，那么到锁存器的净输入将通常大于零(0)。在各种实施例中，通过使用大于1LSB(例如，2、3或更多LSB)的输入步长及相应地设定Vb的值可最小化锁存器偏移电压的影响。
在12位ADC的实例实施例中，锁存器偏移通常为约12mV且前置放大器(X2及X3)已经设计以放大1LSB的值到约30mV(或更多)的值。在此实例实施例中，设定CDAC的初始步长为3LSB且设定Vb为90mV。
搜索放大周期的最佳长度(例如，如上文第二实例中所描述)可在正常转换循环的结束(例如，在SAR操作212之后)执行。通过使用线性搜索(例如，在相对长周期执行)，通过在每一正常转换循环之后移动一个(或几个步长)，放大周期优化搜索可缓慢收敛到正确值。因此，可执行放大周期结果的二进制或线性搜索直到确定放大周期长度的最佳值。
根据所确定的最佳复位周期长度及最佳放大周期长度使用自适应计时，允许与常规解决方案相比通常更快的快速转换。所述快速转换节省时间(例如，至少两个或三个标准ADC时钟循环)，所节省的时间可用于执行额外校准循环，其帮助提高(或维持)转换的准确度及速度。
图8为说明根据本发明的各种实施例的选择性自适应时钟产生器的示意图。选择性自适应时钟产生器800包含时钟产生器，其包含(D类型)多谐振荡器810、多路复用器820、比较器X4、数字缓冲器X5及可变电容器C8。
选择性自适应时钟产生器800经布置在锁频环(FLL)配置中，其中多谐振荡器810的输出(CLK_OUT)为ADC时钟信号的基频(例如，频率的两倍)。ADC时钟信号耦合到多路复用器820的第一输入且用于控制在多路复用器820的上方开关组822中的开关S12及S13。上方开关组822确定选择复位周期长度值及放大周期长度值中的哪一个周期长度值。
多路复用器820还包含耦合到频率控制信号第一半/第二半的第二输入。频率控制信号第一半/第二半耦合到在多路复用器820的下方开关组824中的控制开关S14、S15、S16及S17。下方开关组824确定是粗略调整周期长度(例如，在正常转换的第一部分中所使用)还是细微调整周期长度(例如，在其它正常转换的第二部分中所使用)。频率控制信号第一半/第二半由数字比较器440产生，如下文参考图9所论述。(频率控制信号第一半/第二半的占空比为可编程的，使得第一及第二相位的长度无需为相等长度；实际上，频率控制信号第一半/第二半可经编程以保持占空比百分之零或百分之百的恒定值。)
多路复用器820耦合到四个可编程变量值(如下文参考图9所论述)，四个可编程变量值中的每一者耦合到在下方开关组824中的每一开关的相应输入。频率控制信号第一半/第二半经布置以在针对第一部分的复位周期长度(PER_CTRL1_FIRST，例如，与更短但粗略的转换一起使用)与针对第二部分的复位周期长度(PER_CTRL1_SEC，例如，与更长但更准确的转换一起使用)之间选择。以类似方式，频率控制信号第一半/第二半经布置以在针对第一部分的放大周期长度(PER_CTRL2_FIRST，例如，与更短但粗略的转换一起使用)与针对第二部分的放大周期长度(PER_CTRL2_SEC，例如，与更长但更准确的转换一起使用)之间选择。
下方开关组824的每一经选择的输入值(例如，经选择的复位周期长度及经选择的放大周期长度)耦合到上方开关组822的相应输入。如上文所介绍，上方开关组822选择两个输入中的一者，使得选择复位周期长度或放大周期长度。上方开关组822的输出耦合到可变电容器C8的控制输入。
可变电容器C8为影响例如通过可变电容器C8的输出耦合到多谐振荡器810(经由数字缓冲器BUF_DIG X5)所形成的反馈环路的延迟的分裂电容器DAC。
图9为说明根据本发明的各种实施例的用于ADC的频率控制产生器的示意图。频率控制产生器900包含计数器430及数字比较器440。如上文参考图4所论述，计数器430计数ADC时钟循环的数目，其中计数器430的当前值输出到数字比较器414。计数器430可由采样时钟复位。
数字比较器440包含数字比较器922、924及926。数字比较器922包含耦合到计数器430输出的第一输入、耦合到第一阈值(COMP_WORD1)的第二输入及包含于频率控制(FREQCONTROL)信号中的输出(TOO_FAST)(上文参考图4所论述)。
在各种实施例中，上文所描述的组件可在硬件或软件中实施(内部地或外部地)且与本文所说明的其它模块及组件共享功能性。举例来说，逐次逼近寄存器(SAR)自适应模/数转换器138可在CPU 112定位在其上的衬底(例如，硅衬底或电路板)之外或之上实施。
在实施例中，使用控制器(例如，微控制器或数字信号处理器)来控制自适应ADC时钟的频率及上文所论述的各种周期长度。变量为软件可编程的，其允许更灵活地实施所揭示的控制方案及提供针对经优化的系统性能的动态变化条件的增强的自适应调整能力。
举例来说，控制变量PER_CTRL1<3:0>及PER_CTRL2<3:0>用于控制振荡器的接通(ON)及断开(OFF)周期的周期。具有独立控制允许复位相位与放大相位之间的最佳时间分配。PER_CTRL1及PER_CTRL2控制可在两个值之间切换。此允许针对粗略及细微(例如，更准确)转换独立地优化时钟周期。在基本模式中，贯穿转换循环PER_CTRL1＝PER_CTRL2。
PER_SCALE<3:0>控制可用于按比例增加/缩小整个时钟周期(接通(ON)及断开(OFF)周期两者)。PER_SCALE<3:0>控制可在两个值之间切换。PER_SCALE<3:0>控制通常用于设定在FLL模式中的粗略及细微转换期间时钟频率之间的比率。
COMP_WORD1经设定为转换循环中的所要的时钟脉冲的数目(在实例中为18)；COMP_WORD2经设定为COMP_WORD1+1(或2)；及COMP_WORD3经设定为针对粗略转换所分配的循环数目。
PER_CTRL<3:0>为振荡控制，其中LSB＝(33-12.5)/16ns(纳秒)且设定的极限包含：
1111 33ns
0000 12.5ns
PER_SCALE<3:0>根据下列值按比例缩放时钟周期：
0011＝标称
0001＝+20％
0000＝+40％
0111＝-20％
1111＝-40％
用于执行正常转换循环的伪码如下：
设定PER_CTRL1_FIRST＝PER_CTRL_SEC＝
PER_CTRL2_FIRST＝PER_CTRL2_SEC＝0111(中间码)
设定PER_SCALE_FIRST<3:0>＝PER_SCALE_SEC<3:0>＝0011(标称)
设定COMP_WORD1＝18
设定COMP_WORD2＝19
设定COMP_WORD3>19；这将保持SEC_HALF_EN＝0
如果TOO_FAST＝1，那么保持上推PER_CTRL直到TOO_DAST翻转为0
如果TOO_SLOW＝1，那么保持下推PER_CTRL直到TOO_SLOW翻转为0
仅通过说明提供以上描述的各种实施例，且不应将其理解为限制所附权利要求书。所属领域的技术人员将容易地认识到，在不依照本文所说明及描述的实例实施例及应用以及不脱离所附权利要求书的真实精神及范围的情况下，可做出各种修改及改变。

Claims (20)

1.一种转换器，其包括：
比较器，其用于在采样周期期间采样模拟量以存储模拟样本及用于在转换周期期间对所述模拟样本执行一系列逐位转换，其中每一逐位转换发生在相应逐位转换循环期间，其中在相应位转换循环期间连续地确定样本的连续位，且其中将执行预定数目的逐位转换；及
时钟产生器，其用于产生用于在所述转换周期期间为所述转换器计时的时钟信号，其中每一位转换循环包含具有第一长度的复位周期及具有第二长度的放大周期，其中动态地选择所述第一长度及第二长度中的一者，其中所述时钟产生器经布置以允许在逐次逼近寄存器操作期间可变数目的时钟循环，并且其中所述可变数目的时钟循环包括一或多个额外时钟循环。
2.根据权利要求1所述的转换器，其中所述第一长度的值在复位值校准例程中确定。
3.根据权利要求2所述的转换器，其中所述复位值校准例程包含采样循环、第一位转换循环及第二位转换循环。
4.根据权利要求3所述的转换器，其中所述比较器的第一输入具有在所述采样循环期间的第一值、在所述第一位转换循环期间的第二值及在所述第二位转换循环期间的第三值，其中所述第二值具有在第一电压与第三电压之间的电压，其中所述第三值具有与第二电压的电压相差第一差量V(电压)的电压，且其中所述第一电压与所述第二电压之间的差值为所述第一差量V的量值的至少若干倍的电压差。
5.根据权利要求4所述的转换器，其中所述第一差量V超过1最低有效位LSB的量值。
6.根据权利要求4所述的转换器，其中在所述复位值校准例程的逐次迭代期间响应于评估所述比较器的输出来确定所述第一长度的值，在所述逐次迭代中所述第一长度的值渐进地改变。
7.根据权利要求4所述的转换器，其中在转换周期之间执行所述复位值校准例程的迭代。
8.根据权利要求4所述的转换器，其中在放大器值校准例程中确定所述第二长度的值。
9.根据权利要求8所述的转换器，其中所述放大器校准例程包含将1-LSB输入施加到所述比较器的所述第一输入及在其中所述第一长度的值渐进地改变的所述复位值校准例程的逐次迭代期间评估所述比较器的输出。
10.根据权利要求8所述的转换器，其中所述放大器校准例程包含跨越经布置以锁存所述转换器的输出的锁存器的输入施加Vb。
11.根据权利要求1所述的转换器，其中所述时钟产生器经布置在锁频环配置中。
12.根据权利要求1所述的转换器，其中在放大器值校准例程中确定所述第二长度的所述值。
13.一种转换系统，其包括：
比较器，其在衬底上形成且可操作用于在采样周期期间采样模拟量以存储模拟样本及可操作用于在转换周期期间对所述经采样的模拟样本执行一系列逐位转换，其中每一逐位转换发生在相应逐位转换循环期间，其中在相应位转换循环期间连续地确定样本的连续位，且其中将执行预定数目的逐位转换；
时钟产生器，其在所述衬底上形成且可操作用于产生用于在所述转换周期期间为所述转换系统计时的时钟信号，其中每一位转换循环包含具有第一长度的复位周期及具有第二长度的放大周期，其中在所述系列的逐位转换期间动态地选择所述第一长度及第二长度中的一者，其中所述时钟产生器经布置以允许在逐次逼近寄存器操作期间可变数目的时钟循环，并且其中所述可变数目的时钟循环包括一或多个额外时钟循环；及
处理器，其用于存储所述系列的逐位转换的结果，其中所述处理器响应于源自布置在所述衬底中的锁相环时钟产生器的系统时钟。
14.根据权利要求13所述的转换系统，其中所述时钟产生器独立于所述系统时钟而操作。
15.根据权利要求14所述的转换系统，其中所述时钟产生器不响应于所述系统时钟而操作。
16.根据权利要求15所述的转换系统，其中在复位值校准例程中确定所述第一长度的值，其中所述复位值校准例程包含采样循环、第一位转换循环及第二位转换循环，其中所述比较器的第一输入具有在所述采样循环期间的第一值、在所述第一位转换循环期间的第二值及在所述第二位转换循环期间的第三值，其中所述第二值具有在第一电压与第三电压之间的电压，其中所述第三值具有与第二电压的电压相差第一差量V(电压)的电压，且其中所述第一电压与所述第二电压之间的差值为所述第一差量V的量值的至少若干倍的电压差。
17.一种转换方法，其包括：
在采样周期期间采样模拟量及存储所述经采样的模拟量作为模拟样本；
在转换周期期间对所述模拟样本执行一系列逐位转换，其中每一逐位转换发生在相应逐位转换循环期间，其中在相应位转换循环期间连续地确定样本的连续位；及
产生用于在所述转换周期期间为转换器计时的时钟信号，其中每一位转换循环包含具有第一长度的复位周期及具有第二长度的放大周期，其中在正常操作期间动态地选择所述第一长度及第二长度中的一者，其中时钟产生器经布置以允许可变数目的时钟循环，并且其中所述可变数目的时钟循环包括一或多个额外时钟循环。
18.根据权利要求17所述的转换方法，其包括在每一相应逐位转换循环期间执行预定数目的逐位转换。
19.根据权利要求18所述的转换方法，其中在复位值校准例程中确定所述第一长度的所述值，且其中所述复位值校准例程包含采样循环、第一位转换循环及第二位转换循环。
20.根据权利要求19所述的转换方法，其中在放大器值校准例程中确定所述第二长度的值。
CN201510558036.6A 2014-09-05 2015-09-02 用于模/数转换的自适应计时 Active CN105406868B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/478,513 US9197238B1 (en) 2014-09-05 2014-09-05 Adaptive clocking for analog-to-digital conversion
US14/478,513 2014-09-05

Publications (2)

Publication Number Publication Date
CN105406868A CN105406868A (zh) 2016-03-16
CN105406868B true CN105406868B (zh) 2021-06-08

Family

ID=54542980

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510558036.6A Active CN105406868B (zh) 2014-09-05 2015-09-02 用于模/数转换的自适应计时

Country Status (2)

Country Link
US (1) US9197238B1 (zh)
CN (1) CN105406868B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10050639B1 (en) 2017-11-29 2018-08-14 Nxp Usa, Inc. Partially asynchronous clock scheme for SAR ADC
CN114124094B (zh) * 2022-01-25 2022-05-17 微龛(广州)半导体有限公司 模数转换器及权重电容校准方法
CN115913229B (zh) * 2022-12-15 2023-10-03 江苏润石科技有限公司 Sar adc的比较器的动态配置方法、电路、sar adc和芯片
CN116996071B (zh) * 2023-09-27 2023-12-22 苏州领慧立芯科技有限公司 一种saradc采样时钟产生装置及方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102832941A (zh) * 2012-10-07 2012-12-19 复旦大学 一种可预检测比较器输入范围的逐次逼近型模数转换器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6956518B1 (en) * 2004-03-31 2005-10-18 Silicon Labs Cp, Inc. Method and apparatus for subclocking a SAR analog-to-digital converter
JP4237174B2 (ja) * 2005-10-31 2009-03-11 Ｎｅｃエレクトロニクス株式会社 演算増幅器、積分回路、帰還増幅器及び帰還増幅器の制御方法
US7705763B2 (en) * 2008-07-21 2010-04-27 Tokyo Institute Of Technology A-D convert apparatus
JP5407685B2 (ja) * 2009-09-11 2014-02-05 富士通株式会社 逐次比較型ａｄ変換器及び逐次比較型ａｄ変換器の動作クロック調整方法
US8390490B2 (en) * 2011-05-12 2013-03-05 Texas Instruments Incorporated Compressive sensing analog-to-digital converters
US8669896B2 (en) * 2011-10-25 2014-03-11 Mediatek Inc. Successive-approximation-register analog-to-digital convertor and related controlling method
EP2629428A1 (en) * 2012-02-16 2013-08-21 Imec A/D Converter and Method for Calibrating the Same
WO2013136676A1 (ja) * 2012-03-14 2013-09-19 パナソニック株式会社 アナログ－デジタル変換回路及びその駆動方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102832941A (zh) * 2012-10-07 2012-12-19 复旦大学 一种可预检测比较器输入范围的逐次逼近型模数转换器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"低压、低功耗、高精度的逐次逼近型ADC设计";黄海;《中国优秀硕士学位论文全文数据库 信息科技辑》;20140215;I135-97 *

Also Published As

Publication number Publication date
US9197238B1 (en) 2015-11-24
CN105406868A (zh) 2016-03-16

Similar Documents

Publication Publication Date Title
CN107070455B (zh) 混合逐次逼近型寄存器模数转换器及执行模数转换的方法
US8587466B2 (en) System and method for a successive approximation analog to digital converter
JP6722900B2 (ja) タイムインターリーブ型ａｄ変換器
US7928880B2 (en) Digital analog converter
JP5561010B2 (ja) 逐次比較型ａｄ変換器及び逐次比較型ａｄ変換器の動作クロック調整方法
US7796077B2 (en) High speed high resolution ADC using successive approximation technique
US7705763B2 (en) A-D convert apparatus
CN105406868B (zh) 用于模/数转换的自适应计时
US8907834B2 (en) Apparatus and methods for converting analog signal to N-bit digital data
US9041575B2 (en) Analog-to-digital conversion apparatus and method capable of achieving fast settling
US7986257B2 (en) Comparator circuit and analog digital converter having the same
US10707888B2 (en) Method and apparatus for analog/digital conversion
US10644713B1 (en) Process, voltage and temperature optimized asynchronous SAR ADC
US9509327B2 (en) A/D converter and A/D converter calibrating method
CN111384951B (zh) 自举采样开关电路、采样保持电路及模数转换器
US20210359696A1 (en) High resolution analog to digital converter with factoring and background clock calibration
JP5210289B2 (ja) 逐次比較型ａ／ｄ変換器
Macpherson et al. A 2.5 GS/s 3-bit time-based ADC in 90nm CMOS
US8217691B2 (en) Low power clocking scheme for a pipelined ADC
US11616511B2 (en) Successive-approximation-register (SAR) analog-to-digital converter (ADC) timing calibration
KR101159982B1 (ko) 아날로그 디지털 변환 장치 및 방법
Wulff et al. A compiled 3.5 fJ/conv. step 9b 20MS/s SAR ADC for wireless applications in 28nm FDSOI
CN112532247B (zh) 非同步循序渐进式暂存器模拟至数字转换器
KR20240115582A (ko) 아날로그-디지털 변환 회로 및 이의 동작 방법
KR20230107096A (ko) 가변 오프셋을 제공하는 ldo 레귤레이터 및 이를 포함하는 adc 회로

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant