CN204652351U - 逐次逼近模数转换器 - Google Patents

Abstract

公开了一种逐次逼近模数转换器，通过增加校准数据源，并使得开关电容数模转换网络基于校准数据源输出的数字校准信号进行数模转换，可以提高校准输入信号的稳定性，从而提高系统稳定性，节省校准时间。

Description

逐次逼近模数转换器

技术领域

本实用新型涉及模数转换技术，具体涉及一种逐次逼近模数转换器。

背景技术

模数转换器(Analog Digital Converter，ADC)是一种将输入的模拟信号转换成数字信号的电子元件，广泛用于各种MEMS传感器信号处理电路中。电荷再分配型的逐次逼近型模数转换器(Successive ApproximationADC，SAR ADC)具有低功耗、小尺寸、结构简单等特点，适于对采样速率要求不高的应用领域。

但是由于电容失配的影响，电荷再分配型逐次逼近模数转换器的转换精度受到限制，在不采用校准的情况下精度只能达到10～12比特，而且所需的电容面积很大，因为电容越小则失配越严重，从而做出的转换器精度也越差。大的电容面积不仅导致制造成本增加，而且严重降低转换速度。现有校准技术在校准过程中需要一个不断变化的模拟输入信号Vin，且对输入信号Vin的幅度有一定要求，振幅太小或者太大都会导致校准失败，最终导致SAR ADC不能正常工作。而在一般情况下，整个系统刚刚上电后，Vin是不确定的，其幅度是无法预料的，必须等整个系统能提供一个稳定的Vin幅度后才能开始ADC的校准，这不仅会增加系统复杂度、浪费时间、而且会增加系统风险。

实用新型内容

有鉴于此，本实用新型提出了一种逐次逼近模数转换器，在系统上电后马上就可以开始校准，节省了时间，而且校准过程不需要系统中其它模块的参与，降低了系统复杂度和风险。

所述逐次逼近模数转换器，包括:

校准数据源，用于在校准模式输出校准信号，所述校准信号为表征N位二进制数的数字信号；

N位精度的开关电容数模转换电路，用于在校准模式输出表征所述二进制数与逐次逼近信号差值的模拟信号，并在所述模拟信号中加入扰动信号；

比较器，用于比较加入扰动信号的模拟信号与共模电平输出比较结果；

控制电路，用于根据所述比较结果调整所述逐次逼近信号，并在比较结果符合预定条件时输出当前逐次逼近信号作为原始数字信号；

校准模块，用于在校准模式下以迭代方式调整输出权值直至校准误差小于预定阈值，所述校准误差根据对应于不同的扰动信号的所述原始数字信号、当前输出权值以及扰动信号获得。

优选地，所述校准数据源为计数器。

优选地，所述校准数据源为伪随机数发生器。

优选地，所述校准数据源为存储器。

优选地，所述N位二进制数为14位二进制数，所述14位二进制数转换成十进制后大于0小于16383。

优选地，所述14位二进制数转换成十进制后大于1638小于14745。

优选地，所述N位精度的开关电容数模转换电路包括：

N个电容，具有第一端和第二端，所述第一端连接到所述开关电容数模转换电路的输出端；

N个开关，与所述电容一一对应设置，每个所述开关与对应的电容的第二端连接，使得电容的第二端在第一电平、第二电平和输入电平之间切换；

扰动电容，具有第一端和第二端，所述第一端连接到所述开关电容数模转换电路的输出端；

扰动开关，与所述扰动电容的第二端连接，使得扰动电容的第二端在第一电平、第二电平和共模电平之间切换；

采样开关，连接在所述输出端和共模电平之间。

优选地，在校准模式采样阶段，当所述校准信号的第i位为1时，第i选择开关连接至所述第一电平，当所述校准信号的第i位为0时，第i选择开关连接至所述第二电平，其中，1≤i≤N；所述采样开关闭合。

优选地，在校准模式的逐步逼近阶段，所述采样开关断开，所述第一至第N开关根据所述逐步逼近信号的控制闭合或断开。

优选地，第一电容的大小为C₀，第i电容的大小为1.86^i-1*C₀，其中1≤i≤N，第N+1电容的大小为C₀，扰动电容的大小为50C₀。

优选地，所述校准模块还用于在工作模式将所述原始数字信号加权后输出。

优选地，所述校准模块包括：

第一寄存器，用于寄存加入第一扰动信号的模拟信号对应的第一原始数字信号；

第二寄存器，用于寄存加入第二扰动信号的模拟信号对应的第二原始数字信号；

第一输出开关，连接在所述控制电路和所述第一寄存器之间，在所述N位精度的开关电容数模转换电路加入第一扰动信号时闭合，加入第二扰动信号时断开；

第二输出开关，连接在控制电路和所述第二寄存器之间，在所述N位精度的开关电容数模转换电路加入第一扰动信号时断开，加入第二扰动信号时闭合；

第一乘法器，用于根据当前输出权值对所述第一原始数字信号加权输出第一输出信号；

第二乘法器，用于根据当前输出权值对所述第二原始数字信号加权输出第二输出信号；

加法器，用于根据第一输出信号、第二输出信号和当前扰动信号计算校准误差；

输出权值迭代模块，用于根据所述校准误差以迭代方式调整输出权值直至所述校准误差小于预定阈值；

第三寄存器，用于寄存所述当前输出权值。

优选地，所述第一扰动信号和第二扰动信号幅值相同，极性相反。

通过增加校准数据源，并使得开关电容数模转换网络基于校准数据源输出的数字校准信号进行数模转换，可以提高校准输入信号的稳定性，从而提高系统稳定性，节省校准时间。

附图说明

通过以下参照附图对本实用新型实施例的描述，本实用新型的上述以及其它目的、特征和优点将更为清楚，在附图中：

图1是现有技术的逐次逼近模数转换器的结构示意图；

图2是本实用新型实施例的逐次逼近模数转换器的结构示意图；

图3是图2中的开关电容数模转换电路的电路图；

图4是图2中的校准模块的结构示意图；

图5是本实用新型实施例的逐次逼近模数转换器的校准方法的流程图。

具体实施方式

以下将参照附图更详细地描述本实用新型的各种实施例。在各个附图中，相同的元件采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。

图1示出了现有技术的逐次逼近模数转换器的结构图。一个14位精度的电荷再分配型的逐次逼近模数转换器SAR ADC包括：开关电容数模转换电路DAC、比较器COMP、控制电路100以及校准模块200。

控制电路100通过控制开关电容数模转换电路DAC中的开关的闭合和断开，逐次逼近输入SAR ADC的模拟信号，得到所述模拟信号对应的14位二进制数Draw[13:0]，其中，Draw[13]为最高有效位，Draw[0]为最低有效位。校准模块200将Draw[13:0]与权值w[13:0]点乘后得到经过校准的数值Dout，其中，权值w[13:0]＝(w13，w12…w0)为一个长度为14的实数数组，权值w[13:0]在校准模式下通过校准得到。在校准时需要一个不断变化的模拟输入信号Vin，且对输入信号Vin的幅度有一定要求，振幅太小或者太大都会导致校准失败，最终导致SAR ADC不能正常工作。而在一般情况下，整个系统刚刚上电后，Vin是不确定的，其幅度是无法预料的，必须等整个系统能提供一个稳定的Vin幅度后才能开始ADC的校准，这不仅会增加系统复杂度、浪费时间、而且会增加系统风险。

图2示出了本实用新型实施例的逐次逼近模数转换器的结构图，本实用新型实施例的14位逐次逼近模数转换器包括开关电容数模转换电路DAC、比较器COMP、控制电路100、校准模块200以及校准数据源300。

校准数据源300用于产生校准信号，其为数字信号。在本实施例中，校准信号可以为供校准使用的一个14位的二进制数Dc[13:0]。容易理解，将校准信号位数设定为14位仅为方便说明，校准信号可以是任意位数的二级制数。

校准数据源300可以是计数器，可以是伪随机数发生器，还可以是寄存器或其它可以用于产生预定N位二进制数的数字信号的部件。

优选地，校准信号Dc[13:0]转换成十进制后大于0小于16383。更优选地，Dc[13:0]转换成十进制后大于1638小于14745。校准信号被设定在上述范围内时，可以更好地避免校准失败。

N位精度的开关电容数模转换电路DAC用于在校准模式输出表征所述二进制数与逐次逼近信号差值的模拟信号，并在所述模拟信号中加入扰动信号。

在正常工作模式下，开关电容数模转换电路DAC首先采样输入信号Vin，然后再将来自控制电路100的逐次逼近信号(为数字信号)转换为模拟信号与采样得到的输入信号Vin相减，输出表征输入信号Vin与逐次逼近信号对应的模拟信号的差值的模拟信号。

图3示出了图2中的开关电容数模转换电路DAC的电路图。开关电容数模转换电路DAC包括14个电容(图3中包括第一电容C0至第十四电容C13)、第十五电容Cd、扰动电容Cp、第一开关SS0至第十四开关SS13、扰动开关SS14以及采样开关S3。开关电容数模转换电路DAC的输出端通过采样开关S3连接到共模电平Vcom。

第一电容C0至第十四电容C13、第十五电容Cd以及扰动电容Cp均具有第一端和第二端。其中，第一电容C0至第十四电容C13、第十五电容Cd以及扰动电容Cp的第一端(也即图中电容的上极板)均连接到开关电容数模转换电路DAC的输出端。

第一电容C0的第二端(也即图中电容的下极板)通过第一开关SS0连接选自第一电平VREF+、第二电平VREF-、逐次逼近模数转换器ADC的输入端之一。以此类推，第i电容Ci-1的第二端通过第i选择开关SSi-1连接选自第一电平VREF+、第二电平VREF-、开关电容数模转换电路的输入端中的之一，其中1≤i≤14。第十五电容Cd的第二端连接共模电平Vcom。扰动电容Cp的第二端通过扰动开关SS14连接选自第一电平VREF+、第二电平VREF-、共模电平Vcom中的之一。

其中，第一至第十五电容以及扰动电容的容值可以按照如下方式设置：

C_d＝C₀

C₁＝γC₀

C₂＝γ²C₀

C₃＝γ³C₀

C₁₃＝γ¹³C₀

C_p＝M·C₀

γ为一个略小于2的值，在本实施例中γ＝1.86。扰动电容Cp的大小由M控制，在本实施例中，M＝50。

在校准模式下，开关电容数模转换电路DAC接收到校准信号时，根据校准信号控制第一开关至第十四开关SS0-SS13的状态，从而改变对应的第一至第十四电容C0-C13的电荷状态，使得其等效于输入了一个用于校准的模拟信号。

这一阶段可以称为校准模式的采样阶段。在此阶段中采样开关S3闭合，使得输出端电压复位为共模电平。同时扰动开关S14连接到共模电平Vcom，使得扰动电容Cp不工作。第一开关SS1至第十四开关SS13根据校准信号Dc[13:0]的数值连接到第一电平VREF+或第二电平VREF-。在Dc[i]＝0时，第i选择开关连接到第二参考电压VREF-；在Dc[i]＝1时，则选择开关SSi+1连接到第一参考电压VREF+，0≤i≤N-1。

在第一选择开关SS1至第十四选择开关SS13根据Dc[13:0]的数值选择连接到第一参考电压VREF+、第二参考电压VREF-后，开关电容数模转换电路DAC输出端的总电荷为：

$\begin{array}{c}{Q}_1=\left(V_{COM}-V_{REF+}\right)\·\underset{i=0}{\overset{13}{\Σ}}{C}_i\·D_c\[i\]+\left(V_{COM}-V_{REF-}\right)\·\left(\underset{i=0}{\overset{13}{\Σ}}{C}_i-\underset{i=0}{\overset{13}{\Σ}}{C}_i\·D_c\[i\]\right)\\ =-V_{REF+}\·\underset{i=0}{\overset{13}{\Σ}}{C}_i\·D_c\[i\]+V_{COM}\underset{i=0}{\overset{13}{\Σ}}{C}_i-V_{REF-}\underset{i=0}{\overset{13}{\Σ}}{C}_i+V_{REF-}\underset{i=0}{\overset{13}{\Σ}}{C}_i\·D_c\[i\]\\ =\left(V_{COM}-V_{REF-}\right)\underset{i=0}{\overset{13}{\Σ}}{C}_i-\left(V_{\mathrm{REF}+}-V_{REF-}\right)\underset{i=0}{\overset{13}{\Σ}}{C}_i\·D_c\[i\]\end{array}$

如果第一选择开关SS1至第十四选择开关SS13连接到一个模拟信号Vin，开关电容数模转换电路DAC输出端的总电荷为：

$Q_2=(V_{COM}-V_{in})\·\underset{i=0}{\overset{13}{\Σ}}{C}_i$

令Q1＝Q2得：

$(V_{COM}-V_{in})=(V_{COM}-V_{REF-})-\frac{(V_{REF+}-V_{REF-})\underset{i=0}{\overset{13}{\Σ}}{C}_i\·D_c\[i\]}{\underset{i=0}{\overset{13}{\Σ}}{C}_i}$

对其求解得到：

$V_{in}=V_{REF-}+\frac{(V_{REF+}-V_{REF-})\underset{i=0}{\overset{13}{\Σ}}{C}_i\·D_c\[i\]}{\underset{i=0}{\overset{13}{\Σ}}{C}_i}$

由此，通过基于校准信号Dc[13:0]控制电容状态可以等效于输入了一个介于第一参考电压VREF+和第二参考电压VREF-之间的模拟信号Vin，即：

$V_{in}=V_{REF-}+\frac{(V_{REF+}-V_{RFF-})\underset{i=0}{\overset{13}{\Σ}}{C}_i\·D_c\[i\]}{\underset{i=0}{\overset{13}{\Σ}}{C}_i}$

由此，可以克服输入模拟信号带来的信号不稳定等问题，提高系统稳定性。

在采样阶段结束后，进入逐次逼近阶段(也称量化阶段)，采样开关S3断开，使得开关电容数模转换电路DAC输出端的电压与共模电平脱耦，从而可以随着电容状态变化而变化。此时，控制电路100以逐次逼近的方式输出逐次逼近信号D[13:0]。第一至第十四开关SS0-SS13根据逐次逼近信号的控制连接到第一电平VREF+或第二电平VREF-。由此，可以使得开关电容数模转换电路DAC输出端输出的模拟信号表征校准信号Dc[13:0]与逐次逼近信号D[13:0]的差值。

同时，在校准模式下的逐次逼近阶段，扰动开关S3可以根据扰动控制信号Dp的控制(例如在Dp为1时)连接到第一电平VREF+，改变扰动电容Cp的电荷分布从而为模拟信号加入第一扰动Δ。扰动开关S3也可以根据扰动控制信号Dp的控制(例如在Dp为0时)连接到第二电平VREF-，改变扰动电容Cp的电荷分布从而可以为模拟信号加入第二扰动-Δ。应理解，在本实施例中，为后续校准方便起见，第一扰动和第二扰动幅值相同，极性相反。但是，本领域技术人员容易理解，也可以通过设置第一电平、第二电平以及扰动电容的参数使得第一扰动和第二扰动为其它关系，只要第一扰动和第二绕动不相同即可。

比较器COMP用于比较加入扰动信号的模拟信号Vdac与共模电平Vcom输出比较结果cout。在本实施例中，用共模电平Vcom表征零，因此，比较器COMP实际上在校准阶段用于判断校准信号Dc[13:0]和逐次逼近信号D[13:0]的差值是否为零.

控制电路100用于根据比较结果cout以逐次逼近的方式调整逐次逼近信号D[13:0]，并在比较结果符合预定条件时输出当前逐次逼近信号作为原始数字信号Draw[13:0]。在本实施例中，比较结果符合预定条件可以为比较结果由高电平切换为低电平或者由低电平切换为高电平或者前后发生了两次高低电平的切换，这由逐次逼近控制电路的逼近策略决定。

校准模块200用于在校准模式下以迭代方式调整输出权值w[13:0]直至校准误差error小于预定阈值，也即，趋近于零。校准误差error根据对应于不同的扰动信号的原始数字信号和当前输出权值获得。

图4示出了图2中的校准模块的结构图。校准模块200包括第一寄存器Reg1、第二寄存器Reg2、第三寄存器Reg3、第一输出开关S1、第二输出开关S2、第一乘法器201、第二乘法器202、加法器203以及输出权值迭代模块LMS。

第一输出开关S1连接在控制电路100和第一寄存器Reg1之间。第二输出开关S2连接在控制电路100和第二寄存器Reg2之间。第一输出开关S1和第二输出开关S2在扰动控制信号Dp的控制下闭合或断开。其中，扰动控制信号Dp用于控制加入到N位二进制数对应的模拟信号中的扰动信号。在扰动控制信号Dp为1时，也即，模拟信号被加入第一扰动信号Δ时，第一输出开关S1闭合，第二输出开关S2断开，使得加入第一扰动信号后通过逐次逼近获得的第一原始数字信号Dr+[13:0]通过第一输出开关S1输出到第一寄存器Reg1。在扰动控制信号Dp为0时，也即，模拟信号被加入第二扰动信号-Δ时，第一输出开关S1断开，第二输出开关S2闭合，使得加入第二扰动信号后通过逐次逼近获得的第二原始数字信号Dr-[13:0]通过第二输出开关S2输出到第二寄存器Reg2。

输出权值w[13:0]为一个长度为14的实数数组，其分别对应于第一至第十四电容C0-C13。在一个优选实施方式中，可以将其初始值w[13:0][0]设置为[1.86¹³ 1.86¹² 1.86¹¹……1.86² 1.86¹ 1]。

第一乘法器201用于根据当前输出权值w[13:0][n]对第一原始数字信号Dr+[13:0]加权输出第一输出信号d+。第二乘法器202用于根据当前输出权值w[13:0][n]对第二原始数字信号Dr-[13:0]加权输出第二输出信号d-。具体地，所述加权是指通过当前输出权值w[13:0][n]与对应的数字信号逐位点乘后求和，也即：

$d_{+}\[n\]=\underset{i=0}{\overset{13}{\Σ}}{\mathrm{Dr}}_{+}\[i\]\[n\]\·w\[i\]\[n\]$

$d_{-}\[n\]=\underset{i=0}{\overset{13}{\Σ}}{\mathrm{Dr}}_{-}\[i\]\[n\]\·w\[i\]\[n\]$

加法器203用于根据第一输出信号d+[n]、第二输出信号d-[n]和当前扰动信号Δ[n]计算校准误差error[n]。其中，n表示迭代的次数，n为零所对应的值为初始值。

具体地，在本实施例中，由于第一扰动信号和第二扰动信号幅值相同，极性相反，因此，校准误差error为：

error[n]＝d₊[n]-d_-[n]-2Δ[n]

输出权值迭代模块LMS用于根据校准误差error以迭代方式调整输出权值w[13:0][n]直至校准误差error小于预定阈值。

具体地，在本实施例中，输出权值迭代模块根据如下公式以迭代方式调整输出权值：

Δ[n+1]＝Δ[n]+μ_Δ·error

w[i][n+1]＝w[i][n]-μ_w·error·(Dr₊[i][n]-Dr_-[i][n])

其中，Δ[n+1]为第n+1次迭代中的扰动信号幅值，w[i][n]为当前输出权值的第i位，w[i][n+1]为第n+1次迭代中的输出权值的第i位，μ_Δ为扰动信号调整步长，μ_w为权值调整步长，Dr₊[i][n]为当前第一原始数字信号的第i位，Dr_-[i][n]为当前第二原始数字信号的第i位。

通过每次输出一个校准信号，并针对该校准信号加入不同的扰动后得到第一输出信号d+和第二输出信号d-，基于其进行一次迭代，然后再输出一个新的校准信号(与原有校准信号可以相同也可以不同)进行下一次迭代，以此类推，经过多次迭代直到校准误差趋近于零，此时，输出权值收敛不再变化，校准过程完成。输出权值被存储在第三寄存器Reg3中。

在校准完成后，逐次逼近模数转换器可以进入工作模式。在N位精度的开关电容数模转换电路DAC中，在工作模式下，扰动开关SS14将扰动电容的第二端连接至共模电平Vcom使得扰动电容不工作。在工作模式中，采样开关S3在采样阶段闭合。第一至第十四电容C0-C13通过第一至第十四开关SS0-SS13连接至输入信号Vin。由此，对Vin进行采样。采样阶段结束后进入逐次逼近阶段。在逐次逼近阶段中，采样开关S3断开，第一至第十四开关SS0-SS13根据逐次逼近信号的控制闭合或断开，直至控制电路100检测到比较结果满足预定条件从而输出原始数据信号Draw[13:0]。在工作模式中，校准模块200中的第一输出开关S1保持闭合，第二输出开关S2保持关断，第一乘法器201基于第三存储器Reg3中存储的输出权值对原始数据信号Draw[13:0]进行加权后输出最终的数据信号Dout。

由此，本实施例通过增加校准数据源，并使得开关电容数模转换网络基于校准数据源输出的数字校准信号进行数模转换，可以提高校准输入信号的稳定性，从而提高系统稳定性，节省校准时间。

图5是本实用新型实施例的逐次逼近模数转换器的校准方法的流程图。如图5所示，本实用新型实施例的校准方法包括：

步骤510、产生校准信号，所述校准信号为表征N位二进制数的数字信号。

优选地，在本实施例中所述N位二进制数为14位二进制数，所述14位二进制数转换成十进制后大于0小于16383。

更优选地，所述14位二进制数转换成十进制后大于1638小于14745。

步骤520、用于在校准模式输出表征所述二进制数与逐次逼近信号差值的模拟信号，并在所述模拟信号中加入扰动信号。

步骤530、比较加入扰动信号的模拟信号与共模电平输出比较结果。

步骤540、根据所述比较结果调整所述逐次逼近信号直至所述比较结果符合预定条件。

步骤550、输出当前逐次逼近信号作为原始数字信号。

步骤560、在校准模式下以迭代方式调整输出权值直至校准误差小于预定阈值，所述校准误差根据对应于不同的扰动信号的所述原始数字信号和当前输出权值获得。

具体地，步骤560包括：

步骤561、获取加入第一扰动信号的模拟信号对应的第一原始数字信号。

步骤562、获取加入第二扰动信号的模拟信号对应的第二原始数字信号。

步骤563、根据当前输出权值对第一原始数字信号和第二原始数字信号加权分别输出第一输出信号和第二输出信号。

步骤564、根据第一输出信号、第二输出信号和当前扰动信号计算校准误差。

优选地，第一扰动信号和第二扰动信号幅值相同，极性相反；

根据如下公式计算所述校准误差：

error[n]＝d₊[n]-d_-[n]-2Δ[n]

其中，error为校准误差，d₊[n]为当前迭代中的第一输出信号，d_-[n]为当前迭代中的第二输出信号，Δ[n]为当前扰动信号幅值。

步骤565、根据所述校准误差以迭代方式调整输出权值直至所述校准误差小于预定阈值。

优选地，根据如下公式以迭代方式调整输出权值：

Δ[n+1]＝Δ[n]+μ_Δ·error

w[i][n+1]＝w[i][n]-μ_w·error·(Dr₊[i][n]-Dr_-[i][n])

其中，Δ[n+1]为第n+1次迭代中的扰动信号幅值，w[i][n]为当前输出权值的第i位，w[i][n+1]为第n+1次迭代中的输出权值的第i位，μ_Δ为扰动信号调整步长，μ_w为权值调整步长，Dr₊[i][n]为当前第一原始数字信号的第i位，Dr_-[i][n]为当前第二原始数字信号的第i位。

由此，本实施例通过产生数字校准信号，使得开关电容数模转换网络基于数字校准信号进行数模转换，可以提高校准输入信号的稳定性，从而提高系统稳定性，节省校准时间。

以上所述仅为本实用新型的优选实施例，并不用于限制本实用新型，对于本领域技术人员而言，本实用新型可以有各种改动和变化。凡在本实用新型的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (13)

1.一种逐次逼近模数转换器，其特征在于，包括：

校准数据源，用于在校准模式输出校准信号，所述校准信号为表征N位二进制数的数字信号；

N位精度的开关电容数模转换电路，用于在校准模式输出表征所述二进制数与逐次逼近信号差值的模拟信号，并在所述模拟信号中加入扰动信号；

比较器，用于比较加入扰动信号的模拟信号与共模电平输出比较结果；

控制电路，用于根据所述比较结果调整所述逐次逼近信号，并在比较结果符合预定条件时输出当前逐次逼近信号作为原始数字信号；

校准模块，用于在校准模式下以迭代方式调整输出权值直至校准误差小于预定阈值，所述校准误差根据对应于不同的扰动信号的所述原始数字信号、当前输出权值以及扰动信号获得。

2.根据权利要求1所述的逐次逼近模数转换器，其特征在于，所述校准数据源为计数器。

3.根据权利要求1所述的逐次逼近模数转换器，其特征在于，所述校准数据源为伪随机数发生器。

4.根据权利要求1所述的逐次逼近模数转换器，其特征在于，所述校准数据源为存储器。

5.根据权利要求1所述的逐次逼近模数转换器，其特征在于，所述N位二进制数为14位二进制数，所述14位二进制数转换成十进制后大于0小于16383。

6.根据权利要求5所述的逐次逼近模数转换器，其特征在于，所述14位二进制数转换成十进制后大于1638小于14745。

7.根据权利要求1所述的逐次逼近模数转换器，其特征在于，所述N位精度的开关电容数模转换电路包括：

N个电容，具有第一端和第二端，所述第一端连接到所述开关电容数模转换电路的输出端；

N个开关，与所述电容一一对应设置，每个所述开关与对应的电容的第二端连接，使得电容的第二端在第一电平、第二电平和输入电平之间切换；

扰动电容，具有第一端和第二端，所述第一端连接到所述开关电容数模转换电路的输出端；

扰动开关，与所述扰动电容的第二端连接，使得扰动电容的第二端在第一电平、第二电平和共模电平之间切换；

采样开关，连接在所述输出端和共模电平之间。

8.根据权利要求7所述的逐次逼近模数转换器，其特征在于，在校准模式采样阶段，当所述校准信号的第i位为1时，第i开关连接至所述第一电平，当所述校准信号的第i位为0时，第i开关连接至所述第二电平，其中，1≤i≤N；所述采样开关闭合。

9.根据权利要求7所述的逐次逼近模数转换器，其特征在于，在校准模式的逐步逼近阶段，所述采样开关断开，所述第一至第N开关根据所述逐步逼近信号的控制闭合或断开。

10.根据权利要求7所述的逐次逼近模数转换器，其特征在于，第一电容的大小为C₀，第i电容的大小为1.86^i-1*C₀，其中1≤i≤N，第N+1电容的大小为C₀，扰动电容的大小为50C₀。

11.根据权利要求1所述的逐次逼近模数转换器，其特征在于，所述校准模块还用于在工作模式将所述原始数字信号加权后输出。

12.根据权利要求1所述的逐次逼近模数转换器，其特征在于，所述校准模块包括：

第一寄存器，用于寄存加入第一扰动信号的模拟信号对应的第一原始数字信号；

第二寄存器，用于寄存加入第二扰动信号的模拟信号对应的第二原始数字信号；

第一输出开关，连接在所述控制电路和所述第一寄存器之间，在所述N位精度的开关电容数模转换电路加入第一扰动信号时闭合，加入第二扰动信号时断开；

第二输出开关，连接在控制电路和所述第二寄存器之间，在所述N位精度的开关电容数模转换电路加入第一扰动信号时断开，加入第二扰动信号时闭合；

第一乘法器，用于根据当前输出权值对所述第一原始数字信号加权输出第一输出信号；

第二乘法器，用于根据当前输出权值对所述第二原始数字信号加权输出第二输出信号；

加法器，用于根据第一输出信号、第二输出信号和当前扰动信号计算校准误差；

输出权值迭代模块，用于根据所述校准误差以迭代方式调整输出权值直至所述校准误差小于预定阈值；

第三寄存器，用于寄存所述当前输出权值。

13.根据权利要求12所述的逐次逼近模数转换器，其特征在于，所述第一扰动信号和第二扰动信号幅值相同，极性相反。