CN103384152A - 模数转换器、模数转换方法及集成电路芯片 - Google Patents

模数转换器、模数转换方法及集成电路芯片 Download PDF

Info

Publication number
CN103384152A
CN103384152A CN2012101357869A CN201210135786A CN103384152A CN 103384152 A CN103384152 A CN 103384152A CN 2012101357869 A CN2012101357869 A CN 2012101357869A CN 201210135786 A CN201210135786 A CN 201210135786A CN 103384152 A CN103384152 A CN 103384152A
Authority
CN
China
Prior art keywords
input
analog
sub
voltage signal
buffer stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012101357869A
Other languages
English (en)
Other versions
CN103384152B (zh
Inventor
刘颖异
周煜凯
兰坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Singapore Pte Ltd
Original Assignee
MediaTek Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Singapore Pte Ltd filed Critical MediaTek Singapore Pte Ltd
Priority to CN201210135786.9A priority Critical patent/CN103384152B/zh
Priority to US13/799,528 priority patent/US8836556B2/en
Publication of CN103384152A publication Critical patent/CN103384152A/zh
Application granted granted Critical
Publication of CN103384152B publication Critical patent/CN103384152B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/124Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245Details of sampling arrangements or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明提供一种模数转换器、模数转换方法及集成电路芯片,所述模数转换器包括输入调节缓冲级、子模数转换器,以及连接在所述输入调节缓冲级的输出端与所述子模数转换器的输入端之间的采样开关,其中:所述输入调节缓冲级用于在所述采样开关断开时,根据预设规则在第一工作状态与第二工作状态之间转换,并通过所述第一工作状态与所述第二工作状态的转换,完成对所述输入调节缓冲级的输入端电压信号的调节;并在所述采样开关闭合时,将所述调节后的电压信号提供至所述子模数转换器的输入端;所述子模数转换器用于对所述调节后的电压信号完成模数转换。以上所述的模数转换器、模数转换方法及集成电路芯片能够通过利用空闲状态来提高模数转换性能。

Description

模数转换器、模数转换方法及集成电路芯片
技术领域
本发明涉及模数转换技术,尤其涉及模数转换器、模数转换方法及包括所述模数转换器的集成电路芯片,属于信号处理技术领域。
背景技术
随着数字技术,特别是计算机技术的飞速发展与普及,在现代控制、通信及检测领域中,对信号的处理广泛采用了数字计算机技术。由于系统的实际处理对象往往都是一些模拟量(如温度、压力、位移、图像等),要使计算机或数字仪表能识别和处理这些信号,必须首先将这些模拟信号转换成数字信号。能将模拟信号转换成数字信号的电路,称为模数转换器(Analog to Digital Converter,简称ADC)。
图1为传统伺服ADC(servo ADC,以下简称SV ADC)的结构示意图。如图1所示,ADC的输入端需耦接有缓冲放大器,多路复用器(MUX)的输出信号至缓冲放大器。在ADC中,因为输入的模拟信号在时间上是连续量,而输出的数字信号代码是离散量,所以进行模数转换时必须通过在一系列选定的瞬间(亦即时间坐标轴上的一些预设点上)对输入的模拟信号采样,然后再把这些采样值转换为输出的数字量。因此,需通过在缓冲放大器与ADC之间设置采样开关,来将缓冲放大器中缓存的信号依次提供给ADC,作为进行模数转换时所用的输入电压。
图2为基于图1所示的SV ADC执行模数转换的时序图。如图2所示,SV ADC需利用5T完成采样,并利用11T完成转换,其中T为时钟一个周期的时间。在转换完成后,ADC会发送准备信号,即RDY信号,所述RDY信号的下降沿用作数据准备置位的旗标。在所述RDY信号下降沿的2T之后,MUX开始执行切换,而在之后的9T内,缓冲放大器均处于空闲状态。如何通过利用缓冲放大器的空闲状态来提高模数转换性能是极具研究意义的。
发明内容
有鉴于此,特提供以下技术方案:
本发明的实施例提供一种模数转换器,包括输入调节缓冲级、子模数转换器,以及连接在所述输入调节缓冲级的输出端与所述子模数转换器的输入端之间的采样开关,其中,所述输入调节缓冲级用于在所述采样开关断开时,根据预设规则在第一工作状态与第二工作状态之间转换,并通过所述第一工作状态与所述第二工作状态的转换,完成对所述输入调节缓冲级的输入端电压信号的调节;并在所述采样开关闭合时,将所述调节后的电压信号提供至所述子模数转换器的输入端;以及所述子模数转换器用于对所述调节后的电压信号完成模数转换。
本发明的实施例另提供一种集成电路芯片,包括模数转换器,所述模数转换器包括输入调节缓冲级、子模数转换器,以及连接在所述输入调节缓冲级的输出端与所述子模数转换器的输入端之间的采样开关,其中,所述输入调节缓冲级用于在所述采样开关断开时,根据预设规则在第一工作状态与第二工作状态之间转换,并通过所述第一工作状态与所述第二工作状态的转换,完成对所述输入调节缓冲级的输入端电压信号的调节;并在所述采样开关闭合时,将所述调节后的电压信号提供至所述子模数转换器的输入端;所述子模数转换器用于对所述调节后的电压信号完成模数转换。
本发明的实施例另提供一种模数转换方法,包括接收输入电压信号;通过根据预设规则在第一工作状态与第二工作状态之间转换来对所述输入电压信号进行调节,以产生调节后的电压信号;对所述调节后的电压信号进行缓存与保持;以及对缓存与保持后的所述调节后的电压信号执行模数转换。
以上所述的模数转换器、模数转换方法及集成电路芯片,可以通过实施的输入调节缓冲级来有效利用模数转换器的空闲时间,从而提高模数转换的性能。
附图说明
图1为传统SV ADC的结构示意图;
图2为基于图1所示的SV ADC执行模数转换的时序图;
图3为依本发明实施例的模数转换器的结构示意图;
图4为图3中输入调节缓冲级的功能方块示意图;
图5为依本发明实施例的模数转换器执行模数转换的时序图;
图6为依本发明实施例的输入调节缓冲级的具体电路的示意图;
图7为依本发明另一实施例的输入调节缓冲级的具体电路的示意图;
图8为依本发明另一实施例的模数转换器的结构示意图;
图9为包括本发明模数转换器的集成电路芯片的示意图;
图10为依本发明实施例的模数转换方法的流程示意图。
具体实施方式
以下描述为实施本发明的较佳预期模式。此描述是用于说明本发明原理的目的,并非作为本发明的限制。
图3为依本发明实施例的模数转换器的结构示意图。如图3所示,该模数转换器包括输入调节缓冲级31、子模数转换器32,以及连接在输入调节缓冲级31的输出端与子模数转换器32的输入端之间的采样开关33,其中:
所述输入调节缓冲级31用于在所述采样开关33断开时,根据预设规则在第一工作状态与第二工作状态之间转换,并通过所述第一工作状态与所述第二工作状态的转换,完成对所述输入调节缓冲级31的输入端电压信号的调节以将其转换成更适合后续处理的信号,并对调节后的电压信号进行缓存与保持;而在所述采样开关33闭合时,将所述调节后的电压信号提供至所述子模数转换器32的输入端。所述子模数转换器32用于对所述调节后的电压信号完成模数转换。
其中,第一工作状态例如为输入调节缓冲级31的采样工作状态,第二工作状态例如为输入调节缓冲级31的保持工作状态,即输入调节缓冲级31例如为集成设置有采样/保持转换电路的缓冲器。
输入调节缓冲级31的输入端接收待执行模数转换的模拟信号,例如为模拟电压信号。输入调节缓冲级31在采样开关33断开时,在第一工作状态和第二工作状态期间对接收到的待执行模数转换的模拟信号进行调节,并对调节后的信号进行缓存和保持。输入调节缓冲级31通过完成一个转换周期,即包括一个第一工作状态和一个第二工作状态,可对接收到的待执行模数转换的模拟信号进行调节以将其转换成更适合后续处理的信号,例如,将输入的模拟电压信号转换为符合特定幅值范围的直流电压信号,输入调节缓冲级31的输出端信号电压Vout=k×Vin,其中,Vin为输入调节缓冲级31的输入端信号电压,k为正数,且k的具体数值由输入调节缓冲级31的电路元件的具体参数确定。
图4为图3中输入调节缓冲级31的功能方块示意图。如图3和图4所示,输入调节缓冲级31包括输入采样模块311、调节模块312以及保持输出模块313。当输入调节缓冲级31工作在第一工作状态(例如采样工作状态)时,输入采样模块311接收输入信号Vin,对其进行采样并输出采样信号;当输入调节缓冲级31根据预设规则转换至第二工作状态(保持工作状态)时,调节模块312接收所述采样信号并对其进行调节,以产生调节后的采样信号;而保持输出模块313则对调节后的采样信号进行缓存与保持,以在适当时候输出调节后的采样信号作为整个输入调节缓冲级31的输出信号Vout。
图5为依本发明实施例的模数转换器执行模数转换的时序图。请一并参考图3、图4及图5,如图5所示,图中仅画出了输入调节缓冲级在一个周期内的工作时序,其中,第一工作状态与第二工作状态的时长比例可按需设置,只需满足第一工作状态时长与第二工作状态时长的总和(即转换周期时长)小于或等于原本的缓冲放大器空闲时间(例如图2中的9T),即可不改变模数转换器的整体工作时序。请注意,由于后续的子模数转换器32的类型并非唯一,且各种不同类型的模数转换器的反应时间也不尽相同,原本的缓冲放大器空闲时间也会因此而产生变化,从而导致图5中第一及第二工作状态的时长总和的限制条件产生变化(大于或小于9T)。在阅读本发明实施例及附图之后,本领域技术人员应该了解,本实施例中第一及第二工作状态时长总和不超过9T的条件并非本发明的限制,上述时长总和变化而导致的变型实施例亦包括在本发明的范围内。
以上所述的模数转换器可利用空闲状态来提高模数转换的性能。根据上述具体的实施例,由于输入调节缓冲级31在采样开关33断开时可依据预设规则执行第一工作状态与第二工作状态的切换,以对待输出的模拟电压信号进行调节,从而能够实现在不改变模数转换器的整体工作时序的情况下,将提供给子模数转换器进行模数转换处理的输入端电压信号调节至更适合后续处理的信号。一方面,由于调节后电压信号为直流电压信号,能够有效滤除干扰,进一步提高子模数转换器执行模数转换的性能;另一方面,信号在输入子模数转换器之前被适当调节,还能够避免由于输入电压信号过大而导致子模数转换器损坏。
图6为依本发明实施例的输入调节缓冲级的具体电路的示意图。如图6所示,在上述实施例的模数转换器中,所述输入调节缓冲级包括运算放大器OP、第一电容器C1、第二电容器C2、第一子采样开关S1、第二子采样开关S2、第三子采样开关S3,第一子保持开关H1和第二子保持开关H2,其中:
运算放大器OP的反相输入端与第一电容器C1的第一端连接,且经由所述第一电容器C1和所述第一子采样开关S 1与所述输入调节缓冲级的输入端连接;所述运算放大器OP的反相输入端还与所述第二电容器C2的第一端连接,且经由所述第二电容器C2和所述第二子保持开关H2与所述输入调节缓冲级的输出端连接;所述运算放大器OP的正相输入端接地;
所述第二子采样开关S2连接在所述运算放大器的反相输入端与地之间;
所述第三子采样开关S3连接在所述第二电容器C2的第二端与地之间;
所述第一子保持开关H1连接在所述第一电容器C1的第二端与地之间。
当输入调节缓冲级工作于第一工作状态,即采样状态时,第一子采样开关S1、第二子采样开关S2和第三子采样开关S3均闭合,且第一子保持开关H1和第二子保持开关H2断开。输入调节缓冲级的输入端的输入电压Vin向第一电容器C1充电。
当输入调节缓冲级工作于第二工作状态,即保持状态时,第一子采样开关S1、第二子采样开关S2和第三子采样开关S3均断开,且第一子保持开关H1和第二子保持开关H2闭合。第一电容器C1放电的同时向第二电容器C2充电。若此时,连接在运算放大器OP与子模数转换器之间的采样开关33仍断开,则输入调节缓冲级的输出电压信号缓存与保存在运算放大器OP的输出端,若采样开关33闭合,则输入调节缓冲级在运算放大器OP的输出端提供稳定的输出电压Vout,且满足:
V out = C 1 C 2 V in
公式1
通过上述公式1可以看出,通过改变第一电容器C1与第二电容器C2的比值,即可灵活调节输入缓存级的增益。例如输入电压Vin的数值范围为0~2.8,子模数转换器所需的输入电压的数值范围为0~0.7,则将C1与C2的比值设置为0.25即可。
图7为依本发明另一实施例的输入调节缓冲级的具体电路的示意图。如图所示,图7中输入调节缓冲级与图6中输入调节缓冲级的差别在于:第一电容器C1与第二电容器C2分别以可调电容器C1’及C2’来实施。由于输入调节缓冲级的输入电压范围各异,因此,需要提供不同的增益来保证输出电压的幅值在合理的范围。以可调电容器C1’及C2’来实施后,可以更方便地调节输入调节缓冲级的增益,保证输出电压的范围。本领域技术人员应可理解,所述可调电容器可以通过对输入电压的幅值判断来控制,例如,当检测到输入电压的数值范围为0~2.8V时,可控制将C1’与C2’的比值设定为1:4,以保证输出电压的数值范围在0~0.7。由于图7中输入调节缓冲级的其他元件及其功能与图6中实施例类似,故其操作细节在此不另赘述。
图8为依本发明另一实施的例模数转换器的结构示意图。如图8所示,进一步地,在上述实施例的模数转换器中,还包括:
多路复用器34,与所述输入调节缓冲级耦接,用于按照预置顺序,从多个模拟输入信号中选择单个模拟输入信号并提供至所述输入调节缓冲级的输入端。
具体地,当应用于具有多个模拟信号源的场景时,可通过设置多路复用器34,实现对多个模拟信号源输出的模拟信号进行模数转换。此种场景下,由于各模拟信号源输出的模拟信号可能存在较大幅度差值,因此通过利用输入调节缓冲级进行调节,对于子模数转换器的保护尤为重要。
进一步地,在上述实施例的模数转换器中,子模数转换器为逐次逼近式寄存器型(Successive Approximation Register,SAR)模数转换器。此处并非对子模数转换器的具体类型进行限定,本领域的技术人员能够获知任意其它类型的模数转换器均可用作本发明实施例中的子模数转换器。
上述模数转换器可应用于接收模拟信号而以数字信号处理技术进行后续处理的信号处理装置,例如集成电路芯片或类似处理器,尤其是应用于通信领域的集成电路芯片或处理器。图9为包括本发明模数转换器的集成电路芯片的示意图。如图9所示,所述集成电路芯片包括信号接收模块41、前置处理模块42、模数转换器43及后置处理模块44。其中,信号接收模块41用来接收输入信号(例如模拟信号),并将输入信号传送至前置处理模块42。前置处理模块42可对接收的信号进行滤波等前置处理,以输出初步处理后的信号至模数转换器43。依据本发明的上述具体实施例,模数转换器43可包括用于对输入到模数转换器43的信号进行调节的输入调节缓冲级。因此,在模数转换器43接收到初步处理后的信号后,先通过内部的输入调节缓冲级对接收的信号进行调节,随后将其转换成数字信号并输出,以供后续处理使用。后置处理模块44接收数转换器43输出的数字信号,对所述数字信号进行处理,并将处理后的结果作为输出信号输出。由于模数转换器43应用本发明实施例所示的结构,其可利用输入调节缓冲级对输入信号进行调节,因此使模数转换的动态性能得到提升,从而能够提升后续处理的准确性及整个集成电路芯片的性能。
图10为依本发明实施例的模数转换方法的流程示意图。所述模数转换方法的步骤并不限定于严格按照图10所示顺序执行,若能够达到本发明类似的效果,所述步骤的顺序也可以做适当调整。在本实施例的模数转换方法中,首先,从多个电压信号中选择一个,以作为输入电压信号(步骤S110);接着,接收所述输入电压信号(步骤S120);并对输入电压信号进行调节(步骤S130);调节后的电压信号经过缓存与保持(步骤S140)后,再对其执行模数转换(步骤S150)。请注意,选择输入电压信号的步骤S110为可选步骤,在输入信号仅有一个的情况下,所述步骤可以省略。
虽然本发明已以较佳实施例揭示如上,但其并非用于限定本发明,任何所属技术领域中的技术人员,在不脱离本发明的范围内,可以做一些改动,但仍属于本发明的保护范围内。

Claims (11)

1.一种模数转换器,其特征在于,包括输入调节缓冲级、子模数转换器,以及连接在所述输入调节缓冲级的输出端与所述子模数转换器的输入端之间的采样开关,其中:所述输入调节缓冲级用于在所述采样开关断开时,根据预设规则在第一工作状态与第二工作状态之间转换,并通过所述第一工作状态与所述第二工作状态的转换,完成对所述输入调节缓冲级的输入端电压信号的调节;并在所述采样开关闭合时,将所述调节后的电压信号提供至所述子模数转换器的输入端;以及所述子模数转换器用于对所述调节后的电压信号完成模数转换。
2.根据权利要求1所述的模数转换器,其特征在于,所述输入调节缓冲级包括:
输入采样模块,当所述输入调节缓冲级工作在所述第一工作状态时,所述输入采样模块接收所述输入端电压信号,对所述输入端电压信号进行采样并输出采样信号;
调节模块,当所述输入调节缓冲级根据所述预设规则转换至所述第二工作状态时,所述调节模块接收所述采样信号并对所述采样信号进行调节,以产生所述调节后的电压信号;以及
保持输出模块,当所述输入调节缓冲级工作在所述第二工作状态时,所述保持输出模块对所述调节后的电压信号进行缓存与保持,并在所述采样开关闭合时将所述调节后的电压信号提供至所述子模数转换器。
3.根据权利要求1所述的模数转换器,其特征在于,所述输入调节缓冲级包括运算放大器、第一电容器、第二电容器、第一子采样开关、第二子采样开关、第三子采样开关,第一子保持开关和第二子保持开关,其中:
所述运算放大器的反相输入端与所述第一电容器的第一端连接,且经由所述第一电容器和所述第一子采样开关与所述输入调节缓冲级的输入端连接;所述运算放大器的反相输入端还与所述第二电容器的第一端连接,且经由所述第二电容器和所述第二子保持开关与所述输入调节缓冲级的输出端连接;
所述运算放大器的正相输入端接地;
所述第二子采样开关连接在所述运算放大器的反相输入端与地之间;
所述第三子采样开关连接在所述第二电容器的第二端与地之间;以及
所述第一子保持开关连接在所述第一电容器的第二端与地之间。
4.根据权利要求3所述的模数转换器,其特征在于,所述第一电容器及所述第二电容器为可调电容器。
5.根据权利要求3所述的模数转换器,其特征在于,所述输入调节缓冲级处于所述第一工作状态时,所述第一子采样开关、所述第二子采样开关和所述第三子采样开关闭合,且所述第一子保持开关和所述第二子保持开关断开;所述输入调节缓冲级处于所述第二工作状态时,所述第一子采样开关、所述第二子采样开关和所述第三子采样开关断开,且所述第一子保持开关和所述第二子保持开关闭合。
6.根据权利要求1所述的模数转换器,其特征在于,还包括:
多路复用器,与所述输入调节缓冲级耦接,用于按照预置顺序,从多个模拟信号中选择单个模拟信号并提供至所述输入调节缓冲级的输入端。
7.根据权利要求1所述的模数转换器,其特征在于,所述子模数转换器为逐次逼近式寄存器型模数转换器。
8.一种集成电路芯片,其特征在于,包括权利要求1-7中任一项所述的模数转换器。
9.一种模数转换方法,包括:
接收输入电压信号;
通过根据预设规则在第一工作状态与第二工作状态之间转换来对所述输入电压信号进行调节,以产生调节后的电压信号;
对所述调节后的电压信号进行缓存与保持;以及
对缓存与保持后的所述调节后的电压信号执行模数转换。
10.根据权利要求9所述的模数转换方法,其特征在于,所述通过根据预设规则在第一工作状态与第二工作状态之间转换来对所述输入电压信号进行调节,以产生调节后的电压信号的步骤包括:
当工作在所述第一工作状态时,接收所述输入电压信号,并对所述输入电压信号进行采样以产生输出采样信号;以及
当根据所述预设规则转换至所述第二工作状态时,对所述采样信号进行调节,以产生所述调节后的电压信号。
11.根据权利要求9或10所述的模数转换方法,其特征在于,还包括:
从多个电压信号中选择单个电压信号,以作为所述输入电压信号。
CN201210135786.9A 2012-05-03 2012-05-03 模数转换器、模数转换方法及集成电路芯片 Expired - Fee Related CN103384152B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210135786.9A CN103384152B (zh) 2012-05-03 2012-05-03 模数转换器、模数转换方法及集成电路芯片
US13/799,528 US8836556B2 (en) 2012-05-03 2013-03-13 ADC, IC including the same, and ADC method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210135786.9A CN103384152B (zh) 2012-05-03 2012-05-03 模数转换器、模数转换方法及集成电路芯片

Publications (2)

Publication Number Publication Date
CN103384152A true CN103384152A (zh) 2013-11-06
CN103384152B CN103384152B (zh) 2016-11-23

Family

ID=49491864

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210135786.9A Expired - Fee Related CN103384152B (zh) 2012-05-03 2012-05-03 模数转换器、模数转换方法及集成电路芯片

Country Status (2)

Country Link
US (1) US8836556B2 (zh)
CN (1) CN103384152B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104682959A (zh) * 2013-11-27 2015-06-03 展讯通信(上海)有限公司 模数转换电路及通信设备
CN104796147A (zh) * 2015-03-25 2015-07-22 佛山酷微微电子有限公司 一种逐次逼近模数转换器
CN106093961A (zh) * 2016-05-30 2016-11-09 天水师范学院 一种基于fpga激光测速仪的信号处理系统及方法
CN107979372A (zh) * 2017-11-08 2018-05-01 捷开通讯(深圳)有限公司 具有模/数转换功能的电路及电子设备
CN113489493A (zh) * 2021-07-28 2021-10-08 江苏集萃智能集成电路设计技术研究所有限公司 模数转换器分时复用控制系统及其分时复用方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101706283B1 (ko) * 2015-09-04 2017-02-13 주식회사 씨자인 다중 입력 신호를 위한 아날로그-디지털 변환 장치
CN113300708B (zh) * 2021-04-09 2023-03-21 西安电子科技大学 一种应用于超高速模数转换器的宽带输入信号缓冲器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55165011A (en) * 1979-06-11 1980-12-23 Canon Inc Audio control unit
WO1993017436A1 (en) * 1992-02-21 1993-09-02 Sierra Semiconductor B.V. Offset-compensated sample and hold arrangement and method for its operation
JPH05290596A (ja) * 1992-04-07 1993-11-05 Matsushita Electric Ind Co Ltd スイッチトキャパシタサンプルホールド遅延回路
KR100492982B1 (ko) * 1997-06-16 2005-08-24 삼성전자주식회사 전력소모를줄이기위한dvd서보아나로그입력단회로

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4857860A (en) * 1988-06-06 1989-08-15 Linear Technology Corporation Clock-sweepable low-pass filter having DC gain accuracy and reduced DC offset
US5796300A (en) * 1996-02-14 1998-08-18 Pacesetter, Inc. Switched-capacitor amplifier offset voltage compensation circuit
US6205258B1 (en) * 1996-04-23 2001-03-20 Must Systems, Inc. Image scanner having brightness compensation function via output adjustment
US6191648B1 (en) * 1999-04-19 2001-02-20 National Semiconductor Corporation Switched-capacitor cosine filter circuit
US6087897A (en) * 1999-05-06 2000-07-11 Burr-Brown Corporation Offset and non-linearity compensated amplifier and method
JP3844699B2 (ja) * 2001-02-19 2006-11-15 イノテック株式会社 可変利得アンプ
US7015844B1 (en) * 2004-08-30 2006-03-21 Micron Technology, Inc. Minimized SAR-type column-wide ADC for image sensors
US7863934B2 (en) * 2008-06-24 2011-01-04 Macronix International Co., Ltd. Adjusting method and circuit using the same
DE102010035276B4 (de) * 2010-08-24 2012-08-02 Austriamicrosystems Ag Verfahren zur Offsetkompensation eines Switched Capacitor-Verstärkers und Switched Capacitor-Verstärkeranordnung
JP5429207B2 (ja) * 2010-09-08 2014-02-26 株式会社デンソー 容量式物理量検出装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55165011A (en) * 1979-06-11 1980-12-23 Canon Inc Audio control unit
WO1993017436A1 (en) * 1992-02-21 1993-09-02 Sierra Semiconductor B.V. Offset-compensated sample and hold arrangement and method for its operation
JPH05290596A (ja) * 1992-04-07 1993-11-05 Matsushita Electric Ind Co Ltd スイッチトキャパシタサンプルホールド遅延回路
KR100492982B1 (ko) * 1997-06-16 2005-08-24 삼성전자주식회사 전력소모를줄이기위한dvd서보아나로그입력단회로

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104682959A (zh) * 2013-11-27 2015-06-03 展讯通信(上海)有限公司 模数转换电路及通信设备
CN104682959B (zh) * 2013-11-27 2017-10-24 展讯通信(上海)有限公司 模数转换电路及通信设备
CN104796147A (zh) * 2015-03-25 2015-07-22 佛山酷微微电子有限公司 一种逐次逼近模数转换器
CN106093961A (zh) * 2016-05-30 2016-11-09 天水师范学院 一种基于fpga激光测速仪的信号处理系统及方法
CN107979372A (zh) * 2017-11-08 2018-05-01 捷开通讯(深圳)有限公司 具有模/数转换功能的电路及电子设备
CN113489493A (zh) * 2021-07-28 2021-10-08 江苏集萃智能集成电路设计技术研究所有限公司 模数转换器分时复用控制系统及其分时复用方法
CN113489493B (zh) * 2021-07-28 2023-08-08 江苏集萃智能集成电路设计技术研究所有限公司 模数转换器分时复用控制系统及其分时复用方法

Also Published As

Publication number Publication date
US20130293403A1 (en) 2013-11-07
CN103384152B (zh) 2016-11-23
US8836556B2 (en) 2014-09-16

Similar Documents

Publication Publication Date Title
CN103384152A (zh) 模数转换器、模数转换方法及集成电路芯片
CN103219996B (zh) 具有降低功率消耗的流水线模数转换器
US20050024250A1 (en) Space efficient low power cyclic A/D converter
CN103152049A (zh) 一种逐次逼近寄存器型模数转换器
CN1722617B (zh) A/d转换单元和使用其的通信设备
CN104300984A (zh) 一种模数转换器和模数转换方法
CN104253613A (zh) 一种sar adc的低压超低功耗高精度比较器
CN111398781A (zh) 一种模拟芯片测试电路及系统
CN102832941B (zh) 一种可预检测比较器输入范围的逐次逼近型模数转换器
CN104158543A (zh) 电子系统及其操作方法
CN104579347A (zh) 模数转换器
US9276596B1 (en) Analog to digital converting apparatus and initial method thereof
CN102262172A (zh) 电力监测方法和装置
US10644713B1 (en) Process, voltage and temperature optimized asynchronous SAR ADC
CN102055475B (zh) 逐次逼近模拟数字转换器及其方法
CN110690901A (zh) 高速低功耗sar adc电容失配自校准方法和电路
CN111030692A (zh) 一种高速模数转换电路及其控制方法
CN108873786B (zh) 基于数字量调理的数据采集系统
CN103684468A (zh) 压缩感知模拟-信息转换系统及其方法
CN203554417U (zh) Sar adc电路及电子设备
AU2010220274A1 (en) IR detector system and method
CN201698207U (zh) 基于fpga的模拟量采集模块
CN104980158A (zh) 逐次逼近模数转换器及其校准方法
CN107656572B (zh) 用数模转换器实现的多路可调电压源及其控制方法
CN205160502U (zh) 金属振动陀螺差分信号高分辨率检测电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20161123

Termination date: 20190503

CF01 Termination of patent right due to non-payment of annual fee