CN104158543A - 电子系统及其操作方法 - Google Patents
电子系统及其操作方法 Download PDFInfo
- Publication number
- CN104158543A CN104158543A CN201410198384.2A CN201410198384A CN104158543A CN 104158543 A CN104158543 A CN 104158543A CN 201410198384 A CN201410198384 A CN 201410198384A CN 104158543 A CN104158543 A CN 104158543A
- Authority
- CN
- China
- Prior art keywords
- unit
- conversion
- converting unit
- compensating unit
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
- H03M1/1038—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables
- H03M1/1052—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables using two or more look-up tables each corresponding to a different type of error, e.g. for offset, gain error and non-linearity error respectively
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/20—Increasing resolution using an n bit system to obtain n + m bits
- H03M1/201—Increasing resolution using an n bit system to obtain n + m bits by dithering
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/44—Sequential comparisons in series-connected stages with change in value of analogue signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/742—Simultaneous conversion using current sources as quantisation value generators
- H03M1/745—Simultaneous conversion using current sources as quantisation value generators with weighted currents
Abstract
本发明涉及电子系统及其操作方法。为了在包括DA转换单元和AD转换单元的电子系统中补偿AD转换单元的非线性和DA转换单元的非线性,一种电子系统包括A/D转换单元、D/A转换单元、AD转换补偿单元、DA转换补偿单元以及校准单元。在校准操作期间,校准单元设置AD转换补偿单元的操作特性和DA转换补偿单元的操作特性。在校准操作期间设置的AD转换补偿单元的操作特性补偿A/D转换单元的AD转换的非线性。在校准操作期间设置的DA转换补偿单元的操作特性补偿D/A转换单元的DA转换的非线性。
Description
对相关申请的交叉引用
于2013年5月13日提交的、包括说明书、附图和摘要在内的日本专利申请No.2013-101038的公开内容在此全部引入作为参考。
技术领域
本发明涉及电子系统及其操作方法,并且尤其涉及在包括DA转换单元和AD转换单元的电子系统中对补偿AD转换单元的非线性和DA转换单元的非线性有效的技术。
背景技术
以下专利文献1描述了称为后台数字校正类型A/D转换器的A/D转换器。后台数字校正类型A/D转换器包括以低精度执行高速A/D转换操作的主A/D转换单元、以低速执行高分辨率A/D转换的参考A/D转换单元,以及根据主A/D转换单元的数字信号和参考A/D转换单元的数字信号生成最终的数字输出信号的数字校正单元。
以下专利文献2和非专利文献1描述了称为前台数字校正类型A/D转换器的A/D转换器。前台数字校正类型A/D转换器包括主A/D转换单元、参考D/A转换单元、开关、前台校准单元以及数字输出生成单元。在校准操作期间,校准数字信号被参考D/A转换单元转换成校准模拟信号,并且该校准模拟信号经开关被提供给主A/D转换单元的输入端子。从主A/D转换单元的输出端子生成的数字信号被提供给数字输出生成单元的输入端子,数字输出生成单元的最终数字输出信号以及校准数字信号被提供给前台校准单元,并且前台校准单元的输出信号被提供给数字输出生成单元的控制输入端子。因此,数字输出生成单元受前台校准单元的输出信号的控制,以使得被提供给前台校准单元的校准数字信号和数字输出生成单元的最终数字输出信号彼此一致。
[专利文献1]
日本未经审查的专利公开No.2009-130444
[专利文献2]
日本未经审查的专利公开No.2009-159415
[非专利文献1]
Takashi Oshima等,“23mW50-MS/s10-bit Pipeline A/DConverter with Nonlinear LMS Foreground Calibration”,2009International Symposium on Circuits and Systems,pp.960-063。
发明内容
在本发明之前,本发明的发明人已经参与了结合在用于无线电通信的射频半导体集成电路(RFIC)及诸如微控制器和微型计算机的大规模集成电路(LSI)中的高精度AD转换器和DA转换器的研究/开发。
在这种研究/开发中,在本发明之前,本发明人已经核查了专利文献1中所描述的后台数字校正类型A/D转换器并且发现了以下问题。即,后台数字校正类型A/D转换器中由执行低速高分辨率A/D转换的参考A/D转换单元的半导体芯片所占用的面积相当大,这极大地增加了由内置A/D转换器的半导体芯片所占用的总面积。
另外,在这种研究/开发中,在本发明之前,本发明人已经核查了专利文献2和非专利文献1中所描述的前台数字校正类型A/D转换器并且发现了以下问题。即,在前台数字校正类型A/D转换器中,主A/D转换单元本身的非线性可以在校准操作期间被校准和改善,这会减小由主A/D转换单元的半导体芯片占用的面积以及主A/D转换单元的功耗。但是,在前台数字校正类型A/D转换器中,有必要增强在校准操作期间被提供给主A/D转换单元的输入端子的参考D/A转换单元的模拟输出信号的精度,这增加了由参考D/A转换单元的半导体芯片占用的面积、参考D/A转换单元的功耗以及用于设计参考D/A转换单元的工时。例如,如果参考D/A转换单元的DA转换的分辨率增加1位来增强精度,则被半导体芯片占用的面积以及功耗增加大约4倍。
虽然用于解决这些问题的手段将在下面进行描述,但是根据本说明书和附图的描述,其它问题和新颖特征将变得显然。
以下将简要地描述本申请中公开的一个典型实施例。
根据该典型实施例的电子系统(1)包括A/D转换单元(10)、D/A转换单元(11)、AD转换补偿单元(13)、DA转换补偿单元(15、16、16A)以及校准单元(14)。
在校准操作期间,校准单元(14)响应被提供给一个输入端子的信号和被提供给另一个输入端子的信号,设置AD转换补偿单元(13)的操作特性和DA转换补偿单元(15、16、16A)的操作特性。
在校准操作期间设置的AD转换补偿单元(13)的操作特性补偿A/D转换单元(10)的AD转换的非线性。
在校准操作期间设置的DA转换补偿单元(15、16、16A)的操作特性补偿D/A转换单元(11)的DA转换的非线性(见图1)。
以下将简要地描述由本申请中公开的实施例的其中典型的一个所获得的效果。
根据本电子系统,有可能在包括DA转换单元和AD转换单元的电子系统中补偿AD转换单元的非线性和DA转换单元的非线性。
附图说明
图1是示出根据第一实施例的电子系统1的配置的图。
图2是用于解释图1所示的根据第一实施例的电子系统1中的第二DA转换补偿单元16响应DA转换数字输入信号DAIN的数字值Dj(j=1、2…M)而生成补偿数字值D’j(j=1、2…M)的操作的流程图。
图3是示出根据第二实施例的电子系统1的配置的图。
图4是示出在图3所示的根据第二实施例的电子系统1中用于生成AD转换数字信号bk和抖动数字信号dk的A/D转换单元10的配置的图。
图5是用于解释生成图4所示的根据第二实施例的管道类型A/D转换器中的第(N-1)个AD转换级10N-1的AD转换数字信号bN-1和抖动数字信号dN-1的操作的图。
图6是用于解释响应于模拟输入电压VIN而从图4所示的根据第二实施例的管道类型A/D转换器的第(N-1)个AD转换级10N-1生成的模拟残余信号Vout、AD转换数字信号bN-1、和抖动数字信号dN-1的图。
图7是示出在图3所示的根据第二实施例的电子系统1中用于生成AD转换数字信号bk和抖动数字信号dk的A/D转换单元10的另一种配置的图。
图8是示出根据第三实施例的电子系统1的配置的图。
图9是示出在图8所示的根据第三实施例的电子系统1中通过把从校准值计算单元16A和控制寄存器16B生成的权重系数Yk(k=1,2…M)提供给的D/A转换单元11来补偿非线性的D/A转换单元11的配置的图。
图10是示出根据第四实施例的电子系统1的配置的图。
图11是示出根据第五实施例的电子系统1的配置的图。
图12是示出在图11所示的根据第五实施例的电子系统1中用于响应抖动生成控制信号Dither_gen而生成抖动模拟输出信号的D/A转换单元的配置的图。
图13是示出在无线LAN中使用的根据第六实施例的RF模拟半导体集成电路1的配置的图。
图14是示出配置为单芯片微型计算机的根据第七实施例的半导体集成电路1的配置的图。
具体实施方式
1.实施例的概述
首先,将概述在本申请中公开的本发明的示例性实施例。在示例性实施例的概要描述中通过所施加的括号来提到的附图标记仅仅是说明在利用该附图标记所标记的部件的概念中所包含的那些。
[1]根据一种示例性实施例的电子系统(1)包括A/D转换单元(10)、D/A转换单元(11)、AD转换补偿单元(13)、DA转换补偿单元(15、16、16A)以及校准单元(14)。
在校准操作期间,校准数字输入信号(DAIN)被提供给DA转换补偿单元(15、16、16A),并且从DA转换补偿单元生成的DA转换补偿校准数字输出信号或者校准数字输入信号(DAIN)被提供给D/A转换单元(11)的输入端子。
在校准操作期间,从D/A转换单元(11)的输出端子生成的校准模拟信号可以被提供给A/D转换单元(10)的输入端子,并且从A/D转换单元(10)的输出端子生成的校准数字输出信号(bk)被提供给AD转换补偿单元(13)的输入端子。
在校准操作期间,校准数字输入信号或者DA转换补偿校准数字输出信号被提供给校准单元(14)的一个输入端子,并且从AD转换补偿单元生成的AD转换补偿校准数字输出信号被提供给校准单元(14)的另一个输入端子。
在校准操作期间,校准单元(14)响应被提供给一个输入端子的信号和被提供给另一个输入端子的信号,设置AD转换补偿单元(13)的操作特性和DA转换补偿单元(15、16、16A)的操作特性。
在校准操作期间设置的AD转换补偿单元(13)的操作特性补偿A/D转换单元(10)的AD转换的非线性。
在校准操作期间设置的DA转换补偿单元(15、16、16A)的操作特性补偿D/A转换单元(11)的DA转换的非线性(见图1)。
根据以上的实施例,有可能在包括DA转换单元和AD转换单元的电子系统中补偿AD转换单元的非线性和DA转换单元的非线性。
在一种优选实施例中,DA转换补偿单元包括第一DA转换补偿单元(15)和第二DA转换补偿单元(16)。
在校准操作期间,校准数字输入信号(DAIN)被提供给第一DA转换补偿单元(15)的输入端子,并且由此从第一DA转换补偿单元的输出端子生成的DA转换补偿校准数字输出信号被提供给校准单元(14)的一个输入端子。
在校准操作期间由校准单元(14)设置的第一DA转换补偿单元(15)的操作特性在校准操作期间对D/A转换单元(11)的DA转换的非线性进行仿真。
在校准操作期间之后的正常操作期间,数字输入信号(DAIN)被提供给第二DA转换补偿单元(16)的输入端子,并且由此从第二DA转换补偿单元(16)的输出端子生成的数字补偿输出信号被提供给D/A转换单元(11)的输入端子。
在校准操作期间由校准单元(14)基于校准结果设置的第二DA转换补偿单元(16)的操作特性基本上消除D/A转换单元(11)的DA转换的非线性(见图1)。
在另一种优选实施例中,在校准操作期间和正常操作期间,AD转换补偿单元(13)的操作特性基本上消除AD转换单元(10)的AD转换的非线性(见图1)。
在再另一种优选实施例中,电子系统(1)还包括具有第一输入端子、第二输入端子和输出端子的选择器单元(17)。
在校准操作期间,校准数字输入信号(DAIN)被提供给选择器单元(17)的第一输入端子,并且传输到选择器单元的输出端子的校准数字输入信号被提供给D/A转换单元(11)的输入端子。
在正常操作期间,从第二DA转换补偿单元(16)的输出端子生成的数字补偿输出信号被提供给选择器单元(17)的第二输入端子,并且传输到选择器单元的输出端子的数字补偿输出信号被提供给D/A转换单元(11)的输入端子(见图1)。
在一种更优选的实施例中,校准单元(14)包括减法单元(140)、第一搜索引擎(141)和第二搜索引擎(142)。
减法单元(140)计算被提供给校准单元的一个输入端子的信号与被提供给另一个输入端子的信号之差。
响应减法单元(140)的输出信号(“e”),第一搜索引擎(141)设置第一DA转换补偿单元(15)的操作特性和第二DA转换补偿单元(16)的操作特性。
响应减法单元(140)的输出信号(“e”),第二搜索引擎(142)设置AD转换补偿单元(13)的操作特性(见图1)。
在另一种更优选的实施例中,A/D转换单元(10)或者D/A转换单元(11)生成用于增强校准单元(14)的第一搜索引擎(141)和第二搜索引擎(142)的计算操作的收敛的抖动输出信号(见图3、8、10、11)。
在再另一种更优选的实施例中,生成抖动输出信号的A/D转换单元(10)由管道类型的A/D转换器(见图4)或者逐次比较类型的A/D转换器(见图7)组成。
在一种另选的更优选的实施例中,DA转换补偿单元包括第一DA转换补偿单元(15)和第二DA转换补偿单元(16A、16B)。
在校准操作期间,校准数字输入信号(DAIN)被提供给第一DA转换补偿单元(15)的输入端子,并且由此从第一DA转换补偿单元(15)的输出端子生成的DA转换补偿校准数字输出信号被提供给校准单元(14)的一个输入端子。
在校准操作期间由校准单元(14)设置的第一DA转换补偿单元(15)的操作特性对D/A转换单元(11)的DA转换的非线性进行仿真。
在校准操作期间之后的正常操作期间,第二DA转换补偿单元(16A、16B)基本上消除D/A转换单元(11)的DA转换的非线性(见图8)。
在另一种另选的更优选的实施例中,D/A转换单元(11)由二进制类型的D/A转换器组成。
二进制类型的D/A转换器的权重误差通过第二DA转换补偿单元(16A、16B)的输出信号而减小,以便在正常操作期间基本上消除D/A转换单元(11)的DA转换的非线性(见图9)。
在一种具体的实施例中,在校准操作期间和正常操作期间,DA转换补偿单元(16)的操作特性基本上消除D/A转换单元(11)的DA转换的非线性(见图10)。
在另一种具体的实施例中,生成抖动输出信号的DA转换单元(11)由具有抖动模拟电流生成单元的二进制类型的D/A转换器组成,该抖动模拟电流生成单元用于生成抖动模拟输出信号(见图11、12)。
在一种更具体的实施例中,电子系统(1)中的A/D转换单元(10)、D/A转换单元(11)、AD转换补偿单元(13)、DA转换补偿单元(15、16、16A)以及校准单元(14)集成在半导体集成电路中。
在另一种更具体的实施例中,半导体集成电路是RF模拟半导体集成电路。
A/D转换单元(10)是RF模拟半导体集成电路的接收A/D转换器(Rx_A/D),并且D/A转换单元(11)是RF模拟半导体集成电路的发送D/A转换器(Tx_D/A)(见图13)。
根据该最具体的实施例的半导体集成电路是其中集成有中央处理单元核心(1410)和模拟核心(1430)的微型计算机。
模拟核心(1430)包括A/D转换单元(10)和D/A转换单元(11)(见图14)。
[2]另一种示例性实施例是电子系统(1)的操作方法,其中电子系统(1)包括A/D转换单元(10)、D/A转换单元(11)、AD转换补偿单元(13)、DA转换补偿单元(15、16、16A)以及校准单元(14)。
在校准操作期间,校准数字输入信号(DAIN)被提供给DA转换补偿单元(15、16、16A),并且校准数字输入信号(DAIN)或者从DA转换补偿单元生成的DA转换补偿校准数字输出信号被提供给D/A转换单元(11)的输入端子。
在校准操作期间,从D/A转换单元(11)的输出端子生成的校准模拟信号可以被提供给A/D转换单元(10)的输入端子,并且从A/D转换单元(10)的输出端子生成的校准数字输出信号(bk)被提供给AD转换补偿单元(13)的输入端子。
在校准操作期间,校准数字输入信号或DA转换补偿校准数字输出信号被提供给校准单元(14)的一个输入端子,并且从AD转换补偿单元生成的AD转换补偿校准数字输出信号被提供给校准单元(14)的另一个输入端子。
在校准操作期间,校准单元(14)响应被提供给一个输入端子的信号和被提供给另一个输入端子的信号,设置AD转换补偿单元(13)的操作特性和DA转换补偿单元(15、16、16A)的操作特性。
在校准操作期间设置的AD转换补偿单元(13)的操作特性补偿A/D转换单元(10)的AD转换的非线性。
在校准操作期间设置的DA转换补偿单元(15、16、16A)的操作特性补偿D/A转换单元(11)的DA转换的非线性(见图1)。
根据以上的实施例,有可能在包括DA转换单元和AD转换单元的电子系统中补偿AD转换单元的非线性和DA转换单元的非线性。
2.实施例的细节
接下来,将更详细地描述实施例。在用于说明执行本发明的最佳模式的所有附图中,与前面所述的图中具有相同功能的部件用相同的附图标记表示,并且对它们的描述将不再重复。
第一实施例
<<电子系统的配置>>
图1是示出根据第一实施例的电子系统1的配置的图。
图1所示的根据第一实施例的电子系统1由单片半导体集成电路组成。A/D转换单元10、D/A转换单元11、校准开关12、AD转换补偿单元13、校准单元14、第一DA转换补偿单元15、第二DA转换补偿单元16、选择器单元17、DA转换输出开关18以及AD转换输入开关19在该单片半导体集成电路的半导体芯片上集成。图1所示的根据第一实施例的电子系统1像本说明书开始所描述的前台数字校正类型A/D转换器那样操作。另外,校准单元14包括减法单元140、第一搜索引擎141和第二搜索引擎142。因此,D/A转换单元11的输出部分、DA转换输出开关18、校准开关12、A/D转换单元10的输入部分以及AD转换输入开关19配置成电子系统1的模拟电路部分“模拟”。另一方面,D/A转换单元11的输入部分、选择器单元17、第二DA转换补偿单元16、第一DA转换补偿单元15、校准单元14、AD转换补偿单元13以及A/D转换单元10的输出部分配置成电子系统1的数字电路部分“数字”。
<<校准操作>>
在校准操作期间,数字输入信号DAIN作为校准数字信号经选择器单元17的第一输入端子和输出端子被提供给充当参考D/A转换单元的D/A转换单元11的输入端子。因此,从作为参考D/A转换单元的D/A转换单元11的输出端子生成的、作为校准模拟信号的DA转换模拟输出信号DAOUT经校准开关12被提供给A/D转换单元10的输入端子。因此,从A/D转换单元10的输出端子生成的AD转换数字信号被提供给充当补偿数字输出生成单元的AD转换补偿单元13的输入端子,并且AD转换补偿数字输出信号从AD转换补偿单元13的输出端子生成。另外,在校准操作期间,充当校准数字信号的数字输入信号DAIN被提供给第一DA转换补偿单元15的输入端子,并且DA转换补偿校准数字输出信号从第一DA转换补偿单元15的输出端子生成。
因此,在校准操作期间,校准单元14操作,以使得被提供给校准单元14的减法单元140的、来自第一DA转换补偿单元15的DA转换补偿校准数字输出信号和来自AD转换补偿单元13的AD转换补偿数字输出信号之差基本上变为零。即,第一搜索引擎141和第二搜索引擎142响应校准单元14的减法单元140的误差输出信号“e”,以使得第一DA转换补偿单元15的操作特性和AD转换补偿单元13的操作特性得以确定。更具体而言,第一DA转换补偿单元15的操作特性由第一搜索引擎141确定,以对作为参考D/A转换单元的D/A转换单元11的DA转换的非线性进行仿真,而AD转换补偿单元13的操作特性由第二搜索引擎142确定,以消除A/D转换单元10的AD转换的非线性。即,AD转换补偿单元13的操作特性对应于A/D转换单元10的AD转换的非线性的逆向转换,而第一DA转换补偿单元15的操作特性对应于D/A转换单元11的DA转换的非线性的正向转换。因此,第一搜索引擎141和第二搜索引擎142响应校准单元14的减法单元140的误差输出信号“e”,以使得由第一搜索引擎141来确定第一DA转换补偿单元15的权重系数Xk(k=1、2…M),并且由第二搜索引擎142来确定AD转换补偿单元13的权重系数Wk(k=1、2…N)。
因此,即使低精度D/A转换单元11和低精度A/D转换单元10在图1所示的根据第一实施例的电子系统1中使用,D/A转换单元11的非线性和A/D转换单元10的非线性也可以在校准操作期间分别通过第一DA转换补偿单元15的操作特性和AD转换补偿单元13的操作特性来补偿。
由于校准单元14的第一搜索引擎141响应减法单元140的误差输出信号“e”而确定第一DA转换补偿单元15的权重系数Xk(k=1、2…M),因此从第一DA转换补偿单元15的输出端子生成的DA转换补偿校准数字输出信号DAC_Cmp1_OUT由以下等式(1)表示。
在等式(1)中,Dk(k=1、2…M)表示在校准操作期间作为被提供给第一DA转换补偿单元15和选择器单元17的校准数字信号的M-位数字输入信号DAIN。
由于校准单元14的第二搜索引擎142响应减法单元140的误差输出信号“e”而确定AD转换补偿单元13的权重系数Wk(k=1、2…N),因此从AD转换补偿单元13的输出端子生成的AD转换补偿校准数字输出信号ADC_Cmp_OUT由以下等式(2)表示。
在等式(2)中,bk(k=1、2…N)表示在校准操作期间从A/D转换单元10的输出端子生成的N-位AD转换数字信号bk。
通过在校准操作期间执行校准操作,校准单元14的减法单元140的误差输出信号“e”基本上变为零。例如,通过在非专利文献1中描述的LMS(最小均方)算法,确定第一DA转换补偿单元15的权重系数Xk(k=1,2…M)和AD转换补偿单元13的权重系数Wk(k=1、2…N)。因此,即使低精度D/A转换单元11和低精度A/D转换单元10在图1所示的根据第一实施例的电子系统1中使用,D/A转换单元11的非线性和A/D转换单元10的非线性也可以在校准操作期间分别通过第一DA转换补偿单元15的操作特性和AD转换补偿单元13的操作特性来补偿。
另外,通过在校准操作期间执行校准操作,由校准单元14的第一搜索引擎141计算出的第一DA转换补偿单元15的权重系数Xk(k=1,2…M)也存储在第二DA转换补偿单元16的内部寄存器中。
<<正常操作>>
因此,在校准操作期间之后的正常操作期间,通过使用存储在内部寄存器中的第一DA转换补偿单元15的权重系数Xk(k=1,2…M),第二DA转换补偿单元16确定第二DA转换补偿单元16的操作系数。即,第二DA转换补偿单元16的操作特性对应于D/A转换单元11的DA转换的非线性的逆向转换。因此,第二DA转换补偿单元16的操作特性消除D/A转换单元11的DA转换的非线性。
更具体而言,在校准操作期间之后的正常操作期间,通过使用存储在其内部寄存器中的权重系数Xk(k=1,2…M)以及DA转换数字输入信号DAIN的数字值Dk(k=1,2…M),第二DA转换补偿单元16生成补偿数字值D’k(k=1,2…M)。从第二DA转换补偿单元16的输出端子生成的补偿数字值D’k(k=1,2…M)被提供给选择器单元17的第二个输入端子。即,来自第二DA转换补偿单元16的补偿数字值D’k(k=1,2…M)是通过D/A转换单元11的DA转换的非线性对DA转换数字输入信号DAIN的数字值Dk(k=1,2…M)的逆向转换而生成的。因此,在正常操作期间,第二DA转换补偿单元16的操作特性消除D/A转换单元11的DA转换的非线性;因此,即使使用低精度的D/A转换单元11,高精度的DA转换模拟输出信号DAOUT也可以经DA转换输出开关18从D/A转换单元11的输出端子生成。
另外,在校准操作期间之后的正常操作期间,A/D转换单元10的非线性通过AD转换补偿单元13的操作特性补偿,就像在校准操作期间一样。即,由第二搜索引擎142确定的AD转换补偿单元13的操作特性消除A/D转换单元10的AD转换的非线性。因此,即使使用低精度的A/D转换单元10,高精度的AD转换数字输出信号ADOUT也可以从AD转换补偿单元13的输出端子生成。
<<第二DA转换补偿单元的补偿数字值的生成>>
图2是用于解释其中图1所示的根据第一实施例的电子系统1中第二DA转换补偿单元16响应DA转换数字输入信号DAIN的数字值Dj(j=1、2…M)而生成补偿数字值D’j(j=1、2…M)的操作的流程图。
在图2的第一步S200中,开始第二DA转换补偿单元16的操作,其中最初设置k=1及D’j(j=1、2…M)=0。在第二步S201中,根据以下等式(3),第二DA转换补偿单元16计算从D/A转换单元11的输出端子生成的DA转换模拟输出信号DAOUT的理想值Value1。
另外,在第二步S201中,根据以下等式(4),第二DA转换补偿单元16计算从D/A转换单元11的输出端子生成的DA转换模拟输出信号DAOUT的实际值Value2。
在第三步S202中,第二DA转换补偿单元16根据以下等式(5)执行确定操作。
Value1-Value2≥0? (5)
如果第三步S202中的确定结果是“是”,则由等式(4)计算出的、从D/A转换单元11生成的DA转换模拟输出信号DAOUT的实际值Value2小于由等式(3)计算出的、从D/A转换单元11生成的DA转换模拟输出信号DAOUT的理想值Value1。因此,如果第三步S202中的确定结果是“是”,则第二DA转换补偿单元16在第四步S203中把补偿数字值D’k设置成正值“1”,以使得实际值Value2增加到理想值Value1。
另一方面,如果第三步S202中的确定结果是“否”,则由等式(4)计算出的、从D/A转换单元11生成的DA转换模拟输出信号DAOUT的实际值Value2大于由等式(3)计算出的、从D/A转换单元11生成的DA转换模拟输出信号DAOUT的理想值Value1。因此,如果第三步S202中的确定结果是“否”,则第二DA转换补偿单元16在第五步S204中把补偿数字值D’k设置成负值“-1”,以使得实际值Value2减小到理想值Value1。
在第四步S203或第五步S204之后的第六步S205中,第二DA转换补偿单元16确定位管理数k是否达到位数M。如果第六步S205中的确定结果是“否”,则在第七步S206中位管理数k递增+1。如果第六步S205中的确定结果是“是”,则在第八步S207中第二DA转换补偿单元16的操作结束。
根据图2中所示由第二DA转换补偿单元16生成补偿数字值D’k的操作,通过M次循环操作,补偿数字值D’k(k=1,2…M)的最重要的位D’1、第二个位D’2、…、最不重要的位D’M依次由第二DA转换补偿单元16生成。在这个顺序生成期间,M-位DA转换数字输入信号DAIN的数字值Dk(k=1,2…M)和来自第一搜索引擎141的M-位权重系数Xk(k=1,2…M)被M-位并行地提供给第二DA转换补偿单元16。可以认为,在M-位DA转换数字输入信号DAIN的数字值Dk和M-位权重系数Xk被并行提供给第二DA转换补偿单元16的这种状态下,第二DA转换补偿单元16依次生成M-位补偿数字值D’k。在这种考虑下,第二DA转换补偿单元16比D/A转换单元11和选择器单元17操作快至少M倍。
第一控制信号Cnt1被提供给校准开关12,第二控制信号Cnt2被提供给DA转换输出开关18,第三控制信号Cnt3被提供给AD转换输入开关19,及第四控制信号Cnt4被提供给选择器单元17。
在校准操作期间,第四控制信号Cnt4处于高电平,以使得选择器单元17选择作为校准数字信号被提供给第一输入端子的数字输入信号DAIN并且把它提供给D/A转换单元11的输入端子。
在正常操作期间,第四控制信号Cnt4处于低电平,以使得选择器单元17选择从第二DA转换补偿单元16被提供给第二输入端子的补偿数字值D’k(k=1,2…M)并且把它提供给D/A转换单元11的输入端子。
另外,在校准操作期间,第一控制信号Cnt1处于高电平,并且第二控制信号Cnt2和第三控制信号Cnt3处于低电平,以使得校准开关12开启,并且DA转换输出开关18和AD转换输入开关19断开。
另外,在正常操作期间,第一控制信号Cnt1处于低电平,并且第二控制信号Cnt2和第三控制信号Cnt3处于高电平,以使得校准开关12断开,并且DA转换输出开关18和AD转换输入开关19开启。
第二实施例
<<电子系统的配置>>
图3是示出根据第二实施例的电子系统1的配置的图。
图3所示的根据第二实施例的电子系统1与图1所示的根据第一实施例的电子系统1的区别在于以下方面。
即,在图3所示的根据第二实施例的电子系统1中,A/D转换单元10不仅生成N-位AD转换数字信号bk,而且还响应抖动生成控制信号Dither_gen来生成N-位抖动数字信号dk。因此,校准单元14的第二搜索引擎142不仅生成N-位权重系数Xk而且还生成另一个N-位权重系数αk。
因而,在图3所示的根据第二实施例的电子系统1中,A/D转换单元10生成抖动数字信号dk,并且第二搜索引擎142生成N-位权重系数αk,以便提高由校准单元14的第一搜索引擎141和第二搜索引擎142执行的权重计算的收敛速度。
另一方面,图1所示的根据第一实施例的电子系统1中的A/D转换单元10不生成抖动数字信号dk。因此,本发明人等所进行的研究揭示了如下问题:在图1所示的根据第一实施例的电子系统1中的D/A转换单元11的DA转换模拟输出信号DAOUT是DC电压或低频率电压的情况下,由校准单元14的第一搜索引擎141和第二搜索引擎142执行的权重计算的收敛速度慢。
因此,为了解决在图1所示的根据第一实施例的电子系统1中权重计算的收敛速度慢的问题,在图3所示的根据第二实施例的电子系统1中,A/D转换单元10响应抖动生成控制信号Dither_gen而生成N-位抖动数字信号dk,并且第二搜索引擎142生成N-位权重系数αk。
即,因为图1的根据第一实施例的电子系统1的D/A转换单元11的DA转换模拟输出信号DAOUT是DC电压或低频率电压,所以从A/D转换单元10的输出端子生成的N-位AD转换数字信号bk假设为例如全都为“0”。在这种情况下,由等式(2)表示的、来自AD转换补偿单元13的输出端子的AD转换补偿数字输出信号ADC_Cmp_OUT全都为“0”,完全不考虑AD转换补偿单元13的权重系数Wk(k=1,2…M)的值。因此,由校准单元14的第二搜索引擎142执行的AD转换补偿单元13的权重系数Wk(k=1,2…M)的权重计算没有正确地收敛。另外,由于这个原因,由校准单元14的第一搜索引擎141执行的第一DA转换补偿单元15的权重系数Xk(k=1,2…M)的权重计算也没有正确地收敛。
另一方面,在图3所示的根据第二实施例的电子系统1中,即使在以上情况下,从A/D转换单元10生成的N-位抖动数字信号dk也将从AD转换补偿单元13的输出端子生成的AD转换补偿数字输出信号ADC000p_OUT的全部的“0”消除(resolve)。因此,使由校准单元14的第二搜索引擎142所执行的AD转换补偿单元13的权重系数Wk(k=1,2…M)的权重计算正确地收敛成为可能。另外,使由校准单元14的第一搜索引擎141所执行的第一DA转换补偿单元15的权重系数Xk(k=1,2…M)的权重计算正确地收敛也成为可能。
<<A/D转换单元的配置>>
图4是示出在如图3所示的根据第二实施例的电子系统1中用于生成AD转换数字信号bk和抖动数字信号dk的A/D转换单元10的配置的图。
如图4中所示,如众所周知的那样,A/D转换单元10由包括多个级联AD转换级101、102、…、10N-1、10N的管道类型A/D转换器组成。首先,作为模拟输入信号ADIN的模拟输入电压VIN以及抖动生成控制信号Dither_gen被提供给第一AD转换级101,以使得N-位AD转换数字信号bk最重要的位b1和N-位抖动数字信号dk最重要的位d1从第一AD转换级101生成。另外,从第一AD转换级101的输出端子生成的模拟残余信号被提供给第二AD转换级102的输入端子,作为模拟输入电压VIN。抖动生成控制信号Dither_gen2被提供给第二AD转换级102,以使得N-位AD转换数字信号bk的第二位b2和N-位抖动数字信号dk的第二位d2从第二AD转换级102生成。类似地,抖动生成控制信号Dither_genN-1被提供给第(N-1)个AD转换级10N-1,以使得N-位AD转换数字信号bk的第(N-1)位bN-1和N-位抖动数字信号dk的第(N-1)位dN-1从第(N-1)个AD转换级10N-1生成。
图4还示出了每个级联的AD转换级101、102、…、10N-1、10N的配置。如图4中所示,每个AD转换级都包括子A/D转换器10N-11、子D/A转换器10N-12、减法器10N-13以及放大器10N-14。例如,在第(N-1)级的例子中,模拟输入电压VIN通过子A/D转换器10N-11转换成1.5位的AD转换数字信号bN-1,并且1.5位的AD转换数字信号bN-1通过子D/A转换器10N-12转换成模拟输出信号。在减法器10N-13中,从模拟输入电压VIN减去子D/A转换器10N-12的模拟输出信号。减法器10N-13的差分输出信号被具有大约为“2”的电压增益的放大器10N-14放大,并且从放大器10N-14的输出端子生成的模拟残余信号Vout被提供给下一个AD转换级的输入端子。
图4中所示的第(N-1)个AD转换级包括伪随机数发生器10N-15、数字乘法器10N-16以及第二子D/A转换器10N-17,以便响应1.5位的AD转换数字信号bN-1和抖动生成控制信号Dither_genN-1而生成N-位抖动数字信号dk的第(N-1)位dN-1。伪随机数发生器10N-15响应抖动生成控制信号Dither_genN-1和从子A/D转换器10N-11的输出端子生成的1.5位的AD转换数字信号bN-1而生成1.5位的抖动数字信号dN-1。数字乘法器10N-16用预定的数字乘法器系数αN-1乘以第(N-1)位dN-1。第二子D/A转换器10N-17把数字乘法器10N-16的数字倍增输出信号转换成抖动模拟输出信号。在减法器10N-13中,该抖动模拟输出信号被进一步从模拟输入电压VIN中减去。
<<子A/D转换器的操作>>
图5是用于解释在图4所示的根据第二实施例的管道类型A/D转换器中用于生成第(N-1)个AD转换级10N-1的AD转换数字信号bN-1和抖动数字信号dN-1的操作的图。
首先,在图5中说明了通过图4所示的根据第二实施例的管道类型A/D转换器的第(N-1)个AD转换级10N-1中所包括的子A/D转换器10N-11把模拟输入电压VIN转换成1.5位AD转换数字信号bN-1的操作。
如图5中所示,模拟输入电压VIN由子A/D转换器10N-11分成三个电压范围:高电压范围、中电压范围和低电压范围。即,将高电压范围定义为在正参考电压VREF与正1/4参考电压VREF/4之间的电压范围,将中电压范围定义为在正1/4参考电压VREF/4与负1/4参考电压-VREF/4之间的电压范围,而将低电压范围定义为在负1/4参考电压-VREF/4与负参考电压-VREF之间的电压范围。
如果子A/D转换器10N-11确定模拟输入电压VIN落入正参考电压VREF和正1/4参考电压VREF/4之间的高电压范围,则子A/D转换器10N-11生成高电平“1”的AD转换数字信号bN-1。在这种情况下,响应高电平“1”的AD转换数字信号bN-1,伪随机数发生器10N-15、数字乘法器10N-16和第二子D/A转换器10N-17生成中电平“0”或高电平“1”的抖动数字信号dN-1。
另外,如果子A/D转换器10N-11确定模拟输入电压VIN落入正1/4参考电压VREF/4和负1/4参考电压-VREF/4之间的中电压范围,则子A/D转换器10N-11生成中电平“0”的AD转换数字信号bN-1。在这种情况下,响应中电平“0”的AD转换数字信号bN-1,伪随机数发生器10N-15、数字乘法器10N-16和第二子D/A转换器10N-17生成低电平“-1”、中电平“0”或高电平“1”的抖动数字信号dN-1。
另外,如果子A/D转换器10N-11确定模拟输入电压VIN落入负1/4参考电压-VREF/4和负参考电压-VREF之间的低电压范围,则子A/D转换器10N-11生成低电平“-1”的AD转换数字信号bN-1。在这种情况下,响应低电平“-1”的AD转换数字信号bN-1,伪随机数发生器10N-15、数字乘法器10N-16和第二子D/A转换器10N-17生成低电平“-1”或中电平“0”的抖动数字信号dN-1。
图6是用于解释响应模拟输入电压VIN而从如图4所示的根据第二实施例的管道类型A/D转换器的第(N-1)个AD转换级10N-1生成的模拟残余信号Vout、AD转换数字信号bN-1和抖动数字信号dN-1的图。
如关于图5所描述的,如果确定模拟输入电压VIN落入正参考电压VREF和正1/4参考电压VREF/4之间的高电压范围,则生成高电平“1”的AD转换数字信号bN-1和中电平“0”或高电平“1”的抖动数字信号dN-1。在抖动数字信号dN-1是中电平“0”的情况下,如由图6右部的粗实线示出的那样,模拟残余信号Vout的电压电平相对高。在抖动数字信号dN-1是高电平“1”的情况下,如由图6右部的粗虚线示出的那样,模拟残余信号Vout的电压电平相对低。
如关于图5所描述的,如果确定模拟输入电压VIN落入正1/4参考电压VREF/4和负1/4参考电压-VREF/4之间的中电压范围,则生成中电平“0”的AD转换数字信号bN-1和低电平“-1”、中电平“0”或高电平“1”的抖动数字信号dN-1。在抖动数字信号dN-1是低电平“-1”的情况下,如由图6中间的上部粗虚线示出的那样,模拟残余信号Vout的电压电平相对高。在抖动数字信号dN-1是中电平“0”的情况下,如由图6中间的粗实线示出的那样,模拟残余信号Vout的电压电平相对为中等。在抖动数字信号dN-1是高电平“1”的情况下,如由图6中间的下部粗虚线示出的那样,模拟残余信号Vout的电压电平相对低。
因而,根据参考图3、4、5和6所述的根据第二实施例的电子系统1,在D/A转换单元11的DA转换模拟输出信号DAOUT是DC电压或低频率电压的情况下,提高由校准单元14的第一搜索引擎141和第二搜索引擎142所执行的权重计算的收敛速度成为可能。这是因为:即使在D/A转换单元11的DA转换模拟输出信号DAOUT是DC电压或低频率电压的情况下,由校准单元14的第一搜索引擎141和第二搜索引擎142执行的权重计算也是响应从A/D转换单元10生成的N-位抖动数字信号dk而被激活的。
图3所示的根据第二实施例的AD转换补偿单元13中的补偿操作是权重系数Wk与通过把数字信号和抖动数字信号相加获得的信号(bk+αkdk)的内积的操作,而不是像图1的第一实施例中那样的权重系数Wk和数字信号bk的内积。另外,根据第二实施例的利用抖动的权重计算收敛技术与众所周知的、对模拟原始输入信号施加随机噪声以便减小sigma-delta A/D转换器等的量化误差的“抖动技术”不同。
<<A/D转换单元的另一种配置>>
图7是示出在图3所示的根据第二实施例的电子系统1中用于生成AD转换数字信号bk和抖动数字信号dk的A/D转换单元10的另一种配置的图。
图7所示的根据第二实施例的A/D转换单元10由逐次比较类型A/D转换器而不是图4中所示管道类型A/D转换器组成。因此,以图7所示的根据第二实施例的逐次比较类型A/D转换器的形式配置的A/D转换单元10被配置为具有模拟比较器10A、控制器10B及子D/A转换器10C。模拟输入信号ADIN被提供给模拟比较器10A的非反相输入端子,而从子D/A转换器10C生成的模拟反馈电压被提供给模拟比较器10A的反相输入端子。
逐次比较类型A/D转换器中的模拟比较器10A、控制器10B及子D/A转换器10C执行模拟输入信号ADIN和模拟反馈电压之间的逐次比较,以使得N-位AD转换数字信号b1、b2、b3、…、bN-1、bN存储在控制器10B中。
为了让以图7所示的根据第二实施例的逐次比较类型A/D转换器的形式配置的A/D转换单元10生成N-位AD转换数字信号bk和N-位抖动数字信号dk,伪随机数发生器10D、数字乘法器10E、第二子D/A转换器10G和加法器10H被添加到A/D转换单元10。
从控制器10B生成的N-位AD转换数字信号b1、b2、b3、…、bN-1、bN不仅被提供给子D/A转换器10C还被提供给伪随机数发生器10D。因此,伪随机数发生器10D响应抖动生成控制信号Dither_gen和从控制器10B生成的N-位AD转换数字信号b1、b2、b3、…、bN-1、bN而生成N-位抖动数字信号d1、d2、d3、…、dN-1、dN。因此,数字乘法器10E用N个预定的数字乘法器系数αk乘以N-位抖动数字信号d1、d2、d3、…、dN-1、dN,以生成数字倍增输出信号。第二子D/A转换器10G把数字乘法器10E的数字倍增输出信号转换成抖动模拟输出信号,加法器10H把子D/A转换器10C的模拟反馈电压与第二子D/A转换器10G的抖动模拟输出信号相加,并且加法器10H的相加信号被提供给模拟比较器10A的反相输入端子。
通过AD转换级101、102、…、10N-1、10N的管道A/D转换操作,由图4所示的根据第二实施例的管道类型A/D转换器组成的A/D转换单元10生成N-位AD转换数字信号bk和N-位抖动数字信号dk。
另一方面,图7所示的根据第二实施例的A/D转换单元10利用模拟比较器10A、控制器10B、子D/A转换器10C、伪随机数发生器10D、数字乘法器10E、第二子D/A转换器10G和加法器10H,通过逐次比较类型A/D转换操作来生成N-位AD转换数字信号bk和N-位抖动数字信号dk。
第三实施例
<<电子系统的配置>>
图8是示出根据第三实施例的电子系统1的配置的图。
图8中所示的根据第三实施例的电子系统1与图3中所示的根据第二实施例的电子系统1的区别在于以下方面。
即,在图8中所示的根据第三实施例的电子系统1中,除去了图3中所示的根据第二实施例的电子系统1中所包括的第二DA转换补偿单元16和选择器单元17,并且作为替代添加了校准值计算单元16A和控制寄存器16B。
因此,响应从校准单元14的第一搜索引擎141生成的权重系数Xk(k=1,2…M),添加到图8中所示的根据第三实施例的电子系统1中的校准值计算单元16A和控制寄存器16B生成用于补偿D/A转换单元11的非线性的权重系数Yk(k=1,2…M)。因此,从校准值计算单元16A和控制寄存器16B生成的、用于补偿D/A转换单元11的非线性的权重系数Yk(k=1,2…M)直接被提供给D/A转换单元11。
因此,在校准操作期间之后的正常操作期间,从校准值计算单元16A和控制寄存器16B被提供给D/A转换单元11的权重系数Yk(k=1,2…M)补偿D/A转换单元11的非线性。
另一方面,在校准操作期间,在图8所示的根据第三实施例的电子系统1中,以与第一实施例和第二实施例相同的方式,通过第一DA转换补偿单元15的操作特性来补偿D/A转换单元11的非线性。
在由于不把从校准值计算单元16A和控制寄存器16B生成的权重系数Yk(k=1,2…M)提供给D/A转换单元11从而非线性不被补偿的情况下的DA转换模拟输出信号DAOUT由以下等式(6)来表示。
另一方面,在通过把从校准值计算单元16A和控制寄存器16B生成的权重系数Yk(k=1,2…M)提供给D/A转换单元11从而非线性被补偿的情况下的DA转换模拟输出信号DAOUT由以下等式(7)来表示。
在校准操作期间,为了使通过等式(7)计算的、在非线性被补偿的情况下的DA转换模拟输出信号DAOUT等于由等式(3)计算的、D/A转换单元11的DA转换模拟输出信号DAOUT的理想值Value1,校准值计算单元16A根据以下等式(8)计算权重系数Yk(k=1,2…M)。
<<其非线性被补偿的D/A转换单元的配置>>
图9是在图8所示的根据第三实施例的电子系统1中通过把从校准值计算单元16A和控制寄存器16B生成的权重系数Yk(k=1,2…M)被提供给D/A转换单元11而其非线性被补偿的D/A转换单元11的配置。
如图9中所示,D/A转换单元11被配置为具有:多个加权的电流源11A1、11B1、…、11C1;向其提供DA转换数字输入信号DAIN的数字值D1、D2、…、DM的多个开关11A2、11B2、…、11C2;操作放大器11D;及反馈电阻器11E,从而配置成二进制类型的D/A转换器。即,最重要的位的电流源11A1被加权成传递最大电流2M-1IREF,第二位的电流源11B1被加权成传递第二电流2M-2IREF,而最不重要的位的电流源11C1被加权成传递最小电流IREF。
开关11A2、11B2、…、11C2的开/关状态是响应DA转换数字输入信号DAIN的数字值D1、D2、…、DM来确定的,以使得流经反馈电阻器11E的DA转换模拟电流得以确定。D/A转换单元11的DA转换模拟输出信号DAOUT的电压值是由反馈电阻器11E的电阻值和DA转换模拟电流的电流值的乘积确定的。
但是,在由如上所述地配置的二进制类型的D/A转换器组成的D/A转换单元11中,电流源11A1、11B1、…、11C1的电流值常常与理想的加权有误差,这造成D/A转换单元11的D/A转换的非线性。
为了补偿D/A转换单元11的非线性,将多个补偿电流源11A3、11B3、…、11C3添加到图9中所示的D/A转换单元11。虽然图9为了简化只示出了最重要的位的补偿电流源11A3的配置,但是其它补偿电流源11B3、…、11C3以与最重要的位的补偿电流源11A3相同的方式配置。最重要的位的补偿电流源11A3被配置为具有多个平均(equally)加权的用于传递参考电流IREF的电流源、和基于权重系数Yk的第一个系数Y1(多个位)进行控制的多个开关。权重系数Yk的第二个系数Y2(多个位)被提供给第二位的补偿电流源11B3,并且权重系数Yk的最后一个系数YM(多个位)被提供给最后一个补偿电流源11C3。
根据参考图8和9描述的根据第三实施例的电子系统1,权重系数Yk是利用在校准操作之后获得的权重系数Xk而通过等式(8)获得的,并且D/A转换单元11的非线性是通过从校准值计算单元16A和控制寄存器16B被提供给D/A转换单元11的权重系数Yk来补偿的。
根据参考图8和9描述的根据第三实施例的电子系统1,即使在校准操作期间之后的正常操作期间,D/A转换单元11的非线性也通过从校准值计算单元16A和控制寄存器16B被提供给D/A转换单元11的权重系数Yk(k=1,2…M)得以补偿。另外,即使在正常操作期间,A/D转换单元10的非线性也通过AD转换补偿单元13的操作特性来消除。
第四实施例
<<电子系统的配置>>
图10是示出根据第四实施例的电子系统1的配置的图。
图10所示的根据第四实施例的电子系统1与图3所示的根据第二实施例的电子系统1的区别在于以下方面。
即,在图10所示的根据第四实施例的电子系统1中,图3所示的根据第二实施例的电子系统1中所包括的第一DA转换补偿单元15和选择器单元17被除去了。
因此,在校准操作期间,校准单元14进行操作,以使得M-位DA转换数字输入信号DAIN的数字值Dk(k=1,2…M)与从AD转换补偿单元13被提供给校准单元14的减法单元140的AD转换补偿数字输出信号之差基本上变为零。即,第一搜索引擎141和第二搜索引擎142响应校准单元14的减法单元140的误差输出信号“e”,以使得第二DA转换补偿单元16的操作特性和AD转换补偿单元13的操作特性得以确定。更具体而言,第二DA转换补偿单元16的操作特性是由第一搜索引擎141确定的,从而消除作为参考D/A转换单元的D/A转换单元11的DA转换的非线性,并且AD转换补偿单元13的操作特性是由第二搜索引擎142确定的,从而消除A/D转换单元10的AD转换的非线性。即,AD转换补偿单元13的操作特性对应于A/D转换单元10的AD转换的非线性的逆向转换,而第二DA转换补偿单元16的操作特性对应于D/A转换单元11的DA转换的非线性的逆向转换。因此,第一搜索引擎141和第二搜索引擎142响应减法单元140的误差输出信号“e”,以使得第二DA转换补偿单元16的补偿数字值D’k(k=1,2…M)由第一搜索引擎141确定,而AD转换补偿单元13的权重系数Wk(k=1,2…M)由第二搜索引擎142确定。
另外,在图10所示的根据第四实施例的电子系统1中,即使在校准操作期间之后的正常操作期间,第二DA转换补偿单元16的操作特性也消除D/A转换单元11的DA转换的非线性。即,通过使用存储在其内部寄存器中的权重系数Xk(k=1,2…M),第二DA转换补偿单元16确定第二DA转换补偿单元16的操作特性。即,第二DA转换补偿单元16的操作特性对应于D/A转换单元11的DA转换的非线性的逆向转换。
即,通过使用DA转换数字输入信号DAIN的数字值Dk(k=1,2…M)和存储在其内部寄存器中的权重系数Xk(k=1,2…M),第二DA转换补偿单元16生成补偿数字值D’k(k=1,2…M)。更具体而言,来自第二DA转换补偿单元16的补偿数字值D’k(k=1,2…M)是通过D/A转换单元11的DA转换的非线性对DA转换数字输入信号DAIN的数字值Dk(k=1,2…M)的逆向转换来生成的。因此,在校准操作期间和后续的正常操作期间,第二DA转换补偿单元16的操作特性消除D/A转换单元11的DA转换的非线性。因此,即使使用低精度的D/A转换单元11,高精度的D/A转换模拟输出信号DAOUT也可以经DA转换输出开关18从D/A转换单元11的输出端子生成。
另外,在图10所示的根据第四实施例的电子系统1中以及在参考图1和2描述的电子系统1中,第二DA转换补偿单元16比D/A转换单元11操作得快至少M倍。
第五实施例
<<电子系统的配置>>
图11是示出根据第五实施例的电子系统1的配置的图。
图11所示的根据第五实施例的电子系统1与图3所示的根据第二实施例的电子系统1的区别在于以下方面。
即,在图10所示的根据第四实施例的电子系统1中,A/D转换单元10不像在图3所示的根据第二实施例的电子系统1中那样,生成用于提高由校准单元14执行的权重计算的收敛速度的抖动数字信号dk,而是D/A转换单元11生成抖动模拟输出信号。
即,在图11所示的根据第五实施例的电子系统1中,在校准操作期间,D/A转换单元11生成抖动模拟输出信号,由此使得有可能提高由校准单元14的第一搜索引擎141和第二搜索引擎142执行的权重计算的收敛速度。
另一方面,在图11所示的根据第五实施例的电子系统1中,在校准操作期间之后的正常操作期间,D/A转换单元11停止抖动模拟输出信号的生成。
<<用于生成抖动模拟输出信号的D/A转换单元的配置>>
图12是示出在图11所示的根据第五实施例的电子系统1中,用于响应抖动生成控制信号Dither_gen而生成抖动模拟输出信号的D/A转换单元11的配置的图。
如图12中所示,D/A转换单元11被配置为具有:多个加权的电流源11A1、11B1、…、11C1;多个开关11A2、11B2、…、11C2,向所述多个开关提供DA转换数字输入信号DAIN的数字值D1、D2、…、DM;操作放大器11D;及反馈电阻器11E,从而配置成二进制类型的D/A转换器。即,最重要的位的电流源11A1被加权成传递最大电流2M-1IREF,第二位的电流源11B1被加权成传递第二电流2M-2IREF,并且最不重要的位的电流源11C1被加权成传递最小电流IREF。
开关11A2、11B2、…、11C2的开/关状态是响应DA转换数字输入信号DAIN的数字值D1、D2、…、DM来确定的,以使得流经反馈电阻器11E的DA转换模拟电流得以确定。D/A转换单元11的DA转换模拟输出信号DAOUT的电压值是由反馈电阻器11E的电阻值和DA转换模拟电流的电流值的乘积确定的。
D/A转换单元11还包括伪随机数发生器11G和抖动模拟电流生成单元11F,以便生成抖动模拟输出信号。在校准操作期间,伪随机数发生器11G响应抖动生成控制信号Dither_gen、以及DA转换数字输入信号DAIN的数字值Dk(k=1,2…M)(根据需要),而生成M-位抖动数字信号d1、d2、…dM。
抖动模拟电流生成单元11F配置为具有通过数字乘法器系数α1、α2…αM加权的多个抖动电流源11A4、11B4、…、11C4、以及被提供M-位抖动数字信号d1、d2、…dM的多个开关11A3、11B3、…、11C3。
在校准操作期间之后的正常操作期间,抖动生成控制信号Dither_gen处于低电平,这停用了伪随机数发生器11G,以使得M-位抖动数字信号d1、d2、…dM全都为“0”。因此,D/A转换单元11的DA转换模拟输出信号DAOUT不包括抖动模拟电流生成单元11F的模拟电流分量。
第六实施例
图13是示出在无线LAN中使用的根据第六实施例的RF模拟半导体集成电路1的配置的图。
图13中所示的RF模拟半导体集成电路1可以在无线LAN的LAN端子中以及在作为LAN端子的通信合作伙伴的接入点集线器中使用。天线开关132耦合到天线131。RF接收输入信号从天线131向接收器系统的供给以及RF发送输出信号从发送器系统向天线131的供给是通过时分多址(TDMA)执行的。
图13中所示的RF模拟半导体集成电路1的直接向下转换接收器(direct downconversion receiver)系统RF Rx支持基于IEEE802.11a标准的大约5GHz(5.15至5.35GHz)的频带。因此,直接向下转换接收器系统RF Rx配置为具有低噪声放大器1324、接收混合器1325、可编程增益放大器1326和1328以及低通滤波器1327。由直接向下转换接收器系统RF Rx生成的模拟接收基带信号Rx_I和Rx_Q被提供给接收A/D转换器Rx_A/D的输入端子,并且从接收A/D转换器Rx_A/D的输出端子生成的数字接收基带信号被提供给基带处理单元(未示出)。
从基带处理单元(未示出)生成的数字发送基带信号被提供给发送D/A转换器Tx_D/A的输入端子,并且从D/A转换器Tx_D/A的输出端子生成模拟发送基带信号Tx_I和Tx_Q。模拟发送基带信号Tx_I和Tx_Q由直接向上发送器系统RF Tx转换成基于IEEE802.11a标准的大约5GHz的频带。直接向上发送器系统RF Tx配置为具有低通滤波器1332、发送混合器1333以及驱动器放大器1335,以支持基于IEEE802.11a标准的大约5GHz的频带。RF功率放大器1336和带通滤波器BPF在RF模拟半导体集成电路1外面耦合到驱动器放大器1335的输出端子。另外,表面声波滤波器133在RF模拟半导体集成电路1外面耦合到低噪声放大器24的输入。
被提供给RF模拟半导体集成电路1的接收混合器1325的接收本地信号和被提供给发送混合器1333的发送本地信号是从∑Δ小数PLL频率合成器(ΣΔfractional PLL frequency synthesizer)1330生成的。系统参考频率振荡器(TCXO)1339耦合到PLL频率合成器1330,并且晶体共振器1340在RF模拟半导体集成电路1外面耦合到系统参考频率振荡器1339。
另外,系统参考频率振荡器(TCXO)1339可以在RF模拟半导体集成电路1外面形成,并且时钟缓冲器可以在RF模拟半导体集成电路1里面形成。位于集成电路内部的时钟缓冲器接收从在该集成电路外面的系统参考频率振荡器(TCXO)1339生成的系统参考频率时钟信号并且把该时钟信号提供给设置在该集成电路内部的ΣΔ小数PLL频率合成器1330。
根据第一至第五实施例中任何一个的D/A转换单元11和A/D转换单元10分别用作集成在图13所示的根据第六实施例的RF模拟半导体集成电路1中的发送D/A转换器Tx_D/A和两个D/A转换器和接收A/D转换器Rx_A/D的两个A/D转换器。
因此,在图13所示的根据第六实施例的RF模拟半导体集成电路1中,执行根据第一至第五实施例中任何一种的D/A转换单元11的非线性的补偿操作和A/D转换单元10的非线性的补偿操作。
第七实施例
图14是示出配置为单芯片微型计算机的根据第七实施例的半导体集成电路1的配置的图。
图14所示的配置为单芯片微型计算机的根据第七实施例的半导体集成电路1包括CPU核心1410、外围核心1420和模拟核心1430。
CPU核心1410包括具有中央处理单元(CPU)、浮点单元(FPU)和数字乘法器(MULT)的处理单元1411、嵌入式非易失性存储器1412、嵌入式易失性存储器1413以及内部源电压源电路1414。CPU核心1410还包括内部地址总线Int_Adr_Bus和内部数据总线Int_Dt_Bus。嵌入式非易失性存储器1412由芯片上的闪存存储器组成,而嵌入式易失性存储器1413由芯片上的RAM(随机存取存储器)组成。
外围核心1420和模拟核心1430耦合到CPU核心1410的内部地址总线Int_Adr_Bus和内部数据总线Int_Dt_Bus。
如图14中所示,外围核心1420包括直接存储器访问控制器1421、总线状态控制器1422、中断控制器1423、定时器1424、控制器区域网络1425、外部端1426以及串行通信接口1427。
根据来自中央处理单元(CPU)的指令,直接存储器访问控制器1421在嵌入式易失性存储器1413和半导体集成电路1外面的存储器或输入/输出设备(I/O)之间直接传输数据,以使得中央处理单元(CPU)可以在数据传输过程中执行其它任务。
经外围地址总线Ph_Adr_Bus、外围数据总线Ph_Dt_Bus以及外部端口1426,数据状态控制器1422可以访问外部存储器,诸如耦合到半导体集成电路1的SRAM或ROM。
中断控制器1423把来自耦合到半导体集成电路1的外部输入/输出设备或外部外围设备的中断请求提供给中央处理单元(CPU)。外部中断请求经外部端口1426和外围数据总线Ph_Dt_Bus被提供给中断控制器1423。响应来自中断控制器1423的中断请求,中央处理单元(CPU)中断当前正在执行的正常处理,然后执行中断处理。在中断处理完成之后,中央处理单元(CPU)恢复正常处理。
定时器1424是诸如看门狗定时器的硬件定时设备。例如,定时器1424执行用于超时处理的时间测量,并且,在中央处理单元(CPU)进行的处理挂起时,执行诸如系统复位的异常处理。
控制器区域网络1425用于传输诸如汽车中的速度、引擎速度、制动状态、故障诊断的信息,且是考虑增强抗噪声能力而设计的,并且用于在互连的设备之间传输数据。此外,控制器区域网络1425广泛地用于传输设备控制信息,并且还可以用在交通设备、工厂和诸如机器工具的机器人中。
外部端口1426用于访问如上所述的半导体集成电路1的外部设备。
串行通信接口1427启用与半导体集成电路1的外部设备之间的串行数据通信。
模拟核心1430的模数转换器(ADC)1431把从半导体集成电路1外面提供的模拟信号转换成数字信号,该数字信号经外围数据总线Ph_Dt_Bus和直接存储器访问控制器1421或总线状态控制器1422被提供给CPU核心1410。
模拟核心1430的数模转换器(DAC)1432把从CPU核心1410生成的数字信号转换成模拟信号,该模拟信号提供到半导体集成电路1的外面。
根据第一至第五实施例中任何一个的A/D转换单元10和D/A转换单元11分别用作在图14所示的配置为单芯片微型计算机的根据第七实施例的半导体集成电路1中形成的模数转换器(ADC)1431和数模转换器(DAC)1432。
因此,在图14所示的根据第七实施例的配置为单芯片微型计算机的半导体集成电路1中,执行根据第一至第五实施例中任何一个的D/A转换单元11的非线性的补偿操作和A/D转换单元10的非线性的补偿操作。
虽然以上由本发明人提出的本发明已经基于所说明的实施例进行了具体描述,但是本发明不限于此。在不背离本发明主旨与范围的情况下,可以对其进行各种变化和修改,这自不待言。
例如,根据以上实施例的抖动信号不仅可以使用诸如伪随机数和随机数的随机信号,而且可以使用诸如周期性信号和其它信号的规律信号。
例如,其中执行D/A转换单元11的非线性的补偿操作和A/D转换单元10的非线性的补偿操作的电子系统1可以通过在印制电路板上安装多个半导体集成电路来实现。
例如,其中执行D/A转换单元11的非线性的补偿操作和A/D转换单元10的非线性的补偿操作的电子系统1不限于RF模拟半导体集成电路和单芯片微型计算机,而是可以应用到其它半导体集成电路,例如应用到用于各种目的的系统LSI和片上系统。
Claims (20)
1.一种电子系统,其特征在于,包括:
A/D转换单元;
D/A转换单元;
AD转换补偿单元;
DA转换补偿单元;及
校准单元,
其中在校准操作期间,校准数字输入信号被提供给DA转换补偿单元,并且校准数字输入信号或者从DA转换补偿单元生成的DA转换补偿校准数字输出信号被提供给D/A转换单元的输入端子,
其中在校准操作期间,从D/A转换单元的输出端子生成的校准模拟信号可以被提供给A/D转换单元的输入端子,并且从A/D转换单元的输出端子生成的校准数字输出信号被提供给AD转换补偿单元的输入端子,
其中在校准操作期间,校准数字输入信号或DA转换补偿校准数字输出信号被提供给校准单元的一个输入端子,并且从AD转换补偿单元生成的AD转换补偿校准数字输出信号被提供给校准单元的另一个输入端子,
其中在校准操作期间,校准单元响应被提供给所述一个输入端子的信号和被提供给所述另一个输入端子的信号而设置AD转换补偿单元的操作特性和DA转换补偿单元的操作特性,
其中在校准操作期间设置的AD转换补偿单元的操作特性补偿A/D转换单元的AD转换的非线性,及
其中在校准操作期间设置的DA转换补偿单元的操作特性补偿D/A转换单元的DA转换的非线性。
2.如权利要求1所述的电子系统,其特征在于,
其中DA转换补偿单元包括第一DA转换补偿单元和第二DA转换补偿单元,
其中在校准操作期间,校准数字输入信号被提供给第一DA转换补偿单元的输入端子,并且由此从第一DA转换补偿单元的输出端子生成的DA转换补偿校准数字输出信号被提供给校准单元的所述一个输入端子,
其中在校准操作期间由校准单元设置的第一DA转换补偿单元的操作特性在校准操作期间对D/A转换单元的DA转换的非线性进行仿真,
其中在校准操作期间之后的正常操作期间,数字输入信号被提供给第二DA转换补偿单元的输入端子,并且由此从第二DA转换补偿单元的输出端子生成的数字补偿输出信号被提供给D/A转换单元的输入端子,及
其中在校准操作期间由校准单元基于校准结果设置的第二DA转换补偿单元的操作特性基本上消除D/A转换单元的DA转换的非线性。
3.如权利要求2所述的电子系统,其特征在于,
其中在校准操作期间和正常操作期间,AD转换补偿单元的操作特性基本上消除AD转换单元的AD转换的非线性。
4.如权利要求3所述的电子系统,其特征在于,还包括具有第一输入端子、第二输入端子和输出端子的选择器单元,
其中在校准操作期间,校准数字输入信号被提供给选择器单元的第一输入端子,并且传输到选择器单元的输出端子的校准数字输入信号被提供给D/A转换单元的输入端子,及
其中在正常操作期间,从第二DA转换补偿单元的输出端子生成的数字补偿输出信号被提供给选择器单元的第二输入端子,并且传输到选择器单元的输出端子的数字补偿输出信号被提供给D/A转换单元的输入端子。
5.如权利要求4所述的电子系统,其特征在于,
其中校准单元包括减法单元、第一搜索引擎和第二搜索引擎,
其中减法单元计算被提供给校准单元的所述一个输入端子的信号和被提供给所述另一个输入端子的信号之差,
其中第一搜索引擎响应减法单元的输出信号而设置第一DA转换补偿单元的操作特性和第二DA转换补偿单元的操作特性,及
其中第二搜索引擎响应减法单元的输出信号而设置AD转换补偿单元的操作特性。
6.如权利要求5所述的电子系统,其特征在于,
其中A/D转换单元或D/A转换单元生成用于增强校准单元的第一搜索引擎和第二搜索引擎的计算操作的收敛的抖动输出信号。
7.如权利要求6所述的电子系统,其特征在于,
其中生成抖动输出信号的A/D转换单元由管道类型的A/D转换器或逐次比较类型的A/D转换器组成。
8.如权利要求1所述的电子系统,其特征在于,
其中DA转换补偿单元包括第一DA转换补偿单元和第二DA转换补偿单元,
其中在校准操作期间,校准数字输入信号被提供给第一DA转换补偿单元的输入端子,并且由此从第一DA转换补偿单元的输出端子生成的DA转换补偿校准数字输出信号被提供给校准单元的所述一个输入端子,
其中在校准操作期间由校准单元设置的第一DA转换补偿单元的操作特性对D/A转换单元的DA转换的非线性进行仿真,及
其中在校准操作期间之后的正常操作期间,第二DA转换补偿单元基本上消除D/A转换单元的DA转换的非线性。
9.如权利要求8所述的电子系统,其特征在于,
其中D/A转换单元由二进制类型的D/A转换器组成,并且二进制类型的D/A转换器的权重误差通过第二DA转换补偿单元的输出信号而减小,以便基本上消除正常操作期间D/A转换单元的DA转换的非线性。
10.如权利要求1所述的电子系统,其特征在于,
其中在校准操作期间和正常操作期间,DA转换补偿单元的操作特性基本上消除DA转换单元的DA转换的非线性。
11.如权利要求6所述的电子系统,其特征在于,
其中生成抖动输出信号的DA转换单元由具有抖动模拟电流生成单元的二进制类型的D/A转换器组成,以便生成抖动模拟输出信号。
12.如权利要求1所述的电子系统,其特征在于,
其中电子系统中的A/D转换单元、D/A转换单元、AD转换补偿单元、DA转换补偿单元以及校准单元集成在半导体集成电路中。
13.如权利要求12所述的电子系统,其特征在于,
其中半导体集成电路是RF模拟半导体集成电路,
其中A/D转换单元是RF模拟半导体集成电路的接收A/D转换器,及
其中D/A转换单元是RF模拟半导体集成电路的发送D/A转换器。
14.如权利要求12所述的电子系统,其特征在于,
其中半导体集成电路是其中集成有中央处理单元核心和模拟核心的微型计算机,及
其中模拟核心包括A/D转换单元和D/A转换单元。
15.一种电子系统的操作方法,该电子系统包括A/D转换单元、D/A转换单元、AD转换补偿单元、DA转换补偿单元及校准单元,其特征在于,
其中在校准操作期间,校准数字输入信号被提供给DA转换补偿单元,并且校准数字输入信号或者从DA转换补偿单元生成的DA转换补偿校准数字输出信号被提供给D/A转换单元的输入端子,
其中在校准操作期间,从D/A转换单元的输出端子生成的校准模拟信号可以被提供给A/D转换单元的输入端子,并且从A/D转换单元的输出端子生成的校准数字输出信号被提供给AD转换补偿单元的输入端子,
其中在校准操作期间,校准数字输入信号或DA转换补偿校准数字输出信号被提供给校准单元的一个输入端子,并且从AD转换补偿单元生成的AD转换补偿校准数字输出信号被提供给校准单元的另一个输入端子,
其中在校准操作期间,校准单元响应被提供给所述一个输入端子的信号和被提供给所述另一个输入端子的信号而设置AD转换补偿单元的操作特性和DA转换补偿单元的操作特性,
其中在校准操作期间设置的AD转换补偿单元的操作特性补偿A/D转换单元的AD转换的非线性,及
其中在校准操作期间设置的DA转换补偿单元的操作特性补偿D/A转换单元的DA转换的非线性。
16.如权利要求15所述的电子系统的操作方法,其特征在于,
其中DA转换补偿单元包括第一DA转换补偿单元和第二DA转换补偿单元,
其中在校准操作期间,校准数字输入信号被提供给第一DA转换补偿单元的输入端子,并且由此从第一DA转换补偿单元的输出端子生成的DA转换补偿校准数字输出信号被提供给校准单元的一个输入端子,
其中在校准操作期间由校准单元设置的第一DA转换补偿单元的操作特性在校准操作期间对D/A转换单元的DA转换的非线性进行仿真,
其中在校准操作期间之后的正常操作期间,数字输入信号被提供给第二DA转换补偿单元的输入端子,并且由此从第二DA转换补偿单元的输出端子生成的数字补偿输出信号被提供给D/A转换单元的输入端子,及
其中在校准操作期间由校准单元基于校准结果设置的第二DA转换补偿单元的操作特性基本上消除D/A转换单元的DA转换的非线性。
17.如权利要求16所述的电子系统的操作方法,其特征在于,
其中在校准操作期间和正常操作期间,AD转换补偿单元的操作特性基本上消除AD转换单元的AD转换的非线性。
18.如权利要求17所述的电子系统的操作方法,其特征在于,还包括具有第一输入端子、第二输入端子和输出端子的选择器单元,
其中在校准操作期间,校准数字输入信号被提供给选择器单元的第一输入端子,并且传输到选择器单元的输出端子的校准数字输入信号被提供给D/A转换单元的输入端子,及
其中在正常操作期间,从第二DA转换补偿单元的输出端子生成的数字补偿输出信号被提供给选择器单元的第二输入端子,并且传输到选择器单元的输出端子的数字补偿输出信号被提供给D/A转换单元的输入端子。
19.如权利要求18所述的电子系统的操作方法,其特征在于,
其中校准单元包括减法单元、第一搜索引擎和第二搜索引擎,
其中减法单元计算被提供给校准单元的所述一个输入端子的信号和被提供给所述另一个输入端子的信号之差,
其中第一搜索引擎响应减法单元的输出信号而设置第一DA转换补偿单元的操作特性和第二DA转换补偿单元的操作特性,及
其中第二搜索引擎响应减法单元的输出信号而设置AD转换补偿单元的操作特性。
20.如权利要求19所述的电子系统的操作方法,其特征在于,
其中A/D转换单元或D/A转换单元生成用于增强校准单元的第一搜索引擎和第二搜索引擎的计算操作的收敛的抖动输出信号。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013101038A JP6189085B2 (ja) | 2013-05-13 | 2013-05-13 | 電子システムおよびその動作方法 |
JP2013-101038 | 2013-05-13 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104158543A true CN104158543A (zh) | 2014-11-19 |
CN104158543B CN104158543B (zh) | 2018-12-28 |
Family
ID=51864387
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410198384.2A Expired - Fee Related CN104158543B (zh) | 2013-05-13 | 2014-05-13 | 电子系统及其操作方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US9054723B2 (zh) |
JP (1) | JP6189085B2 (zh) |
CN (1) | CN104158543B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11017184B2 (en) | 2018-10-26 | 2021-05-25 | Sendyne Corporation | Runtime-calibratable analog computing system and methods of use |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6333051B2 (ja) * | 2014-05-08 | 2018-05-30 | オリンパス株式会社 | 逐次比較型a/d変換回路 |
US9928870B1 (en) * | 2017-09-29 | 2018-03-27 | Nxp B.V. | System and method for providing an output signal without or with reduced jitter based upon an input signal notwithstanding phase changes in a clock signal |
US10700691B1 (en) * | 2019-05-30 | 2020-06-30 | Nxp Usa, Inc. | Circuit with analog-to-digital converters of different conversion resolutions |
US11075644B2 (en) * | 2019-07-12 | 2021-07-27 | Newracom, Inc. | Efficient all-digital domain calibration architecture for a successive approximation register analog-to-digital converter |
CN112748757A (zh) * | 2019-10-31 | 2021-05-04 | 瑞萨电子美国有限公司 | 用于控制dac的dac控制逻辑 |
JP2021135178A (ja) * | 2020-02-27 | 2021-09-13 | セイコーエプソン株式会社 | 半導体装置 |
CN113242572A (zh) * | 2020-06-23 | 2021-08-10 | 中兴通讯股份有限公司 | Aau测试方法、装置以及多探头吸波暗箱 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5248970A (en) * | 1991-11-08 | 1993-09-28 | Crystal Semiconductor Corp. | Offset calibration of a dac using a calibrated adc |
EP0709968A1 (en) * | 1994-10-26 | 1996-05-01 | AT&T Corp. | Reducing the number of trim links needed on multi-channel analog integrated circuits |
US6442213B1 (en) * | 1997-04-22 | 2002-08-27 | Silicon Laboratories Inc. | Digital isolation system with hybrid circuit in ADC calibration loop |
JP2002368614A (ja) * | 2001-06-08 | 2002-12-20 | Yaskawa Electric Corp | A/d変換器及びd/a変換器の変換誤差の補正方法 |
US20030179118A1 (en) * | 2002-03-19 | 2003-09-25 | Tohru Mizutani | Digital-analog-conversion circuit having function of automatic offset adjustment |
JP2004048383A (ja) * | 2002-07-11 | 2004-02-12 | Renesas Technology Corp | 送受信システムおよび通信用半導体集積回路並びにテスト方法 |
US7330739B2 (en) * | 2005-03-31 | 2008-02-12 | Nxp B.V. | Method and apparatus for providing a sidetone in a wireless communication device |
JP2009159415A (ja) * | 2007-12-27 | 2009-07-16 | Hitachi Ltd | アナログデジタル変換器並びにそれを用いた通信装置及び無線送受信器 |
JP2012120229A (ja) * | 2012-01-30 | 2012-06-21 | Denso Corp | 半導体集積回路 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5189828B2 (ja) | 2007-11-20 | 2013-04-24 | 株式会社日立製作所 | アナログデジタル変換器チップおよびそれを用いたrf−icチップ |
-
2013
- 2013-05-13 JP JP2013101038A patent/JP6189085B2/ja not_active Expired - Fee Related
-
2014
- 2014-05-12 US US14/274,813 patent/US9054723B2/en active Active
- 2014-05-13 CN CN201410198384.2A patent/CN104158543B/zh not_active Expired - Fee Related
-
2015
- 2015-05-13 US US14/711,200 patent/US9258003B2/en not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5248970A (en) * | 1991-11-08 | 1993-09-28 | Crystal Semiconductor Corp. | Offset calibration of a dac using a calibrated adc |
EP0709968A1 (en) * | 1994-10-26 | 1996-05-01 | AT&T Corp. | Reducing the number of trim links needed on multi-channel analog integrated circuits |
US6442213B1 (en) * | 1997-04-22 | 2002-08-27 | Silicon Laboratories Inc. | Digital isolation system with hybrid circuit in ADC calibration loop |
JP2002368614A (ja) * | 2001-06-08 | 2002-12-20 | Yaskawa Electric Corp | A/d変換器及びd/a変換器の変換誤差の補正方法 |
US20030179118A1 (en) * | 2002-03-19 | 2003-09-25 | Tohru Mizutani | Digital-analog-conversion circuit having function of automatic offset adjustment |
JP2004048383A (ja) * | 2002-07-11 | 2004-02-12 | Renesas Technology Corp | 送受信システムおよび通信用半導体集積回路並びにテスト方法 |
US7330739B2 (en) * | 2005-03-31 | 2008-02-12 | Nxp B.V. | Method and apparatus for providing a sidetone in a wireless communication device |
JP2009159415A (ja) * | 2007-12-27 | 2009-07-16 | Hitachi Ltd | アナログデジタル変換器並びにそれを用いた通信装置及び無線送受信器 |
JP2012120229A (ja) * | 2012-01-30 | 2012-06-21 | Denso Corp | 半導体集積回路 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11017184B2 (en) | 2018-10-26 | 2021-05-25 | Sendyne Corporation | Runtime-calibratable analog computing system and methods of use |
Also Published As
Publication number | Publication date |
---|---|
US20140333459A1 (en) | 2014-11-13 |
JP6189085B2 (ja) | 2017-08-30 |
US9258003B2 (en) | 2016-02-09 |
US20150249459A1 (en) | 2015-09-03 |
CN104158543B (zh) | 2018-12-28 |
JP2014222800A (ja) | 2014-11-27 |
US9054723B2 (en) | 2015-06-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104158543A (zh) | 电子系统及其操作方法 | |
TWI645679B (zh) | 用於多階噪訊移頻數位類比轉換器之適應性數位量化噪訊抵銷濾波器 | |
US9473162B2 (en) | Method for digital error correction for binary successive approximation analog-to-digital converter (ADC) | |
CN101090262B (zh) | 复数滤波器、调谐系统、接收器和调谐方法 | |
CN103095299B (zh) | 权重的估计方法、装置及应用其的模拟数字转换器 | |
CN102916699B (zh) | 逐次逼近寄存器adc电路和方法 | |
US9362931B2 (en) | Semiconductor device | |
US6894627B2 (en) | Increasing the SNR of successive approximation type ADCs without compromising throughput performance substantially | |
US20050057379A1 (en) | A/D converter calibration | |
US20150002321A1 (en) | Method and Apparatus for Calibration of Successive Approximation Register Analog-to-Digital Converters | |
EP2827502B1 (en) | Digital tuning engine for highly programmable delta-sigma analog-to-digital converters | |
JP2016225840A (ja) | 増幅回路、ad変換器、無線通信装置、及びセンサシステム | |
US9191023B2 (en) | Analog to digital converter and a method of operating an analog to digital converter | |
US8120517B2 (en) | Digital-analog conversion circuit and output data correction method of the same | |
US8583714B2 (en) | ROM-based direct digital synthesizer with pipeline delay circuit | |
CN107204773A (zh) | 自愈数据转换器相关系统和方法 | |
CN103384152A (zh) | 模数转换器、模数转换方法及集成电路芯片 | |
US10693486B1 (en) | Asynchronous SAR ADC with adaptive tuning comparator | |
US10122373B2 (en) | Analog to digital converter | |
WO2023246410A1 (zh) | 一种模数转换电路、控制方法、芯片及电子设备 | |
KR20190021634A (ko) | 연산 증폭기 이득 보상 기능을 가지는 이산-시간 적분기 회로 | |
JP6478896B2 (ja) | 増幅回路、パイプラインadc、及び無線通信装置 | |
US20220416801A1 (en) | Computing-in-memory circuit | |
CN111061330A (zh) | 一种变频器母线电压修正方法、装置、电子设备及存储介质 | |
US20090219186A1 (en) | Filter circuit, receiver using the same, and filtering method using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
CB02 | Change of applicant information |
Address after: Tokyo, Japan Applicant after: Renesas Electronics Corp. Address before: Kanagawa, Japan Applicant before: Renesas Electronics Corp. |
|
COR | Change of bibliographic data | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20181228 |