JP5429207B2 - 容量式物理量検出装置 - Google Patents

Description

本発明は、静電容量変化によって物理量を検出する容量式物理量検出装置に関するものである。

従来、例えば特許文献１に示されるように、物理量の変化に応じて容量が変化するセンサエレメントと、センサエレメントの容量変化を電圧に変換するＣ−Ｖ変換回路と、を備える容量式物理量検出装置が提案されている。上記したＣ−Ｖ変換回路は、演算増幅器と、演算増幅器の入出力端子間に設けられたスイッチ手段と、複数の帰還コンデンサと、外部信号に基づいて、スイッチ手段と並列接続される帰還コンデンサを選択する選択手段と、を有する。この構成により、特許文献１に記載の容量式物理量検出装置は、外部信号に基づいて、物理量（加速度）の検出範囲を変更することが可能となっている。

なお、上記したセンサエレメントの容量変化は、加速度に依存する性質を有し、その変化は、電荷として帰還コンデンサに蓄積される。Ｃ−Ｖ変換回路から出力される信号の電圧値は、帰還コンデンサに蓄積された電荷量に比例し、帰還コンデンサの静電容量に反比例する。したがって、印加された加速度が小さく、帰還コンデンサの静電容量が大きい場合、Ｃ−Ｖ変換回路の出力信号の電圧値が小さくなり、その加速度を検出することが困難となる。逆に、印加された加速度が大きく、帰還コンデンサの静電容量が小さい場合、Ｃ−Ｖ変換回路の出力信号の電圧値が飽和して、その加速度を検出することができなくなる虞がある。

このように、加速度の検出範囲は、帰還コンデンサの静電容量に依存しており、大きな加速度を検出したい場合、大きな静電容量を有する帰還コンデンサをスイッチ手段と並列接続し、小さな加速度を検出したい場合、小さな静電容量を有する帰還コンデンサをスイッチ手段と並列接続することで、所望の加速度を検出することができる。なお、Ｃ−Ｖ変換回路の出力信号の電圧値が飽和しない範囲（加速度の検出範囲）において、より小さな静電容量を有する帰還コンデンサを選択すると、Ｃ−Ｖ変換回路の出力信号の電圧値が大きくなり、加速度を高感度で検出することができる。

特開２００２−９８７１２号公報

上記したように、特許文献１に示される容量式物理量検出装置では、外部信号に基づいて、帰還コンデンサを選択することで、加速度の検出範囲を設定することが可能な構成となっている。そのため、外部信号に基づいて設定された帰還コンデンサの検出範囲外の加速度が印加された場合、その加速度を検出することができなかった。また、印加された加速度を高感度で検出するのに適した帰還コンデンサが選択されているとは限らず、加速度を高感度で検出することができなかった。

ところで、特許文献１では、Ｃ−Ｖ変換回路の出力信号が、サンプルホールド回路と、ローパスフィルタと、増幅回路とを介して外部に出力される。そして、上記した選択手段の主な構成要素であるデコーダに外部信号が入力され、デコーダの出力信号によって、スイッチ手段と並列接続する帰還コンデンサが選択されるようになっている。この構成の場合、例えば、増幅回路から容量式物理量検出装置の外部に出力された信号に基づいて、デコーダに入力される外部信号を生成し、その生成された外部信号をデコーダに入力することで、印加された加速度を検出範囲に含み、且つ、印加された加速度を高感度で検出するのに適した帰還コンデンサを選択することも考えられる。

しかしながら、上記したように、Ｃ−Ｖ変換回路の出力信号は、ローパスフィルタを含み、Ｃ−Ｖ変換回路の後段に位置する処理部を介して外部に出力される。そのため、この出力信号は、Ｃ−Ｖ変換回路の後段に位置する処理部、及び、容量式物理量検出装置の外部に設けられた素子によって遅延されることとなる。この結果、印加された加速度に即応して、その加速度を検出範囲に含む帰還コンデンサを選択することが困難となる。

そこで、本発明は上記問題点に鑑み、印加された物理量を高感度で検出するのに適した帰還コンデンサを選択することで、物理量の検出感度が向上された容量式物理量検出装置を提供することを目的とする。

上記した目的を達成するために、請求項１に記載の発明は、物理量の印加によって静電容量が変化する容量部と、該容量部の静電容量変化を電圧に変換する変換部と、を備える容量式物理量検出装置であって、変換部は、容量部の出力信号を増幅する演算増幅器と、該演算増幅器の入出力端子間に設けられたメインスイッチと、複数の帰還コンデンサと、各帰還コンデンサと直列接続され、対応する帰還コンデンサをメインスイッチと、閉状態において並列接続する帰還スイッチと、を備えるＣ−Ｖ変換回路を有し、変換部の出力信号に基づいて、帰還スイッチの少なくとも１つを選択して、選択した帰還スイッチを閉状態とすることで、選択された帰還スイッチと直列接続された帰還コンデンサを、メインスイッチと並列接続する選択部を備えており、選択部は、変換部の出力信号の電圧と、予め設定された閾値電圧とを比較する比較部と、該比較部の出力信号に基づいて、変換部の出力信号の電圧が、その出力信号の飽和電圧よりも低く、且つ、閾値電圧よりも高くなるように、帰還スイッチを切り替える切替部と、を有し、比較部は、変換部の出力信号の電圧が、閾値電圧よりも高い場合と低い場合とで、出力する信号の電圧レベルが切り替わるものであり、切替部は、比較部の出力信号の電圧レベルが切り替わるまで、メインスイッチと並列接続される帰還コンデンサの静電容量を、帰還スイッチの切り替え毎に徐々に小さくなるように、帰還スイッチを順次切り替えることで、変換部の出力信号の電圧が、飽和電圧よりも低く、且つ、閾値電圧よりも高くなるように、帰還スイッチを切り替え、閾値電圧は、変換部の出力信号の飽和電圧の半分の値であり、切替部は、比較部の出力信号の電圧レベルが切り替わるまで、メインスイッチと並列接続される帰還コンデンサの静電容量を、帰還スイッチの切り替え毎に１／２倍ずつ小さくなるように、帰還スイッチを順次切り替えることで、変換部の出力信号の電圧が、飽和電圧よりも低く、且つ、閾値電圧よりも高くなるように、帰還スイッチを切り替えることを特徴とする。

このように本発明によれば、選択部は、変換部の出力信号に基づいて、帰還コンデンサの少なくとも１つをメインスイッチと並列接続（演算増幅器の入出力端子間に接続）する。その際、選択部は、変換部の出力信号の電圧が、変換部の出力信号の飽和電圧よりも低く、且つ、閾値電圧よりも高くなるように、帰還スイッチを切り替える。このように、本発明では、変換部の出力信号が飽和電圧に達しなく、且つ、その値が閾値電圧よりも高くなるように、帰還コンデンサが選択される。したがって、予め設定されていた帰還コンデンサに、その帰還コンデンサの検出範囲外の物理量が印加されたとしても、その物理量に応じた帰還コンデンサを選択することで、物理量を高感度で検出することができる。また、物理量の検出範囲を拡大することができる。

請求項１に記載のように、比較部は、変換部の出力信号の電圧が、閾値電圧よりも高い場合と低い場合とで、出力する信号の電圧レベルが切り替わるものであり、切替部は、比較部の出力信号の電圧レベルが切り替わるまで、メインスイッチと並列接続される帰還コンデンサの静電容量を、帰還スイッチの切り替え毎に徐々に小さくなるように、帰還スイッチを順次切り替えることで、変換部の出力信号の電圧が、飽和電圧よりも低く、且つ、閾値電圧よりも高くなるように、帰還スイッチを切り替える構成が好適である。この構成の場合、特に、閾値電圧は、変換部の出力信号の飽和電圧の半分の値であり、切替部は、比較部の出力信号の電圧レベルが切り替わるまで、メインスイッチと並列接続される帰還コンデンサの静電容量を、帰還スイッチの切り替え毎に１／２倍ずつ小さくなるように、帰還スイッチを順次切り替えることで、変換部の出力信号の電圧が、飽和電圧よりも低く、且つ、閾値電圧よりも高くなるように、帰還スイッチを切り替える構成が好ましい。

変換部の出力信号の電圧値Ｖｏｕｔは、演算増幅器の基準電圧Ｖｒｅｆと、選択された帰還コンデンサに掛かる電圧Ｖｆとの和によって表される。そして、変換部の出力信号の最小電圧Ｖｍｉｎは、基準電圧Ｖｒｅｆに相当し、電圧値Ｖｏｕｔは、電圧Ｖｆによって変動する。請求項１に記載の発明の作用効果を説明する上において、主題となるのは、電圧Ｖｆである。したがって、以下においては、説明が煩雑となることを避けるために、電圧Ｖｒｅｆを基準電圧として考える。この場合、Ｖｍｉｎが０となり、ＶｏｕｔがＶｆと等しくなる。

以下、請求項１に記載の発明の作用効果を説明するために、具体例を提示して説明する。静電容量比が、１：２：４：８の関係にある第１〜第４の帰還コンデンサそれぞれが、演算増幅器の入出力端子間に接続されているとする。この場合、切替部は、帰還スイッチを切り替えることで、第４の帰還コンデンサから第１の帰還コンデンサまでを順に、演算増幅器の入出力端子間に接続する。

帰還コンデンサに掛かる電圧は、帰還コンデンサの静電容量に反比例するので、第１〜第４の帰還コンデンサそれぞれに掛かる電圧Ｖ_ｆ１〜Ｖ_ｆ４の電圧比は、８：４：２：１となる。Ｖ_ｆ４＝Ｖ_ｆとすると、これらの電圧は、８Ｖ_ｆ，４Ｖ_ｆ，２Ｖ_ｆ，Ｖ_ｆと表記される。これによれば、第４の帰還コンデンサに対応する帰還スイッチが閉状態とされている（第４の帰還コンデンサが選択されている）場合、変換部（演算増幅器）の出力信号の電圧値Ｖ_ｏｕｔがＶ_ｆとなり、第３の帰還コンデンサが選択されている場合、電圧値Ｖ_ｏｕｔが２Ｖ_ｆとなる。また、第２の帰還コンデンサが選択されている場合、電圧値Ｖ_ｏｕｔが４Ｖ_ｆとなり、第４の帰還コンデンサが選択されている場合、電圧値Ｖ_ｏｕｔが８Ｖ_ｆとなる。このように、帰還コンデンサの選択が切り替わる毎に、電圧値Ｖ_ｏｕｔが徐々に大きくなる。

請求項１に記載の発明では、比較部の閾値電圧Ｖ０が、変換部の出力信号の飽和電圧Ｖｍａｘの半分の値となっている。したがって、電圧Ｖｆが閾値電圧Ｖ０に達しない場合、電圧Ｖｆは飽和電圧Ｖｍａｘの半分の値よりも小さいこととなるので、電圧Ｖｆを２倍した電圧２Ｖｆも、飽和電圧Ｖｍａｘに達しないこととなる。同様にして、電圧２Ｖｆが閾値電圧Ｖ０に達しない場合、電圧２Ｖｆを２倍した電圧４Ｖｆも、飽和電圧Ｖｍａｘに達しないこととなる。しかしながら、例えば、電圧４Ｖｆが閾値電圧Ｖ０を超えた場合、電圧４Ｖｆは飽和電圧Ｖｍａｘの半分よりも大きいこととなるので、電圧４Ｖｆを２倍した電圧８Ｖｆは、飽和電圧Ｖｍａｘを超えることとなる。

したがって、上記例の場合、第１〜第４の帰還コンデンサの内、変換部の出力信号の電圧が、飽和電圧よりも低く、且つ、閾値電圧よりも高くなる帰還コンデンサは、第２の帰還コンデンサであることがわかる。以上、具体例にて示したように、請求項１に記載の発明によれば、変換部の出力信号の電圧が、飽和電圧よりも低く、且つ、閾値電圧よりも高くなる帰還コンデンサ（最も適した帰還コンデンサ）が選択されることがわかる。

請求項２に記載の発明の作用効果は、請求項１に記載の発明の作用効果と同等なので、その記載を省略する。

請求項３に記載のように、物理量の印加によって静電容量が変化する容量部と、該容量部の静電容量変化を電圧に変換する変換部と、を備える容量式物理量検出装置であって、変換部は、容量部の出力信号を増幅する演算増幅器と、該演算増幅器の入出力端子間に設けられたメインスイッチと、複数の帰還コンデンサと、各帰還コンデンサと直列接続され、対応する帰還コンデンサをメインスイッチと、閉状態において並列接続する帰還スイッチと、を備えるＣ−Ｖ変換回路を有し、変換部の出力信号に基づいて、帰還スイッチの少なくとも１つを選択して、選択した帰還スイッチを閉状態とすることで、選択された帰還スイッチと直列接続された帰還コンデンサを、メインスイッチと並列接続する選択部を備えており、選択部は、変換部の出力信号の電圧と、予め設定された閾値電圧とを比較する比較部と、該比較部の出力信号に基づいて、変換部の出力信号の電圧が、その出力信号の飽和電圧よりも低く、且つ、閾値電圧よりも高くなるように、帰還スイッチを切り替える切替部と、を有し、選択部は、閾値電圧の異なる複数の比較部を有し、切替部は、複数の比較部それぞれの出力信号の電圧レベルに対応した帰還スイッチを閉状態とすることで、変換部の出力信号の電圧が、飽和電圧よりも低く、且つ、１つの比較部の閾値電圧よりも高くなるように、帰還スイッチを切り替える構成が好ましい。これによれば、幾度も帰還スイッチの切り替えを行わなくても済むので、短時間で、最も適した帰還コンデンサを選択することができる。

請求項４に記載のように、比較部の出力信号に優先して、切替部を強制的に制御する制御部を有する構成を採用することもできる。変換部の出力信号は、帰還コンデンサの容量に依存するので、変換部の出力信号の比をとることで、帰還コンデンサの容量比を検査することができる。

請求項４に記載の構成においては、請求項５に記載のように、変換部は、演算増幅器に基準電圧を印加する基準電源を有し、演算増幅器は２つの入力端子を有し、一方の入力端子に容量部が接続され、他方の入力端子に基準電源が接続されており、基準電源によって基準電圧が変動されている状態において、制御部によって切替部が強制的に制御されることで、帰還スイッチが選択される構成が良い。演算増幅器の出力信号は、基準電圧と帰還コンデンサの容量とに依存するので、演算増幅器の出力信号を検査することで、切替部が正常に動作しているか（正常に帰還スイッチを選択しているか）否かを検査することができる。

請求項６に記載の発明の作用効果は、請求項５に記載の発明の作用効果と同等なので、その記載を省略する。

変換部の具体的な構成としては、請求項７に記載のように、変換部は、演算増幅器の出力信号を一時的に保持するサンプルホールド回路を有し、演算増幅器の出力信号は、サンプルホールド回路を介して、選択部に入力される構成を採用することができる。

請求項８に記載のように、変換部の出力信号を処理する処理部を有し、該処理部には、変換部の出力信号と共に、選択された帰還スイッチと直列接続された帰還コンデンサの情報を含む信号と、信号処理の開始情報を含む信号とが、選択部から入力される構成を採用することができる。これにより、選択された帰還スイッチに対応する帰還コンデンサの静電容量と信号処理開始タイミングとが、処理部に入力される。

処理部の具体的な構成としては、請求項９に記載のように、処理部は、変換部の出力信号をアナログ信号からデジタル信号に変換するＡ／Ｄ変換回路と、Ａ／Ｄ変換回路から出力されるデジタル信号を処理するデジタル信号処理回路と、を有し、信号処理の開始情報を含む信号は、Ａ／Ｄ変換回路及びデジタル信号処理回路の少なくとも一方に入力される構成を採用することができる。更には、請求項１０に記載のように、デジタル信号処理回路は、変換部の出力信号に含まれる高周波数成分を除去するローパスフィルタと、該ローパスフィルタの出力信号を増幅するアンプと、を含む構成を採用することができる。

請求項１１に記載のように、処理部は、選択された帰還スイッチと直列接続された帰還コンデンサの情報を含む信号に基づいて、容量部の静電容量変化感度を調整し、帰還コンデンサ切替時の誤差を補正する構成が良い。その具体的な構成としては、請求項１２に記載のように、処理部は、選択された帰還スイッチと直列接続された帰還コンデンサの情報を含む信号に対応する静電容量変化感度調整係数と帰還コンデンサ切替補正係数とを、変換部の出力信号に乗算する構成、若しくは、請求項１３に記載のように、処理部は、選択された帰還スイッチと直列接続された帰還コンデンサの情報を含む信号に対応する静電容量変化感度調整係数と帰還コンデンサ切替補正係数とが積算された積算係数を、変換部の出力信号に乗算する構成がある。こうすることで、容量式物理量検出装置の出来栄えに依る静電容量変化感度を調整し、容量式物理量検出装置の寄生容量や帰還コンデンサの比精度に依る帰還コンデンサ切替時の誤差を補正することができる。

第１実施形態に係る容量式加速度検出装置の概略構成を示す回路図である。 電圧値Ｖ_ｏｕｔを説明するためのグラフ図である。 容量式加速度検出装置の変形例を示す回路図である。 第２実施形態に係る容量式加速度検出装置の概略構成を示す回路図である。 第２実施形態に係る容量式加速度検出装置の変形例を示す回路図である。 容量式加速度検出装置の変形例を示す回路図である。

以下、本発明を、物理量として加速度を検出するのに適用した場合の実施形態を図に基づいて説明する。
（第１実施形態）
図１は、第１実施形態に係る容量式加速度検出装置の概略構成を示す回路図である。図２は、電圧値Ｖ_ｏｕｔを説明するためのグラフ図である。

図１に示すように、容量式加速度検出装置１００は、要部として、センサチップ１０と、変換部３０と、選択部５０と、処理部７０と、を有する。容量式加速度検出装置１００では、センサチップ１０の出力信号が、変換部３０に入力され、変換部３０の出力信号が、選択部５０と処理部７０とに入力される。そして、選択部５０の出力信号が、変換部３０と処理部７０とに入力され、処理部７０の出力信号が、外部に出力される。

センサチップ１０は、加速度の印加に応じて静電容量が変化する第１コンデンサ１１と第２コンデンサ１２とを有する。２つのコンデンサ１１，１２は直列接続されており、コンデンサ１１，１２それぞれの直列接続された端部が可動するようになっている。コンデンサ１１，１２の直列接続された端部とは反対側の端部それぞれには、パルス信号が入力されるようになっており、第１コンデンサ１１に入力される第１パルス信号と、第２コンデンサ１２に入力される第２パルス信号とは、位相が１８０度ずれている。これにより、各パルス信号の電圧レベルが切り替わる毎に、コンデンサ１１，１２それぞれの端部に掛かる電圧レベルが反転している。したがって、各パルス信号の電圧レベルが切り替わる毎に、コンデンサ１１，１２に蓄積された電荷量が変化し、この変化量ΔＱが、加速度の検出信号として変換部３０に出力される。コンデンサ１１，１２が、特許請求の範囲に記載の容量部に相当する。

２つのコンデンサ１１，１２を直列接続する配線と、変換部３０の構成要素である演算増幅器３３の反転入力端子とが電気的に接続されており、演算増幅器３３の反転入力端子と出力端子との間に、変換部３０の構成要素である帰還コンデンサ３５が設けられている。帰還コンデンサ３５が反転入力端子と出力端子とに接続され、後述するメインスイッチ３４が開状態の場合、上記した電荷の変化量ΔＱが、帰還コンデンサ３５に蓄積される。この結果、帰還コンデンサ３５の両端に、電荷の変化量ΔＱと自身の静電容量とによって決定される電圧が生じ、この電圧が、演算増幅器３３の出力端子から出力される。以上、示したように、センサチップ１０にて容量に変換された加速度は、変換部３０にて電圧に変換される。

変換部３０は、Ｃ−Ｖ変換回路３１と、サンプルホールド回路３２と、を有する。Ｃ−Ｖ変換回路３１は、演算増幅器３３と、メインスイッチ３４と、帰還コンデンサ３５と、帰還スイッチ３６と、を有する。

図１に示すように、演算増幅器３３の反転入力端子は、コンデンサ１１，１２を直列接続する配線に接続され、非反転入力端子は、基準電圧Ｖ_ｒｅｆを有する基準電源３７を介して、グランドと接続されている。そして、演算増幅器３３の反転入端子と出力端子との間に、ｎ＋１本（ｎは２以上の自然数）の並列配線３８が設けられており、第１本目の並列配線３８にメインスイッチ３４が設けられ、第２〜ｎ＋１本目の並列配線３８それぞれに、１つの帰還コンデンサ３５と、１つの帰還スイッチ３６とが設けられている。

メインスイッチ３４と帰還スイッチ３６との開閉状態は、上記したパルス信号の電圧レベルに依存している。第１パルス信号の電圧レベルがＨｉレベルであり、第２パルス信号の電圧レベルがＬｏレベルである場合、メインスイッチ３４が閉状態となり、全ての帰還スイッチ３６が閉状態となる。これにより、全ての帰還コンデンサ３５に蓄積された電荷が放電される。反対に、第１パルス信号の電圧レベルがＬｏレベルであり、第２パルス信号の電圧レベルがＨｉレベルである場合、メインスイッチ３４が開状態となり、少なくとも１つの帰還スイッチ３６が閉状態を維持し、残りの帰還スイッチ３６が開状態となる。メインスイッチ３４が閉状態の時に、全ての帰還コンデンサ３５に蓄積された電荷が放電され、メインスイッチ３４が開状態の時に、少なくとも１つの帰還コンデンサ３５に電荷が蓄積される。

本実施形態では、各帰還コンデンサ３５の静電容量が等しくなっており、帰還スイッチ３６を開閉する個数を制御することによって、メインスイッチ３４と並列接続（演算増幅器３３の反転入力端子と出力端子との間に接続）される帰還コンデンサ３５の個数が制御されるようになっている。並列接続された帰還コンデンサの静電容量は、並列接続された各帰還コンデンサの静電容量の総和によって表される。したがって、帰還コンデンサ３５の静電容量がＣ_ｆであり、ｋ個（ｋはｎ以下の自然数）の帰還スイッチ３６が閉状態とされた場合、演算増幅器３３の反転入力端子と出力端子との間には、静電容量ｋＣ_ｆのコンデンサが設けられることとなる。この状態では、メインスイッチ３４と並列接続された帰還コンデンサ３５にΔＱの電荷が蓄積されるので、出力端子から出力される信号の電圧値Ｖ_ｏｕｔは、ΔＱ／ｋＣ_ｆ＋Ｖ_ｒｅｆとなる。

演算増幅器３３の出力端子は、サンプルホールド回路３２の入力端子に接続され、サンプルホールド回路３２の出力端子は、選択部５０と処理部７０それぞれに接続されている。サンプルホールド回路３２にて一時的に保持された電圧値Ｖ_ｏｕｔは、上記したパルス信号の電圧レベルの切り替わりに伴って、選択部５０と処理部７０それぞれに出力される。

選択部５０は、コンパレータ５１と、カウンタ５２と、アドレスデコーダ５３と、を有する。コンパレータ５１の出力端子は、カウンタ５２と処理部７０のＡ／Ｄ変換回路７１それぞれの入力端子に接続され、カウンタ５２の出力端子は、アドレスデコーダ５３とデジタル信号処理回路７２それぞれの入力端子に接続されている。そして、アドレスデコーダ５３の出力端子が複数の帰還スイッチ３６それぞれに独立して接続されている。コンパレータ５１が、特許請求の範囲に記載の比較部に相当し、カウンタ５２とアドレスデコーダ５３とによって、特許請求の範囲に記載の切替部が構成されている。

コンパレータ５１は、変換部３０の出力信号の最小電圧（Ｖ_ｒｅｆ）と最大電圧（飽和電圧Ｖ_ｍａｘ）との中間値と等しい閾値電圧Ｖ_０を保有している。コンパレータ５１は、自身に入力される電圧値Ｖ_ｏｕｔの電圧レベルが、閾値電圧Ｖ_０よりも低い場合に、電圧レベルが低い信号（Ｌｏ信号）を出力し、高い場合に、電圧レベルが高い信号（Ｈｉ信号）を出力する。コンパレータ５１の出力信号は、カウンタ５２と処理部７０とに入力される。なお、カウンタ５２に入力される信号は、コンパレータ５１の出力信号ではなく、サンプルホールド回路３２を構成するスイッチ（図示略）の制御信号でもかまわない。また、コンパレータ５１の出力信号における、処理部７０に入力される信号が、特許請求の範囲に記載の信号処理の開始情報を含む信号に相当する。

カウンタ５２は、自身に入力される信号の入力回数をカウントし、カウントした情報をアドレスデコーダ５３と処理部７０とに出力する機能を果たす。本実施形態では、カウンタ５２のカウントをリセットするリセット信号が、Ａ／Ｄ変換回路７１から入力されるようになっており、リセット信号が入力された場合、カウンタ５２のカウント数は１となる。カウンタ５２の出力信号における、処理部７０のデジタル信号処理回路７２に入力される信号が、特許請求の範囲に記載の選択された帰還スイッチと直列接続された帰還コンデンサの情報を含む信号に相当する。

アドレスデコーダ５３は、カウンタ５２から入力されるカウント情報に基づいて、帰還スイッチ３６を閉状態とする閉信号を出力する機能を果たすものである。本実施形態に係るアドレスデコーダ５３は、カウント数がＰ（Ｐは自然数）の場合に、ｎ／２^Ｐ−１個の帰還スイッチ３６を選択し、選択した帰還スイッチ３６それぞれを閉状態とする。これにより、カウント数Ｐが増大するにつれて、演算増幅器３３の反転入力端子と出力端子との間に接続される帰還コンデンサ３５の数が２倍ずつ減少される。

これによれば、カウント数Ｐの時の電圧値Ｖ_ｏｕｔは、電圧Ｖ_ｒｅｆを基準電圧として考えると、ΔＱ／ｋＣ_ｆ（ｋ＝ｎ／２^Ｐ−１）となる。したがって、図２に示すように、電圧値Ｖ_ｏｕｔは、カウント数Ｐが１，２，３，４，…と増大するにつれて、ΔＱ／ｎＣ_ｆ，２ΔＱ／ｎＣ_ｆ，４ΔＱ／ｎＣ_ｆ，８ΔＱ／ｎＣ_ｆ，…と２倍ずつ増大し、終には、閾値電圧Ｖ_０や飽和電圧Ｖ_ｍａｘを超えるほどに大きくすることが可能となっている。なお、本実施形態では、電圧値Ｖ_ｏｕｔが飽和電圧Ｖ_ｍａｘを超えるようには設定されていない。

処理部７０は、Ａ／Ｄ変換回路７１と、デジタル信号処理回路７２と、を有する。Ａ／Ｄ変換回路７１の出力端子が、デジタル信号処理回路７２の入力端子に接続され、デジタル信号処理回路７２の出力信号が、外部に出力されるようになっている。図示しないが、デジタル信号処理回路７２は、変換部３０の出力信号に含まれる高周波数成分を除去するローパスフィルタと、該ローパスフィルタの出力信号を増幅するアンプと、を含んでいる。

本実施形態では、Ａ／Ｄ変換回路７１の駆動が、コンパレータ５１の出力信号によって制御されており、コンパレータ５１の出力信号がＨｉレベルの時に、駆動するようになっている。これにより、リセット信号は、コンパレータ５１の出力信号がＨｉレベルの時に、カウンタ５２に入力される。より詳しく言えば、カウント数Ｐが増大し、コンパレータ５１に入力される電圧値Ｖ_ｏｕｔの電圧レベルが、閾値電圧Ｖ_０よりも初めて高くなった時に、リセット信号がカウンタ５２に入力される。このリセット信号の入力の結果、カウンタ５２のカウント数は１となり、カウンタ５２は、再び、リセット信号が入力されるまで、自身に入力される信号を１からカウントし始める。

デジタル信号処理回路７２は、Ａ／Ｄ変換回路７１によってアナログ信号からデジタル信号に変換された変換部３０の出力信号と、カウンタ５２の出力信号（カウント信号）とに基づいて、加速度を算出するものである。デジタル信号処理回路７２は、上記したカウント信号に基づいて、演算増幅器３３の反転入力端子と出力端子との間に接続された静電容量を算出する。

次に、電圧値Ｖ_ｏｕｔの変化を、図２に基づいて説明する。図２の横軸はカウント数Ｐを示し、縦軸は電圧値Ｖを示している。そして、カウント数Ｐに依存する電圧値Ｖ_ｏｕｔを縦線で示し、カウント数Ｐに依存しない閾値電圧Ｖ_０と飽和電圧Ｖ_ｍａｘとを横線で示している。その際、飽和電圧Ｖ_ｍａｘを破線で示し、閾値電圧Ｖ_０を一点差線で示した。また、電圧値Ｖ_ｏｕｔの内、実際には出力されない電圧値Ｖ_ｏｕｔを二点差線で示した。

上記したように、第１パルス信号の電圧レベルがＨｉレベルであり、第２パルス信号の電圧レベルがＬｏレベルの時に、メインスイッチ３４が閉状態となり、全ての帰還スイッチ３６が閉状態となる。この状態で、コンデンサ１１，１２に電荷が蓄積され、帰還コンデンサ３５に蓄積された電荷が放電される。

次に、各パルス信号の電圧レベルが切り替わり、第１パルス信号の電圧レベルがＬｏレベルとなり、第２パルス信号の電圧レベルがＨｉレベルとなると、メインスイッチ３４が開状態となり、帰還スイッチ３６の１つが閉状態を維持し、他の帰還スイッチ３６が開状態となる。この状態で、コンデンサ１１，１２に蓄積された電荷量が変化して、メインスイッチ３４と並列接続された１つの帰還コンデンサ３５に、電荷の変化量ΔＱが充電される。

この場合、電圧値Ｖ_ｏｕｔはΔＱ／ｎＣ_ｆとなる。この電圧値Ｖ_ｏｕｔは、図２に示すように、閾値電圧Ｖ_０よりも低いので、コンパレータ５１からは、Ｌｏ信号が出力される。したがって、Ａ／Ｄ変換回路７１は駆動せず、カウンタ５２にリセット信号は入力されず、カウンタ５２のカウント数が２となる。

以下、上記したサイクルを、電圧値Ｖ_ｏｕｔが閾値電圧Ｖ_０よりも高くなる（コンパレータ５１からＨｉ信号が出力される）まで順次行う。図２に示すように、カウント数４の時に、電圧値Ｖ_ｏｕｔが閾値電圧Ｖ_０よりも高くなると、コンパレータ５１からＨｉ信号が出力される。この結果、Ａ／Ｄ変換回路７１が駆動され、Ａ／Ｄ変換回路７１からデジタル信号処理回路７２とカウンタ５２とにデジタル信号が入力される。カウンタ５２に入力されるデジタル信号がリセット信号であり、このリセット信号の入力によって、カウンタ５２のカウント数がリセットされ、１に戻される。デジタル信号処理回路７２は、カウント数４の時のＡ／Ｄ変換回路７１のデジタル信号を受信すると共に、カウンタ５２のカウント数４を受信する。これにより、デジタル信号処理回路７２は、上記したデジタル信号と、カウント数４、及び、帰還コンデンサ３５の静電容量Ｃ_ｆに基づいて、印加された加速度を算出する。

次に、本実施形態に係る容量式加速度検出装置１００の作用効果を説明する。上記したように、選択部５０は、変換部３０の出力信号の電圧値Ｖ_ｏｕｔに基づいて、帰還コンデンサ３５を、演算増幅器３３の反転入力端子と出力端子との間に接続する。その際、選択部５０は、電圧値Ｖ_ｏｕｔを順次２倍ずつ増大させて、この電圧値Ｖ_ｏｕｔと、閾値電圧Ｖ_０とを順次比較することで、飽和電圧Ｖ_ｍａｘよりも低く、且つ、閾値電圧Ｖ_０よりも高くなるように、帰還スイッチ３６を切り替える。このように、容量式加速度検出装置１００では、電圧値Ｖ_ｏｕｔが飽和電圧Ｖ_ｍａｘに達しなく、且つ、その値が閾値電圧Ｖ_０よりも高くなるように、帰還コンデンサ３５が選択される。このように、印加された加速度に応じた帰還コンデンサを選択することで、加速度を高感度で検出することができる。また、加速度の検出範囲を拡大することができる。

本実施形態では、電圧値Ｖ_ｏｕｔは、カウント数Ｐが１，２，３，４，…と増大するにつれて、ΔＱ／ｎＣ_ｆ，２ΔＱ／ｎＣ_ｆ，４ΔＱ／ｎＣ_ｆ，８ΔＱ／ｎＣ_ｆ，…と２倍ずつ増大する。そして、電圧値Ｖ_ｏｕｔと比較される閾値電圧Ｖ_０は、飽和電圧Ｖ_ｍａｘの半分の値に等しくなっている。

図２に示すように、カウント数Ｐが１の場合の電圧値Ｖ_ｏｕｔ（ΔＱ／ｎＣ_ｆ）が閾値電圧Ｖ_０に達しない場合、ΔＱ／ｎＣ_ｆは飽和電圧Ｖ_ｍａｘの半分の値よりも小さいこととなるので、電圧ΔＱ／ｎＣ_ｆを２倍した２ΔＱ／ｎＣ_ｆも、飽和電圧Ｖ_ｍａｘに達しないこととなる。同様にして、２ΔＱ／ｎＣ_ｆが閾値電圧Ｖ_０に達しない場合、電圧２ΔＱ／ｎＣ_ｆを２倍した４ΔＱ／ｎＣ_ｆも、飽和電圧Ｖ_ｍａｘに達しないこととなる。同じく、４ΔＱ／ｎＣ_ｆが閾値電圧Ｖ_０に達しない場合、電圧４ΔＱ／ｎＣ_ｆを２倍した８ΔＱ／ｎＣ_ｆも、飽和電圧Ｖ_ｍａｘに達しないこととなる。しかしながら、図２に示すように、８ΔＱ／ｎＣ_ｆが閾値電圧Ｖ_０を超えた場合、８ΔＱ／ｎＣ_ｆは飽和電圧Ｖ_ｍａｘの半分よりも大きいこととなるので、電圧８ΔＱ／ｎＣ_ｆを２倍した電圧１６ΔＱ／ｎＣ_ｆは、飽和電圧Ｖ_ｍａｘを超えることとなる。

本実施形態では、電圧値Ｖ_ｏｕｔと閾値電圧Ｖ_０との比較を、電圧値Ｖ_ｏｕｔが閾値電圧Ｖ_０よりも高くなるまで行われる。図２に示す例で言えば、カウント数Ｐが４になるまで比較を行い、カウント数Ｐが４の電圧値Ｖ_ｏｕｔを採用している。これにより、電圧値Ｖ_ｏｕｔが、飽和電圧Ｖ_ｍａｘよりも低く、且つ、閾値電圧Ｖ_０よりも高くなる帰還コンデンサ３５（最も適した帰還コンデンサ）が確実に選択される。

第１実施形態では、閾値電圧Ｖ_０が、飽和電圧Ｖ_ｍａｘの半分の値である例を示した。しかしながら、閾値電圧Ｖ_０としては、上記例に限定されず、飽和電圧Ｖ_ｍａｘの半分の値よりも小さな値を採用することもできる。

第１実施形態では、Ａ／Ｄ変換回路７１の駆動が、コンパレータ５１の出力信号によって制御される例を示した。しかしながら、例えば図３に示すように、Ａ／Ｄ変換回路７１の駆動ではなく、デジタル信号処理回路７２の駆動を、コンパレータ５１の出力信号によって制御しても良い。この場合、カウンタ５２のリセット信号が、デジタル信号処理回路７２の出力信号となる。また、図示しないが、Ａ／Ｄ変換回路７１とデジタル信号処理回路７２それぞれの駆動を、コンパレータ５１の出力信号によって制御しても良い。この場合、カウンタ５２のリセット信号が、Ａ／Ｄ変換回路７１、若しくは、デジタル信号処理回路７２の出力信号となる。図３は、容量式加速度検出装置の変形例を示す回路図である。

第１実施形態では、電圧値Ｖ_ｏｕｔは、カウント数Ｐが増大するにつれて、２倍ずつ増大する例を示した。しかしながら、具体的な構成は省略するが、電圧値Ｖ_ｏｕｔは、カウント数Ｐが増大するにつれて、２倍ずつ減少するように構成しても良い。この場合、アドレスデコーダ５３は、２^Ｐ−１個の帰還スイッチ３６を選択し、選択した帰還スイッチ３６それぞれを閉状態とすることで、電圧値Ｖ_ｏｕｔをΔＱ／ｋＣ_ｆ（ｋ＝２^Ｐ−１）とする。そして、閾値電圧Ｖ_０と電圧値Ｖ_ｏｕｔとの比較を、コンパレータ５１の出力信号が反転するまで行い、反転した際のカウント数の一つ手前の電圧値Ｖ_ｏｕｔとカウント数Ｐとをデジタル信号処理回路７０に入力する。この構成においても、電圧値Ｖ_ｏｕｔが、飽和電圧Ｖ_ｍａｘよりも低く、且つ、閾値電圧Ｖ_０よりも高くなる帰還コンデンサ３５を確実に選択することができる。

第１実施形態では、メインスイッチ３４の開閉状態が、パルス信号の電圧レベルに依存する例を示した。すなわち、第１パルス信号の電圧レベルがＨｉレベルであり、第２パルス信号の電圧レベルがＬｏレベルである場合に、メインスイッチ３４が閉状態となり、第１パルス信号の電圧レベルがＬｏレベルであり、第２パルス信号の電圧レベルがＨｉレベルである場合に、メインスイッチ３４が開状態となる例を示した。しかしながら、メインスイッチ３４が閉状態から開状態となるタイミングは、上記例に限定されない。帰還コンデンサ３５に蓄積された電荷が放電されたならば、直ぐにでも、メインスイッチ３４を開状態としても良い。すなわち、第１パルス信号の電圧レベルがＨｉレベルからＬｏレベルに切り替わり、第２パルス信号の電圧レベルがＬｏレベルからＨｉレベルに切り替わる前に、メインスイッチ３４を開状態としても良い。

（第２実施形態）
次に、本発明の第２実施形態を、図４に基づいて説明する。図４は、第２実施形態に係る容量式加速度検出装置の概略構成を示す回路図であり、第１実施形態に示した図１に対応している。

第２実施形態に係る容量式加速度検出装置１００は、第１実施形態によるものと共通するところが多いので、以下、共通部分については詳しい説明は省略し、異なる部分を重点的に説明する。なお、第１実施形態に示した要素と同一の要素には、同一の符号を付与するものとする。

第１実施形態では、選択部５０が、コンパレータ５１と、カウンタ５２と、アドレスデコーダ５３と、を有する例を示した。これに対し、本実施形態では、選択部５０が、ｎ個のコンパレータ５１と、アドレスデコーダ５３と、を有する点を特徴とする。本実施形態では、アドレスデコーダ５３が、特許請求の範囲に記載の切替部に相当する。

ｎ個のコンパレータ５１それぞれには、基準電圧Ｖ_ｒｅｆ以上であり、飽和電圧Ｖ_ｍａｘ以下である、異なる閾値電圧Ｖ_０が設定されている。本実施形態では、任意の正の数をαとすると、ｋ番目のコンパレータ５１には、α／２^ｋ−１Ｃ_ｆの閾値電圧Ｖ_０が設定されており、番数が高くなるにしたがって、２倍ずつ閾値電圧Ｖ_０が低くなるように設定されている。そして、アドレスデコーダ５３には、ある帰還コンデンサ３５が選択された状態で、ｎ個のコンパレータ５１から出力される信号に対する、各帰還スイッチ３６に入力する閉信号が記憶されている。このコンパレータ５１の出力信号と帰還スイッチ３６の閉信号との関係は、電圧値Ｖ_ｏｕｔが、飽和電圧Ｖ_ｍａｘよりも低く、且つ、飽和電圧Ｖ_ｍａｘの半分の値に等しい閾値電圧Ｖ_０よりも高くなる帰還コンデンサ３５を選択するようになっている。上記構成により、第１実施形態で示した構成とは異なり、幾度も帰還スイッチ３６の切り替えを行わなくても済むので、短時間で、最も適した帰還コンデンサ３５を選択することができる。

なお、本実施形態では、アドレスデコーダ５３の出力信号が、デジタル信号処理回路７２にも入力されるようになっており、デジタル信号処理回路７２は、この出力信号に基づいて、演算増幅器３３の反転入力端子と出力端子との間に接続された静電容量を算出する。アドレスデコーダ５３の出力信号における、デジタル信号処理回路７２に入力される信号が、特許請求の範囲に記載の選択された帰還スイッチと直列接続された帰還コンデンサの情報を含む信号に相当する。なお、第２実施形態では、特許請求の範囲に記載の信号処理の開始情報を含む信号は、必ずしも必要とはならない。しかしながら、この信号を用いる場合、この信号は、アドレスデコーダ５３の出力信号における、デジタル信号処理回路７２に入力される信号に相当する。

本実施形態の構成の場合、初めに選択された帰還コンデンサ３５（演算増幅器３３の反転入力端子と出力端子との間に接続される帰還コンデンサ３５）の静電容量によっては、電圧値Ｖ_ｏｕｔが飽和電圧Ｖ_ｍａｘに達してしまい、この結果、ｎ個のコンパレータ５１全ての出力信号の電圧レベルがＨｉレベルになる可能性がある。そこで、本実施形態では、初めに選択する帰還コンデンサ３５の静電容量を最大（全ての帰還スイッチ３６を閉状態）としておくのが好ましい。これによれば、印加される加速度によっては、電圧値Ｖ_ｏｕｔが小さくなる場合があるが、ｎ個のコンパレータ５１全ての出力信号の電圧レベルがＨｉレベルになることを避けることができる。

第２実施形態では、ｋ番目のコンパレータ５１には、α／２^ｋ−１Ｃ_ｆの閾値電圧Ｖ_０が設定されており、番数が高くなるにしたがって、２倍ずつ閾値電圧Ｖ_０が低くなるように設定された例を示した。しかしながら、各コンパレータ５１に設定された閾値電圧Ｖ_０は上記例に限定されない。

第２実施形態では、コンパレータ５１の出力信号と帰還スイッチ３６の閉信号との関係は、電圧値Ｖ_ｏｕｔが、飽和電圧Ｖ_ｍａｘよりも低く、且つ、飽和電圧Ｖ_ｍａｘの半分の値に等しい閾値電圧Ｖ_０よりも高くなる帰還コンデンサ３５を選択するようになっている例を示した。しかしながら、コンパレータ５１の出力信号と帰還スイッチ３６の閉信号との関係としては、上記例に限定されず、電圧値Ｖ_ｏｕｔが飽和電圧Ｖ_ｍａｘよりも低く、閾値電圧Ｖ_０よりも高くなるように帰還コンデンサ３５が選択されれば良い。この範囲内での電圧値Ｖ_ｏｕｔの値は、必要とする加速度の検出精度に応じて、複数の閾値電圧Ｖ_０の中から１つを選択することで、自由に設定することができる。

なお、第２実施形態の構成においては、図５に示すように、容量式加速度検出装置１００が、アドレスデコーダ５３を強制的に制御する制御部８０を有し、基準電源３７が基準電圧Ｖ_ｒｅｆを変動させる構成とすることで、アドレスデコーダ５３の動作や、帰還コンデンサ３６の容量比を検査することができる。基準電圧Ｖ_ｒｅｆを変動させた状態で、制御部８０によって、各コンパレータ５１の出力信号に依らずにアドレスデコーダ５３を強制的に制御して、帰還スイッチ３６を選択することで、変換部３０の出力信号を強制的に変動する。その後、処理部７０（デジタル信号処理回路７２）の出力信号が、強制的に変動させた基準電圧Ｖ_ｒｅｆ及び選択した帰還スイッチ３６に対応しているか否か（飽和しているか否か）を検査することで、アドレスデコーダ５３が正常に動作しているか否か（正常に帰還スイッチ３６を選択しているか否か）を検査することができる。また、基準電圧Ｖ_ｒｅｆを一定とした状態で、制御部８０によって帰還スイッチ３６を順次切り替えて、デジタル信号処理回路７２の出力信号の比を取ることで、各帰還コンデンサ３６の容量比を検査することができる。

なお、アドレスデコーダ５３の動作を検査するには、基準電圧Ｖ_ｒｅｆを変動させる以外の方法がある。例えば、第１コンデンサ１１に入力される第１パルス信号と、第２コンデンサ１２に入力される第２パルス信号それぞれの振幅を異ならせた状態で、アドレスデコーダ５３を制御部８０によって強制的に制御し、デジタル信号処理回路７２の出力信号を検査することで、アドレスデコーダ５３が正常に動作しているか否かを検査することができる。図示しないが、上記したパルスの振幅を変動する部材が、特許請求の範囲に記載の変化部に相当する。

ちなみに、上記した検査（自己診断）は、容量式物理量検出装置１００が車両に搭載される場合、車両のイグニッションキーのオンと同時に実施される。そして、容量式加速度検出装置１００に不具合が生じている場合、報知部（図示略）によって、その旨が乗員に伝えられ、容量式加速度検出装置１００の駆動がオフとなる。不具合が生じていない場合、自己診断の終了とともに、加速度を検出する通常動作へと移行する。

以上、本発明の好ましい実施形態について説明したが、本発明は上記した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。

各実施形態では、物理量として、加速度を検出する例を示した。しかしながら、検出する物理量としては、上記例に限定されず、例えば、角速度を検出しても良い。

各実施形態では、コンデンサ１１，１２の直列接続された端部とは反対側の端部それぞれに、パルス信号が入力される例を示した。しかしながら、図６に示すように、コンデンサ１１，１２を直列接続する配線にパルス信号が入力される全作動タイプを採用することもできる。図６では、演算増幅器３３の反転入力端子と出力端子との間だけではなく、非反転入力端子と出力端子との間にも、ｎ＋１本の並列配線３８が設けられている。図６は、容量式加速度検出装置の変形例を示す回路図である。

各実施形態では、ｎ個の帰還コンデンサ３５それぞれの静電容量が等しい例を示した。しかしながら、各帰還コンデンサ３５の静電容量は、異なっていても良い。また、各実施形態では、１本の並列配線３８に、１つの帰還コンデンサ３５が設けられた例を示した。しかしながら、１本の並列配線３８に、複数の帰還コンデンサ３５が設けられていても良い。これらの構成の場合、閉状態とする帰還スイッチ３６を選択することによって、メインスイッチ３４と並列接続される帰還コンデンサ３５を選択するように、制御しても良い。

各実施形態では、デジタル信号処理回路７２の信号処理について特に言及しなかったが、信号処理の際に、容量式加速度検出装置１００の出来栄えに依るセンサ感度を調整し、容量式加速度検出装置１００の寄生容量や帰還コンデンサ３５の比精度に依る帰還コンデンサ切替時（帰還コンデンサ３５の選択時）の誤差を補正しても良い。デジタル信号処理回路７２は、上記したローパスフィルタとアンプの他に、選択部５０（カウンタ５２若しくはアドレスデコーダ５３）の出力信号に対応したセンサ感度調整係数αと帰還コンデンサ切替補正係数βとが記憶された記憶部（図示略）と、選択部５０の出力信号に対応した係数α、βを記憶部から取り出して、Ａ／Ｄ変換回路７１とローパスフィルタとを介して、変換部３０（サンプルホールド回路３２）から出力された信号に、これら係数を乗算する乗算部（図示略）と、を有する。この構成により、センサ感度が調整され、帰還コンデンサ切替時の誤差が補正される。なお、係数α、βは共に、容量式加速度検出装置１００の製造時に予め計測しておいた値である。センサ感度は、特許請求の範囲に記載の静電容量変化感度に相当し、センサ感度調整係数は、特許請求の範囲に記載の静電容量変化感度調整係数に相当する。

上記例では、記憶部が、係数αと係数βそれぞれを記憶している例を示した。しかしながら、記憶部は、係数αと係数βとが積算された積算係数γを記憶していても良い。この場合、乗算部は、積算係数γをローパスフィルタから出力された信号に乗算する。これによれば、演算部での読取回数と乗算回数とがそれぞれ２回から１回へと減少されるので、処理速度が速まる。

１０・・・センサチップ
３０・・・変換部
３５・・・帰還コンデンサ
３６・・・帰還スイッチ
５０・・・選択部
５１・・・コンパレータ
５２・・・カウンタ
５３・・・アドレスデコーダ
７０・・・処理回路
１００・・・容量式加速度検出装置

Claims (13)

1. 物理量の印加によって静電容量が変化する容量部と、
   該容量部の静電容量変化を電圧に変換する変換部と、を備える容量式物理量検出装置であって、
   前記変換部は、
   前記容量部の出力信号を増幅する演算増幅器と、該演算増幅器の入出力端子間に設けられたメインスイッチと、静電容量が互いに等しい複数の帰還コンデンサと、各帰還コンデンサと直列接続され、対応する帰還コンデンサを前記メインスイッチと、閉状態において並列接続する帰還スイッチと、を備える１つのＣ−Ｖ変換回路を有し、
   前記変換部の出力信号に基づいて、前記帰還スイッチの少なくとも１つを選択して、選択した帰還スイッチを閉状態とすることで、選択された帰還スイッチと直列接続された帰還コンデンサを、前記メインスイッチと並列接続する選択部を備えており、
   前記選択部は、前記変換部の出力信号の電圧と、予め設定された閾値電圧とを比較する比較部と、該比較部の出力信号に基づいて、前記変換部の出力信号の電圧が、その出力信号の飽和電圧よりも低く、且つ、前記閾値電圧よりも高くなるように、帰還スイッチを切り替える切替部と、を有し、
   前記比較部は、前記変換部の出力信号の電圧が、前記閾値電圧よりも高い場合と低い場合とで、出力する信号の電圧レベルが切り替わるものであり、
   前記切替部は、前記比較部の出力信号の電圧レベルが切り替わるまで、前記メインスイッチと並列接続される帰還コンデンサの静電容量を、前記帰還スイッチの切り替え毎に徐々に小さくなるように、前記帰還スイッチを順次切り替えることで、前記変換部の出力信号の電圧が、前記飽和電圧よりも低く、且つ、前記閾値電圧よりも高くなるように、前記帰還スイッチを切り替え、
   前記閾値電圧は、前記変換部の出力信号の飽和電圧の半分の値であり、
   前記切替部は、前記比較部の出力信号の電圧レベルが切り替わるまで、前記メインスイッチと並列接続される帰還コンデンサの静電容量を、前記帰還スイッチの切り替え毎に１／２倍ずつ小さくなるように、前記帰還スイッチを順次切り替えることで、前記変換部の出力信号の電圧が、前記飽和電圧よりも低く、且つ、前記閾値電圧よりも高くなるように、前記帰還スイッチを切り替えることを特徴とする容量式物理量検出装置。
2. 物理量の印加によって静電容量が変化する容量部と、
   該容量部の静電容量変化を電圧に変換する変換部と、を備える容量式物理量検出装置であって、
   前記変換部は、
   前記容量部の出力信号を増幅する演算増幅器と、該演算増幅器の入出力端子間に設けられたメインスイッチと、静電容量が互いに等しい複数の帰還コンデンサと、各帰還コンデンサと直列接続され、対応する帰還コンデンサを前記メインスイッチと、閉状態において並列接続する帰還スイッチと、を備える１つのＣ−Ｖ変換回路を有し、
   前記変換部の出力信号に基づいて、前記帰還スイッチの少なくとも１つを選択して、選択した帰還スイッチを閉状態とすることで、選択された帰還スイッチと直列接続された帰還コンデンサを、前記メインスイッチと並列接続する選択部を備えており、
   前記選択部は、前記変換部の出力信号の電圧と、予め設定された閾値電圧とを比較する比較部と、該比較部の出力信号に基づいて、前記変換部の出力信号の電圧が、その出力信号の飽和電圧よりも低く、且つ、前記閾値電圧よりも高くなるように、帰還スイッチを切り替える切替部と、を有し、
   前記比較部は、前記変換部の出力信号の電圧が、前記閾値電圧よりも高い場合と低い場合とで、出力する信号の電圧レベルが切り替わるものであり、
   前記切替部は、前記比較部の出力信号の電圧レベルが切り替わるまで、前記メインスイッチと並列接続される帰還コンデンサの静電容量を、前記帰還スイッチの切り替え毎に徐々に大きくなるように、前記帰還スイッチを順次切り替えることで、前記変換部の出力信号の電圧が、前記飽和電圧よりも低く、且つ、前記閾値電圧よりも高くなるように、前記帰還スイッチを切り替え、
   前記閾値電圧は、前記変換部の出力信号の飽和電圧の半分の値であり、
   前記切替部は、前記比較部の出力信号の電圧レベルが切り替わるまで、前記メインスイッチと並列接続される帰還コンデンサの静電容量を、前記帰還スイッチの切り替え毎に２倍ずつ大きくなるように、前記帰還スイッチを順次切り替えることで、前記変換部の出力信号の電圧が、前記飽和電圧よりも低く、且つ、前記閾値電圧よりも高くなるように、前記帰還スイッチを切り替えることを特徴とする容量式物理量検出装置。
3. 物理量の印加によって静電容量が変化する容量部と、
   該容量部の静電容量変化を電圧に変換する変換部と、を備える容量式物理量検出装置であって、
   前記変換部は、
   前記容量部の出力信号を増幅する演算増幅器と、該演算増幅器の入出力端子間に設けられたメインスイッチと、静電容量が互いに等しい複数の帰還コンデンサと、各帰還コンデンサと直列接続され、対応する帰還コンデンサを前記メインスイッチと、閉状態において並列接続する帰還スイッチと、を備える１つのＣ−Ｖ変換回路を有し、
   前記変換部の出力信号に基づいて、前記帰還スイッチの少なくとも１つを選択して、選択した帰還スイッチを閉状態とすることで、選択された帰還スイッチと直列接続された帰還コンデンサを、前記メインスイッチと並列接続する選択部を備えており、
   前記選択部は、前記変換部の出力信号の電圧と、予め設定された閾値電圧とを比較する比較部と、該比較部の出力信号に基づいて、前記変換部の出力信号の電圧が、その出力信号の飽和電圧よりも低く、且つ、前記閾値電圧よりも高くなるように、帰還スイッチを切り替える切替部と、を有し、
   前記選択部は、閾値電圧の異なる複数の比較部を有し、
   前記切替部は、複数の前記比較部それぞれの出力信号の電圧レベルに対応した帰還スイッチを閉状態とすることで、前記変換部の出力信号の電圧が、前記飽和電圧よりも低く、且つ、１つの前記比較部の閾値電圧よりも高くなるように、前記帰還スイッチを切り替えることを特徴とする容量式物理量検出装置。
4. 前記比較部の出力信号に優先して、前記切替部を強制的に制御する制御部を有することを特徴とする請求項３に記載の容量式物理量検出装置。
5. 前記変換部は、前記演算増幅器に基準電圧を印加する基準電源を有し、
   前記演算増幅器は２つの入力端子を有し、一方の入力端子に前記容量部が接続され、他方の入力端子に前記基準電源が接続されており、
   前記基準電源によって基準電圧が変動されている状態において、前記制御部によって前記切替部が強制的に制御されることで、前記帰還スイッチが選択されることを特徴とする請求項４に記載の容量式物理量検出装置。
6. 前記容量部に蓄積される電荷量を強制的に変動させる変化部を有し、
   前記変化部によって前記電荷量が変動されている状態において、前記制御部によって前記切替部が強制的に制御されることで、前記帰還スイッチが選択されることを特徴とする請求項４に記載の容量式物理量検出装置。
7. 前記変換部は、前記演算増幅器の出力信号を一時的に保持するサンプルホールド回路を有し、
   前記演算増幅器の出力信号は、前記サンプルホールド回路を介して、前記選択部に入力されることを特徴とする請求項１〜６いずれか１項に記載の容量式物理量検出装置。
8. 前記変換部の出力信号を処理する処理部を有し、
   該処理部には、前記変換部の出力信号と共に、選択された帰還スイッチと直列接続された帰還コンデンサの情報を含む信号と、信号処理の開始情報を含む信号とが、前記選択部から入力されることを特徴とする請求項７に記載の容量式物理量検出装置。
9. 前記処理部は、前記変換部の出力信号をアナログ信号からデジタル信号に変換するＡ／Ｄ変換回路と、前記Ａ／Ｄ変換回路から出力されるデジタル信号を処理するデジタル信号処理回路と、を有し、
   前記信号処理の開始情報を含む信号は、前記Ａ／Ｄ変換回路及び前記デジタル信号処理回路の少なくとも一方に入力されることを特徴とする請求項８に記載の容量式物理量検出装置。
10. 前記デジタル信号処理回路は、前記変換部の出力信号に含まれる高周波数成分を除去するローパスフィルタと、該ローパスフィルタの出力信号を増幅するアンプと、を含むことを特徴とする請求項９に記載の容量式物理量検出装置。
11. 前記処理部は、選択された帰還スイッチと直列接続された帰還コンデンサの情報を含む信号に基づいて、前記容量部の静電容量変化感度を調整し、帰還コンデンサ切替時の誤差を補正することを特徴とする請求項８〜１０のいずれか１項に記載の容量式物理量検出装置。
12. 前記処理部は、選択された帰還スイッチと直列接続された帰還コンデンサの情報を含む信号に対応する静電容量変化感度調整係数と帰還コンデンサ切替補正係数とを、前記変換部の出力信号に乗算することで、前記静電容量変化感度を調整し、前記帰還コンデンサ切替時の誤差を補正することを特徴とする請求項１１に記載の容量式物理量検出装置。
13. 前記処理部は、選択された帰還スイッチと直列接続された帰還コンデンサの情報を含む信号に対応する静電容量変化感度調整係数と帰還コンデンサ切替補正係数とが積算された積算係数を、前記変換部の出力信号に乗算することで、前記静電容量変化感度調整を調整し、前記帰還コンデンサ切替時の誤差を補正することを特徴とする請求項１１に記載の容量式物理量検出装置。

Images