JPWO2014192296A1 - リアクタンス可変型回路 - Google Patents

Abstract

リアクタンス可変型回路は、外力によりリアクタンスが変動する可変リアクタンス素子Ｃｖと、可変リアクタンス素子Ｃｖと並列に接続された１つ以上の補正用リアクタンス素子とを有し、補正用リアクタンス素子は、リアクタンス要素Ｃ１〜Ｃ４と、当該リアクタンス要素Ｃ１〜Ｃ４と接続され、可変リアクタンス素子Ｃｖに対するリアクタンス要素Ｃ１〜Ｃ４の接続又は非接続が選択可能な選択部ｆ１〜ｆ４とを含む。

Description

本発明は、リアクタンス可変型回路に関する。

歪みの変化を検出する技術としては、下記の特許文献１が知られている。

この特許文献１には、レゾネータ回路を有するセンサが開示されている。このセンサは、レゾネータ回路に含まれるキャパシタの機械的な歪みによって電荷容量が変化する。これによって、人及び動物を含む生体に埋め込まれた素子に加わる歪みの時間的変化を判定している。

特表２０１２−５０１２３７号公報

しかしながら、特許文献１の生体埋め込み型のセンサは、総リアクタンス値が補正できる構成を有していない。したがって、製造バラツキや実装バラツキによって各センサの共振周波数が異なるものとなってしまう。この総リアクタンス値を補正する既存の技術はあるが、モジュールの小型化や低コスト化が望まれている。

そこで、本発明は、上述した実情に鑑みて提案されたものであり、共振周波数の補正をすることができる構成を小型化し且つ低コストで実現できるリアクタンス可変型回路を提供することを目的とする。

本発明の第１の態様に係るリアクタンス可変型回路は、外力によりリアクタンスが変動する可変リアクタンス素子と、前記可変リアクタンス素子と並列に接続された１つ以上の補正用リアクタンス素子とを有し、前記補正用リアクタンス素子は、リアクタンス要素と、当該リアクタンス要素と接続され、前記可変リアクタンス素子に対する前記リアクタンス要素の接続又は非接続が選択可能な選択部とを含むことを特徴とする。

本発明の第２の態様に係るリアクタンス可変型回路は、上記第１の態様のリアクタンス可変型回路であって、前記リアクタンス要素は、外力に対して不感であることを特徴とする。

本発明の第３の態様に係るリアクタンス可変型回路は、上記第１又は第２態様のリアクタンス可変型回路であって、前記可変リアクタンス素子及び前記補正用リアクタンス素子に並列に接続された固定インダクタを有することを特徴とする。

本発明の第４の態様に係るリアクタンス可変型回路は、上記第１乃至第３の態様の何れかのリアクタンス可変型回路であって、前記リアクタンス要素は、キャパシタであることを特徴とする。

本発明の第５の態様に係るリアクタンス可変型回路は、上記第４の態様のリアクタンス可変型回路であって、前記キャパシタを前記可変リアクタンス素子に並列に複数有し、前記複数のキャパシタのうち、前記キャパシタンス値が最も大きいキャパシタを前記可変リアクタンス素子と最も近い位置に配設したことを特徴とする。

本発明の第６の態様に係るリアクタンス可変型回路は、上記第１乃至第５の態様の何れかのリアクタンス可変型回路であって、前記選択部は、前記リアクタンス要素に直列に接続されたヒューズ又はアンチヒューズであることを特徴とする。

本発明の第７の態様に係るリアクタンス可変型回路は、上記第１乃至第５の態様の何れかのリアクタンス可変型回路であって、前記選択部をヒューズにより構成し、前記ヒューズの材料と前記リアクタンス要素が接続された電極の材料が同一であることを特徴とする。

本発明の第８の態様に係るリアクタンス可変型回路は、上記第１乃至第７の態様の何れかのリアクタンス可変型回路であって、前記選択部をヒューズにより構成し、前記ヒューズに電気信号を供給する信号供給端子を接続し、前記ヒューズと前記信号供給端子との間にツェナーダイオードを設けたことを特徴とする。

本発明の第９の態様に係るリアクタンス可変型回路は、上記第１乃至第８の態様の何れかのリアクタンス可変型回路であって、前記可変リアクタンス素子及び前記補正用リアクタンス素子と並列に接続され、前記可変リアクタンス素子との接続又は非接続が切り替え可能な他の補正用リアクタンス素子を有することを特徴とする。

本発明の第１０の態様に係るリアクタンス可変型回路は、上記第９の態様のリアクタンス可変型回路であって、前記選択部と前記リアクタンス要素とが直列に接続され、前記選択部が接続された正極線が電気的に複数に分割され、負極線が、前記補正用リアクタンス素子と前記他の補正用リアクタンス素子とで共通した導線として構成されていることを特徴とする。

本発明の第１１の態様に係るリアクタンス可変型回路は、上記第７乃至第１０の態様のリアクタンス可変型回路であって、半導体基板と、前記半導体基板上に形成された絶縁膜と、前記絶縁膜上に形成された保護膜と、前記保護膜上に形成された緩和層と、前記緩和層上に形成された封止層とを更に備え、前記選択部は、前記絶縁膜と保護膜との間に、金属材料からなる導電層により形成され、前記緩和層は、前記封止層より炭化しにくい材料からなることを特徴とする。

本発明の第１２の態様に係るリアクタンス可変型回路は、上記第１１の態様のリアクタンス可変型回路であって、前記緩和層は、前記保護膜の上面において、前記選択部が形成された領域に選択的に形成されることを特徴とする。

本発明の第１３の態様に係るリアクタンス可変型回路は、上記第１１又は第１２の態様のリアクタンス可変型回路であって、前記選択部は、前記半導体基板の平面方向における中央部に集合するように形成されることを特徴とする。

図１は、本発明の実施形態として示すリアクタンス可変型回路の構成を示す回路図である。 図２は、本発明の一実施形態として示すリアクタンス可変型回路の構成を示す回路図である。 図３は、本発明の一実施形態として示すリアクタンス可変型回路において、固定インダクタを含む構成を示す回路図である。 図４は、本発明の一実施形態として示すリアクタンス可変型回路において、キャパシタを含む構成を示す回路図である。 図５は、本発明の一実施形態として示すリアクタンス可変型回路において、キャパシタを含む他の構成を示す回路図である。 図６は、本発明の一実施形態として示すリアクタンス可変型回路において、ツェナーダイオードを含む構成を示す回路図である。 図７は、本発明の一実施形態として示すリアクタンス可変型回路において、複数の補正用リアクタンス素子部を含む構成を示す回路図である。 図８は、本発明の実施形態として示すリアクタンス可変型回路を構成する半導体装置を説明する模式的な上面図である。 図９は、図８のＡ−Ａ方向から見た拡大断面図である。 図１０は、図８のＧ−Ｇ方向から見た拡大断面図である。 図１１は、図８の変形例を説明するＡ−Ａ方向から見た拡大断面図である。 図１２は、本発明の実施形態として示すリアクタンス可変型回路を構成する半導体装置の変形例を説明する模式的な上面図である。

以下、本発明の実施の形態について図面を参照して説明する。

本発明の実施形態として示すリアクタンス可変型回路は、例えば図１に示すように構成される。このリアクタンス可変型回路は、外力によりリアクタンスが変動する可変リアクタンス素子１と、可変リアクタンス素子１と並列に接続された１つ以上の補正用リアクタンス素子４とを有する。補正用リアクタンス素子４は、リアクタンス要素３と、当該リアクタンス要素３と接続され、可変リアクタンス素子１に対するリアクタンス要素３の接続又は非接続が選択可能な選択部２とを含む。このリアクタンス可変型回路において、可変リアクタンス素子１、リアクタンス要素３は、キャパシタ、インダクタといったあらゆるリアクタンス素子を含む。リアクタンス要素３は、外力に対して不感である。また、このリアクタンス可変型回路において、選択部２は、リアクタンス要素３を選択可能なものであればあらゆる態様を含む。以下、このリアクタンス可変型回路の一実施形態について説明する。

本発明の実施形態として示すリアクタンス可変型回路は、例えば図２に示すように構成される。リアクタンス可変型回路は、可変リアクタンス素子Ｃｖ、１つ以上の補正用リアクタンス素子を含む。可変リアクタンス素子Ｃｖと補正用リアクタンス素子とは、共通した正極線Ｐと負極線Ｎとの間に並列に接続されている。補正用リアクタンス素子は、リアクタンス要素Ｃ１〜Ｃ４と、選択部ｆ１〜ｆ４とを含む。リアクタンス要素Ｃ１と選択部ｆ１、リアクタンス要素Ｃ２と選択部ｆ２、リアクタンス要素Ｃ３と選択部ｆ３、リアクタンス要素Ｃ４と選択部ｆ４は、それぞれ直列に接続されている。選択部ｆ１〜ｆ４の一方端は正極線Ｐに接続され、他方端がリアクタンス要素Ｃ１〜Ｃ４に接続されている。リアクタンス要素Ｃ１〜Ｃ４の一方端は選択部ｆ１〜ｆ４の他方端に接続され、リアクタンス要素Ｃ１〜Ｃ４の他方端は負極線Ｎに接続されている。選択部ｆ１〜ｆ４は、当該リアクタンス要素Ｃ１〜Ｃ４と接続され、可変リアクタンス素子Ｃｖに対するリアクタンス要素Ｃ１〜Ｃ４の接続又は非接続が選択可能に構成されている。

可変リアクタンス素子Ｃｖは、機械的な歪みによりリアクタンス値が変動する。この可変リアクタンス素子Ｃｖにおける機械的な歪みの要因としては、周囲のストレス、加速度、圧力(血圧など)、音波、超音波などが挙げられる。

本実施形態において、補正用リアクタンス素子は、可変リアクタンス素子Ｃｖに対して複数個が並列関係となるよう設けられている。なお、図２に示した補正用リアクタンス素子は４個となっているが、これはあくまで例示である。したがって、補正用リアクタンス素子は４個に限定されることなく、４個以外の複数個であってもよい。また、補正用リアクタンス素子は、複数個ではなく、１個でもよい。

選択部ｆ１〜ｆ４は、電気信号が供給されることによって、可変リアクタンス素子Ｃｖに対するリアクタンス要素Ｃ１〜Ｃ４を接続又は非接続とするよう状態が変化する。選択部ｆ１〜ｆ４は、リアクタンス要素Ｃ１〜Ｃ４の選択時に、各選択部ｆ１〜ｆ４のリアクタンス要素Ｃ１〜Ｃ４側から伸びた信号供給端子ｔ１〜ｔ４と正極線Ｐの端子Ｖ１との間に電気信号が供給される。選択部ｆ１〜ｆ４は、電気的信号が供給されたことに応じて、正極線Ｐとリアクタンス要素Ｃ１〜Ｃ４とを電気的な導通状態を切り替える。

選択部ｆ１〜ｆ４は、電気信号によって導通状態又は非導通状態とされると、電気信号の供給前の状態には戻れないよう構成されている。これにより、リアクタンス可変型回路は、選択部ｆ１〜ｆ４によって、非可逆的にリアクタンスを保持可能に構成されている。

選択部ｆ１〜ｆ４によってリアクタンス要素Ｃ１〜Ｃ４が可変リアクタンス素子Ｃｖに対して導通状態なっている場合、リアクタンス可変型回路のリアクタンス値は、可変リアクタンス素子Ｃｖとリアクタンス要素Ｃ１〜Ｃ４とを含めた値となる。例えば選択部ｆ１が非導通になった場合、リアクタンス可変型回路のリアクタンス値は、可変リアクタンス素子Ｃｖとリアクタンス要素Ｃ２〜Ｃ４とを含めた値となる。これにより、リアクタンス可変型回路は、補正用リアクタンス素子を多くした場合には、選択部によって選択可能なリアクタンス要素が多くなる。したがって、リアクタンス可変型回路は、より多くの補正用リアクタンス素子を設けることによって、リアクタンス値をより細かく補正できる。リアクタンス要素がインダクタとキャパシタからなる場合は、それらの値により決まる共振周波数に補正できる。

以上のように、このリアクタンス可変型回路によれば、総リアクタンス値の補正をすることができる構成を小型化できる。リアクタンス要素がインダクタとキャパシタからなる場合は、共振周波数の補正をすることができる構成を小型化できる。例えば機械的な操作により補正を行うトリマコンデンサ等を使用せずに、リアクタンス値を補正できるので、モジュールの小型化が可能である。また、このリアクタンス可変型回路によれば、共振周波数を補正する構成が機械的な機構ではない。このため、リアクタンス可変型回路は、経時変化がなく、耐衝撃性も良好なものとできる。

上述したリアクタンス可変型回路は、図３に示すように、可変リアクタンス素子Ｃｖ及び補正用リアクタンス素子に並列に固定インダクタＬを接続してもよい。

固定インダクタＬは、図示しない他のインダクタとの間で電磁誘導を起こす。これにより、リアクタンス可変型回路は、電磁誘導によって給電が可能となるため、回路内に電源部を具備しなくてもよくなり、小型化、ワイヤレス化ができる。

上述したリアクタンス可変型回路において、リアクタンス要素は、図２及び図３に示したように、キャパシタＣ１〜Ｃ４であることが望ましい。

リアクタンス要素をキャパシタＣ１〜Ｃ４により構成することによって、可変リアクタンス素子Ｃｖとリアクタンス要素としてのキャパシタＣ１〜Ｃ４とを同時に形成することも可能である。これによってリアクタンス可変型回路を製造する半導体プロセスを容易なものとすることができる。

また、キャパシタは誘電体の厚みにより容易に設定することができるため、半導体プロセスで作製する際はインダクタに比べて設計自由度が高い。したがって、チップサイズを大型化することなく、補正用リアクタンス素子により補正可能なリアクタンス値のダイナミックレンジを広くすることができる。

なお、複数のキャパシタＣ１〜Ｃ４は、キャパシタンス値が大きなものから、小さなものまでを段階的に異ならせて含むことが望ましい。これにより、補正するキャパシタンス値の分解能を向上させることができる。

上述したリアクタンス可変型回路において、図４に示すように、リアクタンス要素Ｃ１〜Ｃ４としてのキャパシタは、そのキャパシタンス値が最も大きいキャパシタＣｍａｘを可変リアクタンス素子Ｃｖに最も近い位置に配設することが望ましい。このリアクタンス可変型回路においては、キャパシタＣｍａｘが、他のキャパシタＣ１〜Ｃ３よりも高いキャパシタンス値とする。これにより、キャパシタＣｍａｘと可変リアクタンス素子Ｃｖ及び固定インダクタＬとの回路配線長を短くでき、配線抵抗を低くできる。

このリアクタンス可変型回路によれば、キャパシタＣｍａｘと可変リアクタンス素子Ｃｖとの間の配線抵抗を低くすることにより、キャパシタンス値の大きいキャパシタＣｍａｘを設けても、配線抵抗の影響によりＱ値が悪化することを抑制できる。

上述したリアクタンス可変型回路において、図２乃至図４に示したように、選択部を、リアクタンス要素Ｃ１〜Ｃ４に直列に接続されたヒューズｆ１〜ｆ４又はアンチヒューズｆ１〜ｆ４によって構成してもよい。

選択部をヒューズｆ１〜ｆ４により構成した場合、リアクタンス要素Ｃ１〜Ｃ４のうち、可変リアクタンス素子Ｃｖに対して並列接続したいリアクタンス要素に対応するヒューズには電気信号を供給しない。一方、可変リアクタンス素子Ｃｖに対して並列接続が不要なリアクタンス要素に対応するヒューズには電気信号を供給する。この電気信号が供給されたヒューズは電気的に遮断状態となる。これにより、当該電気信号により遮断されたヒューズに接続されたリアクタンス要素は、可変リアクタンス素子Ｃｖに対して非接続状態となる。

選択部をアンチヒューズｆ１〜ｆ４により構成した場合には、可変リアクタンス素子Ｃｖに対して並列接続したいリアクタンス要素Ｃ１〜Ｃ４に接続されているアンチヒューズｆ１〜ｆ４に電気信号を供給する。この電気信号により、アンチヒューズｆ１〜ｆ４は電気的に導通状態となる。これにより、当該電気信号により導通されたアンチヒューズｆ１〜ｆ４に接続されたリアクタンス要素Ｃ１〜Ｃ４は、可変リアクタンス素子Ｃｖに対して接続状態となる。

このリアクタンス可変型回路によれば、リアクタンス要素Ｃ１〜Ｃ４上にヒューズ又はアンチヒューズｆ１〜ｆ４を形成する簡単な半導体プロセスで選択部を形成できる。

上述したリアクタンス可変型回路において、選択部をヒューズｆ１〜ｆ４により構成し、当該ヒューズｆ１〜ｆ４の材料とリアクタンス要素Ｃ１〜Ｃ４が接続された電極の材料を同一とすることが望ましい。このヒューズｆ１〜ｆ４及び電極の材料としては、アルミ（Ａｌ）、ポリシリコン（Ｓｉ）等が挙げられる。

図５に示すように、選択部としてのヒューズｆ１〜ｆ４部分からリアクタンス要素Ｃ１〜Ｃ４の電極までを同一材料により形成する。例えばヒューズｆ１〜ｆ４となる部位では電流経路幅を狭くするように電極を形成する。これにより、ヒューズｆ１〜ｆ４とリアクタンス要素Ｃ１〜Ｃ４の片側電極を同時に形成できる。このため、半導体プロセスの工程数が少なくなり低コストでリアクタンス可変型回路を製造できる。

上述したリアクタンス可変型回路は、図６のように構成してもよい。このリアクタンス可変型回路は、選択部をヒューズｆ１〜ｆ４により構成する。ヒューズｆ１〜ｆ４には、電気信号を供給する信号供給端子ｔ１〜ｔ４を接続する。このリアクタンス可変型回路は、ヒューズｆ１〜ｆ４と信号供給端子ｔ１〜ｔ４との間にツェナーダイオードＴ１〜Ｔ４を設ける。

このリアクタンス可変型回路によれば、信号供給端子ｔ１〜ｔ４とヒューズｆ１〜ｆ４との間に予期せぬ高い電圧が印加されても、ツェナーダイオードＴ１〜Ｔ４によりヒューズｆ１〜ｆ４の誤切断を回避できる。これにより、このリアクタンス可変型回路によれば、予期せずにリアクタンス可変型回路の総リアクタンス値が変動することを抑制でき、信頼性を高めることができる。

上述したリアクタンス可変型回路において、図７に示すように、可変リアクタンス素子Ｃｖとリアクタンス要素Ｃ１〜Ｃ４と並列に接続された他の補正用リアクタンス素子（補正用リアクタンス素子部Ｂ２）を備えていてもよい。このリアクタンス可変型回路は、選択部ｆ１〜ｆ４及びリアクタンス要素Ｃ１〜Ｃ４を含む補正用リアクタンス素子部Ｂ１に対し、他の補正用リアクタンス素子からなる補正用リアクタンス素子部Ｂ２が、可変リアクタンス素子Ｃｖに並列接続が可能に構成されている。

補正用リアクタンス素子部Ｂ２には、選択部ｆ５〜ｆ７とリアクタンス要素Ｃ５〜Ｃ７とを含む３個の補正用リアクタンス素子が含まれる。上述した補正用リアクタンス素子と同様に、選択部ｆ５〜ｆ７とリアクタンス要素Ｃ５〜Ｃ７とのそれぞれは、直列接続されている。

本実施形態において、他の補正用リアクタンス素子は、可変リアクタンス素子Ｃｖに対して複数個が並列関係となるよう設けられている。なお、図７に示した他の補正用リアクタンス素子は３個となっているが、これはあくまで例示である。したがって、他の補正用リアクタンス素子が３個に限定されることなく、３個以外の複数個であってもよい。また、他の補正用リアクタンス素子は、複数個ではなく、１個でもよい。リアクタンス可変型回路は、他の補正用リアクタンス素子をより多く設けることによって、リアクタンス値（共振周波数）をより細かく補正できる。

このリアクタンス可変型回路において、補正用リアクタンス素子部Ｂ１は、端子Ｖ１に接続された正極線Ｐ１に接続されている。一方、補正用リアクタンス素子部Ｂ２は、端子Ｖ２に接続された正極線Ｐ２に接続されている。端子Ｖ１に接続された正極線Ｐ１と端子Ｖ２に接続された正極線Ｐ２とは、補正用リアクタンス素子部Ｂ１と補正用リアクタンス素子部Ｂ２とを電気的に複数に分割させている。

端子Ｖ１に接続された正極線Ｐ１と、端子Ｖ２に接続された正極線Ｐ２との間には、外付けスイッチ回路が接続可能である。この外付けスイッチ回路は、生体埋込み式では、遠隔操作可能なマグネットスイッチ等や、体温により動作するバイメタルスイッチ等が用いられる。この外付けスイッチ回路は、可変リアクタンス素子Ｃｖ及び補正用リアクタンス素子部Ｂ１に対して、補正用リアクタンス素子部Ｂ２を電気的に接続するか否かを切り替え可能とする。すなわち、他の補正用リアクタンス素子は、可変リアクタンス素子Ｃｖとの接続又は非接続が適宜切り替え可能に構成できる。

外付けスイッチ回路により補正用リアクタンス素子部Ｂ２が可変リアクタンス素子Ｃｖ及び補正用リアクタンス素子部Ｂ１と非接続（オフ）された場合、リアクタンス可変型回路の共振周波数は、リアクタンス要素Ｃ５〜Ｃ７を含めずに決定される。

外付けスイッチ回路により補正用リアクタンス素子部Ｂ２が可変リアクタンス素子Ｃｖ及び補正用リアクタンス素子部Ｂ１と接続（オン）された場合、リアクタンス可変型回路の共振周波数は、リアクタンス要素Ｃ５〜Ｃ７を含めて決定される。すなわち、共振周波数は、固定インダクタＬ、可変リアクタンス素子Ｃｖ、固定キャパシタＣｓ、リアクタンス要素Ｃ１〜Ｃ４、Ｃ５〜Ｃ７により決定される。なお、選択部ｆ５〜ｆ７の状態により、補正用リアクタンス素子部Ｂ１及び補正用リアクタンス素子部Ｂ２のそれぞれのリアクタンス値が補正可能なことは勿論である。

このように、外付けスイッチ回路によって補正用リアクタンス素子部Ｂ２の接続又は非接続を切り替えることにより、リアクタンス可変型回路における共振周波数をシフトさせることができる。したがって、このリアクタンス可変型回路を生体埋め込み型のセンサ等に搭載すれば、このセンサを人や動物に埋め込んだ後であっても、共振周波数をセンサ使用者の意図に応じて大きくずらすことができ、多機能化を実現できる。

なお、補正用リアクタンス素子部は、図７の例では、Ｂ１、Ｂ２の２個であるが、３個以上であってもよい。補正用リアクタンス素子部は、リアクタンス可変型回路が実現する機能数を考慮すると、２個乃至５個程度であることが望ましい。補正用リアクタンス素子部の個数が５個の場合、リアクタンス可変型回路の共振周波数を５段階に亘ってシフトできる。

なお、図７に示したリアクタンス可変型回路は可変リアクタンス素子Ｃｖに対して固定キャパシタＣｓを設けている。この固定キャパシタＣｓを設けることにより、リアクタンス可変型回路全体のリアクタンス値をオフセットできる。リアクタンス可変型回路において、固定キャパシタＣｓを設けるか否かは任意であり、必須の構成ではないことは勿論である。

なお、複数の補正用リアクタンス素子部を有するリアクタンス可変型回路は、各補正用リアクタンス素子部が個別のチップ又は一体のチップの何れの構成であってもよい。

図７に示したリアクタンス可変型回路において、選択部ｆ１〜ｆ７とリアクタンス要素Ｃ１〜Ｃ７とがそれぞれ直列に接続され、選択部ｆ１〜ｆ７が接続された正極線Ｐ１、Ｐ２が電気的に複数に分割されている。一方、このリアクタンス可変型回路は、負極線Ｎが、補正用リアクタンス素子部Ｂ１と補正用リアクタンス素子部Ｂ２とで共通した導線として構成されていることが望ましい。

負極線Ｎを複数の補正用リアクタンス素子部Ｂ１、Ｂ２で共通にすることにより、負極線Ｎは、１チップでリアクタンス可変型回路を製造する半導体プロセスにおいて、リアクタンス要素Ｃ１〜Ｃ７の片側電極を半導体基板として構成できる。したがって、このリアクタンス可変型回路は、半導体プロセスにおける工数を省略できる。また、このリアクタンス可変型回路は、チップの小型化に貢献できる。

図７に示すリアクタンス可変型回路のうち、補正用リアクタンス素子部Ｂ１、Ｂ２を、微小電気機械システム（ＭＥＭＳ）技術により低コストで製造される小型の半導体装置Ｂとして構成する例を説明する。

半導体装置Ｂは、図８及び図９に示すように、半導体基板５１上に、絶縁膜５２、導電層５３、保護膜５４、緩和層５５及び封止層５６が順に形成されることにより、補正用リアクタンス素子部Ｂ１、Ｂ２を備える。

半導体基板５１は、例えばシリコン（Ｓｉ）等の半導体材料からなる。絶縁膜５２は、例えば、シリコン酸化膜（ＳｉＯ_２）、シリコン窒化膜（Ｓｉ_３Ｎ_４）等の絶縁体からなる。絶縁膜５２は、例えば化学気相成長（ＣＶＤ）法により、半導体基板５１上の全面に形成される。

導電層５３は、例えば、アルミニウム（Ａｌ）等の金属を含む金属材料からなる。導電層５３は、絶縁膜５２と保護膜５４との間に形成される。導電層５３は、スパッタリング法や電子ビーム真空蒸着法等により絶縁膜５２の上面に成膜された後、フォトリソグラフィ技術によりパターン形成されたマスクを用いた反応性イオンエッチング（ＲＩＥ）によりパターン形成される。パターン形成された導電層５３は、正極線Ｐ１及びＰ２、選択部ｆ１〜ｆ７、及び、信号供給端子ｔ１〜ｔ７を構成する。

正極線Ｐ１、Ｐ２は、それぞれ、概略として、絶縁膜５２の上面において互いに平行な方向に延伸する。選択部ｆ１〜ｆ４は、それぞれ、正極線Ｐ１から櫛歯状に延伸する。選択部ｆ５〜ｆ７は、それぞれ、正極線Ｐ２から櫛歯状に延伸する。導電層５３は、選択部ｆ１〜ｆ７において、所定の定格を有するヒューズを構成するように幅が狭く形成される。信号供給端子ｔ１〜ｔ７は、それぞれ、選択部ｆ１〜ｆ７の正極線Ｐ１、Ｐ２の他端側に接続されるように、選択部ｆ１〜ｆ７と連結する。

パターン形成された導電層５３は、図１０に示すように、半導体基板５１及び絶縁膜５２と共に、キャパシタＣ１〜Ｃ７を構成する。キャパシタＣ１〜Ｃ７を構成する導電層５３は、それぞれ、一端側が信号供給端子ｔ１〜ｔ７に接続されるように、信号供給端子ｔ１〜ｔ７と連結する。キャパシタＣ１〜Ｃ７を構成する導電層５３は、それぞれ、互いに異なる面積を有するように形成されることにより、キャパシタＣ１〜Ｃ７が互いに異なる静電容量を有する。

半導体基板５１及び導電層５３は、各キャパシタＣ１〜Ｃ７において、互いに相対的に固定されたそれぞれ一対の固定電極を構成する。それぞれ一対の固定電極は、絶縁膜５２を挟み込むように形成されることにより、外力を受けても互いの間の距離が変動しないように構成される。すなわち、各キャパシタＣ１〜Ｃ７は、外力を受けても静電容量が変動せず、外力に対して不感である。

保護膜５４は、例えば、シリコン酸化膜（ＳｉＯ_２）、シリコン窒化膜（Ｓｉ_３Ｎ_４）等の絶縁体からなる。保護膜５４は、例えば化学気相成長（ＣＶＤ）法により、少なくとも選択部ｆ１〜ｆ７を被覆するように、絶縁膜５２及び導電層５３の上面に形成される。但し、保護膜５４は、正極線Ｐ１、Ｐ２にそれぞれ接続された端子Ｖ１、Ｖ２、信号供給端子ｔ１〜ｔ７、及び、負極線Ｎに接続された端子ＣＯＭを露出するように、選択的に形成される。端子ＣＯＭは、例えば、絶縁膜５２を貫通して半導体基板５１と電気的に接続されるように形成された導電層５３によって構成される。半導体基板５１は、端子ＣＯＭが接地電位等の負極に接続されることにより、負極線Ｎを構成する。

緩和層５５は、例えばシリコーン樹脂等の絶縁性を有する樹脂材料からなる。緩和層５５は、端子Ｖ１、Ｖ２及びＣＯＭ、信号供給端子ｔ１〜ｔ７への配線が接続された後、例えばポッティング等により、少なくとも選択部ｆ１〜ｆ７が形成された領域Ｄ１を被覆するように、保護膜５４の上面に形成される。封止層５６は、例えばエポキシ樹脂等の樹脂材料からなる。封止層５６は、例えばポッティング等により、保護膜５４及び緩和層５５等の上面に形成される。

緩和層５５は、弾性を有し、封止層５６よりも炭化しにくい材料からなる。信号供給端子ｔ１〜ｔ７に電気信号が供給されることにより、選択部ｆ１〜ｆ７は、電流が流され、ジュール熱により溶融して遮断状態になる。緩和層５５は、選択部ｆ１〜ｆ７の溶融時に発生するガスにより保護膜５４が破壊される時の衝撃を吸収することにより、半導体装置Ｂの破壊を低減することができる。また、緩和層５５は、選択部ｆ１〜ｆ７のジュール熱により封止層５６が炭化し、遮断した選択部ｆ１〜ｆ７の両端がショートされることを防止することにより、半導体装置Ｂの信頼性を向上することができる。なお、図１０に示す例において、緩和層５５がキャパシタＣ１〜Ｃ７の上方にも形成されるが、緩和層５５は、少なくとも選択部ｆ１〜ｆ７の領域に形成されていればよく、キャパシタＣ１〜Ｃ７の上方において省略されてもよい。

緩和層５５は、図１１に示すように、例えばフォトリソグラフィ技術により、選択部ｆ１〜ｆ７が形成された領域Ｄ１にのみ選択的に形成されるようにしてもよい。緩和層５５が領域Ｄ１に選択的に形成されることにより、封止層５６は、緩和層５５との界面が低減され、保護膜５４との界面が増加される。これにより、封止層５６は、密着性が向上され、界面において剥離しにくい構成とされることができる。

また、半導体装置Ｂは、図１２に示すように、半導体基板５１の平面方向における中央部に集合するように形成された選択部ｆ１〜ｆ７を備えるようにしてもよい。緩和層５５は、少なくとも、半導体基板５１の中央部の選択部ｆ１〜ｆ７が形成された領域Ｄ２に形成されればよい。このため、緩和層５５の形成工程において、半導体基板５１の端部に塗布のムラが生じた場合であっても、緩和層５５は、選択部ｆ１〜ｆ７が形成された領域Ｄ２に形成されることができる。

なお、選択部ｆ１〜ｆ４、ｆ５〜ｆ７にそれぞれ接続されたキャパシタＣ１〜Ｃ４、Ｃ５〜Ｃ７は各一つずつのものを説明したが、これに限るものではない。例えば、各選択部ｆ１〜ｆ４、ｆ５〜ｆ７に対して複数個のキャパシタが直列接続されていてもよい。さらに、各選択部ｆ１〜ｆ４、ｆ５〜ｆ７に直列接続されるキャパシタの個数が異なっていてもよい。

なお、本実施形態では、外力として周囲のストレス、加速度、圧力（血圧など）、音波、超音波などを例示し、その外力を要因として発生した機械的な歪みによりリアクタンス値が変動するものを説明したが、これは一例であり、外力によりリアクタンス値が変動するものであれば機械的な歪みによるものに限定されない。

なお、上述の実施の形態は本発明の一例である。その他、上記の実施形態において説明した各リアクタンス可変型回路を相互に応用した構成等、本発明はここでは記載していない様々な実施形態等を含むことは勿論である。このため、本発明は、上述の実施形態に限定されることはなく、この実施の形態以外であっても、本発明に係る技術的思想を逸脱しない範囲であれば、設計等に応じて種々の変更が可能であることは勿論である。

特願２０１３−１１５３３８号（出願日：２０１３年５月３１日）の全内容は、ここに援用される。

本発明によれば、補正用リアクタンス素子に、可変リアクタンス素子に対するリアクタンス要素の接続又は非接続が選択可能な選択部を含むので、共振周波数の補正をすることができる構成を小型化し且つ低コストで実現できる。

１ 可変リアクタンス素子
２ 選択部
３ リアクタンス要素
４ 補正用リアクタンス素子
５１ 半導体基板
５２ 絶縁膜
５３ 導電層
５４ 保護膜
５５ 緩和層
５６ 封止層
Ｂ１、Ｂ２ 補正用リアクタンス素子部
Ｃ１〜Ｃ７ リアクタンス要素、キャパシタ
Ｃｍａｘ キャパシタ
Ｃｖ 可変リアクタンス素子
Ｌ 固定インダクタ
Ｔ１〜Ｔ４ ツェナーダイオード
ｆ１〜ｆ７ 選択部、ヒューズ、アンチヒューズ
ｔ１〜ｔ７ 信号供給端子
Ｐ、Ｐ１、Ｐ２ 正極線
Ｎ 負極線

Claims (13)

1. 外力によりリアクタンスが変動する可変リアクタンス素子と、
   前記可変リアクタンス素子と並列に接続された１つ以上の補正用リアクタンス素子とを有し、
   前記補正用リアクタンス素子は、リアクタンス要素と、当該リアクタンス要素と接続され、前記可変リアクタンス素子に対する前記リアクタンス要素の接続又は非接続が選択可能な選択部とを含む
   ことを特徴とするリアクタンス可変型回路。
2. 前記リアクタンス要素は、外力に対して不感であることを特徴とする請求項１に記載のリアクタンス可変型回路。
3. 前記可変リアクタンス素子及び前記補正用リアクタンス素子に並列に接続された固定インダクタを有することを特徴とする請求項１又は２に記載のリアクタンス可変型回路。
4. 前記リアクタンス要素は、キャパシタであることを特徴とする請求項１乃至請求項３の何れか一項に記載のリアクタンス可変型回路。
5. 前記キャパシタを前記可変リアクタンス素子に並列に複数有し、
   前記複数のキャパシタのうち、キャパシタンス値が最も大きいキャパシタを前記可変リアクタンス素子と最も近い位置に配設したことを特徴とする請求項４に記載のリアクタンス可変型回路。
6. 前記選択部は、前記リアクタンス要素に直列に接続されたヒューズ又はアンチヒューズであることを特徴とする請求項１乃至請求項５の何れか一項に記載のリアクタンス可変型回路。
7. 前記選択部をヒューズにより構成し、
   前記ヒューズの材料と前記リアクタンス要素が接続された電極の材料が同一であること
   を特徴とする請求項１乃至請求項５の何れか一項に記載のリアクタンス可変型回路。
8. 前記選択部をヒューズにより構成し、
   前記ヒューズに電気信号を供給する信号供給端子を接続し、
   前記ヒューズと前記信号供給端子との間にツェナーダイオードを設けたことを特徴とする請求項１乃至請求項７の何れか一項に記載のリアクタンス可変型回路。
9. 前記可変リアクタンス素子及び前記補正用リアクタンス素子と並列に接続され、前記可変リアクタンス素子との接続又は非接続が切り替え可能な他の補正用リアクタンス素子を有することを特徴とする請求項１乃至請求項８の何れか一項に記載のリアクタンス可変型回路。
10. 前記選択部と前記リアクタンス要素とが直列に接続され、
    前記選択部が接続された正極線が電気的に複数に分割され、
    負極線が、前記補正用リアクタンス素子と前記他の補正用リアクタンス素子とで共通した導線として構成されていること
    を特徴とする請求項９に記載のリアクタンス可変型回路。
11. 半導体基板と、
    前記半導体基板上に形成された絶縁膜と、
    前記絶縁膜上に形成された保護膜と、
    前記保護膜上に形成された緩和層と、
    前記緩和層上に形成された封止層とを更に備え、
    前記選択部は、前記絶縁膜と前記保護膜との間に、金属材料からなる導電層により形成され、
    前記緩和層は、前記封止層より炭化しにくい材料からなることを特徴とする請求項７乃至請求項１０の何れか一項に記載のリアクタンス可変型回路。
12. 前記緩和層は、前記保護膜の上面において、前記選択部が形成された領域に選択的に形成されることを特徴とする請求項１１に記載のリアクタンス可変型回路。
13. 前記選択部は、前記半導体基板の平面方向における中央部に集合するように形成されることを特徴とする請求項１０又は請求項１２に記載のリアクタンス可変型回路。

Images