JPH09289426A - 自動利得制御方法及び自動利得制御装置 - Google Patents

自動利得制御方法及び自動利得制御装置

Info

Publication number
JPH09289426A
JPH09289426A JP8102299A JP10229996A JPH09289426A JP H09289426 A JPH09289426 A JP H09289426A JP 8102299 A JP8102299 A JP 8102299A JP 10229996 A JP10229996 A JP 10229996A JP H09289426 A JPH09289426 A JP H09289426A
Authority
JP
Japan
Prior art keywords
analog signal
signal
amplified
voltage
automatic gain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8102299A
Other languages
English (en)
Inventor
Tsutomu Haruta
勉 春田
Kazuo Kumano
一夫 熊野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP8102299A priority Critical patent/JPH09289426A/ja
Priority to US08/843,251 priority patent/US5929706A/en
Priority to EP97302628A priority patent/EP0803977A3/en
Priority to KR1019970015172A priority patent/KR100432598B1/ko
Publication of JPH09289426A publication Critical patent/JPH09289426A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/001—Digital control of analog signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated

Landscapes

  • Control Of Amplification And Gain Control (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

(57)【要約】 【課題】ディジタル信号に変換されて信号処理されるア
ナログ信号の利得を制御して適正範囲内に増幅したアナ
ログ信号を供給するようにして歪等を減少させると共に
ＣＭＯＳ集積回路で１チップ化できる自動利得制御方法
及び自動利得制御装置を提供する。 【解決手段】信号処理するアナログ信号を可変利得増幅
器で増幅し、該増幅したアナログ信号の電圧と所定の基
準電圧とを比較してサンプリングし、このサンプリング
した回数のうち、基準電圧より増幅したアナログ信号の
電圧が大きい場合の回数が所定回数を上まった場合に
は、増幅したアナログ信号の利得を、所定回数を上まる
毎に段階的に変化させて所定の適正範囲のレベルにする
ようにする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、マイクやライン等
から入力したアナログ信号をディジタル信号に変換して
処理する際の、増幅したアナログ信号の入力レベルを適
正範囲にさせる自動利得制御方法及び自動利得制御装置
に関するものである。
【０００２】
【従来の技術】マイクロフォン等から入力したアナログ
信号を処理する際、アナログ信号のレベルが所定の範囲
内にないと音に歪み等が発生する。このような不具合を
除去するため、アナログ信号の過大なレベルを適切なレ
ベルに自動的に調整する自動利得制御が一般に行われて
いる。
【０００３】従来の自動利得制御装置は、入力信号をダ
イオードにより整流した後キャパシタと放電用抵抗器と
により平滑して信号レベルを検出する検出器と、この検
出器により検出された信号レベルに応じて利得を変化す
る可変利得増幅器（ＶＣＡ）とからなり、全体としてバ
イポーラ型集積回路で構成されていた。
【０００４】また、従来、アナログ信号入力をディジタ
ル信号に変換して出力するシステムにおいては、アナロ
グ信号をＡ／Ｄ変換器によりディジタル信号に変換した
後、ディジタル増幅器によりディジタル的に利得を変化
させるようにした自動利得制御装置が存在する。
【０００５】
【発明が解決しようとする課題】しかしながら、最近の
ディジタル技術において、自動利得制御装置は、バイポ
ーラ型集積回路よりも部品点数が少なく、製造工程が少
なく、集積度も大きく、かつ低消費電力であるという利
点を持つＭＯＳ型集積回路への転換が強く要望されてい
た。
【０００６】しかし、アナログ信号をＡ／Ｄ変換した
後、ディジタル的に利得を変化させるようにした自動利
得制御方式は、アナログ信号の入力部に対しては制御が
きかないから、十分な周波数帯域を持つ増幅器とＡ／Ｄ
変換器とが必要であるため、ＭＯＳ型集積回路として製
作することは困難であった。従って、本発明は、ＭＯＳ
型集積回路として製造するに適する自動利得制御方法及
び自動利得制御装置に課題を有する。
【０００７】
【課題を解決するための手段】上記課題を解決するた
め、本発明に係る自動利得制御方法は、信号処理するア
ナログ信号を増幅し、該増幅したアナログ信号、又はフ
ィルタを通過させた増加したアナログ信号の電圧と所定
の基準電圧とを比較してサンプリングし、該サンプリン
グした回数のうち、前記基準電圧より前記増幅したアナ
ログ信号の電圧が大きい場合の回数が所定回数を上まっ
た場合には、前記増幅したアナログ信号の利得を、前記
所定回数を上まる毎に段階的に変化させて所定の適正範
囲の利得にするようにしたことである。
【０００８】又、自動利得制御装置は、アナログ信号を
増幅する増幅手段と、該増幅したアナログ信号をディジ
タル信号に変換するＡＤコンバータとからなる自動利得
制御装置であって、前記増幅手段は、入力したアナログ
信号を、フィードバック制御信号に応じて利得を段階的
に変化させて増幅したアナログ信号を出力する可変利得
増幅器と、該増幅したアナログ信号の電圧を所定の基準
電圧と比較し、該増幅したアナログ信号の電圧が大きい
場合には、カウンタの値をカウントし、該カウントした
値に基づく制御信号を前記可変利得増幅器に送るディジ
タル検出器とからなり、前記カウンタのカウントされた
値が、所定値より大きくなる毎に前記可変利得増幅器の
利得を段階的に変化させるようにしたことであり、この
増幅手段は、ＣＭＯＳ型集積回路で１チップ化にしたこ
とである。
【０００９】このように、マイクやライン等からのアナ
ログ信号を増幅し、増幅したアナログ信号をサンプリン
グして基準電圧と比較して過大な増幅されたアナログ信
号を検出し、検出された回数に基づいて抵抗タップのス
イッチングを行なって段階的に増幅器から出力する利得
を変化させて適正範囲の出力レベルのアナログ信号にす
ることができる。又、アナログ信号の利得の制御をする
ようにしたことにより、充分な帯域を持つ入力アンプや
ＡＤコンバータ等が不要となるため、ＣＭＯＳ型集積回
路による１チップ化が可能となり、部品点数が少なく、
製造工程が少なく、集積度も大きく、かつ低消費電力に
することができるようになる。
【００１０】
【発明の実施の形態】本発明に係る自動利得制御方法を
具現化する自動利得制御装置の望ましい実施の形態は、
図１に示すように、可変利得増幅器１と、フィルタ２
と、ＡＤコンバータ３と、ディジタル検出器４とから構
成されている。この内、所謂増幅手段は可変利得増幅器
１と、フィルタ２と、ディジタル検出器４とから構成す
る。
【００１１】図１において、マイクやライン等から入力
したアナログ信号は、入力端子ＩＮから可変利得増幅器
１に入力される。可変利得増幅器１は、後述するように
利得を段階的に変化するように構成された増幅器であ
る。
【００１２】フィルタ２は、可変利得増幅器１から出力
されたアナログ信号の周波数帯域を限定する機能を有す
る。このフィルタ２から出力されるアナログ信号は、Ａ
Ｄコンバータ３とディジタル検出器４とに入力される。
【００１３】ＡＤコンバータ３は、入力したアナログ信
号をディジタル信号に変換し、出力端子ＯＵＴへ出力す
る。出力端子ＯＵＴからのディジタル信号は、本自動利
得制御装置の出力となる。
【００１４】ディジタル検出器４は、フィルタ２を通過
した増幅したアナログ信号を入力し、増幅したアナログ
信号の周波数に比較して充分大きなクロック周波数によ
り上記アナログ信号を標本化（サンプリング）する。ま
た、ディジタル検出器４には、所定値の電圧レベルを持
つ基準信号である基準電圧が外部から供給されている。
【００１５】このようなディジタル検出器４は、上記サ
ンプリングのタイミング毎に、各サンプルの電圧レベル
と上記基準信号の基準電圧レベルとを比較し、サンプル
の電圧レベルが基準信号の電圧レベルより大きい回数の
値が所定値を越えた時、８ビットのディジタルデータか
らなるフィードバック制御信号である利得指示ディジタ
ル信号を介して可変利得増幅器１へ利得を下げるように
フィードバック指示する。
【００１６】このフィードバック制御信号である利得指
示ディジタル信号を受信した可変利得増幅器１は、ディ
ジタル検出器４からの上記利得指示ディジタル信号を解
読し、この解読内容により、利得を所定段階、例えば一
段階下げるように動作する。
【００１７】このように、可変利得増幅器１とフィルタ
２とディジタル検出器４とは、フィードバック制御によ
り自動的に出力レベルを調整する。
【００１８】図２は、図１に示した可変利得増幅器１の
一実施例を示す。図２において、可変利得増幅器１は、
ディジタル検出器３の出力端子に接続されたデコーダ５
と、デコーダ５の出力信号によりオン／オフ制御される
複数のオン／オフスイッチを持つスイッチ群６と、スイ
ッチ群６の上記複数のオン／オフスイッチの各一端にそ
れぞれ接続された複数のタップを持ち、一端はフィルタ
２の入力端子と接続され他端は接地されている抵抗器７
と、マイナス入力端子が自己の出力端子と接続され、プ
ラス入力端子がスイッチ群６の各スイッチの他端の共通
端子と接続された演算増幅器８と、演算増幅器８の出力
端子と入力端子ＩＮとの間に直列に接続された二つの抵
抗器Ｒ１、Ｒ２と、マイナス入力端子は抵抗器Ｒ１と抵
抗器Ｒ２との接続点と接続され、プラス入力端子は接地
され、出力端子は抵抗器７の上記一端と共にフィルタ２
の入力端子と接続された演算増幅器９とから構成されて
いる。
【００１９】デコーダ５は、ディジタル検出器４から出
力されたフィードバック制御信号である８ビットの利得
指示ディジタル信号を解読し、その解読内容によりスイ
ッチ群６のＭ個のスイッチの内のオンにすべきスイッチ
を指定するスイッチ指定信号をスイッチ群６のタップ制
御部６ａへ出力する。
【００２０】スイッチ群６のＭ個のオン／オフスイッチ
は、タップ制御部６ａにより個別にオン／オフ制御され
るようになっている。即ち、デコーダ５からのスイッチ
指定信号がｎ番目のスイッチを指定している場合は、タ
ップ制御部６ａは、Ｍ個のスイッチＳ1 〜ＳM の内、ス
イッチＳn のみをオン（接続）にし、他の全てのスイッ
チをオフにする。
【００２１】抵抗器７は、等間隔に配置されたＭ個のタ
ップを有しており、従って、隣接する二つのタップ間の
抵抗値は全て等しい。いま、スイッチ群６のＭ個のスイ
ッチＳ1 〜ＳM の内、スイッチＳn がオンになった時、
抵抗器７の全抵抗ｒは、このスイッチＳn と接続された
タップによりフィルタ２への出力側の抵抗値ｒA と接地
側の抵抗値ｒB とに分割される（ｒ＝ｒA ＋ｒB ）。
【００２２】従って、演算増幅器８のプラス入力端子と
演算増幅器９の出力端子との間に抵抗値ｒA が挿入され
ることになる。
【００２３】従って、可変利得増幅器１の全体の利得Ｇ
は、 Ｇ＝−（ｒ2 ／ｒ1 ）×（ｒA ＋ｒB ）／ｒB となる。ただし、ｒ1 、ｒ2 はそれぞれ抵抗器Ｒ１、Ｒ
２の抵抗値である。
【００２４】このように、オンにするスイッチＳn を変
えることにより、抵抗値ｒA 、ｒBがそれぞれ変わり、
その結果、可変利得増幅器１の利得Ｇを変えることがで
きるようになっている。
【００２５】図３は、図１に示したディジタル検出器３
の一実施例を示す。図３において、ディジタル検出器３
は、チョッパコンパレータ１０とカウンタ１１とからな
る。
【００２６】チョッパコンパレータ１０は、フィルタ２
から出力されたアナログ信号を入力する入力端子Ｖ
INと、上記基準電圧である基準信号を入力する入力端子
Ｖref と、クロック信号を入力する端子ＣＬＫとを有し
ている。
【００２７】チョッパコンパレータ１０は、フィルタ２
の出力であるアナログ信号の周波数に比較して十分に大
きな周波数のクロック信号を端子ＣＬＫから入力し、こ
のクロック信号によりアナログ信号のサンプリングを行
う機能と、サンプリングの結果得られた各サンプルデー
タの値を基準電圧である基準信号のレベルと比較する機
能と、この比較の結果サンプルデータの値が基準電圧で
ある基準信号のレベルより大きい場合は信号Ｈｉを、小
さい場合は信号Ｌｏをカウンタ１１へ出力する機能とを
有する。
【００２８】カウンタ１１は、チョッパコンパレータ１
０から信号Ｈｉが出力された回数を数え、この回数が設
定値Ｎ1 を越えた時、可変利得増幅器１へ出力する利得
指示ディジタル信号の８ビットデータの内容を所定値Ｎ
2 だけ増加する。
【００２９】カウンタ１１の上記設定値Ｎ1 、Ｎ2 は、
自動利得制御装置に対する要求性能の一つであるアタッ
クタイムとリカバリタイムによって適当に定める。
【００３０】上記可変利得増幅器１と上記ディジタル検
出器４とを有する自動利得制御装置は、アナログ信号の
レベルが過大となり、ディジタル検出器３のカウンタ１
１から出力される利得指示ディジタル信号の８ビットデ
ータの内容が増加すると、可変利得増幅器１のデコーダ
５はこの８ビットデータを解読し、オンにするスイッチ
の番号を指定するスイッチ指定信号をスイッチ群６のタ
ップ制御部６ａへ送る。その結果、上記のように可変利
得増幅器１の利得Ｇが変化することになる。
【００３１】図４、図５は、可変利得増幅器の他の実施
例を示す。図４に示す可変利得増幅器１ａは、アナログ
信号を入力する入力端子ＩＮとフィルタ２への出力端子
との間に抵抗器７を直接接続した構成となっている。そ
して、スイッチ群６の複数のスイッチの共通端子は、演
算増幅器１２のマイナス入力端子に接続した構成となっ
ている。
【００３２】このような構成からなる可変利得増幅器１
ａは、演算増幅器１２が１個のみであるので、その分構
成が簡単で低消費電力の回路構成にすることができる。
しかし、この回路構成は、入力インピーダンスが大きく
変化するため、この点が差し支えないような用途に使用
するようにすればよい。
【００３３】図５に示す可変利得増幅器１ｂは、アナロ
グ信号を入力する入力端子ＩＮを演算増幅器１３のプラ
ス入力端子と接続し、マイナス入力端子をスイッチ群６
の複数のスイッチの共通端子と接続した構成となってい
る。
【００３４】このような構成からなる可変利得増幅器１
ｂは、演算増幅器１３が１個のみであるので、その分構
成が簡単で低消費電力の回路構成にすることができる。
しかし、この回路構成は演算増幅器１３の動作点が変化
するため出力信号に僅かに歪みが発生する可能性がある
が、この点が差し支えないような用途に使用するように
すればよい。
【００３５】
【発明の効果】以上説明したように、本発明に係る自動
利得制御装置は、マイクやライン等からのアナログ信号
を増幅した利得を、所定の基準電圧で比較して、基準電
圧以上のアナログ信号の電圧の回数から段階的に利得を
制御するようにしたことにより、ディジタル信号に変換
するアナログ信号を適正範囲のレベルにすることがで
き、ディジタル信号処理された信号の歪等を減少させる
ことができると云う効果がある。
【００３６】又、アナログ信号を制御するようにしたこ
とにより、増幅部分をＣＭＯＳ型集積回路で１チップ化
することができ、部品点数を少なくし、低消費電力で、
製造工程を少なくすることができると云う効果がある。
【図面の簡単な説明】
【図１】本発明に係る自動利得制御方法を具現化した自
動利得制御装置の一実施形態を示すブロック図である。
【図２】同可変利得増幅器１の一実施例を示す説明図で
ある。
【図３】同ディジタル検出器３の一実施例を示す説明図
である。
【図４】同可変利得増幅器１の他の実施例を示す説明図
である。
【図５】図１の可変利得増幅器１の他の実施例を示す説
明図である。
【符号の説明】
１、１ａ、１ｂ：可変利得増幅器，２：フィルタ，３：
ＡＤコンバータ，４：ディジタル検出器，５：デコー
ダ，６：スイッチ群，７：抵抗器，８、９：演算増幅
器，１０：チョッパコンパレータ，１１：カウンタ，１
２、１３：演算増幅器，ＩＮ、ＯＵＴ、ＶIN、Ｖref 、
ＣＬＫ：端子，Ｒ１、Ｒ２：抵抗器，ｒA 、 ｒ
B 、 ｒ1 、ｒ2 ：抵抗値。

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】信号処理するアナログ信号を増幅し、該増
    幅したアナログ信号の電圧と所定の基準電圧とを比較し
    てサンプリングし、該サンプリングした回数のうち、前
    記基準電圧より前記増幅したアナログ信号の電圧が大き
    い場合の回数が所定回数を上まった場合には、前記増幅
    したアナログ信号の利得を、前記所定回数を上まる毎に
    段階的に変化させて所定の適正範囲にするようにしたこ
    とを特徴とする自動利得制御方法。
  2. 【請求項２】前記基準電圧との比較は、前記増幅された
    アナログ信号をフィルタを通過したアナログ信号の電圧
    で行なうようにした請求項１に記載の自動利得制御方
    法。
  3. 【請求項３】信号処理するアナログ信号を増幅する増幅
    手段と、該増幅したアナログ信号をディジタル信号に変
    換するＡＤコンバータとからなる自動利得制御装置であ
    って、前記増幅手段は、入力したアナログ信号を、フィ
    ードバック制御信号に応じて利得を段階的に変化させて
    増幅したアナログ信号を出力する可変利得増幅器と、該
    増幅したアナログ信号の電圧を所定の基準電圧と比較
    し、該増幅したアナログ信号の電圧が大きい場合には、
    カウンタの値をカウントし、該カウントした値に基づく
    前記フィードバック制御信号を前記可変利得増幅器に送
    るディジタル検出器とからなり、前記カウンタのカウン
    トされた値が、所定値より大きくなる毎に前記可変利得
    増幅器の利得を段階的に変化させるようにしたことを特
    徴とする自動利得制御装置。
  4. 【請求項４】前記基準電圧との比較は、前記増幅された
    アナログ信号をフィルタを通過したアナログ信号の電圧
    で行なうようにした請求項３に記載の自動利得制御装
    置。
  5. 【請求項５】前記増幅手段は、ＣＭＯＳ型集積回路で１
    チップ化したことを特徴とする請求項３に記載の自動利
    得制御装置。
JP8102299A 1996-04-24 1996-04-24 自動利得制御方法及び自動利得制御装置 Pending JPH09289426A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP8102299A JPH09289426A (ja) 1996-04-24 1996-04-24 自動利得制御方法及び自動利得制御装置
US08/843,251 US5929706A (en) 1996-04-24 1997-04-14 Automatic gain control method and device
EP97302628A EP0803977A3 (en) 1996-04-24 1997-04-17 Automatic gain control
KR1019970015172A KR100432598B1 (ko) 1996-04-24 1997-04-23 자동이득제어방법및자동이득제어장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8102299A JPH09289426A (ja) 1996-04-24 1996-04-24 自動利得制御方法及び自動利得制御装置

Publications (1)

Publication Number Publication Date
JPH09289426A true JPH09289426A (ja) 1997-11-04

Family

ID=14323743

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8102299A Pending JPH09289426A (ja) 1996-04-24 1996-04-24 自動利得制御方法及び自動利得制御装置

Country Status (4)

Country Link
US (1) US5929706A (ja)
EP (1) EP0803977A3 (ja)
JP (1) JPH09289426A (ja)
KR (1) KR100432598B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013172288A (ja) * 2012-02-21 2013-09-02 Renesas Electronics Corp 制御装置及びデジタル制御電源並びに制御方法
JP2016220104A (ja) * 2015-05-22 2016-12-22 株式会社エヌエフ回路設計ブロック 増幅手段を備える電子回路の切替回路および電子回路

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5892800A (en) * 1997-03-20 1999-04-06 Sigmatel, Inc. Data detection circuit having a pre-amplifier circuit
US6696898B1 (en) 1998-11-12 2004-02-24 Broadcom Corporation Differential crystal oscillator
EP1145430B1 (en) 1998-11-12 2004-09-15 Broadcom Corporation Integrated tuner architecture
US6353364B1 (en) * 1998-12-22 2002-03-05 Ericsson Inc. Digitally gain controllable amplifiers with analog gain control input, on-chip decoder and programmable gain distribution
EP1618654B1 (en) * 2003-04-16 2007-10-31 Nxp B.V. A method of controlling a variable gain amplifier and electronic circuit
DE602005015438D1 (de) * 2005-08-04 2009-08-27 Dibcom Verfahren und Vorrichtung zur automatischen Verstärkungsregelung mit geringem Jitter
US7933369B2 (en) 2005-12-08 2011-04-26 Electronics And Telecommunications Research Institute Apparatus for automatic gain control and wireless receiver employing the same
US7640001B2 (en) * 2005-12-20 2009-12-29 Microtune (Texas), L.P. System and method for providing distributed gain
US8692809B2 (en) 2006-07-06 2014-04-08 Elo Touch Solutions, Inc. Auto-gain switching module for acoustic touch systems
CA2667164A1 (en) * 2006-10-25 2008-05-02 Sensitive Object Automatic gain control circuit, system including such circuit and method for atuomatic gain control
JP5429207B2 (ja) * 2010-09-08 2014-02-26 株式会社デンソー 容量式物理量検出装置
TW201218621A (en) * 2010-10-29 2012-05-01 Anpec Electronics Corp Device and method for signal amplification
CN106656086B (zh) * 2016-12-20 2019-05-03 北京中电华大电子设计有限责任公司 一种自动增益放大器电路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61269408A (ja) * 1984-12-05 1986-11-28 Nec Corp デジタル式自動利得調整回路
KR900001507B1 (ko) * 1987-03-02 1990-03-12 삼성반도체통신 주식회사 자동이득 조절시스템
JPH01185008A (ja) * 1988-01-19 1989-07-24 Nec Corp 利得可変増幅器
DE59006315D1 (de) * 1990-03-23 1994-08-04 Itt Ind Gmbh Deutsche Schaltung zur automatischen Verstärkungsregelung in MOS-Technik.
FR2699768B1 (fr) * 1992-12-23 1995-02-10 Alcatel Radiotelephone Procédé de contrôle automatique de gain pour un récepteur numérique, notamment un récepteur à accès multiple à répartition dans le temps et dispositif pour sa mise en Óoeuvre.
US5422601A (en) * 1994-07-19 1995-06-06 Analog Devices, Inc. Hybrid analog digital automatic gain control gain recovery system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013172288A (ja) * 2012-02-21 2013-09-02 Renesas Electronics Corp 制御装置及びデジタル制御電源並びに制御方法
JP2016220104A (ja) * 2015-05-22 2016-12-22 株式会社エヌエフ回路設計ブロック 増幅手段を備える電子回路の切替回路および電子回路

Also Published As

Publication number Publication date
US5929706A (en) 1999-07-27
KR970072652A (ko) 1997-11-07
EP0803977A2 (en) 1997-10-29
EP0803977A3 (en) 1998-05-20
KR100432598B1 (ko) 2004-08-16

Similar Documents

Publication Publication Date Title
JPH09289426A (ja) 自動利得制御方法及び自動利得制御装置
JPH09326698A (ja) オフセットを補正する方法および装置
JPS6027234A (ja) 受信機
US5507022A (en) Electric field level detecting apparatus
US20030215033A1 (en) Digitally programmable gain control circuit
KR20020086467A (ko) 아날로그 프론트-엔드 회로
EP1312168B1 (en) Method and circuit for regulating the signal level fed to an analog-digital converter
JPH05183436A (ja) 集積回路装置
WO1998025340A1 (fr) Circuit de commande automatique de dynamique
US8195116B2 (en) Receiver circuitry with variable gain amplifier
JPH07273650A (ja) 非線形信号用のａ／ｄ変換回路
JP2001326575A (ja) Ａ／ｄコンバータ装置
JP2006246267A (ja) ソフトミュート回路
JP2599503Y2 (ja) センサ装置
US20040248536A1 (en) Receiving circuit having improved distortion characteristics
KR950001488Y1 (ko) 입력신호의 레벨 보정회로
KR100381783B1 (ko) 다단자동이득제어증폭단을제어하는디지탈제어회로
JP2005260447A (ja) 処理ユニット選択式信号処理装置およびそれを備えるイメージセンサ搭載機器ならびに通信機
JPS6016732A (ja) 受信機
JPH07162378A (ja) 受信レベル検出回路
JPH11177546A (ja) フレーム同期シンボル再生装置
JPH08223009A (ja) Ｐｗｍ信号変調復調回路
KR0133873Y1 (ko) 위성 방송 텔레비젼에서의 일정 비데오 게인 출력회로
JP2001085997A (ja) ディジタル信号処理装置及びビデオカメラ装置
JPS5961308A (ja) ゲインスイツチ制御方式

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040310