JP2001085997A - ディジタル信号処理装置及びビデオカメラ装置 - Google Patents
ディジタル信号処理装置及びビデオカメラ装置Info
- Publication number
- JP2001085997A JP2001085997A JP25810299A JP25810299A JP2001085997A JP 2001085997 A JP2001085997 A JP 2001085997A JP 25810299 A JP25810299 A JP 25810299A JP 25810299 A JP25810299 A JP 25810299A JP 2001085997 A JP2001085997 A JP 2001085997A
- Authority
- JP
- Japan
- Prior art keywords
- bits
- digital
- signal
- signal processing
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 44
- 238000001514 detection method Methods 0.000 claims description 10
- 238000003384 imaging method Methods 0.000 claims description 10
- 230000003321 amplification Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 101150051106 SWEET11 gene Proteins 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Landscapes
- Picture Signal Circuits (AREA)
- Studio Devices (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 Ａ／Ｄ（アナログ／ディジタル）変換前のア
ナログゲインコントロールアンプを不要として、低消費
電力化、ゲイン制御の精度向上、及び構成の簡略化を実
現する。 【解決手段】 入力端子１１からのアナログ入力信号を
Ａ／Ｄ変換回路１２に送って、ディジタル信号処理系で
必要とされる要求ビット数（例えば１０ビット）よりも
多くのビット数（例えば１２ビット）でのィジタル信号
に変換し、乗算器１３により端子１６からの乗算係数と
乗算し、ビット数変換回路１４にて、要求ビット数（例
えば１０ビット）のディジタル信号にビット数変換す
る。
ナログゲインコントロールアンプを不要として、低消費
電力化、ゲイン制御の精度向上、及び構成の簡略化を実
現する。 【解決手段】 入力端子１１からのアナログ入力信号を
Ａ／Ｄ変換回路１２に送って、ディジタル信号処理系で
必要とされる要求ビット数（例えば１０ビット）よりも
多くのビット数（例えば１２ビット）でのィジタル信号
に変換し、乗算器１３により端子１６からの乗算係数と
乗算し、ビット数変換回路１４にて、要求ビット数（例
えば１０ビット）のディジタル信号にビット数変換す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、ディジタル信号処
理装置及びビデオカメラ装置に関し、特に、アナログ入
力信号をディジタル信号に変換するためのＡ／Ｄ変換を
含む処理を行うディジタル信号処理装置及びビデオカメ
ラ装置に関するものである。
理装置及びビデオカメラ装置に関し、特に、アナログ入
力信号をディジタル信号に変換するためのＡ／Ｄ変換を
含む処理を行うディジタル信号処理装置及びビデオカメ
ラ装置に関するものである。
【０００２】
【従来の技術】近年において、一般家庭用のＡＶ（オー
ディオ・ビジュアル）機器もディジタル化が進んでお
り、このようなディジタルＡＶ機器においては、アナロ
グのオーディオ入力信号や撮像信号等をディジタル信号
に変換するＡ／Ｄ変換が必要不可欠なものとなってお
り、適切なＡ／Ｄ変換を行うことが重要となっている。
ディオ・ビジュアル）機器もディジタル化が進んでお
り、このようなディジタルＡＶ機器においては、アナロ
グのオーディオ入力信号や撮像信号等をディジタル信号
に変換するＡ／Ｄ変換が必要不可欠なものとなってお
り、適切なＡ／Ｄ変換を行うことが重要となっている。
【０００３】例えば、ビデオカメラ装置においては、Ｃ
ＣＤイメージセンサ等の撮像素子からのアナログの撮像
信号を、アナログの利得制御増幅器（ゲインコントロー
ルアンプ）にてレベルを適正化されてからＡ／Ｄ変換さ
れるのが一般的である。具体的には、撮像対象である被
写体のダイナミックレンジが極端に広いために、明るい
ときはレンズ内の絞り機構にて光量を制御し、暗いとき
（低照度時）には撮像素子の出力を電気的に増幅する等
の対応が必要とされる。この低照度時の撮像出力の増幅
は、一般にアナログ回路で構成されたＩＣを使用してい
る。
ＣＤイメージセンサ等の撮像素子からのアナログの撮像
信号を、アナログの利得制御増幅器（ゲインコントロー
ルアンプ）にてレベルを適正化されてからＡ／Ｄ変換さ
れるのが一般的である。具体的には、撮像対象である被
写体のダイナミックレンジが極端に広いために、明るい
ときはレンズ内の絞り機構にて光量を制御し、暗いとき
（低照度時）には撮像素子の出力を電気的に増幅する等
の対応が必要とされる。この低照度時の撮像出力の増幅
は、一般にアナログ回路で構成されたＩＣを使用してい
る。
【０００４】
【発明が解決しようとする課題】ところで、Ａ／Ｄ変換
前のアナログ信号を増幅する場合には、Ｓ／Ｎやダイナ
ミックレンジを確保するために、高い電源電圧が必要と
なったり、電流消費が増大する傾向がある。また、アナ
ログ回路の特性上のばらつきが発生しやすく、ゲインを
絶対値で制御することが困難である。さらに、マイクロ
コンピュータ等でアナログゲインコントロールアンプの
ゲイン制御を行おうとすると、マイクロコンピュータ等
からの制御用のディジタル信号をアナログ信号に変換す
る必要があり構成が複雑化する。
前のアナログ信号を増幅する場合には、Ｓ／Ｎやダイナ
ミックレンジを確保するために、高い電源電圧が必要と
なったり、電流消費が増大する傾向がある。また、アナ
ログ回路の特性上のばらつきが発生しやすく、ゲインを
絶対値で制御することが困難である。さらに、マイクロ
コンピュータ等でアナログゲインコントロールアンプの
ゲイン制御を行おうとすると、マイクロコンピュータ等
からの制御用のディジタル信号をアナログ信号に変換す
る必要があり構成が複雑化する。
【０００５】本発明は、このような問題点に鑑みてなさ
れたものであって、Ａ／Ｄ変換前のアナログ信号に対し
てゲイン制御増幅を不要とし、構成の簡略化、電圧や電
流の低減、マイクロコンピュータ等での制御の容易化、
及び精度の向上が図れるようなディジタル信号処理装置
及びビデオカメラ装置を提供することを目的とする。
れたものであって、Ａ／Ｄ変換前のアナログ信号に対し
てゲイン制御増幅を不要とし、構成の簡略化、電圧や電
流の低減、マイクロコンピュータ等での制御の容易化、
及び精度の向上が図れるようなディジタル信号処理装置
及びビデオカメラ装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】上述の課題を解決するた
めに、本発明に係るディジタル信号処理装置は、アナロ
グ入力信号を要求ビット数よりも多くのビット数のディ
ジタル信号に変換するＡ／Ｄ変換手段と、上記Ａ／Ｄ変
換手段からのディジタル出力信号に対して乗算係数を乗
算するディジタル乗算手段と、上記ディジタル乗算手段
からのディジタル出力信号のビット数を上記要求ビット
数に変換するビット数変換手段とを有することを特徴と
している。
めに、本発明に係るディジタル信号処理装置は、アナロ
グ入力信号を要求ビット数よりも多くのビット数のディ
ジタル信号に変換するＡ／Ｄ変換手段と、上記Ａ／Ｄ変
換手段からのディジタル出力信号に対して乗算係数を乗
算するディジタル乗算手段と、上記ディジタル乗算手段
からのディジタル出力信号のビット数を上記要求ビット
数に変換するビット数変換手段とを有することを特徴と
している。
【０００７】また、本発明に係るビデオカメラ装置は、
上述の課題を解決するために、撮像手段と、この撮像手
段からの撮像信号を要求ビット数よりも多くのビット数
のディジタル信号に変換するＡ／Ｄ変換手段と、上記Ａ
／Ｄ変換手段からのディジタル出力信号に対して乗算係
数を乗算するディジタル乗算手段と、上記ディジタル乗
算手段からのディジタル出力信号のビット数を上記要求
ビット数に変換するビット数変換手段と、上記ビット数
変換手段からの出力信号に対してカメラ信号処理を施す
カメラ信号処理手段とを有することを特徴としている。
上述の課題を解決するために、撮像手段と、この撮像手
段からの撮像信号を要求ビット数よりも多くのビット数
のディジタル信号に変換するＡ／Ｄ変換手段と、上記Ａ
／Ｄ変換手段からのディジタル出力信号に対して乗算係
数を乗算するディジタル乗算手段と、上記ディジタル乗
算手段からのディジタル出力信号のビット数を上記要求
ビット数に変換するビット数変換手段と、上記ビット数
変換手段からの出力信号に対してカメラ信号処理を施す
カメラ信号処理手段とを有することを特徴としている。
【０００８】これによって、ディジタル的にゲインコン
トロールすることが可能となる。
トロールすることが可能となる。
【０００９】
【発明の実施の形態】以下、本発明に係る撮像装置の実
施の形態について、図面を参照しながら説明する。図１
は、本発明に係るディジタル信号処理装置の実施の形態
を示すブロック図である。
施の形態について、図面を参照しながら説明する。図１
は、本発明に係るディジタル信号処理装置の実施の形態
を示すブロック図である。
【００１０】図１において、入力端子１１には、アナロ
グ入力信号、例えばマイクロホンで集音されたオーディ
オ信号や、撮像素子で撮像されたビデオ信号等が供給さ
れており、このアナログ入力信号は、ディジタル信号処
理系で必要とされる要求ビット数（例えば１０ビット）
よりも多くのビット数（例えば１２ビット）で変換する
Ａ／Ｄ（アナログ／ディジタル）変換回路１２に送られ
る。Ａ／Ｄ変換回路１２からのディジタル出力信号は、
乗算器１３により端子１６からの乗算係数と乗算され、
ビット数変換回路１４に送られる。ビット数変換回路１
４は、乗算器１３からのディジタル出力信号（例えば１
２ビット）を、上記要求ビット数（例えば１０ビット）
にビット数変換し、出力端子１５よりカメラ信号処理系
等の信号処理系へ出力する。
グ入力信号、例えばマイクロホンで集音されたオーディ
オ信号や、撮像素子で撮像されたビデオ信号等が供給さ
れており、このアナログ入力信号は、ディジタル信号処
理系で必要とされる要求ビット数（例えば１０ビット）
よりも多くのビット数（例えば１２ビット）で変換する
Ａ／Ｄ（アナログ／ディジタル）変換回路１２に送られ
る。Ａ／Ｄ変換回路１２からのディジタル出力信号は、
乗算器１３により端子１６からの乗算係数と乗算され、
ビット数変換回路１４に送られる。ビット数変換回路１
４は、乗算器１３からのディジタル出力信号（例えば１
２ビット）を、上記要求ビット数（例えば１０ビット）
にビット数変換し、出力端子１５よりカメラ信号処理系
等の信号処理系へ出力する。
【００１１】乗算器１３の端子１６に供給される乗算係
数は、アナログ信号レベルによって制御され、アナログ
信号レベルが大きいときは小さい乗算係数が、アナログ
信号レベルが小さいときは大きい乗算係数がそれぞれ選
択される。
数は、アナログ信号レベルによって制御され、アナログ
信号レベルが大きいときは小さい乗算係数が、アナログ
信号レベルが小さいときは大きい乗算係数がそれぞれ選
択される。
【００１２】ここで具体例として、上記要求ビット数を
１０ビット、Ａ／Ｄ変換回路１２の変換ビット数を１２
ビットとし、説明を簡略化するために、乗算器１３の端
子１６に供給される乗算係数としては「１」又は「４」
のいずれかが選択されるものとする。ビット数変換回路
１４は、入力された１２ビットのデータの下位２ビット
を切り捨てて１０ビットのデータに変換して出力するも
のとする。
１０ビット、Ａ／Ｄ変換回路１２の変換ビット数を１２
ビットとし、説明を簡略化するために、乗算器１３の端
子１６に供給される乗算係数としては「１」又は「４」
のいずれかが選択されるものとする。ビット数変換回路
１４は、入力された１２ビットのデータの下位２ビット
を切り捨てて１０ビットのデータに変換して出力するも
のとする。
【００１３】入力端子１１を介して供給されるアナログ
入力信号のレベルが、Ａ／Ｄ変換回路１２の許容最大レ
ベルのときには、Ａ／Ｄ変換回路１２からの１２ビット
のディジタル出力値は４０９５となり、このとき乗算係
数には「１」が選ばれ、乗算器１３からの出力値も４０
９５となるから、ビット数変換回路１４で１０ビットに
変換された出力値は１０２３となる。この状態で上記ア
ナログ入力信号のレベルが低下した結果、例えばＡ／Ｄ
変換回路１２からのディジタル出力値が例えば１０２３
になると、ビット数変換回路１４からの出力値は２５５
となる。この場合の１０ビット出力の内の有効ビット数
は８ビットであり、信号処理系での要求ビット数（１０
ビット）に対して余りが生じ、演算誤差の増加の原因等
になる。そこで、乗算器１３の乗算係数を「４」とし、
Ａ／Ｄ変換回路１２からのディジタル出力値１０２３を
４倍した値４０９２をビット数変換回路１４に送ること
により、ビット数変換回路１４からの出力値が１０２３
となって、有効ビット数が１０ビットとなり、信号処理
系での演算誤差も最小に抑えることができる。
入力信号のレベルが、Ａ／Ｄ変換回路１２の許容最大レ
ベルのときには、Ａ／Ｄ変換回路１２からの１２ビット
のディジタル出力値は４０９５となり、このとき乗算係
数には「１」が選ばれ、乗算器１３からの出力値も４０
９５となるから、ビット数変換回路１４で１０ビットに
変換された出力値は１０２３となる。この状態で上記ア
ナログ入力信号のレベルが低下した結果、例えばＡ／Ｄ
変換回路１２からのディジタル出力値が例えば１０２３
になると、ビット数変換回路１４からの出力値は２５５
となる。この場合の１０ビット出力の内の有効ビット数
は８ビットであり、信号処理系での要求ビット数（１０
ビット）に対して余りが生じ、演算誤差の増加の原因等
になる。そこで、乗算器１３の乗算係数を「４」とし、
Ａ／Ｄ変換回路１２からのディジタル出力値１０２３を
４倍した値４０９２をビット数変換回路１４に送ること
により、ビット数変換回路１４からの出力値が１０２３
となって、有効ビット数が１０ビットとなり、信号処理
系での演算誤差も最小に抑えることができる。
【００１４】すなわち、図１の構成の回路はディジタル
ゲインコントロールアンプの機能を有しており、従来の
ようにＡ／Ｄ変換の前段に設けられるアナログゲインコ
ントロールアンプを不要とすることが可能となる。
ゲインコントロールアンプの機能を有しており、従来の
ようにＡ／Ｄ変換の前段に設けられるアナログゲインコ
ントロールアンプを不要とすることが可能となる。
【００１５】従って、アナログゲインコントロールアン
プに必要とされた高い電源電圧や大きな消費電流が不要
となり、アナログ回路の特性上のばらつきがなく、ゲイ
ンを絶対値で制御することが容易であり、また、マイク
ロコンピュータ等で直接的にゲイン制御を行わせること
ができる。
プに必要とされた高い電源電圧や大きな消費電流が不要
となり、アナログ回路の特性上のばらつきがなく、ゲイ
ンを絶対値で制御することが容易であり、また、マイク
ロコンピュータ等で直接的にゲイン制御を行わせること
ができる。
【００１６】次に、図２は、上記図１の構成をビデオカ
メラ装置に適用した例を示すブロック図である。
メラ装置に適用した例を示すブロック図である。
【００１７】この図２において、撮像素子であるＣＣＤ
イメージセンサ２１からの出力信号は、いわゆる相関２
重サンプリング（ＣＤＳ）等のＳ／Ｈ（サンプル／ホー
ルド）回路２２でサンプリングされることにより信号部
分が抜き出され、アナログ撮像信号として、上記図１に
相当する回路ブロック１０のＡ／Ｄ変換回路１２に送ら
れる。Ａ／Ｄ変換回路１２からのディジタル出力信号
は、乗算器１３を介し、ビット数変換回路１４を介し
て、カメラ信号処理回路３０に送られる。カメラ信号処
理回路３０には、例えばＤＳＰ（ディジタル信号プロセ
ッサ）等が用いられており、入力ビデオ信号に対して、
輪郭強調やγ補正等の通常のカメラ信号処理を施して、
出力端子２５より出力する。また、カメラ信号処理回路
３０は、撮像信号の明るさあるいは画面の明るさを検出
するための明るさ検出回路３１を有しており、この明る
さ検出回路３１からの明るさ検出出力が、カメラ制御用
マイクロコンピュータ等のシステム制御回路２３に送ら
れている。システム制御回路２３は、明るさ検出回路３
１からの明るさ検出出力に基づいて、乗算器１３の乗算
係数を制御する。
イメージセンサ２１からの出力信号は、いわゆる相関２
重サンプリング（ＣＤＳ）等のＳ／Ｈ（サンプル／ホー
ルド）回路２２でサンプリングされることにより信号部
分が抜き出され、アナログ撮像信号として、上記図１に
相当する回路ブロック１０のＡ／Ｄ変換回路１２に送ら
れる。Ａ／Ｄ変換回路１２からのディジタル出力信号
は、乗算器１３を介し、ビット数変換回路１４を介し
て、カメラ信号処理回路３０に送られる。カメラ信号処
理回路３０には、例えばＤＳＰ（ディジタル信号プロセ
ッサ）等が用いられており、入力ビデオ信号に対して、
輪郭強調やγ補正等の通常のカメラ信号処理を施して、
出力端子２５より出力する。また、カメラ信号処理回路
３０は、撮像信号の明るさあるいは画面の明るさを検出
するための明るさ検出回路３１を有しており、この明る
さ検出回路３１からの明るさ検出出力が、カメラ制御用
マイクロコンピュータ等のシステム制御回路２３に送ら
れている。システム制御回路２３は、明るさ検出回路３
１からの明るさ検出出力に基づいて、乗算器１３の乗算
係数を制御する。
【００１８】この図２の回路の主要動作は、上述した図
１の回路と同様であるが、さらに説明を補足すると、上
記乗算器１３での乗算係数は、通常例えば「１」となっ
ている。カメラ信号処理回路３０の明るさ検出回路３１
からの出力信号に基づいて、充分に明るいとシステム制
御回路２３が判断した場合は、乗算器１３の乗算係数を
「１」とするように制御する。被写体環境が変化して暗
くなり、明るさ検出回路３１からの出力信号に基づいて
光量不足とシステム制御回路２３が判断した場合は、乗
算器１３の乗算係数を例えば「４」とするように制御す
る。この場合に、「１」と「４」とを選択的に切り換え
てもよいが、「１」から「４」までの範囲で段階的に、
あるいは連続的に、乗算係数を変化させるように制御し
てもよい。すなわち、光量が低下するほど、画面が暗く
なるほど、乗算係数を大きくして「４」に近付けるよう
にする。
１の回路と同様であるが、さらに説明を補足すると、上
記乗算器１３での乗算係数は、通常例えば「１」となっ
ている。カメラ信号処理回路３０の明るさ検出回路３１
からの出力信号に基づいて、充分に明るいとシステム制
御回路２３が判断した場合は、乗算器１３の乗算係数を
「１」とするように制御する。被写体環境が変化して暗
くなり、明るさ検出回路３１からの出力信号に基づいて
光量不足とシステム制御回路２３が判断した場合は、乗
算器１３の乗算係数を例えば「４」とするように制御す
る。この場合に、「１」と「４」とを選択的に切り換え
てもよいが、「１」から「４」までの範囲で段階的に、
あるいは連続的に、乗算係数を変化させるように制御し
てもよい。すなわち、光量が低下するほど、画面が暗く
なるほど、乗算係数を大きくして「４」に近付けるよう
にする。
【００１９】これによって、従来のビデオカメラ装置に
おけるアナログ撮像信号のゲインを制御するアナログゲ
インコントロールアンプと同等の機能を、ディジタル的
に実現することができる。上記１２ビットＡ／Ｄ変換
と、１０ビットの要求ビット数とを組み合わせる具体例
では、２ビットが余裕分として使用できるため、６ｄＢ
×２（ビット）＝１２ｄＢ相当の可変ゲインコントロー
ルアンプとして機能していることになる。
おけるアナログ撮像信号のゲインを制御するアナログゲ
インコントロールアンプと同等の機能を、ディジタル的
に実現することができる。上記１２ビットＡ／Ｄ変換
と、１０ビットの要求ビット数とを組み合わせる具体例
では、２ビットが余裕分として使用できるため、６ｄＢ
×２（ビット）＝１２ｄＢ相当の可変ゲインコントロー
ルアンプとして機能していることになる。
【００２０】以上のように、本発明の実施の形態によれ
ば、信号処理で必要とされるビット数（要求ビット数）
よりも多いビット数でＡ／Ｄ変換し、信号をディジタル
的に増幅することにより、例えば被写体環境の変化に追
従して明るさを制御することが必要とされるビデオカメ
ラ装置において、従来用いられていたアナログゲインコ
ントロールアンプを不要とすることができる。また、増
幅値（乗算係数）がディジタル制御可能であるため、正
確な制御が可能となると共に、ゲインコントロールアン
プを制御するためのアナログの制御電圧を作る必要がな
くなり、構成が簡略化される。また、アナログのゲイン
コントロールアンプは一般に消費電力を多く必要とする
が、ディジタルのゲインコントロールは消費電力が少な
く、低消費電力化が可能となる。
ば、信号処理で必要とされるビット数（要求ビット数）
よりも多いビット数でＡ／Ｄ変換し、信号をディジタル
的に増幅することにより、例えば被写体環境の変化に追
従して明るさを制御することが必要とされるビデオカメ
ラ装置において、従来用いられていたアナログゲインコ
ントロールアンプを不要とすることができる。また、増
幅値（乗算係数）がディジタル制御可能であるため、正
確な制御が可能となると共に、ゲインコントロールアン
プを制御するためのアナログの制御電圧を作る必要がな
くなり、構成が簡略化される。また、アナログのゲイン
コントロールアンプは一般に消費電力を多く必要とする
が、ディジタルのゲインコントロールは消費電力が少な
く、低消費電力化が可能となる。
【００２１】なお、本発明は、上述した実施の形態のみ
に限定されるものではなく、例えば上記実施の形態で
は、要求ビット数を１０ビット、Ａ／Ｄ変換ビット数を
１２ビットとしているが、これらのビット数に限定され
ず、また、乗算器の乗算係数も「１」〜「４」の範囲に
限定されない。また、ビデオカメラ装置への適用例を説
明したが、オーディオ信号の記録装置や、その他のＡＶ
機器でアナログ入力をディジタル信号に変換する必要の
ある機器に適用できることは勿論である。この他、本発
明の要旨を逸脱しない範囲において種々の変更が可能で
ある。
に限定されるものではなく、例えば上記実施の形態で
は、要求ビット数を１０ビット、Ａ／Ｄ変換ビット数を
１２ビットとしているが、これらのビット数に限定され
ず、また、乗算器の乗算係数も「１」〜「４」の範囲に
限定されない。また、ビデオカメラ装置への適用例を説
明したが、オーディオ信号の記録装置や、その他のＡＶ
機器でアナログ入力をディジタル信号に変換する必要の
ある機器に適用できることは勿論である。この他、本発
明の要旨を逸脱しない範囲において種々の変更が可能で
ある。
【００２２】
【発明の効果】本発明に係るディジタル信号処理装置に
よれば、アナログ入力信号を要求ビット数よりも多くの
ビット数のディジタル信号に変換するＡ／Ｄ変換手段
と、上記Ａ／Ｄ変換手段からのディジタル出力信号に対
して乗算係数を乗算するディジタル乗算手段と、上記デ
ィジタル乗算手段からのディジタル出力信号のビット数
を上記要求ビット数に変換するビット数変換手段とを有
することにより、ディジタル的にゲインコントロールす
ることが可能となり、アナログゲインコントロールアン
プを不要として、アナログゲインコントロールアンプを
用いることによる不具合を解消できる。すなわち、低消
費電力化が可能で、ゲイン制御の精度が向上し、構成も
簡略化できる。
よれば、アナログ入力信号を要求ビット数よりも多くの
ビット数のディジタル信号に変換するＡ／Ｄ変換手段
と、上記Ａ／Ｄ変換手段からのディジタル出力信号に対
して乗算係数を乗算するディジタル乗算手段と、上記デ
ィジタル乗算手段からのディジタル出力信号のビット数
を上記要求ビット数に変換するビット数変換手段とを有
することにより、ディジタル的にゲインコントロールす
ることが可能となり、アナログゲインコントロールアン
プを不要として、アナログゲインコントロールアンプを
用いることによる不具合を解消できる。すなわち、低消
費電力化が可能で、ゲイン制御の精度が向上し、構成も
簡略化できる。
【００２３】また、本発明に係るビデオカメラ装置によ
れば、撮像手段と、この撮像手段からの撮像信号を要求
ビット数よりも多くのビット数のディジタル信号に変換
するＡ／Ｄ変換手段と、上記Ａ／Ｄ変換手段からのディ
ジタル出力信号に対して乗算係数を乗算するディジタル
乗算手段と、上記ディジタル乗算手段からのディジタル
出力信号のビット数を上記要求ビット数に変換するビッ
ト数変換手段と、上記ビット数変換手段からの出力信号
に対してカメラ信号処理を施すカメラ信号処理手段とを
有することにより、被写体環境の変化に追従して明るさ
を制御する機能をディジタル的に実現でき、低消費電力
化、ゲイン制御の精度向上、及び構成の簡略化が実現で
きる。
れば、撮像手段と、この撮像手段からの撮像信号を要求
ビット数よりも多くのビット数のディジタル信号に変換
するＡ／Ｄ変換手段と、上記Ａ／Ｄ変換手段からのディ
ジタル出力信号に対して乗算係数を乗算するディジタル
乗算手段と、上記ディジタル乗算手段からのディジタル
出力信号のビット数を上記要求ビット数に変換するビッ
ト数変換手段と、上記ビット数変換手段からの出力信号
に対してカメラ信号処理を施すカメラ信号処理手段とを
有することにより、被写体環境の変化に追従して明るさ
を制御する機能をディジタル的に実現でき、低消費電力
化、ゲイン制御の精度向上、及び構成の簡略化が実現で
きる。
【図１】本発明の実施の形態となるディジタル信号処理
装置の概略構成を示すブロック図である。
装置の概略構成を示すブロック図である。
【図２】本発明の実施の形態が適用されたビデオカメラ
装置の概略構成を示すブロック図である。
装置の概略構成を示すブロック図である。
１２ Ａ／Ｄ変換回路、 １３ 乗算器、 １４ ビッ
ト数変換回路、 ２１ＣＣＤイメージセンサ、 ２３
システム制御回路、 ３０ カメラ信号処理回路、 ３
１ 明るさ検出回路
ト数変換回路、 ２１ＣＣＤイメージセンサ、 ２３
システム制御回路、 ３０ カメラ信号処理回路、 ３
１ 明るさ検出回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 西尾 研一 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 Ｆターム(参考） 5C021 PA01 PA85 PA89 XA03 XA13 XA19 YC01 YC09 5C022 AA00 AB03 AC42 AC69 5J022 AA01 BA08 CC03 CF10
Claims (6)
- 【請求項１】 アナログ入力信号を要求ビット数よりも
多くのビット数のディジタル信号に変換するＡ／Ｄ変換
手段と、 上記Ａ／Ｄ変換手段からのディジタル出力信号に対して
乗算係数を乗算するディジタル乗算手段と、 上記ディジタル乗算手段からのディジタル出力信号のビ
ット数を上記要求ビット数に変換するビット数変換手段
とを有することを特徴とするディジタル信号処理装置。 - 【請求項２】 上記乗算係数は、上記アナログ入力信号
のレベルに応じて制御されることを特徴とする請求項１
記載のディジタル信号処理装置。 - 【請求項３】 上記ビット数変換手段からの出力信号の
レベルを検出するレベル検出手段を有し、このレベル検
出手段からの出力信号に応じて上記乗算係数を制御する
ことを特徴とする請求項１記載のディジタル信号処理装
置。 - 【請求項４】 撮像手段と、 この撮像手段からの撮像信号を要求ビット数よりも多く
のビット数のディジタル信号に変換するＡ／Ｄ変換手段
と、 上記Ａ／Ｄ変換手段からのディジタル出力信号に対して
乗算係数を乗算するディジタル乗算手段と、 上記ディジタル乗算手段からのディジタル出力信号のビ
ット数を上記要求ビット数に変換するビット数変換手段
と、 上記ビット数変換手段からの出力信号に対してカメラ信
号処理を施すカメラ信号処理手段とを有することを特徴
とするビデオカメラ装置。 - 【請求項５】 上記乗算係数は、上記撮像信号のレベル
に応じて制御されることを特徴とする請求項４記載のビ
デオカメラ装置。 - 【請求項６】 上記カメラ信号処理手段は、上記撮像信
号の明るさを検出する明るさ検出手段を有し、この明る
さ検出手段からの出力信号に応じて上記乗算係数を制御
することを特徴とする請求項４記載のビデオカメラ装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25810299A JP2001085997A (ja) | 1999-09-10 | 1999-09-10 | ディジタル信号処理装置及びビデオカメラ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25810299A JP2001085997A (ja) | 1999-09-10 | 1999-09-10 | ディジタル信号処理装置及びビデオカメラ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001085997A true JP2001085997A (ja) | 2001-03-30 |
| JP2001085997A5 JP2001085997A5 (ja) | 2006-04-27 |
Family
ID=17315537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25810299A Pending JP2001085997A (ja) | 1999-09-10 | 1999-09-10 | ディジタル信号処理装置及びビデオカメラ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001085997A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2088765A2 (en) | 2008-02-06 | 2009-08-12 | Canon Kabushiki Kaisha | Image signal processing apparatus and image signal processing method |
| JP2018182717A (ja) * | 2017-04-03 | 2018-11-15 | エルエス産電株式会社Lsis Co., Ltd. | Ａｄコンバータ |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58177029A (ja) * | 1982-04-12 | 1983-10-17 | Toshiba Corp | アナログ−デイジタル変換器 |
| JPS62207027A (ja) * | 1986-03-07 | 1987-09-11 | Sony Corp | 音声信号の圧縮デジタル化回路 |
| JPS633517A (ja) * | 1986-06-24 | 1988-01-08 | Matsushita Electric Ind Co Ltd | 自動利得制御装置 |
| JPH0372721A (ja) * | 1989-05-22 | 1991-03-27 | Seikosha Co Ltd | 録音および再生方法並びに録音および再生装置 |
| JPH0423514A (ja) * | 1990-05-17 | 1992-01-27 | Matsushita Electric Ind Co Ltd | Ａ／ｄ変換装置 |
| JPH04111536A (ja) * | 1990-08-31 | 1992-04-13 | Canon Inc | アナログ―デイジタル変換器 |
| JPH05315962A (ja) * | 1992-04-17 | 1993-11-26 | Sony Corp | Ａ／ｄ変換装置 |
| JPH1117627A (ja) * | 1997-06-26 | 1999-01-22 | Saitama Nippon Denki Kk | 移動電話機 |
| JP2001036358A (ja) * | 1999-06-15 | 2001-02-09 | Analog Devices Inc <Adi> | 可変利得増幅システム |
-
1999
- 1999-09-10 JP JP25810299A patent/JP2001085997A/ja active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58177029A (ja) * | 1982-04-12 | 1983-10-17 | Toshiba Corp | アナログ−デイジタル変換器 |
| JPS62207027A (ja) * | 1986-03-07 | 1987-09-11 | Sony Corp | 音声信号の圧縮デジタル化回路 |
| JPS633517A (ja) * | 1986-06-24 | 1988-01-08 | Matsushita Electric Ind Co Ltd | 自動利得制御装置 |
| JPH0372721A (ja) * | 1989-05-22 | 1991-03-27 | Seikosha Co Ltd | 録音および再生方法並びに録音および再生装置 |
| JPH0423514A (ja) * | 1990-05-17 | 1992-01-27 | Matsushita Electric Ind Co Ltd | Ａ／ｄ変換装置 |
| JPH04111536A (ja) * | 1990-08-31 | 1992-04-13 | Canon Inc | アナログ―デイジタル変換器 |
| JPH05315962A (ja) * | 1992-04-17 | 1993-11-26 | Sony Corp | Ａ／ｄ変換装置 |
| JPH1117627A (ja) * | 1997-06-26 | 1999-01-22 | Saitama Nippon Denki Kk | 移動電話機 |
| JP2001036358A (ja) * | 1999-06-15 | 2001-02-09 | Analog Devices Inc <Adi> | 可変利得増幅システム |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2088765A2 (en) | 2008-02-06 | 2009-08-12 | Canon Kabushiki Kaisha | Image signal processing apparatus and image signal processing method |
| JP2018182717A (ja) * | 2017-04-03 | 2018-11-15 | エルエス産電株式会社Lsis Co., Ltd. | Ａｄコンバータ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1252760B1 (en) | Method and apparatus for processing a front end signal for an image sensor | |
| US20090066823A1 (en) | Solid-state image pickup device and clamp control method therefor | |
| JP2558669Y2 (ja) | ディジタルカメラのデジタル及びアナログ兼用回路 | |
| US6421086B1 (en) | Image pickup apparatus | |
| KR100821408B1 (ko) | 아날로그 프론트-엔드 회로 | |
| JPH11112884A (ja) | ビデオカメラ装置の暗電流補正方法および該方法によるビデオカメラ装置 | |
| JP2001085997A (ja) | ディジタル信号処理装置及びビデオカメラ装置 | |
| US6806901B1 (en) | Controlling the range and resolution of offset correction applied to the output of a charge coupled device | |
| JP2722972B2 (ja) | 固体撮像装置 | |
| JPH05153428A (ja) | クランプ回路 | |
| US7724166B2 (en) | A/D converter | |
| JP2001309393A (ja) | 撮像装置 | |
| JP2000244805A (ja) | 監視カメラ装置 | |
| KR0141599B1 (ko) | 촬상장치 | |
| JPH04247777A (ja) | ビデオカメラ用感度アップ回路 | |
| JPH04172782A (ja) | ビデオカメラ | |
| JPH05153431A (ja) | クランプ回路 | |
| JPH07184110A (ja) | Ａｇｃ出力オフセット調節回路 | |
| JPH0955886A (ja) | 撮像装置 | |
| JP2001085997A5 (ja) | ディジタル信号処理装置及び方法、並びにビデオカメラ装置 | |
| JPH0260378A (ja) | 撮像装置 | |
| KR19980028942A (ko) | 니 보정 기능을 갖는 카메라 신호처리장치 및 방법 | |
| JP2001045366A (ja) | 撮像方法及び装置並びに記憶媒体 | |
| JPH033518A (ja) | 画像信号ａ／ｄ変換回路 | |
| JPH0479476A (ja) | 画像入力装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060310 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060310 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071218 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071225 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080221 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080401 |