JPS633517A - 自動利得制御装置 - Google Patents
自動利得制御装置Info
- Publication number
- JPS633517A JPS633517A JP14730186A JP14730186A JPS633517A JP S633517 A JPS633517 A JP S633517A JP 14730186 A JP14730186 A JP 14730186A JP 14730186 A JP14730186 A JP 14730186A JP S633517 A JPS633517 A JP S633517A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- signal
- amplitude
- delay circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001934 delay Effects 0.000 claims 4
- 238000001514 detection method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
Landscapes
- Analogue/Digital Conversion (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、Ａ／Ｄ変換されたＦＭ変調信号或いはＡＭ変
調信号の振幅を一定にする為にもちいられる自動利得制
御装置に関するものである。
調信号の振幅を一定にする為にもちいられる自動利得制
御装置に関するものである。
従来の技術
近年信号処理のディジタル化が盛んに行われ、ＦＭ変調
信号やＡＭ変調信号を扱う機会が増えるのに伴って、そ
れら変調信号の振幅を一定にする為の自動利得制御装置
に対する要望が高まっている。
信号やＡＭ変調信号を扱う機会が増えるのに伴って、そ
れら変調信号の振幅を一定にする為の自動利得制御装置
に対する要望が高まっている。
以下図面を参照しながら従来の自動利得制御装置につい
て説明する。第２図は従来の自動利得制御装置の構成を
示したブロック図である。第２図に於て入力端子２１か
ら入力されたＦＭ変調信号或いはＡＭ変調信号は、乗算
回路２２でローパスフィルタ２７の出力に応じた利得だ
け増幅される。
て説明する。第２図は従来の自動利得制御装置の構成を
示したブロック図である。第２図に於て入力端子２１か
ら入力されたＦＭ変調信号或いはＡＭ変調信号は、乗算
回路２２でローパスフィルタ２７の出力に応じた利得だ
け増幅される。
次に乗算数回路２２の出力は出力端子２３に出力される
一方で検波回路２４の入力される。検波回路２４は、入
力された信号の平均レベルを出力する。減算回路２５は
検波回路２４の出力と基準電圧２６との差を算出し、そ
の出力はローパスフィルタ２７を通って乗算回路２２へ
帰還される。その結果出力端子２３に現れる出力信号は
、その平均レベルが基準電圧２６に等しい一定値となる
。この様な例は例えば、電子通信ハドブンク（電子通信
学会）ｐｐ９６４〜９６５に示されている。
一方で検波回路２４の入力される。検波回路２４は、入
力された信号の平均レベルを出力する。減算回路２５は
検波回路２４の出力と基準電圧２６との差を算出し、そ
の出力はローパスフィルタ２７を通って乗算回路２２へ
帰還される。その結果出力端子２３に現れる出力信号は
、その平均レベルが基準電圧２６に等しい一定値となる
。この様な例は例えば、電子通信ハドブンク（電子通信
学会）ｐｐ９６４〜９６５に示されている。
発明が解決しようとする問題点
しかしながら上記のような構成の自動利得制御装置では
、振幅の基準値を基準電圧として与えるので温度変化や
素子のバラツキによって出力が変動するという欠点があ
った。また−般に検波回路にはダイオード検波回路がよ
（用いられるが、この検波回路の出力には入力信号振幅
の平均値が得られるので自動利得制御装置の出力信号は
振幅の平均値が一定となり、振幅のピーク値を一定とす
るには適さない。ピーク値を検波するには同期検波を行
なえばよいが、そのためには自動利得制御装置の入力信
号に同期したキャリアを発生させるためのＵｇＪ路が必
要となり、回路規模が増大する欠点があった。
、振幅の基準値を基準電圧として与えるので温度変化や
素子のバラツキによって出力が変動するという欠点があ
った。また−般に検波回路にはダイオード検波回路がよ
（用いられるが、この検波回路の出力には入力信号振幅
の平均値が得られるので自動利得制御装置の出力信号は
振幅の平均値が一定となり、振幅のピーク値を一定とす
るには適さない。ピーク値を検波するには同期検波を行
なえばよいが、そのためには自動利得制御装置の入力信
号に同期したキャリアを発生させるためのＵｇＪ路が必
要となり、回路規模が増大する欠点があった。
本発明は上記問題点に鑑み、出力信号の振幅のピーク値
が一定となり、且つ基準レベルの変動の無い自動利得制
御装置を提供するものである。
が一定となり、且つ基準レベルの変動の無い自動利得制
御装置を提供するものである。
問題点を解決するための手段
上記問題点を解決するために本発明の自動利得制御装置
は、入力信号をＡ／Ｄ変換するＡ／Ｄ変換器と、前記Ａ
／Ｄ変換器の出力を与えられた利得で増幅する可変利得
増幅器と、前記可変利得増幅器の出力の振幅値を算出す
る第１の演算回路と、前記第１の演算回路の出力から基
準の振幅値を減じる第１の減算回路と、前記第１の減算
回路の出力を濾波するローパスフィルタを具備し、前記
ローパスフィルタの出力を前記可変利得増幅器の制御信
号として与えるように構成されるものである。
は、入力信号をＡ／Ｄ変換するＡ／Ｄ変換器と、前記Ａ
／Ｄ変換器の出力を与えられた利得で増幅する可変利得
増幅器と、前記可変利得増幅器の出力の振幅値を算出す
る第１の演算回路と、前記第１の演算回路の出力から基
準の振幅値を減じる第１の減算回路と、前記第１の減算
回路の出力を濾波するローパスフィルタを具備し、前記
ローパスフィルタの出力を前記可変利得増幅器の制御信
号として与えるように構成されるものである。
作用
本発明は上記の構成により、出力信号の振幅のピーク値
が一定となるような自動利得制御装置を実現できる。
が一定となるような自動利得制御装置を実現できる。
実施例
本発明の一実施例の自動利得制御装置について図面を参
照しながら説明する。第１図は本発明の自動利得制御装
置の構成を示したブロック図である。第１図に於て入力
端子１から入力されたＦＭ変調又はＡＭ変調された信号
は、Ａ／Ｄ変換器２でディジタル信号に変換され乗算回
路３でローパスフィルタ１０の出力に応じた利得で増幅
され、出力端子１６へディジタル信号として出力される
一方で演算回路４へ送られる。演算回路４は遅延回路５
と６ （Ｚ−’は単位遅延時間を表し、具体回路にはＤ
フリップフロップを用いる。）、減算回路７、係数回路
１５、演算回路８から構成され入力信号の振幅のピーク
値を算出する。第１図から判るように減算回路７は演算
回路４の入力信号から、演算回路４の入力信号が遅延回
路５と６で遅延された信号を滅じており、その出力は係
数回路１５ｚされている。従って演算回路４の入力から
係数回路１５の出力までの伝達関数は＋Ａ（１−Ｚ−”
）となる。
照しながら説明する。第１図は本発明の自動利得制御装
置の構成を示したブロック図である。第１図に於て入力
端子１から入力されたＦＭ変調又はＡＭ変調された信号
は、Ａ／Ｄ変換器２でディジタル信号に変換され乗算回
路３でローパスフィルタ１０の出力に応じた利得で増幅
され、出力端子１６へディジタル信号として出力される
一方で演算回路４へ送られる。演算回路４は遅延回路５
と６ （Ｚ−’は単位遅延時間を表し、具体回路にはＤ
フリップフロップを用いる。）、減算回路７、係数回路
１５、演算回路８から構成され入力信号の振幅のピーク
値を算出する。第１図から判るように減算回路７は演算
回路４の入力信号から、演算回路４の入力信号が遅延回
路５と６で遅延された信号を滅じており、その出力は係
数回路１５ｚされている。従って演算回路４の入力から
係数回路１５の出力までの伝達関数は＋Ａ（１−Ｚ−”
）となる。
このような伝達関数をもつディジタフィルタは、出力の
位相が入力を１単位時間遅延された信号に対して９０度
進むことが知られている。つまり演算回路４の入力信号
を１単位時間遅延させた信号即ち遅延回路５の出力信号
をＡｓ１ｎωｔ （入力信号がＦＭ変調信号の特はωが
時間の関数であり、ＡＭ変調信号の時はＡが時間の関数
である。）とすると係数回路１５の出力信号はＡｃｏｓ
Ｑ）ｔとなる。
位相が入力を１単位時間遅延された信号に対して９０度
進むことが知られている。つまり演算回路４の入力信号
を１単位時間遅延させた信号即ち遅延回路５の出力信号
をＡｓ１ｎωｔ （入力信号がＦＭ変調信号の特はωが
時間の関数であり、ＡＭ変調信号の時はＡが時間の関数
である。）とすると係数回路１５の出力信号はＡｃｏｓ
Ｑ）ｔとなる。
次にこれら２つの信号は演算回路８で各々の２乗の和の
平方根をとられる。即ち、 Ｊ （Ａｓ ｉｎωｔ）” ＋ （Ａｃｏｓωｔ）”
＝ Ａ （１）
であるから結局、演算回路８の出力には乗算回路３の出
力の振幅のピーク値が得られる。演算回路８は例えばＲ
ＯＭテーブルを用いれば容易に実現できる。
平方根をとられる。即ち、 Ｊ （Ａｓ ｉｎωｔ）” ＋ （Ａｃｏｓωｔ）”
＝ Ａ （１）
であるから結局、演算回路８の出力には乗算回路３の出
力の振幅のピーク値が得られる。演算回路８は例えばＲ
ＯＭテーブルを用いれば容易に実現できる。
演算回路８の出力の振幅値は減算回路９で振幅の基準と
なる値が減算され、遅延回路１３、加算回路１１と１２
、係数回路１４から成るローパスフィルタ１０で濾波さ
れ乗算回路３に帰還される。なお、ローパスフィルタ１
０は１次の帰還型ディジタルフィルタであって自動利得
制御装置の応答を決定する働きをし、その伝達関数Ｈ（
Ｚ）は次の（２）弐で表される。
なる値が減算され、遅延回路１３、加算回路１１と１２
、係数回路１４から成るローパスフィルタ１０で濾波さ
れ乗算回路３に帰還される。なお、ローパスフィルタ１
０は１次の帰還型ディジタルフィルタであって自動利得
制御装置の応答を決定する働きをし、その伝達関数Ｈ（
Ｚ）は次の（２）弐で表される。
（ただしＫは一定値）
以上の結果出力端子１６に出力される信号は、その振幅
値が減算回路９に与えた振幅の基準値に等しくなるよう
に制御される。
値が減算回路９に与えた振幅の基準値に等しくなるよう
に制御される。
発明の効果
以上の様に本発明は、演算回路４でＦ Ｍ変調又はＡＭ
Ｍ変調れた信号の振幅をディジタル的に演算し、その値
を用いて利得を制御するので出力には振幅のピーク値が
常に一定の信号が得られる。
Ｍ変調れた信号の振幅をディジタル的に演算し、その値
を用いて利得を制御するので出力には振幅のピーク値が
常に一定の信号が得られる。
また本発明ではディジタル処理を行っているので、振幅
の基準値はディジタルのデータであって、素子のバラツ
キの影響の全くない安定な自動利得制御装置を実現でき
る。
の基準値はディジタルのデータであって、素子のバラツ
キの影響の全くない安定な自動利得制御装置を実現でき
る。
第１図は本発明の一実施例に於ける自動利得制御装置の
構成を示したブロック図、第２図は従来の自動利得制御
装置の構成を示したブロック図である。 ２・・・・・・Ａ／Ｄ変換器、４・・・・・・演算回路
、１０・・・・・・ローパスフィルタ、２４・・・・・
・検波回路。
構成を示したブロック図、第２図は従来の自動利得制御
装置の構成を示したブロック図である。 ２・・・・・・Ａ／Ｄ変換器、４・・・・・・演算回路
、１０・・・・・・ローパスフィルタ、２４・・・・・
・検波回路。
Claims (4)
- （１）入力信号をＡ／Ｄ変換するＡ／Ｄ変換器と、前記
Ａ／Ｄ変換器の出力を与えられた利得で増幅する可変利
得増幅器と、前記可変利得増幅器の出力の振幅値を算出
する第１の演算回路と、前記第１の演算回路の出力から
基準の振幅値を減じる第１の減算回路と、前記第１の減
算回路の出力を濾波するローパスフィルタを具備し、前
記ローパスフィルタの出力を前記可変利得増幅器の制御
信号として与えることを特徴とする自動利得制御装置。 - （２）入力信号はＦＭ変調又はＡＭ変調された信号であ
ることを特徴とする特許請求の範囲第（１）項記載の自
動利得制御装置。 - （３）第１の演算回路は、可変利得増幅器の出力を１ク
ロック遅延される第１の遅延回路と、前記第１の遅延回
路の出力を１クロック遅延させる第２の遅延回路と、前
記第２の遅延回路の出力と前記可変利得増幅器の出力の
差を計算する第２の減算回路と、前記第１の遅延回路の
出力と前記２の減算回路の出力の２乗の和の平方根を算
出する第２の演算回路から構成されることを特徴とする
特許請求の範囲第（１）項記載の自動利得制御装置。 - （４）ローパスフィルタは、信号を遅延させる第３の遅
延回路と、入力信号に前記第３の遅延回路の出力を加え
、その出力を前記第３の遅延回路に与える第１の加算回
路と、前記第３の遅延回路の出力と前記第１の加算回路
の出力を加算する第２の加算回路と、前記第２の加算回
路の出力を所定の利得で増幅する増幅回路から構成され
ることを特徴とする特許請求の範囲第（１）項記載の自
動利得制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14730186A JPS633517A (ja) | 1986-06-24 | 1986-06-24 | 自動利得制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14730186A JPS633517A (ja) | 1986-06-24 | 1986-06-24 | 自動利得制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS633517A true JPS633517A (ja) | 1988-01-08 |
Family
ID=15427105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14730186A Pending JPS633517A (ja) | 1986-06-24 | 1986-06-24 | 自動利得制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS633517A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02164117A (ja) * | 1988-12-19 | 1990-06-25 | Toshiba Corp | オートゲインコントロール方法及びその装置 |
| US5548826A (en) * | 1992-09-18 | 1996-08-20 | U.S. Philips Corporation | Power amplifier and a transmitter including the power amplifier |
| JP2001085997A (ja) * | 1999-09-10 | 2001-03-30 | Sony Corp | ディジタル信号処理装置及びビデオカメラ装置 |
-
1986
- 1986-06-24 JP JP14730186A patent/JPS633517A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02164117A (ja) * | 1988-12-19 | 1990-06-25 | Toshiba Corp | オートゲインコントロール方法及びその装置 |
| US5548826A (en) * | 1992-09-18 | 1996-08-20 | U.S. Philips Corporation | Power amplifier and a transmitter including the power amplifier |
| JP2001085997A (ja) * | 1999-09-10 | 2001-03-30 | Sony Corp | ディジタル信号処理装置及びビデオカメラ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU95122672A (ru) | Способ автоматической регулировки усиления и исключения смещения постоянной составляющей в приемнике с квадратурной демодуляцией и устройство для его осуществления | |
| WO2008016705A1 (en) | Extended range rms-dc converter | |
| US4721904A (en) | Digital phase difference detecting circuit | |
| JPS60171414A (ja) | ロツクイン増幅器 | |
| JPS633517A (ja) | 自動利得制御装置 | |
| JP2748536B2 (ja) | 直交信号復調装置 | |
| RU2001127435A (ru) | Способ и устройство для улучшения характеристик захвата и синхронизации систем фазовой автоподстройки частоты | |
| US4471311A (en) | Detector circuit having AGC function | |
| GB2389252A (en) | A frequency modulation system and method | |
| JP2691938B2 (ja) | 速度検出回路 | |
| KR100189937B1 (ko) | 정현파 신호를 사용한 회전각 추정 장치 및 방법 | |
| JPH07297641A (ja) | クロック発振器 | |
| US4121171A (en) | Filtering circuit for a phase-locked loop | |
| JPS6037826A (ja) | Ａ／ｄ変換装置 | |
| JPH0520023Y2 (ja) | ||
| JP2001313544A (ja) | 位相発生器 | |
| JP3480143B2 (ja) | 多チャネル動歪測定器 | |
| JP2882415B2 (ja) | 多相ｐｓｋ変調信号のｃ／ｎ検出回路 | |
| KR100386287B1 (ko) | 디지털 선형화기의 시간지연 보상 방법 | |
| JP2765879B2 (ja) | パイロット信号除去回路 | |
| SU723758A1 (ru) | Формирователь напр жени дл автоматической регулировки усилени | |
| JPS5642455A (en) | Digital phase synchronizing circuit | |
| JP2735879B2 (ja) | 受信機 | |
| JP2003283300A (ja) | 周波数調整回路 | |
| JPS63292713A (ja) | レベル検出回路 |