JP2882415B2 - 多相ｐｓｋ変調信号のｃ／ｎ検出回路 - Google Patents
多相ｐｓｋ変調信号のｃ／ｎ検出回路Info
- Publication number
- JP2882415B2 JP2882415B2 JP23727789A JP23727789A JP2882415B2 JP 2882415 B2 JP2882415 B2 JP 2882415B2 JP 23727789 A JP23727789 A JP 23727789A JP 23727789 A JP23727789 A JP 23727789A JP 2882415 B2 JP2882415 B2 JP 2882415B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- low
- output
- modulation signal
- detection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】 〔概要〕 多相PSK変調信号のC/N検出回路に関し、 低C/Nにおいても安定してC/Nの検出を可能とし、しか
も従来より回路規模を小さくすることを目的とし、 多相PSK変調信号を可変の利得で増幅する可変利得増
幅器と、該可変利得増幅器の出力をAM検波するAM検波器
と、該変調信号のクロック周波数の1/2以下のカットオ
フ周波数を有し、該AM検波器の出力が入力され、該カッ
トオフ周波数以下の周波数成分のみを通過させる低域フ
ィルタと、該低域フィルタの出力に応じて該可変利得増
幅器の利得を制御する利得制御手段と、該低域フィルタ
の出力の変動量を算出する変動量算出手段と、該変動量
算出手段の算出した変動量をC/N値へ換算する換算手段
とを具備して構成する。
も従来より回路規模を小さくすることを目的とし、 多相PSK変調信号を可変の利得で増幅する可変利得増
幅器と、該可変利得増幅器の出力をAM検波するAM検波器
と、該変調信号のクロック周波数の1/2以下のカットオ
フ周波数を有し、該AM検波器の出力が入力され、該カッ
トオフ周波数以下の周波数成分のみを通過させる低域フ
ィルタと、該低域フィルタの出力に応じて該可変利得増
幅器の利得を制御する利得制御手段と、該低域フィルタ
の出力の変動量を算出する変動量算出手段と、該変動量
算出手段の算出した変動量をC/N値へ換算する換算手段
とを具備して構成する。
本発明は受信された多相PSK変調信号のC/N（キャリア
ーノイズ比）を検出するC/N検出回路に関する。
ーノイズ比）を検出するC/N検出回路に関する。
衛星通信において、降雨等による通信路の状態の変化
を知って迅速に対応するために、C/Nを測定することは
重要である。本発明はそのための多相PSK方式で変調さ
れた受信信号のC/N検出回路に言及する。
を知って迅速に対応するために、C/Nを測定することは
重要である。本発明はそのための多相PSK方式で変調さ
れた受信信号のC/N検出回路に言及する。
第３図は従来のBPSK変調信号のためのC/N検出回路の
一例を表わす図である。
一例を表わす図である。
受信信号は可変利得増幅器200を経た後、搬送波再生
回路306で搬送波が再生され、これにより位相検波回路3
02で位相検波される。位相検波された出力はいわゆるア
イパターンの形状をしており、このアイパターンの振幅
最大の位置での振幅をサンプリングするためにクロック
再生回路304においてクロック信号が再生される。A/D変
換器308は位相検波された信号を再生されたクロックに
より振幅最大の位置においてA/D変換して出力する。そ
の後、絶対値回路310において絶対値がとられ、この値
の平均値が一定になる様にAGC（自動利得制御）回路204
を介して可変利得増幅器200へフィードバックがかけら
れる。
回路306で搬送波が再生され、これにより位相検波回路3
02で位相検波される。位相検波された出力はいわゆるア
イパターンの形状をしており、このアイパターンの振幅
最大の位置での振幅をサンプリングするためにクロック
再生回路304においてクロック信号が再生される。A/D変
換器308は位相検波された信号を再生されたクロックに
より振幅最大の位置においてA/D変換して出力する。そ
の後、絶対値回路310において絶対値がとられ、この値
の平均値が一定になる様にAGC（自動利得制御）回路204
を介して可変利得増幅器200へフィードバックがかけら
れる。
一方、雑音電力推定回路170は振幅の値の変動すなわ
ち偏差の自乗和の演算を行ない、C/N値に換算して出力
する。
ち偏差の自乗和の演算を行ない、C/N値に換算して出力
する。
すなわち従来では、PSK復調と同様にして受信信号を
位相検波し、クロック信号を再生して、PSK復調におい
てデータの判定がなされるタイミングでの振幅をサンプ
リングし、これが一定になる様にAGCをかけ、そのとき
のサンプリングされた振幅の絶対値のゆらぎを雑音電力
と推定してC/Nを算出していた。
位相検波し、クロック信号を再生して、PSK復調におい
てデータの判定がなされるタイミングでの振幅をサンプ
リングし、これが一定になる様にAGCをかけ、そのとき
のサンプリングされた振幅の絶対値のゆらぎを雑音電力
と推定してC/Nを算出していた。
この方式では搬送波およびクロックの再生が必要であ
るので、C/Nが低い場合には搬送波およびクロックの再
生ができず、C/N検出ができないという問題がある。
るので、C/Nが低い場合には搬送波およびクロックの再
生ができず、C/N検出ができないという問題がある。
また、第３図の破線で囲まれた部分300はPSK復調回路
そのものと言うことができ、複雑な構成の搬送波および
クロック再生回路が必要なので全体の回路規模が大きい
という問題もある。
そのものと言うことができ、複雑な構成の搬送波および
クロック再生回路が必要なので全体の回路規模が大きい
という問題もある。
したがって本発明の目的は、低C/Nにおいても安定し
てC/Nの検出が可能であり、しかも従来より回路規模の
小さい多相PSK変調信号のC/N検出回路を提供することに
ある。
てC/Nの検出が可能であり、しかも従来より回路規模の
小さい多相PSK変調信号のC/N検出回路を提供することに
ある。
第１図は本発明の多相PSK変調信号のC/N検出回路の原
理構成を表わす図である。
理構成を表わす図である。
従来回路におけるPSK復調回路相当部分300と絶対値回
路310（第３図）はAM検波器50と低域フィルタ52で置き
換えられ、その他の部分は従来回路と同様である。
路310（第３図）はAM検波器50と低域フィルタ52で置き
換えられ、その他の部分は従来回路と同様である。
低域フィルタ52のカットオフ周波数は多相PSK変調信
号のクロック周波数の1/2以下に設定されている。
号のクロック周波数の1/2以下に設定されている。
多相PSK変調信号の包絡線は送信側における帯域制限
のためにゆらいでおり、これをAM検波器50でAM検波する
と、このゆらぎによる周波数成分を含んだものが出力さ
れる。このゆらぎの基本周波数はクロック周波数の1/2
であるからクロック周波数の1/2以下のカットオフ周波
数を有する低域フィルタ52を通すことによって除くこと
ができ、残ったゆらぎはノイズのうちカットオフ周波数
以下の成分であるということになる。
のためにゆらいでおり、これをAM検波器50でAM検波する
と、このゆらぎによる周波数成分を含んだものが出力さ
れる。このゆらぎの基本周波数はクロック周波数の1/2
であるからクロック周波数の1/2以下のカットオフ周波
数を有する低域フィルタ52を通すことによって除くこと
ができ、残ったゆらぎはノイズのうちカットオフ周波数
以下の成分であるということになる。
一般にノイズはホワイトノイズであるから、一部の周
波数成分の電力から全体のノイズ電力を推定することが
可能であり、従来のC/N検出回路においてもこの考えに
基いてノイズ電力の推定が行なわれている。低域フィル
タ52のカットオフ周波数はクロック周波数の1/2以下
で、できる限り高い方が推定誤差を小さくする上で望ま
しい。
波数成分の電力から全体のノイズ電力を推定することが
可能であり、従来のC/N検出回路においてもこの考えに
基いてノイズ電力の推定が行なわれている。低域フィル
タ52のカットオフ周波数はクロック周波数の1/2以下
で、できる限り高い方が推定誤差を小さくする上で望ま
しい。
第１図の構成は搬送波およびクロックの再生回路が含
まれていないので低C/NにおいてもC/N検出が可能であ
り、回路規模も小さい。
まれていないので低C/NにおいてもC/N検出が可能であ
り、回路規模も小さい。
第２図は本発明に係るC/N検出回路の一実施例を表わ
すブロック図である。
すブロック図である。
200は前述した可変利得増幅器である。AM検波器500は
自乗検波回路等により実現される。入力される受信波の
クロック周波数が例えば64KHzであれば、低域フィルタ5
20のカットオフ周波数は32KHzに設定される。A/D変換器
162へ供給されるサンプリングクロックは、サンプリン
グ定理に基づき、低域フィルタのカットオフ周波数32KH
zの２倍の64KHzに設定されている。このクロックは受信
信号のクロックに同期している必要はない。デジタルコ
ンパレータ200はA/D変換器162の変換結果xiと制御目標
値ｕとを比較し、その結果を２値のデジタル信号で出力
する。積分器202はその２値の電圧信号を積分し、可変
利得増幅器200へ利得制御信号として供給する。これに
より、A/D変換器162の出力xiの時間平均値がｕになる様
に利得が制御される。
自乗検波回路等により実現される。入力される受信波の
クロック周波数が例えば64KHzであれば、低域フィルタ5
20のカットオフ周波数は32KHzに設定される。A/D変換器
162へ供給されるサンプリングクロックは、サンプリン
グ定理に基づき、低域フィルタのカットオフ周波数32KH
zの２倍の64KHzに設定されている。このクロックは受信
信号のクロックに同期している必要はない。デジタルコ
ンパレータ200はA/D変換器162の変換結果xiと制御目標
値ｕとを比較し、その結果を２値のデジタル信号で出力
する。積分器202はその２値の電圧信号を積分し、可変
利得増幅器200へ利得制御信号として供給する。これに
より、A/D変換器162の出力xiの時間平均値がｕになる様
に利得が制御される。
演算器160はROMからなり、xiの入力に対応する(xi-u)
2の値を出力する、164はデジタルの積分器であり、(xi-
u)2の値を積分することによって偏差の自乗和を出力す
る。C/N換算器180もROMで構成され、偏差の自乗和に対
応するC/N値を出力する。なお、C/N換算の際には、処理
により発生する誤差、例えばデジタル処理による量子化
雑音等の補正も加えておけば、C/Nの測定精度を上げる
ことができる。
2の値を出力する、164はデジタルの積分器であり、(xi-
u)2の値を積分することによって偏差の自乗和を出力す
る。C/N換算器180もROMで構成され、偏差の自乗和に対
応するC/N値を出力する。なお、C/N換算の際には、処理
により発生する誤差、例えばデジタル処理による量子化
雑音等の補正も加えておけば、C/Nの測定精度を上げる
ことができる。
以上述べてきたように本発明によれば、低C/Nにおい
ても安定してC/N検出をすることのできるC/N検出回路
を、簡潔な構成で実現できる。
ても安定してC/N検出をすることのできるC/N検出回路
を、簡潔な構成で実現できる。
第１図は本発明の原理構成を表わす図、 第２図は本発明の一実施例を表わす図、 第３図は従来のC/N検出回路を表わす図、 図において、 10……可変利得増幅器、16……変動量算出手段、18……
換算手段、20……利得制御手段、50……AM検波器、52…
…低域フィルタ。
換算手段、20……利得制御手段、50……AM検波器、52…
…低域フィルタ。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−188147（ＪＰ，Ａ) 特開 昭64−5248（ＪＰ，Ａ) 特開 昭64−843（ＪＰ，Ａ) 特開 昭59−182659（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H04L 27/00 - 27/22 H04B 17/00
Claims (1)
- 【請求項１】多相PSK変調信号を可変の利得で増幅する
可変利得増幅器（10）と、 該可変利得増幅器（10）の出力をAM検波するAM検波器
（50）と、 該変調信号のクロック周波数の1/2以下のカットオフ周
波数を有し、該AM検波器（50）の出力が入力され、該カ
ットオフ周波数以下の周波数成分のみを通過させる低域
フィルタ（52）と、 該低域フィルタ（52）の出力に応じて該可変利得増幅器
（10）の利得を制御する利得制御手段（20）と、 該低域フィルタ（52）の出力の変動量を算出する変動量
算出手段（16）と、 該変動量算出手段（16）の算出した変動量をC/N値へ換
算する換算手段（18）とを具備することを特徴とする多
相PSK変調信号のC/N検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23727789A JP2882415B2 (ja) | 1989-09-14 | 1989-09-14 | 多相ｐｓｋ変調信号のｃ／ｎ検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23727789A JP2882415B2 (ja) | 1989-09-14 | 1989-09-14 | 多相ｐｓｋ変調信号のｃ／ｎ検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03101446A JPH03101446A (ja) | 1991-04-26 |
| JP2882415B2 true JP2882415B2 (ja) | 1999-04-12 |
Family
ID=17013007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23727789A Expired - Fee Related JP2882415B2 (ja) | 1989-09-14 | 1989-09-14 | 多相ｐｓｋ変調信号のｃ／ｎ検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2882415B2 (ja) |
-
1989
- 1989-09-14 JP JP23727789A patent/JP2882415B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03101446A (ja) | 1991-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2909509B2 (ja) | 自動利得制御回路 | |
| US6593812B2 (en) | Automatic optimization of linearity for envelope feedback RF amplifier linearization | |
| FI112132B (fi) | Nollavälitaajuinen vastaanotin | |
| CA2131998A1 (en) | Error Tracking Loop | |
| US8391814B2 (en) | Power control loop, transmitter with the power control loop and method for controlling output power of a transmitter device | |
| US6229858B1 (en) | Phaselock threshold correction | |
| JPH06132994A (ja) | タイミング抽出装置 | |
| JP2882415B2 (ja) | 多相ｐｓｋ変調信号のｃ／ｎ検出回路 | |
| JP3518430B2 (ja) | デジタルｆｍ復調器 | |
| JP2748536B2 (ja) | 直交信号復調装置 | |
| JPH08191223A (ja) | 自動利得制御回路及びそのような回路を含む装置 | |
| US4633196A (en) | Delta modulator/demodulator with improved tracking of rapidly varying waveforms | |
| RU2001127435A (ru) | Способ и устройство для улучшения характеристик захвата и синхронизации систем фазовой автоподстройки частоты | |
| EP1499014B1 (en) | A method for automatic gain control, for instance in a telecommunication system, device and computer program therefor | |
| JP2000341348A (ja) | Ｆｍ信号の瞬間周波数を測定する方法と装置 | |
| CA1233203A (en) | Wattmeter | |
| JP3311773B2 (ja) | ４相ｐｓｋ復調器 | |
| JP3392192B2 (ja) | 自動周波数制御装置と自動周波数制御用制御電圧発生回路 | |
| JP2001211218A (ja) | 受信装置およびその方法 | |
| JP2964758B2 (ja) | 空中線角度追尾受信装置 | |
| JPH05291986A (ja) | 自動利得制御回路 | |
| JPH04103221A (ja) | 自動周波数制御回路 | |
| KR100386287B1 (ko) | 디지털 선형화기의 시간지연 보상 방법 | |
| JP3591895B2 (ja) | 測距信号復調回路 | |
| JPS633517A (ja) | 自動利得制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |