JPH06132994A - タイミング抽出装置 - Google Patents

タイミング抽出装置

Info

Publication number
JPH06132994A
JPH06132994A JP2424691A JP2424691A JPH06132994A JP H06132994 A JPH06132994 A JP H06132994A JP 2424691 A JP2424691 A JP 2424691A JP 2424691 A JP2424691 A JP 2424691A JP H06132994 A JPH06132994 A JP H06132994A
Authority
JP
Japan
Prior art keywords
phase
circuit
difference
baud
timing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2424691A
Other languages
English (en)
Other versions
JP2884792B2 (ja
Inventor
Hideho Tomita
秀穗 冨田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2424691A priority Critical patent/JP2884792B2/ja
Priority to US07/836,867 priority patent/US5255289A/en
Publication of JPH06132994A publication Critical patent/JPH06132994A/ja
Application granted granted Critical
Publication of JP2884792B2 publication Critical patent/JP2884792B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock

Abstract

(57)【要約】 【目的】 π／４シフトＱＰＳＫ変調された中間周波信
号の位相を計測し、ディジタル的にサンプル・タイミン
グの推定を行う。 【構成】 入力信号をフィルタ１により帯域制限し、振
幅制限用リミッタ２に通す。基準信号３と入力の位相差
を１ボーに２回以上、位相計測回路４により測定する。
遅延回路５と差検出回路６を用い、ある区間の位相変化
を求める。この結果を絶対値検出回路７に入力し、さら
に隣あった出力の差を求め、タイミングの位相誤差と
し、ループ・フィルタ１０、基準信号１１、位相制御回
路１２を用いて、ループを形成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、移動通信などに用いら
れるＱＰＳＫ、及びπ／４シフトＱＰＳＫ信号のタイミ
ング抽出装置に関する。
【０００２】
【従来の技術】陸上移動通信用ディジタル信号復調器で
は、ディジタル的に搬送信号を復調する方式を採用する
場合、あらかじめボー・タイミングを抽出しておくこと
が望ましい。ここで言うボー・タイミングは、変調のか
かっているタイミング、たとえば二相位相変調の場合は
１ビット区間、４相位相変調の場合は２ビット区間を示
す。従来、例えば、π／４シフトＱＰＳＫ変調された搬
送波よりボー・タイミングを抽出する装置として、図２
及び、図３に示す装置が用いられてきた。
【０００３】図２の装置は周波数弁別器１０１、整流回
路１０２、狭帯域フィルタ１０３により構成されてい
る。この装置では入力搬送波信号を周波数弁別器１０１
に通し、周波数検出した後、整流回路１０２によりボー
・タイミング成分を発生し、このタイミング成分を狭帯
域フィルタ１０３により抽出している。
【０００４】図３の装置は振幅検出回路２０１、狭帯域
フィルタ２０２により構成されている。この装置では入
力搬送信号を振幅検出回路２０１に通し、振幅検出した
後、タイミング成分を狭帯域フィルタ２０１により抽出
している。
【０００５】
【発明が解決しようとする課題】前述した図２に示す装
置は、入力Ｓ／Ｎが低下した場合、ディスクリミネータ
によるスレッショルド効果を生じる。さらに、タイミン
グ信号を発生するための整流回路を用いており、同様に
スレッショルド効果を発生する。また回路構成上、ディ
ジタル化が困難である欠点がある。
【０００６】前述した図３に示す装置は、振幅情報を用
いているが、大振幅の信号が入力された場合、増幅段が
飽和すると、振幅情報が失われ、タイミング抽出が困難
となる。この欠点は自動利得制御段を前段にかけること
により、ある程度防ぐことができるが、回路構成が複雑
となる欠点がある。
【０００７】本発明は集積化に適した回路構成で、低い
Ｓ／Ｎまで安定にボー・タイミング抽出が可能なタイミ
ング抽出装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明のタイミング抽出
装置は、位相変調された入力信号の位相を１ボー区間に
複数回計測する手段と、各計測位相間の位相変化を求
め、さらに位相変化の絶対値を求める手段と、１ボー区
間に計測された一組以上の前記位相変化の絶対値の差を
求める手段と、その値がゼロとなるよう、位相計測点を
制御する手段とを有することを特徴とする。
【０００９】
【作用】本発明ではＱＰＳＫ、π／４シフトＱＰＳＫな
どの変調形式で、変調された搬送信号を入力し、１ボー
区間に二回以上の位相計測を行う。隣あった位相計測値
の変化量を求め、さらにその絶対値を求めると、位相変
化を求める区間を変化することにより、その値の平均値
は変化する。通常、信号点付近での位相変化はゆるやか
であり、ボー・タイミングの中間点付近では大きく変化
する。位相変化を求める区間を１／２ビットとし、ボー
・タイミングの前半／後半、とすると、各区間での位相
変化量は平均的に等しくなる。この位相検出タイミング
がずれると、前半／後半の位相変化量に誤差が出る。こ
の差がゼロとなるよう、位相変化計測区間の制御を行う
ことにより、ボー・タイミングを正しく推定することが
出来る。
【００１０】
【実施例】次に本発明の実施例について、図面を参照す
る。図１は本発明の実施例を示すブロック図である。実
施例は、帯域制限フィルタ１、振幅制限用リミッタ２、
基準信号３、１１、位相計測回路４、差検出器６、９、
絶対値検出器７、位相同期用ループ・フィルタ１０、及
び位相制御回路１２とを用いる。
【００１１】入力信号は帯域制限用フィルタ１によりデ
ータ・レートに応じた帯域制限を行った後、振幅制限用
リミツタ２により矩形波に変換される。位相計測回路４
は１ボー区間に２回、基準信号３との位相差を計測す
る。遅延回路により１サンプルの信号を遅延させ、差検
出器６により１／２ボー区間の位相変化を求め、絶対値
検出器７に入力する。１／２ボー区間の位相変化の絶対
値は計測区間を移動することにより変化する。ＱＰＳＫ
及びπ／４シフトＱＰＳＫ信号の場合、位相の時間変化
率は信号点付近で少なくなる。位相変化計測区間がボー
区間の前半／後半に正しく位置していると、二つの計測
結果の差は等しくなる。このため、絶対値検出器出力を
１サンプル遅延させ、隣あった二つの区間の位相変化の
差を差検出器９により求める。この結果を位相同期用ル
ープ・フィルタ１０に通し、その出力にもとずき、位相
制御回路１２により、基準信号１１の位相制御を行う。
位相差がゼロとなるよう制御を行うことにより、信号点
の推定が可能となる。
【００１２】本発明によれば、比較的低速の伝送システ
ムでは位相計測をディジタル的に行ない、以後全ての機
能をディジタル回路により処理することが出来る。
【００１３】
【発明の効果】以上説明したように、本発明によれば、
比較的少ない回路規模で、ボー・タイミング抽出機能を
実現できる。又、全ての機能をディジタル回路により構
成出来るため、調整箇所が少なく、集積化に適してい
る。
【図面の簡単な説明】
【図１】本発明の一実施例を示すブロック図である。
【図２】本発明を使用しない従来の抽出方式の一実施例
を示すブロック図である。
【符号の説明】
１ 帯域制限用フィルタ ２ 振幅制限用リミッタ ３ 基準信号 ４ 位相計測回路 ５ 遅延回路 ６ 差検出器 ７ 絶対値検出器 ８ 遅延回路 ９ 差検出器 １０ ループ・フィルタ １１ 基準信号 １２ 位相制御回路 １０１ 周波数弁別器 １０２ 整流回路 １０３ 狭帯域フィルタ ２０１ 振幅検出回路 ２０２ 狭帯域フィルタ
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年１０月２７日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図１】本発明の一実施例を示すブロック図である。
【図２】本発明を使用しない従来の抽出方式の一実施例
を示すブロック図である。
【図３】本発明を使用しない従来の抽出方式の一実施例
を示すブロック図である。
【符号の説明】 １ 帯域制限用フィルタ ２ 振幅制限用リミット ３ 基準信号 ４ 位相計測回路 ５ 遅延回路 ６ 差検出器 ７ 絶対値検出器 ８ 遅延回路 ９ 差検出器 １０ ループ・フィルタ １１ 基準信号 １２ 位相制御回路 １０１ 周波数弁別器 １０２ 整流回路 １０３ 狭帯域フィルタ ２０１ 振幅検出回路 ２０２ 狭帯域フィルタ

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 位相変調された入力信号の位相を１ボー
    区間に複数回計測する手段と、各計測位相間の位相変化
    を求め、さらに位相変化の絶対値を求める手段と、１ボ
    ー区間に計測された一組以上の前記位相変化の絶対値の
    差を求める手段と、その値がゼロとなるよう、位相計測
    点を制御する手段とを有するタイミング抽出装置。
JP2424691A 1991-02-19 1991-02-19 タイミング抽出装置 Expired - Lifetime JP2884792B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2424691A JP2884792B2 (ja) 1991-02-19 1991-02-19 タイミング抽出装置
US07/836,867 US5255289A (en) 1991-02-19 1992-02-19 Symbol timing recovery circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2424691A JP2884792B2 (ja) 1991-02-19 1991-02-19 タイミング抽出装置

Publications (2)

Publication Number Publication Date
JPH06132994A true JPH06132994A (ja) 1994-05-13
JP2884792B2 JP2884792B2 (ja) 1999-04-19

Family

ID=12132896

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2424691A Expired - Lifetime JP2884792B2 (ja) 1991-02-19 1991-02-19 タイミング抽出装置

Country Status (2)

Country Link
US (1) US5255289A (ja)
JP (1) JP2884792B2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2319915B (en) * 1996-11-29 2001-01-24 Lsi Logic Corp Analogue to digital converter system
JP2730346B2 (ja) * 1991-09-30 1998-03-25 日本電気株式会社 分周回路
JPH06268696A (ja) * 1993-03-10 1994-09-22 Toyo Commun Equip Co Ltd Ａｆｃ回路
US5504785A (en) * 1993-05-28 1996-04-02 Tv/Com Technologies, Inc. Digital receiver for variable symbol rate communications
US5551016A (en) * 1993-07-01 1996-08-27 Queen's University At Kingston Monitoring system and interface apparatus therefor
KR0124379B1 (ko) * 1993-07-12 1997-12-01 김광호 디지탈 데이타 수신기
KR100322690B1 (ko) * 1994-06-30 2002-06-20 윤종용 디지탈타이밍복원회로
JP3403849B2 (ja) * 1995-03-17 2003-05-06 富士通株式会社 多重無線装置の受信部に設けられるクロック位相検出回路及びクロック再生回路
US5793821A (en) * 1995-06-07 1998-08-11 3Com Corporation Timing Recovery using group delay compensation
US5774508A (en) * 1996-01-02 1998-06-30 Motorola, Inc. Data synchronizer phase detector and method of operation thereof
DE102005055543A1 (de) * 2005-11-18 2007-05-31 Micronas Gmbh Verfahren zum Einstellen von Abtast-Zeitpunkten eines Abtasttakts in einem Bildsignal-Abtastsystem bzw. Schaltung zum Durchführen eines solchen Verfahrens
JP4829088B2 (ja) * 2006-12-07 2011-11-30 オンセミコンダクター・トレーディング・リミテッド 信号処理回路
CN102195770A (zh) * 2010-03-19 2011-09-21 上海贝尔股份有限公司 采样设备和方法
US11018842B1 (en) * 2018-07-31 2021-05-25 Seagate Technology Llc Dynamic timing recovery bandwidth modulation for phase offset mitigation

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2358056A1 (fr) * 1976-07-09 1978-02-03 Ibm France Procede et dispositif de synchronisation de l'horloge du recepteur d'un systeme de transmissions de donnees en modulation psk
JPS62298255A (ja) * 1986-06-18 1987-12-25 Fujitsu Ltd 識別装置
US4704582A (en) * 1986-10-07 1987-11-03 Motorola, Inc. Gated demodulator for shaped BPSK signals
JPH03274844A (ja) * 1990-03-24 1991-12-05 Japan Radio Co Ltd Ｐｓｋ変調信号の遅延検波回路
US5117195A (en) * 1991-05-17 1992-05-26 General Instrument Corporation Data referenced demodulation of multiphase modulated data

Also Published As

Publication number Publication date
JP2884792B2 (ja) 1999-04-19
US5255289A (en) 1993-10-19

Similar Documents

Publication Publication Date Title
JP3568182B2 (ja) データ伝送装置の同期検出方法及びその装置
JPH06132994A (ja) タイミング抽出装置
US4272846A (en) Method for cancelling impulsive noise
US4606045A (en) Method and apparatus for detecting an equalizer training period in a receiving-end modem
EP0047303B1 (en) Method and apparatus for demodulating quadriphase differential transmissions
US6370210B1 (en) Circuitry for generating a gain control signal applied to an AGC amplifier and method thereof
JPH0787476B2 (ja) 復調装置
US4462108A (en) Modem signal acquisition technique
US5949829A (en) Central error detecting circuit for FSK receiver
EP0484914A2 (en) Demodulator and method for demodulating digital signals modulated by a minimum shift keying
CA2110017C (en) Dqpsk delay detection circuit that produces stable clock signal in response to both i and q signals
JPH02284547A (ja) 直交信号復調装置
JP3850887B2 (ja) 位相変調信号に使用する方法及び装置
CN114793154B (zh) 一种定时同步锁定检测方法
EP0134860A1 (en) Improved modem signal acquisition technique
JP4019958B2 (ja) 通信システム、その送信機及び受信機
JPH07288552A (ja) 周波数偏移キーイング信号の復調装置
JP2882415B2 (ja) 多相ｐｓｋ変調信号のｃ／ｎ検出回路
KR100201281B1 (ko) 팩시밀리 모뎀에서의 클럭 복구방법 및 회로
JPH056943B2 (ja)
JPH0783291B2 (ja) 相関器
JPS647703B2 (ja)
JPS5829907B2 (ja) キャリア抽出方式
JPS62151055A (ja) タイミングクロツク制御方式
JPH0548664A (ja) 軟判定誤り訂正回路付遅延検波回路

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990112