JP2884792B2 - タイミング抽出装置 - Google Patents
タイミング抽出装置Info
- Publication number
- JP2884792B2 JP2884792B2 JP2424691A JP2424691A JP2884792B2 JP 2884792 B2 JP2884792 B2 JP 2884792B2 JP 2424691 A JP2424691 A JP 2424691A JP 2424691 A JP2424691 A JP 2424691A JP 2884792 B2 JP2884792 B2 JP 2884792B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- baud
- timing
- phase change
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
Description
【0001】
【産業上の利用分野】本発明は、移動通信などに用いら
れるQPSK、及びπ/4シフトQPSK信号のタイミ
ング抽出装置に関する。
れるQPSK、及びπ/4シフトQPSK信号のタイミ
ング抽出装置に関する。
【0002】
【従来の技術】陸上移動通信用ディジタル信号復調器で
は、ディジタル的に搬送信号を復調する方式を採用する
場合、あらかじめボー・タイミングを抽出しておくこと
が望ましい。ここで言うボー・タイミングは、変調のか
かっているタイミング、たとえば二相位相変調の場合は
1ビット区間、4相位相変調の場合は2ビット区間を示
す。従来、例えば、π/4シフトQPSK変調された搬
送波よりボー・タイミングを抽出する装置として、図2
及び、図3に示す装置が用いられてきた。
は、ディジタル的に搬送信号を復調する方式を採用する
場合、あらかじめボー・タイミングを抽出しておくこと
が望ましい。ここで言うボー・タイミングは、変調のか
かっているタイミング、たとえば二相位相変調の場合は
1ビット区間、4相位相変調の場合は2ビット区間を示
す。従来、例えば、π/4シフトQPSK変調された搬
送波よりボー・タイミングを抽出する装置として、図2
及び、図3に示す装置が用いられてきた。
【0003】図2の装置は周波数弁別器101、整流回
路102、狭帯域フィルタ103により構成されてい
る。この装置では入力搬送波信号を周波数弁別器101
に通し、周波数検出した後、整流回路102によりボー
・タイミング成分を発生し、このタイミング成分を狭帯
域フィルタ103により抽出している。
路102、狭帯域フィルタ103により構成されてい
る。この装置では入力搬送波信号を周波数弁別器101
に通し、周波数検出した後、整流回路102によりボー
・タイミング成分を発生し、このタイミング成分を狭帯
域フィルタ103により抽出している。
【0004】図3の装置は振幅検出回路201、狭帯域
フィルタ202により構成されている。この装置では入
力搬送信号を振幅検出回路201に通し、振幅検出した
後、タイミング成分を狭帯域フィルタ201により抽出
している。
フィルタ202により構成されている。この装置では入
力搬送信号を振幅検出回路201に通し、振幅検出した
後、タイミング成分を狭帯域フィルタ201により抽出
している。
【0005】
【発明が解決しようとする課題】前述した図2に示す装
置は、入力S/Nが低下した場合、ディスクリミネータ
によるスレッショルド効果を生じる。さらに、タイミン
グ信号を発生するための整流回路を用いており、同様に
スレッショルド効果を発生する。また回路構成上、ディ
ジタル化が困難である欠点がある。
置は、入力S/Nが低下した場合、ディスクリミネータ
によるスレッショルド効果を生じる。さらに、タイミン
グ信号を発生するための整流回路を用いており、同様に
スレッショルド効果を発生する。また回路構成上、ディ
ジタル化が困難である欠点がある。
【0006】前述した図3に示す装置は、振幅情報を用
いているが、大振幅の信号が入力された場合、増幅段が
飽和すると、振幅情報が失われ、タイミング抽出が困難
となる。この欠点は自動利得制御段を前段にかけること
により、ある程度防ぐことができるが、回路構成が複雑
となる欠点がある。
いているが、大振幅の信号が入力された場合、増幅段が
飽和すると、振幅情報が失われ、タイミング抽出が困難
となる。この欠点は自動利得制御段を前段にかけること
により、ある程度防ぐことができるが、回路構成が複雑
となる欠点がある。
【0007】本発明は集積化に適した回路構成で、低い
S/Nまで安定にボー・タイミング抽出が可能なタイミ
ング抽出装置を提供することを目的とする。
S/Nまで安定にボー・タイミング抽出が可能なタイミ
ング抽出装置を提供することを目的とする。
【0008】
【課題を解決するための手段】本発明のタイミング抽出
装置は、位相変調された入力信号の位相を1ボーあたりN
(N≧2の偶数整数)回の割合で計測する手段と、隣接する
各計測値の位相変化の絶対値を1ボーあたりN回の割合で
求める手段と、1ボー区間のN個の前記位相変化の絶対値
を一くくりとして第n(n=1〜N/2)番目と第N-n+1番目の前
記位相変化の絶対値の差をN/2個求める手段と、N/2個の
前記差のそれぞれがゼロになるように位相計測点を制御
する手段とを有することを特徴とする。
装置は、位相変調された入力信号の位相を1ボーあたりN
(N≧2の偶数整数)回の割合で計測する手段と、隣接する
各計測値の位相変化の絶対値を1ボーあたりN回の割合で
求める手段と、1ボー区間のN個の前記位相変化の絶対値
を一くくりとして第n(n=1〜N/2)番目と第N-n+1番目の前
記位相変化の絶対値の差をN/2個求める手段と、N/2個の
前記差のそれぞれがゼロになるように位相計測点を制御
する手段とを有することを特徴とする。
【0009】
【作用】本発明ではQPSK、π/4シフトQPSKな
どの変調形式で、変調された搬送信号を入力し、1ボー
区間に二回以上の位相計測を行う。隣あった位相計測値
の変化量を求め、さらにその絶対値を求めると、位相変
化を求める区間を変化することにより、その値の平均値
は変化する。通常、信号点付近での位相変化はゆるやか
であり、ボー・タイミングの中間点付近では大きく変化
する。位相変化を求める区間を1/2ビットとし、ボー
・タイミングの前半/後半、とすると、各区間での位相
変化量は平均的に等しくなる。この位相検出タイミング
がずれると、前半/後半の位相変化量に誤差が出る。こ
の差がゼロとなるよう、位相変化計測区間の制御を行う
ことにより、ボー・タイミングを正しく推定することが
出来る。
どの変調形式で、変調された搬送信号を入力し、1ボー
区間に二回以上の位相計測を行う。隣あった位相計測値
の変化量を求め、さらにその絶対値を求めると、位相変
化を求める区間を変化することにより、その値の平均値
は変化する。通常、信号点付近での位相変化はゆるやか
であり、ボー・タイミングの中間点付近では大きく変化
する。位相変化を求める区間を1/2ビットとし、ボー
・タイミングの前半/後半、とすると、各区間での位相
変化量は平均的に等しくなる。この位相検出タイミング
がずれると、前半/後半の位相変化量に誤差が出る。こ
の差がゼロとなるよう、位相変化計測区間の制御を行う
ことにより、ボー・タイミングを正しく推定することが
出来る。
【0010】
【実施例】次に本発明の実施例について、図面を参照す
る。図1は本発明の実施例を示すブロック図である。実
施例は、帯域制限フィルタ1、振幅制限用リミッタ2、
基準信号3、11、位相計測回路4、差検出器6、9、
絶対値検出器7、位相同期用ループ・フィルタ10、及
び位相制御回路12とを用いる。
る。図1は本発明の実施例を示すブロック図である。実
施例は、帯域制限フィルタ1、振幅制限用リミッタ2、
基準信号3、11、位相計測回路4、差検出器6、9、
絶対値検出器7、位相同期用ループ・フィルタ10、及
び位相制御回路12とを用いる。
【0011】入力信号は帯域制限用フィルタ1によりデ
ータ・レートに応じた帯域制限を行った後、振幅制限用
リミツタ2により矩形波に変換される。位相計測回路4
は1ボー区間に2回、基準信号3との位相差を計測す
る。遅延回路により1サンプルの信号を遅延させ、差検
出器6により1/2ボー区間の位相変化を求め、絶対値
検出器7に入力する。1/2ボー区間の位相変化の絶対
値は計測区間を移動することにより変化する。QPSK
及びπ/4シフトQPSK信号の場合、位相の時間変化
率は信号点付近で少なくなる。位相変化計測区間がボー
区間の前半/後半に正しく位置していると、二つの計測
結果の差は等しくなる。このため、絶対値検出器出力を
1サンプル遅延させ、隣あった二つの区間の位相変化の
差を差検出器9により求める。この結果を位相同期用ル
ープ・フィルタ10に通し、その出力にもとずき、位相
制御回路12により、基準信号11の位相制御を行う。
位相差がゼロとなるよう制御を行うことにより、信号点
の推定が可能となる。
ータ・レートに応じた帯域制限を行った後、振幅制限用
リミツタ2により矩形波に変換される。位相計測回路4
は1ボー区間に2回、基準信号3との位相差を計測す
る。遅延回路により1サンプルの信号を遅延させ、差検
出器6により1/2ボー区間の位相変化を求め、絶対値
検出器7に入力する。1/2ボー区間の位相変化の絶対
値は計測区間を移動することにより変化する。QPSK
及びπ/4シフトQPSK信号の場合、位相の時間変化
率は信号点付近で少なくなる。位相変化計測区間がボー
区間の前半/後半に正しく位置していると、二つの計測
結果の差は等しくなる。このため、絶対値検出器出力を
1サンプル遅延させ、隣あった二つの区間の位相変化の
差を差検出器9により求める。この結果を位相同期用ル
ープ・フィルタ10に通し、その出力にもとずき、位相
制御回路12により、基準信号11の位相制御を行う。
位相差がゼロとなるよう制御を行うことにより、信号点
の推定が可能となる。
【0012】本発明によれば、比較的低速の伝送システ
ムでは位相計測をディジタル的に行ない、以後全ての機
能をディジタル回路により処理することが出来る。
ムでは位相計測をディジタル的に行ない、以後全ての機
能をディジタル回路により処理することが出来る。
【0013】
【発明の効果】以上説明したように、本発明によれば、
比較的少ない回路規模で、ボー・タイミング抽出機能を
実現できる。又、全ての機能をディジタル回路により構
成出来るため、調整箇所が少なく、集積化に適してい
る。
比較的少ない回路規模で、ボー・タイミング抽出機能を
実現できる。又、全ての機能をディジタル回路により構
成出来るため、調整箇所が少なく、集積化に適してい
る。
【図1】本発明の一実施例を示すブロック図である。
【図2】本発明を使用しない従来の抽出方式の一実施例
を示すブロック図である。
を示すブロック図である。
【図3】本発明を使用しない従来の抽出方式の一実施例
を示すブロック図である。
を示すブロック図である。
1 帯域制限用フィルタ 2 振幅制限用リミット 3 基準信号 4 位相計測回路 5 遅延回路 6 差検出器 7 絶対値検出器 8 遅延回路 9 差検出器 10 ループ・フィルタ 11 基準信号 12 位相制御回路 101 周波数弁別器 102 整流回路 103 狭帯域フィルタ 201 振幅検出回路 202 狭帯域フィルタ
Claims (1)
- 【請求項1】位相変調された入力信号の位相を1ボーあ
たりN(N≧2の偶数整数)回の割合で計測する手段と、隣
接する各計測値の位相変化の絶対値を1ボーあたりN回の
割合で求める手段と、1ボー区間のN個の前記位相変化の
絶対値を一くくりとして第n(n=1〜N/2)番目と第N-n+1番
目の前記位相変化の絶対値の差をN/2個求める手段と、N
/2個の前記差のそれぞれがゼロになるように位相計測点
を制御する手段とを有するタイミング抽出装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2424691A JP2884792B2 (ja) | 1991-02-19 | 1991-02-19 | タイミング抽出装置 |
US07/836,867 US5255289A (en) | 1991-02-19 | 1992-02-19 | Symbol timing recovery circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2424691A JP2884792B2 (ja) | 1991-02-19 | 1991-02-19 | タイミング抽出装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06132994A JPH06132994A (ja) | 1994-05-13 |
JP2884792B2 true JP2884792B2 (ja) | 1999-04-19 |
Family
ID=12132896
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2424691A Expired - Lifetime JP2884792B2 (ja) | 1991-02-19 | 1991-02-19 | タイミング抽出装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5255289A (ja) |
JP (1) | JP2884792B2 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2319915B (en) * | 1996-11-29 | 2001-01-24 | Lsi Logic Corp | Analogue to digital converter system |
JP2730346B2 (ja) * | 1991-09-30 | 1998-03-25 | 日本電気株式会社 | 分周回路 |
JPH06268696A (ja) * | 1993-03-10 | 1994-09-22 | Toyo Commun Equip Co Ltd | Afc回路 |
US5504785A (en) * | 1993-05-28 | 1996-04-02 | Tv/Com Technologies, Inc. | Digital receiver for variable symbol rate communications |
US5551016A (en) * | 1993-07-01 | 1996-08-27 | Queen's University At Kingston | Monitoring system and interface apparatus therefor |
KR0124379B1 (ko) * | 1993-07-12 | 1997-12-01 | 김광호 | 디지탈 데이타 수신기 |
KR100322690B1 (ko) * | 1994-06-30 | 2002-06-20 | 윤종용 | 디지탈타이밍복원회로 |
JP3403849B2 (ja) | 1995-03-17 | 2003-05-06 | 富士通株式会社 | 多重無線装置の受信部に設けられるクロック位相検出回路及びクロック再生回路 |
US5793821A (en) * | 1995-06-07 | 1998-08-11 | 3Com Corporation | Timing Recovery using group delay compensation |
US5774508A (en) * | 1996-01-02 | 1998-06-30 | Motorola, Inc. | Data synchronizer phase detector and method of operation thereof |
DE102005055543A1 (de) * | 2005-11-18 | 2007-05-31 | Micronas Gmbh | Verfahren zum Einstellen von Abtast-Zeitpunkten eines Abtasttakts in einem Bildsignal-Abtastsystem bzw. Schaltung zum Durchführen eines solchen Verfahrens |
JP4829088B2 (ja) * | 2006-12-07 | 2011-11-30 | オンセミコンダクター・トレーディング・リミテッド | 信号処理回路 |
CN102195770A (zh) * | 2010-03-19 | 2011-09-21 | 上海贝尔股份有限公司 | 采样设备和方法 |
US11018842B1 (en) * | 2018-07-31 | 2021-05-25 | Seagate Technology Llc | Dynamic timing recovery bandwidth modulation for phase offset mitigation |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2358056A1 (fr) * | 1976-07-09 | 1978-02-03 | Ibm France | Procede et dispositif de synchronisation de l'horloge du recepteur d'un systeme de transmissions de donnees en modulation psk |
JPS62298255A (ja) * | 1986-06-18 | 1987-12-25 | Fujitsu Ltd | 識別装置 |
US4704582A (en) * | 1986-10-07 | 1987-11-03 | Motorola, Inc. | Gated demodulator for shaped BPSK signals |
JPH03274844A (ja) * | 1990-03-24 | 1991-12-05 | Japan Radio Co Ltd | Psk変調信号の遅延検波回路 |
US5117195A (en) * | 1991-05-17 | 1992-05-26 | General Instrument Corporation | Data referenced demodulation of multiphase modulated data |
-
1991
- 1991-02-19 JP JP2424691A patent/JP2884792B2/ja not_active Expired - Lifetime
-
1992
- 1992-02-19 US US07/836,867 patent/US5255289A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH06132994A (ja) | 1994-05-13 |
US5255289A (en) | 1993-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2884792B2 (ja) | タイミング抽出装置 | |
US4628507A (en) | Bit error detection circuit for PSK-modulated carrier wave | |
EP0913963B1 (en) | Timing phase synchronization detecting circuit and demodulator | |
US4518922A (en) | Decision-directed, automatic frequency control technique for non-coherently demodulated M-ARY frequency shift keying | |
JPH06188870A (ja) | クロック再生器 | |
KR880002337A (ko) | 개선된 디지탈 신호 프로세서를 갖춘 모뎀 | |
US5694440A (en) | Data synchronizer lock detector and method of operation thereof | |
JPH06177924A (ja) | 位相同期検出回路 | |
EP0259867B1 (en) | Demodulator for psk-modulated signals | |
US5949829A (en) | Central error detecting circuit for FSK receiver | |
US5463664A (en) | DQPSK delay detection circuit that produces stable clock signal in response to both I and Q signals | |
CN108712190B (zh) | 多载波跟踪方法及跟踪装置 | |
EP0082575A1 (en) | An energy-synchronised demodulator circuit | |
JPH02284547A (ja) | 直交信号復調装置 | |
US4803385A (en) | Phase detecting circuit | |
CA1165021A (en) | Circuitry for derivations of clock signals from pulse-code-modulated transmissions | |
KR100725486B1 (ko) | 통신기기용 타이밍 동기 검출 장치와 방법 및 이를 적용한 통신기기 | |
JP3064831B2 (ja) | シンボル識別点検出装置 | |
CN114793154B (zh) | 一种定时同步锁定检测方法 | |
JP3595478B2 (ja) | 周波数偏差検出器および周波数偏差検出方法 | |
SE506847C2 (sv) | Förfarande och anordning vid fasmodulerade signaler | |
JP3212385B2 (ja) | クロック再生回路 | |
JP4019958B2 (ja) | 通信システム、その送信機及び受信機 | |
JPH06141048A (ja) | 信号検出方式及びバースト復調装置 | |
JPS60229558A (ja) | 位相同期制御方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990112 |