KR100821408B1

KR100821408B1 - 아날로그 프론트-엔드 회로

Info

Publication number: KR100821408B1
Application number: KR1020027009173A
Authority: KR
Inventors: 겐이찌 니시오
Original assignee: 소니 가부시끼 가이샤
Priority date: 2000-11-16
Filing date: 2001-11-16
Publication date: 2008-04-10
Also published as: KR20020086467A; WO2002041495A1; US7173987B2; JP2002158585A; US20030156667A1; TW531970B

Abstract

본 발명의 아날로그 프론트-엔드 회로에 의하면, 아날로그 신호가 공급되는 이득 제어 가능한 아날로그 증폭기(4)와, 상기 아날로그 증폭기(4)의 출력을 디지탈화하는 아날로그 디지털 변환기(6)와, 상기 아날로그 디지털 변환기(6)의 출력에 임의의 값을 승산하는 디지털 증폭기(7)를 구비하고, 소정의 이득까지의 증폭을 아날로그 증폭기(4)로 행함과 함께 그 이후의 증폭을 디지털 증폭기(7)로 행하는 제1 동작 모드와, 아날로그 증폭기(4)의 이득을 고정으로 하여 원하는 이득의 증폭을 디지털 증폭기(7)로 행하는 제2 동작 모드와, 아날로그 증폭기(4)의 동작을 정지하여 전체 이득의 증폭을 디지털 증폭기(7) 만으로 행하는 제3 동작 모드가 설정되고, 제1∼제3 동작 모드를 전환하여 원하는 신호 처리를 행함으로써, 사용 상황에 따라 회로를 전환함으로써, 각각의 사용 상황에서의 노이즈의 발생이나 소비 전력을 최소로 할 수 있는 것이다.

아날로그 신호, 아날로그 증폭기, 아날로그 디지털 변환기, 디지털 증폭기

Description

아날로그 프론트-엔드 회로{ANALOG FRONT-END CIRCUIT}

본 발명은, 예를 들면 전자 스틸 카메라나 비디오 카메라 등의 전자 카메라 장치에 촬상 수단으로서 이용되는 전하 전송 소자로부터 촬상 신호를 추출할 때에 사용하기에 적합한 아날로그 프론트-엔드 회로에 관한 것이다. 특히, 촬상 신호를 추출할 때의 이득 제어의 방법을 상황에 따라 임의로 구분하여 사용하도록 한 아날로그 프론트-엔드 회로에 관한 것이다.

예를 들면, 전자 스틸 카메라나 비디오 카메라 등의 전자 카메라 장치에 촬상 수단으로서 이용되는 전하 전송 소자로부터 촬상 신호를 추출할 때에 사용되는 아날로그 프론트-엔드 회로에서는, 종래부터, 예를 들면 도 3에 도시한 바와 같은 복수의 방법이 실시되고 있다.

즉 도 3A는 제1 방법으로서 아날로그 증폭기 방식의 아날로그 프론트-엔드 회로의 블록도이다. 이 도 3A의 회로에서, 예를 들면 전하 전송 소자(Charge Coupled Device : 이하, CCD로 약칭: 도시하지 않음)로부터 촬상된 아날로그 신호가 입력 단자(30)를 통하여 상관 2중 샘플링 회로(Correlated Double Sampling : 이하, CDS로 약칭)(31)에 공급된다. 그리고, 이 CDS(31)를 통하여 촬상된 아날로그 신호가 추출된다.

이 CDS(31)에 의해 추출된 신호가 아날로그 형식의 프로그램 가능한 이득 제어 증폭기(Programable Gain-control Amplifier: 이하, PGA로 약칭)(32)에 공급된다. 또한 이 아날로그 PGA(32)에는 제어 회로(33)로부터의 이득 제어 신호가 공급된다. 그리고, 이 이득 제어 신호에 따라서 증폭된 신호가 아날로그 디지털 변환기(Analog Degital Converter : 이하, ADC로 약칭)(34)에 공급되고, 변환된 디지털 신호가 출력 단자(35)로 추출된다.

즉 이 도 3A의 회로에서는 요구되는 전체 이득 제어를 아날로그 PGA(32)로 행하는 것이다. 그리고 이 회로에서 민간용으로서 충분한 화질을 얻기 위해서는, ADC(34)에 필요한 워드 길이는 10∼12 비트 정도이고, ADC(34)의 워드 길이가 짧게 된다. 이 때문에 ADC(34)에는 일반적으로 가격의 염가인 회로를 사용할 수 있어, 소비 전력도 적어진다. 또한 출력단에서의 등가적 워드 길이는 항상 ADC(34)의 워드 길이에 일치하여, 고이득일 때의 노이즈는 가장 적은 것이다.

그런데 이 회로에서 요구되는 전체 이득 범위를 아날로그 PGA(32)로 제어하기 위해서는, 이 아날로그 PGA(32)부에서의 소비 전력이 증대하고, 전체의 소비 전력도 크게 된다. 또한, 아날로그 PGA(32)에서의 이득 제어의 특성을 직선으로 하는 것이 곤란하고, 직선성을 얻기 위해서는 제어 소프트웨어 상에 변환 테이블 등을 설치하는 것이 필요하게 된다. 이와 같이 도 3A의 회로에서는 소비 전력이나 제어의 직선성 등의 문제가 생기는 것이다.

이것에 대하여 도 3B는 제2 방법으로서 디지털 증폭기 방식의 아날로그 프론트-엔드 회로의 블록도이다. 또 도면 중에서 도 3A와 대응하는 부분에는 동일한 부호를 붙인다. 이 도 3B의 회로에서 CDS(31)에 의해 추출된 신호가 직접 ADC(36)에 공급된다. 그리고 변환된 디지털 신호에 대하여 제어 회로(33)로부터의 이득 제어 신호가 승산되고, 디지털 형식의 프로그램 가능한 이득 제어 증폭기(PGA)(37)가 형성된다.

따라서, 이 도 3B의 회로에서는 요구되는 전체 이득 제어가 디지털 PGA(37)로 행해진다. 그리고 이 회로에서는 아날로그 PGA를 사용하지 않기 때문에 회로가 단순하고, 또한 오프셋 등의 회로의 변동에 기인하는 문제가 적기 때문에 동작이 안정된다. 또한 디지털 PGA(37)에서의 이득 제어의 특성을 직선으로 하는 것이 가능하고, 직선성을 얻기 위한 제어 소프트웨어 상의 변환 테이블 등을 불필요하게 할 수 있다.

그런데, 이 회로에서는 출력단 등의 등가적 워드 길이는 디지털 PGA(37)에 의해서 승산되는 이득에 반비례하여 작아진다. 이 때문에 최대 이득 시에서의 등가적 워드 길이를 확보하기 위해서는 ADC(36)의 워드 길이를 길게 할 필요가 있다. 또 민간용으로서 충분한 화질을 얻기 위해서 ADC(36)에 필요한 워드 길이는 14 비트 정도이다. 따라서 이와 같이 워드 길이가 긴 ADC(36)는 회로 규모가 커지고, 또한 소비 전력도 매우 커지게 되는 것이다.

또한, 예를 들면 소비 전력의 증가를 피하기 위해서, CCD의 출력을 ADC(36)의 입력 풀 스케일에 맞추기 위한 전치 증폭기를 생략한 구성에서는, 이용되고 있는 CCD의 최대 출력 레벨이 작은 경우에 ADC(36)의 입력 범위를 전부 사용하지 않게 되어, 출력단 등에서의 등가적 워드 길이가 적어져서 화질적으로 불리하게 된 다. 또한, 고이득 시에는 디지털 PGA(37)보다 전단의 회로의 모든 노이즈가 증폭되기 때문에, 고이득 시의 노이즈는 불리하다.

또한, 도 3C는 제3 방법으로서 아날로그와 디지털을 혼합한 하이브리드 증폭기 방식의 아날로그 프론트-엔드 회로의 블록도이다. 또 도면 중에서 도 3A와 대응하는 부분에는 동일한 부호를 붙인다. 이 도 3C의 회로에서 CDS(31)에 의해 추출된 신호가 아날로그 PGA(38)를 통하여 ADC(39)에 공급되고, 이 변환된 디지털 신호가 디지털 PGA(40)에 공급된다. 또한 이들의 PGA(38, 40)의 이득 제어가 제어 회로(33)에 의해서 행해진다.

따라서, 이 도 3C의 회로에서는 디지털 PGA(40)에 의해서도 증폭이 행해지기 때문에, 아날로그 PGA(38)의 이득은 도 3A의 회로의 경우보다 작게 할 수 있고, 소비 전력을 적게 할 수 있다. 또한 아날로그 PGA(38)에 의해서 증폭이 행해지기 때문에 ADC(39)의 워드 길이는 도 3B의 회로의 경우보다 짧게 할 수 있다. 또 민간용으로서 충분한 화질을 얻기 위해서 ADC(39)에 필요한 워드 길이는 12 비트 정도가 된다. 따라서 이 ADC(39)에, 염가이며 소비 전력이 적은 회로를 사용할 수 있다.

그런데 이 도 3C의 회로에서, 고이득 시의 노이즈는 도 3B의 회로보다는 유리하지만, 도 3A의 회로보다는 불리하다. 또한 전체의 소비 전력은, 예를 들면 도 3B의 회로에서 ADC(36)의 워드 길이를 12 비트로 한 경우보다는 커지고 있다. 또한, 아날로그 PGA(38)가 개재함에 따른 동작의 불안정성 등의 문제는 도 3A의 회로 그대로이다. 한편, 예를 들면 전자 카메라 장치에서는 사용 상황에 따라 노이즈의 증가나 소비 전력의 증가가 허용되는 경우가 있다.

<발명의 개시>

본 발명은, 사용 상황에 따라서 회로를 전환함으로써, 각각의 사용 상황에서의 노이즈의 발생이나 소비 전력을 최소로 할 수 있도록 한 것이며, 이를 위해 본 발명에 있어서는, 아날로그 증폭기와 디지털 증폭기의 양방을 설치함과 함께, 이들을 필요에 따라 전환하여 사용할 수 있도록 한 것으로서, 이것에 관련하여 본 발명의 아날로그 프론트-엔드 회로를 개시한다.

도 1은 본 발명의 적용되는 아날로그 프론트-엔드 회로의 일 실시예의 구성도.

도 2는 그 동작의 설명을 위한 도면.

도 3은 종래의 아날로그 프론트-엔드 회로의 구성도.

<발명을 실시하기 위한 최량의 형태>

이하, 도면을 참조하여 본 발명을 설명한다. 도 1는 본 발명을 적용한 아날로그 프론트-엔드 회로의 일 실시예의 구성을 도시하는 블록도이다.

도 1에서, 예를 들면 전하 전송 소자(CCD=Charge Coupled Device : 도시하지 않음)로부터 촬상된 아날로그 신호가 입력 단자(1)를 통하여 상관 2중 샘플링 회로(CDS=Correlated Double Sampling)(2)에 공급된다. 그리고 이 CDS(2)를 통하여 촬상된 아날로그 신호가 추출되고, 이 CDS(2)에 의해 추출된 신호가, 전환 스위치(3)를 통하여 아날로그 형식의 프로그램 가능한 이득 제어 증폭기(PGA=Programable Gain-control Amplifier)(4)에 공급된다.

이 아날로그 PGA(4)로 이득 제어된 신호와, 전환 스위치(3)로부터의 신호가 전환 스위치(5)로 선택된다. 또한 이 선택된 신호가, 예를 들면 12 비트의 아날로그 디지털 변환기(ADC=Analog Degital Converter)(6)에 공급된다. 그리고 변환된 디지털 신호가, 예를 들면 승산기로 이루어지는 디지털 형식의 프로그램 가능한 이득 제어 증폭기(PGA=Programable Gain-control Amplifier)(7)를 통하여 출력 단자(8)로 추출된다.

또한, PGA 모드 제어 회로(9)가 설치된다. 그리고 이 PGA 모드 제어 회로(9)로부터의 신호가 이득 제어 회로(10)에 공급되어, 상술한 디지털 PGA(7)에 대한 이득 제어가 행해짐과 함께, 이 이득 제어 회로(10)로부터의 신호가 이득 변환 테이블(11)을 통하여 아날로그 PGA(4)에 공급된다. 또, 아날로그 PGA(4)와 디지털 PGA(7)에서는 제어 신호에 대한 이득의 제어 응답이 다르기 때문에, 이득 변환 테이블(11)을 이용하여 응답이 같아지도록 제어 신호의 변환을 행한다.

즉, 예를 들면 이득 제어 회로(10)로부터는 디지털 PGA(7)에 대하여 소정의 제어 응답이 얻어지도록 제어 신호가 출력된다. 이것에 대하여 이 제어 신호를 그대로 아날로그 PGA(4)에 공급하면, 예를 들면 도 2에 파선 a로 도시한 바와 같은 제어 응답으로 되어 버리기 때문에, 예를 들면 도 2에 실선 b로 도시한 바와 같은 변환 특성을 갖는 변환 테이블(11)을 설치함으로써, 아날로그 PGA(4)에서도 디지털 PGA(7)과 동등한 제어 응답이 얻어지도록 하는 것이다.

그리고 PGA 모드 제어 회로(9)로부터는, 예를 들면 소정의 이득까지의 증폭 을 아날로그 PGA(4)로 행함과 함께, 그 이후의 증폭을 디지털 PGA(7)로 행하는 제1 동작 모드와, 아날로그 PGA(4)의 이득을 고정으로 하여 원하는 이득의 증폭을 디지털 PGA(7)로 행하는 제2 동작 모드와, 아날로그 PGA(4)의 동작을 정지하여 전체 이득의 증폭을 디지털 PGA(7)만으로 행하는 제3 동작 모드가 설정되고, 이들의 동작 모드를 전환하여 원하는 이득 제어가 행해지게 된다.

즉, 예를 들면 최대 이득을 36㏈로 하여 이득을 서서히 상승시키는 경우에, 제1 동작 모드에서는, 최초로 아날로그 PGA(4)에 대하여, 예를 들면 0∼18㏈의 제어가 행해지고, 아날로그 PGA(4)의 이득이 18㏈로 된 이후에 디지털 PGA(7)에 대하여 0∼18㏈의 제어가 행해진다. 또한 제2 동작 모드에서는, 예를 들면 아날로그 PGA(4)에는 임의의 고정의 이득 제어가 행해짐과 함께, 디지털 PGA(7)에 대하여 0∼36㏈의 제어가 행해진다.

또한 제3 동작 모드에서는, 아날로그 PGA(4)의 동작을 정지함과 함께, 디지털 PGA(7)에 대하여 0∼36㏈의 제어가 행해진다. 여기서 PGA 모드 제어 회로(9)로부터는, 또한 전원 제어 회로(12)에 제어 신호가 공급되고, 이 전원 제어 회로(12)에 의해 아날로그 PGA(4)의 전원이 제어된다. 또한 PGA 모드 제어 회로(9)로부터 제어 신호에 의해 전환 스위치(3, 5)에서의 신호 선택의 전환이 행해지고, 이에 따라 아날로그 PGA(4)의 동작이 정지된다.

또 이들의 PGA 모드 제어 회로(9)에서의 동작 모드의 전환이나, 실제로 제어되는 이득의 제어 신호는, 예를 들면 데이터 입력 단자(13)를 통하여 데이터 신호로서 외부(도시하지 않음)로부터 공급된다. 또 데이터 입력 단자(13)를 통하여 공 급되는 데이터 신호의 형식은 상술한 PGA 모드 제어 회로(9)에서 사용할 수 있는 것이면 임의의 것이어도 되며, 예를 들면 상술한 아날로그 프론트-엔드 회로 및 다른 회로에서 공통의 데이터 신호의 형식을 이용할 수 있다.

그리고 상술한 회로에서, 예를 들면 소비 전력을 극력 줄이고자 하는 경우에는, 상술한 제3 동작 모드의 풀 디지털 모드로 함으로써, 아날로그 PGA(4)의 동작을 정지하여 소비 전력을 대폭 삭감할 수 있다. 이것에 대하여 노이즈의 저감을 도모하는 경우에는, 상술한 제1 동작 모드의 하이브리드 모드로 함으로써, 디지털 PGA(7)에서의 증폭 이득을 내려 그때까지의 회로에서 발생되는 노이즈의 증폭을 억제할 수 있다.

또한 제2 동작 모드의 전치 증폭기(고정 이득) 부가 디지털 모드에서는, 소비 전력은 제1 동작 모드의 하이브리드 모드와 같은 정도이며, 노이즈의 발생은 하이브리드 모드보다는 불리하다. 그러나 이 제2 동작 모드에서는, 사용 중에 아날로그 PGA(4)의 이득이 변화되지 않기 때문에, 제3 동작 모드의 풀 디지털 모드와 마찬가지로 오프셋에 의한 과도 현상 등의 문제가 발생하지 않아, 이득 제어를 양호하게 행할 수 있는 것이다.

그래서 상술한 회로에서, 예를 들면 전자 스틸 카메라에 사용하는 경우에는 촬상된 화상을 파인더에 표시하는 만큼 모니터 모드에서는 노이즈의 발생은 허용되기 때문에, 소비 전력이 가장 적은 풀 디지털 모드로 하고, 촬상된 정지 화상을 기록하는 캡쳐 시에는 노이즈의 발생이 가장 적은 하이브리드 모드로 한다. 또 캡쳐에 요하는 시간은 단시간이며, 캡쳐 후에는 다시 풀 디지털 모드에 복귀한다.

또한, 동화상의 촬영 기록을 행하는 경우에는 노이즈의 발생이 비교적 적고, 또한 과도 현상 등의 문제의 발생이 없는 전치 증폭기 부가 디지털 모드로 한다. 또 동화상의 경우에는 회로 중에서 발생되는 불규칙한 노이즈 등은 눈에 띄지 않고, 다소의 노이즈는 허용되는 것이다. 이와 같이 하여 각각의 사용 상황 등에 따른 전환을 행함으로써, 전체의 소비 전력을 적게 하고, 또한 노이즈의 발생도 허용할 수 있는 정도에 억제할 수 있다.

따라서 이 실시예에 있어서, 아날로그 증폭기와 디지털 증폭기의 양방을 설치함과 같이, 이들을 필요에 따라 전환하여 사용할 수 있도록 함으로써, 사용 상황에 따라서 회로를 전환함으로써, 각각의 사용 상황에서의 노이즈의 발생이나 소비 전력을 최소로 할 수 있다. 이에 따라, 종래의 장치에서는 노이즈의 발생이나 소비 전력을 최소로 할 수 없던 것을, 본 발명에 따르면 이러한 문제점을 용이하게 해소할 수 있는 것이다.

또 상술한 실시예에서는, 이득 변환 테이블(11)을 설치하고 있기 때문에, 예를 들면 단일의 제어 신호로 아날로그 PGA(4)와 디지털 PGA(7)의 제어를 행할 수 있다. 이에 따라, 예를 들면 직선성을 얻기 위한 변환 테이블을 제어 소프트웨어 상에 설치하는 등의 필요가 없어지고, 간단한 제어 신호로 전체의 이득 제어를 행할 수 있게 된다. 또한 이러한 이득 변환 테이블은 디지털 PGA(7)의 제어계에 설치할 수도 있게 된다. 혹은 양방에 설치하여 제어를 행할 수도 있다.

또한 상술한 실시예에 있어서, 제3 동작 모드에서는 아날로그 PGA(4)의 전후에 설치된 전환 스위치(3, 5)를 전환하여 아날로그 PGA(4)를 바이패스함과 함께, 전원 제어 회로(12)에 제어 신호를 공급하여 아날로그 PGA(4)의 전원을 차단하도록 하고 있기 때문에, 제3 동작 모드의 풀 디지털 모드에서는 아날로그 PGA(4)에서의 소비 전력을 완전히 값 0으로 할 수 있어, 전체의 소비 전력을 최소로 할 수 있다.

또한, 상술한 회로는, 상관 2중 샘플링 회로(CDS)와 함께 집적 회로화함으로써, 예를 들면 사용 상황에 따라서 임의로 동작 모드를 전환할 수 있는 매우 효율 이 좋은 아날로그 프론트-엔드 회로를 형성할 수 있다. 이에 따라, 소비 전력의 삭감을 중시하거나, 저노이즈의 촬상 신호를 얻는 것을 중시하는 등의 각각의 사용 상황에 따른 아날로그 프론트-엔드 회로를 하나의 집적 회로로 실현할 수 있는 것이다.

이렇게 해서 상술한 아날로그 프론트-엔드 회로에 따르면, 아날로그 신호가 공급되는 이득 제어 가능한 아날로그 증폭기와, 이 아날로그 증폭기의 출력을 디지탈화하는 아날로그 디지털 변환기와, 이 아날로그 디지털 변환기의 출력에 임의의 값을 승산하는 디지털 증폭기를 구비하고, 소정의 이득까지의 증폭을 아날로그 증폭기로 행함과 함께 그 이후의 증폭을 디지털 증폭기로 행하는 제1 동작 모드와, 아날로그 증폭기의 이득을 고정으로 하여 원하는 이득의 증폭을 디지털 증폭기로 행하는 제2 동작 모드와, 아날로그 증폭기의 동작을 정지하여 전체 이득의 증폭을 디지털 증폭기만으로 행하는 제3 동작 모드가 설정되며, 제1∼제3 동작 모드를 전환하여 원하는 신호 처리를 행함으로써, 사용 상황에 따라 회로를 전환함으로써, 각각의 사용 상황에서의 노이즈의 발생이나 소비 전력을 최소로 할 수 있는 것이다.

또, 본 발명은 상술한 실시예에 한정되지는 않고, 본 발명의 정신을 일탈하지 않고 여러가지의 변형이 가능하게 되는 것이다.

즉, 본 발명에 따르면 아날로그 증폭기와 디지털 증폭기의 양방을 설치함과 함께, 이들을 필요에 따라 전환하여 사용할 수 있도록 함으로써, 사용 상황에 따라 회로를 전환함으로써, 각각의 사용 상황에서의 노이즈의 발생이나 소비 전력을 최소로 할 수 있는 것이다.

또한, 본 발명에 따르면, 아날로그 증폭기 및 디지털 증폭기의 이득 제어를 단일의 제어 신호로 행함과 함께, 아날로그 증폭기 및 디지털 증폭기의 한쪽 또는 양쪽의 이득 제어계에 신호 변환 테이블을 설치함으로써, 예를 들면 직선성을 얻기 위한 변환 테이블을 제어 소프트웨어 상에 설치하는 등의 필요가 없게 되어, 간단한 제어 신호로 전체의 이득 제어를 행할 수 있게 되는 것이다.

또한 본 발명에 따르면, 아날로그 증폭기 전후에 전환 스위치를 개재하여 바이패스 라인을 설치하여, 제3 동작 모드에서는 전환 스위치를 전환하여 아날로그 증폭기를 바이패스함과 함께 아날로그 증폭기의 전원을 차단함으로써, 제3 동작 모드의 풀 디지털 모드에서는 아날로그 증폭기에서의 소비 전력을 완전히 값 0으로 할 수 있어, 전체의 소비 전력을 최소로 할 수 있는 것이다.

또한, 본 발명에 따르면, 전하 전송 소자부로부터 촬상된 신호를 추출하는 상관 2중 샘플링 회로와 함께, 아날로그 증폭기, 아날로그 디지털 변환기, 및 디지털 증폭기가 집적 회로화되어 있음으로써, 소비 전력의 삭감을 중시하거나 저노이즈의 촬상 신호를 얻는 것을 중시하는 등의 각각의 사용 상황에 따른 아날로그 프 론트-엔드 회로를 하나의 집적 회로로 실현할 수 있는 것이다.

이에 따라, 종래의 장치에서는, 노이즈의 발생이나 소비 전력을 최소로 할 수 없던 것을 본 발명에 따르면 이러한 문제점을 용이하게 해소할 수 있는 것이다.

Claims

아날로그 신호가 공급되는 이득 제어 가능한 아날로그 증폭기와,

상기 아날로그 증폭기의 출력을 디지탈화하는 아날로그 디지털 변환기와,

상기 아날로그 디지털 변환기의 출력에 임의의 값을 승산하는 디지털 증폭기를 포함하고,

소정의 이득까지의 증폭을 상기 아날로그 증폭기로 행함과 함께, 그 이후의 증폭을 상기 디지털 증폭기로 행하는 제1 동작 모드와,

상기 아날로그 증폭기의 이득을 고정으로 하여 이득 제어의 증폭을 상기 디지털 증폭기로 행하는 제2 동작 모드와,

상기 아날로그 증폭기의 동작을 정지하여 이득 제어의 증폭을 상기 디지털 증폭기만으로 행하는 제3 동작 모드가 설정되고,

상기 제1 내지 제3 동작 모드를 전환하여 원하는 신호 처리를 행하는 것을 특징으로 하는 아날로그 프론트-엔드 회로.
제1항에 있어서,

상기 아날로그 증폭기 및 디지털 증폭기의 이득 제어를 단일의 제어 신호로 행함과 함께,

상기 아날로그 증폭기 및 디지털 증폭기의 한쪽 또는 양쪽의 이득 제어계에 신호 변환 테이블을 설치하는 것을 특징으로 하는 아날로그 프론트-엔드 회로.
제1항에 있어서,

상기 아날로그 증폭기의 전후에 전환 스위치를 개재하여 바이패스 라인을 설치하고,

상기 제3 동작 모드에서는 상기 전환 스위치를 전환하여 상기 아날로그 증폭기를 바이패스함과 함께, 상기 아날로그 증폭기의 전원을 차단하는 것을 특징으로 하는 아날로그 프론트-엔드 회로.
제1항에 있어서,

전하 전송 소자부로부터 촬상된 신호를 추출하는 상관 2중 샘플링 회로와 함께, 상기 아날로그 증폭기, 상기 아날로그 디지털 변환기, 및 상기 디지털 증폭기가 집적 회로화되어 있는 것을 특징으로 하는 아날로그 프론트-엔드 회로.