JP4532676B2 - ピクセル信号ゲイン増幅回路 - Google Patents
ピクセル信号ゲイン増幅回路 Download PDFInfo
- Publication number
- JP4532676B2 JP4532676B2 JP2000175026A JP2000175026A JP4532676B2 JP 4532676 B2 JP4532676 B2 JP 4532676B2 JP 2000175026 A JP2000175026 A JP 2000175026A JP 2000175026 A JP2000175026 A JP 2000175026A JP 4532676 B2 JP4532676 B2 JP 4532676B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel signal
- input
- gain
- amplifier
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
- G11C27/024—Sample-and-hold arrangements using a capacitive memory element
- G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/70—Charge amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【発明の属する技術分野】
本発明は、ゲイン設定値がプログラム可能なゲイン増幅回路に関する。
【0002】
【従来の技術】
電荷結合デバイス(CCD)の出力波形は、連続する一連のピクセル信号によって形成されており、各々のピクセル信号の信号値は、リセット・レベルとデータ・レベルとの差分によって表されている。この出力波形を形成している一連のピクセル信号は、然るべき処理が施された後に、自動利得制御(AGC)回路へ入力される。
【0003】
ここでいう然るべき処理とは、各々のピクセル信号について、リセット・レベルからデータ・レベルを減じる減算を行う処理であり、これによって、リセット・レベルとデータ・レベルとに共通して含まれているリセット・ノイズが除去される。この処理操作は、コリレーテッド・ダブル・サンプリング(CDS)と呼ばれている。
【0004】
【発明が解決しようとする課題】
図1に、従来のCDS回路の一例をブロック図で示した。この図1のCDS回路は、パイプラインCDS回路である。このパイプラインCDS回路は、互いに重なる部分をもたない2つの動作期間を有するものであり、それら2つの動作期間をQ1期間及びQ2期間とする。このパイプラインCDS回路では、Q1期間に、第1サンプル・アンド・ホールド(S/H)回路がリセット・レベルをサンプリングする。図2に典型的なS/H回路の一例をブロック図で示した。また、Q2期間に、第2S/H回路がデータ・レベルをサンプリングする。更に、第2S/H回路がデータ・レベルをサンプリングするのと同時に、第3S/H回路が第1S/H回路の出力をサンプリングするようにしている。
【0005】
このパイプラインCDS回路の短所としては、(1)サンプリング動作を実行する箇所が3箇所あるため、サンプリング動作を実行する箇所が2箇所で済む方式と比べてノイズが増大すること、それに(2)リセット・レベル経路(第1S/H回路及び第3S/H回路)とデータ・レベル経路(第2S/H回路)との間に、ゲインの不一致ないしオフセットの不一致が発生するおそれがあり、それらが発生すると、このCDS回路のリセット・ノイズ除去能力が限定されてしまうということがある。
【0006】
図3に、以上のものとは別の方式の従来のCDS回路の一例を示した。この図3のCDS回路はデュアルCDS回路である。第1S/H回路と第2S/H回路とで1つのCDS回路が構成されており、また、第3S/H回路と第4S/H回路とでもう1つのCDS回路が構成されている。それら2つのCDS回路は、その各々が、連続する一連のピクセル信号を交互に処理する回路として構成されている。従って、全てのピクセル信号を処理するためには2つのCDS回路が必要である。
【0007】
このデュアルCDS回路は、4つの動作期間を有するものであり、それら4つの動作期間を、Q1A期間、Q1B期間、Q2A期間、及びQ2B期間とする。Q1A期間には、第1S/H回路が、第1番ピクセル信号のリセット・レベルをサンプリングする。このとき出力スイッチはB位置に設定されている。Q1B期間には、第2S/H回路が、第1番ピクセル信号のデータ・レベルをサンプリングする。このときも出力スイッチはB位置に設定されている。Q2A期間には、第3S/Hが、第2番ピクセル信号のリセット・レベルをサンプリングする。このとき出力スイッチはA位置に設定されている。Q2B期間には、第4S/H回路が、第2番ピクセル信号のデータ・レベルをサンプリングする。このときも出力スイッチはA位置に設定されている。
【0008】
図3のデュアルCDS回路は、図1のパイプラインCDS回路と比較すると、各々のピクセル信号に対するサンプリング動作を2箇所でしか実行していないため、ノイズが低下している。また、図3のデュアルCDS回路を使用した場合には、AGCが、その全動作期間において、各々のピクセル信号のサンプリングを実行するようになる。
【0009】
このデュアルCDS方式の短所としては、(1)後続ピクセル信号のリセット・レベルをサンプリングしているときに、先行ピクセル信号の信号値を保持していなければならないため、2つのCDS回路が必要であること、それに(2)偶数番ピクセルと奇数番ピクセルとが別々のCDS回路によって処理されるため、ゲインの誤差やオフセットの誤差が発生するおそれがあり、それら誤差を除去するための方策が必要とされるということがある。
【0010】
以上の2つの従来方式のいずれを採用した場合でも、そのCDS回路においてピクセル信号ゲインを可変にすることは、困難であるということを本出願人は確認した。
【0011】
本発明は、ゲイン設定値がプログラム可能なゲイン増幅回路に関するものである。その1つの実施例においては、各々のサンプリングごとに増幅回路のゲイン設定値を変更できるようにしている。
【0012】
また、本発明にかかるピクセル信号ゲイン増幅回路(PxGA)を用いることによって、各々のピクセル信号ごとに、そのピクセル信号の増幅ゲインを設定することができる。そのためユーザは、各々の色のピクセルの平均信号レベルが、その色によって異なっている場合に、そのレベルの差を補償することができる。
【0013】
【課題を解決するための手段】
本発明の1つの実施例は、ピクセル信号ゲイン増幅回路に関するものであり、このピクセル信号ゲイン増幅回路は、入力部と出力部とを有する増幅器を備えている。また、増幅器の入力部に接続された入力コンデンサが、第1期間と第2期間とのうちの前記第1期間に、入力ピクセル信号を電荷の形でサンプリングするようにしている。更に、増幅器の入力部と出力部との間に接続されたフィードバック・コンデンサが、前記第2期間に、入力コンデンサから電荷を受取るようにしている。
【0014】
本発明の別の1つの実施例は、入力ピクセル信号を増幅する方法に関するものであり、この方法は、第1期間と第2期間とのうちの前記第1期間に入力ピクセル信号をサンプリングするステップと、サンプリングした入力ピクセル信号を前記第2期間に増幅するステップと、各々のピクセル信号ごとに増幅ゲインを制御するステップとを含んでいる。
【0015】
本発明の更に別の1つの実施例は、回路に含まれている増幅器のゲインを高速レートで変更する増幅器ゲイン変更手段に関するものである。この増幅器ゲイン変更手段は、コンデンサ(キャパシタ)・アレイを含んでいるものとすることができる。またこの増幅器ゲイン変更手段は、前記高速レートが、前記回路へピクセル信号が入力するレートに対応しているものとすることができる。
【0016】
【発明の実施の形態】
従来のCDS回路には、上述の様々な短所に加えて更に別の短所も付随している。その短所とは、従来のCDS回路に採用されているCCD信号の誤差を補償するための方式においては、CCD信号を構成しているピクセル信号の振幅が異なるという事実が、考慮されていないということである。CCDは、色情報を得るために色フィルタを使用している。そのため、CCDの感度は色ごとに異なっている。その結果、個々のピクセルから出力されるピクセル信号の振幅は、そのピクセルに入射した光の光量に依存するだけでなく、いかなる色の色フィルタを介してそのピクセルに光が入射しているかということにも依存している。例えば、一般的に緑ピクセル信号は、青ピクセル信号や赤ピクセル信号よりも大きな振幅をもっている。図4に、その具体的な一例を示した。図4の具体例では、CDS回路400の出力は、4つの色のピクセル信号410を含んでいる。それら4つの色のピクセル信号は、その各々が、その色に応じて異なった大きさの振幅をもっている。尚、図中のGは緑ピクセル信号を表しており、Rは赤ピクセル信号、Yeは黄ピクセル信号、そしてBは青ピクセルを表している。従来の信号処理方式では、4つの色のピクセル信号410は可変利得増幅器(VGA)402へ入力され、それによって、増幅された4つの色のピクセル信号420が発生される。この増幅の際に、各々の色のピクセル信号にある程度のノイズ422が混入する。ここで混入するノイズ422の大きさは、4つの色のピクセル信号のどれにおいても同じであり、それらノイズは、信号処理チャネルの中を運ばれて行く。4つの色のピクセル信号は、混入したノイズの大きさが互いに等しいのに対して、それらピクセル信号の信号振幅は互いに異なっているため、各々の色のピクセルごとに、そのSN比(信号雑音比)が異なっている。VGA402の最大ゲインは、それら4つの色のピクセル信号のうちで輝度が最も高いピクセル信号の振幅によって制限されるため、それよりも輝度が低い色のピクセル信号では、SN比が最もよくなるまで、増幅されない。
【0017】
ADC404によって信号が変換されるが、既にVGA402によって混入されたノイズ422は、それら変換後の信号にもノイズ424として受け継がれている。一般的に、ディジタル信号処理装置(DSP)406を用いてそれらピクセル420の異なって振幅にスケーリングを施し、互いに等しいレベル430を得るようにしている。ただし、DSP406は、それらピクセル信号がアナログ信号であったときに混入したノイズを低減する機能は備えていない。スケーリングは、各々の色のピクセル信号の振幅を等しく揃えるために施すものであり、そのため、最初は振幅が小さかった色のピクセル信号には、最初から振幅が大きかった色のピクセル信号と比べて、最終的により多くのノイズ432が混入する結果となる。
【0018】
各々の色のピクセル信号ごとにSN比がばらつくのを回避するための唯一の方法は、それらピクセル信号に対して、VGA402で増幅する前の段階でピクセルの異なる振幅にスケーリングを施すことである。こうすることによって、どの色のピクセル信号にも、ADCを飽和させない範囲内で最大の振幅を付与することができる。ただし、これを行うためには、各々のピクセルごとに増幅器の利得を変化させることができなければならない。
【0019】
その目的のために提供するのが、ピクセル信号ゲイン増幅回路(PxGA)である。図5に示すように、ピクセル信号ゲイン増幅回路500は、入力ピクセル信号データ510に含まれている互いに振幅が異なる夫々の色のピクセル信号を次々と受取り、それらピクセル信号の各々を、夫々の色ごとに個別に設定変更可能なゲイン520で増幅し、それによって、どの色のピクセル信号も同じ大きさの振幅を有する出力ピクセル信号データ530を生成するものである。例えば、第n番ピクセル信号512は、ゲイン「g0」522で増幅して、ピクセルn×g0522を生じる。また、第n+1番ピクセル514は、ゲイン「g1」524で増幅して、ピクセル(n+1)×g1534を生じる。更に、その他のピクセルも同様にして増幅する。
【0020】
図6に、PxGAを装備したCCD信号処理チャネルの一例を示した。振幅にばらつきのあるピクセル入力信号410が、CDS400に入力している。CDS400の出力は、PxGA500へ供給されており、このPxGA500では、ピクセル信号を増幅してスケーリングを施すことで、それらピクセル信号のレベルを揃えるようにしている。こうして出力されるピクセル信号604には、低レベルのノイズ602が混入しており、それらピクセル信号604は、可変利得増幅器402へ供給されている。可変利得増幅器402ではそれらピクセル信号604を更に増幅する。これによって、増幅されたノイズ606を含む増幅されたピクセル信号608が得られる。PxGA500をCCD信号処理チャネルに挿入したことによって、本来的に感度の低い色のピクセルのSN比が改善されており、その結果、どのピクセルについてもSN比が一定になっている。そして、どのピクセルについてもSN比が一定であるため、ADC404のダイナミックレンジが一杯に利用されている。
【0021】
図6に示したCCD信号処理チャネルを実現するためには、夫々のピクセルを適切なゲインで増幅できるように、ピクセルゲイン増幅回路のゲインの変更を十分に速い高速レートで行えなければならない。従来の増幅回路は、この目的には不十分なものであった。
【0022】
図7に、従来の多重化ゲイン増幅回路の一例を示した。この増幅回路は、不十分な増幅回路の一例であり、また、多数のチャネルを必要とする大規模な構成であるためその消費電力も大きい。この増幅器は、複数のゲイン増幅器(GA1、GA2、GA3、…)701、702、703、…を含んでいる。それらゲイン増幅器の各々が夫々に固有のオフセットを発生し、しかも発生するオフセットの大きさが各々のゲイン増幅器ごとにばらついているため、この多重化ゲイン増幅回路の出力はそれらオフセットのばらつきの影響を受けている。更に、この図7の増幅回路は非線形性を有するものであり、それによって増幅回路としての性能が更に低いものとなっていることから、この増幅回路は、CCDからの入力信号を処理するために必要な、ゲインを高速で変更するタスクには適していない。
【0023】
これに対して、本発明が提供するPxGAは、ピクセル信号のサンプリングを行う画像関連用途(例えばイメージスキャナ等の用途)において、ゲインを高速で変更するタスクに適したものであり、即ち、このPxGAは、そのゲイン設定値を各々のピクセル信号ごとに変更することができる。尚、本発明は、この具体的な実施例に限定されるものではない。例えば、本発明は、ピクセルのサンプリングを行う画像関連用途に用いられるだけでなく、その他の用途にも利用可能なものである。
【0024】
そのような実施例の1つとして、ここでは、入力電圧をサンプリングする切換コンデンサ増幅回路について説明する。ただし本発明は、切換コンデンサ回路に限定されるものでもない。
【0025】
図8〜図10に、1つの実施例にかかる、各々のピクセルごとにゲインを変更する切換コンデンサ回路の簡単なブロック図を示した。この回路は2つの動作期間を有するものであり、それら2つの動作期間を、q1期間及びq2期間とする。
【0026】
図9に示したのは、リセット期間(q1期間)の状態であり、このときメイン増幅器800には、ユニティ・ゲイン(unity−gain)のフィードバックがかけられており、加算ノードは仮想接地電位におかれている。この動作期間(リセット期間)には、サンプリング・コンデンサ(Cs)802が入力電圧806をサンプリングし、また、フィードバック・コンデンサ(Cfb)804が第2基準電圧808をサンプリングする。
【0027】
図10に示したのは、データ期間(q2期間)の状態であり、このときメイン増幅器800のフィードバック経路には、フィードバック・コンデンサ804が挿入されている。また、サンプリング・コンデンサ802の両端子間の電圧が、入力電圧−第1基準電圧の分だけ変化している。第1基準電圧810は、直流バイアス基準電圧である。この電圧は、サンプリング・コンデンサ(Cs)802からフィードバック・コンデンサ(Cfb)804へ、電荷ΔQ=Cs×(入力電圧−第1基準電圧)が移動しており、その結果として、出力信号である電圧が(Cs/Cfb)×(入力電圧−第1基準電圧)になっている。
【0028】
サンプリング・コンデンサ(Cs)802の容量値、及び/または、フィードバック・コンデンサ(Cfb)804の容量値を、各々のピクセル信号ごとに変化させることによって、ゲインの変更を、ピクセル・レートにで実行することが可能になる。また、そのためには、入力電圧をサンプリングするサンプリング・コンデンサ802、及び/または、フィードバック・コンデンサ804を、可変コンデンサにすればよい。ゲイン制御入力信号812によってゲイン情報が提供されており、このゲイン情報に基づいて瞬間的に行われる高速ディジタル・スイッチングを実行することによって、それらコンデンサの容量値を変化させ、ゲインを制御することができる。
【0029】
図8〜図10を参照して説明した回路に変更を施すことによって、PxGAとしての機能とCDSとしての機能との両方を実行する回路を構成することができる。そのように両機能を組合せた回路の一例を、図11に示した。この図11の回路のアーキテクチャは、CDS機能とPxGA機能とを同時に実行するものであるため、これをCDS/PxGA回路と呼ぶことにする。
【0030】
図12に、CDS/PxGA回路にオフセット補償回路を装備した場合の構成例を示した。ここでいうオフセット補償とは、小振幅の入力信号を大きなゲインで増幅する場合に、AGCが飽和するのを防止するために行うものである。オフセット補償回路1000は、CDS/PxGA回路の出力信号をサンプリングして、加算ノードへ補償信号を供給している。この補償信号の振幅及び正負符号は、入力信号がどのピクセル信号であっても同じであり、入力信号が黒ピクセルに対応したものとなっている「ダミー・クランプ」期間中に、出力信号が「0」になるように選択される。尚、この図12に示した、オフセット補償回路1000を装備した好適な構成例では、サンプリング・コンデンサ(Cs)1002として、固定容量コンデンサを使用している。
【0031】
図13に、可変容量のフィードバック・コンデンサの1つの構成例を示した。この構成例では、フィードバック・コンデンサは、コンデンサ・アレイで構成されており、このコンデンサ・アレイには、n個のゲイン設定値(それらを「第i番ゲイン設定値」という呼び方で表す。また、0<i<nである)に対応して、n個のコンデンサCfb,iが含まれており、それらコンデンサCfb,iを累積的に接続して用いるようにしている。即ち、第i番ゲイン設定値は、i個のコンデンサCfb,0、Cfb,1、…、Cfb,iをフィードバック経路に挿入することによって達成され、それらコンデンサの容量を合計したものが、フィードバック・コンデンサの容量Cfbになる。また、ビットCiによって、ゲイン設定値が指定されるようにしている。尚、n個のコンデンサのうち、コンデンサCfb,0だけは、q2期間には常にフィードバック経路に挿入されており、従って、フィードバック・コンデンサを構成しているこのコンデンサ・アレイに含まれている複数のコンデンサのうち、少なくとも1個のコンデンサは、常にフィードバック経路に挿入されている。
【0032】
以上に説明したCDS/PxGA回路の利点としては、(a)PxGA動作がCDS動作と同時に実行されるため、余分な回路が不要になること、(b)ピクセル信号を増幅してゲインを付与するか否かにかかわらず、簡明な方式でオフセット補償を行えること、(c)PxGA動作の利得曲線を確実に単調曲線にすることができること、それに(d)全てのピクセル信号を同一の信号処理経路で処理するため、各々のピクセル信号ごとにオフセットのばらつきが発生することがないことがある。
【0033】
以上に本発明の具体的な実施例について説明したが、当業者であれば、様々な変更実施例、改変実施例、及び改良実施例にも容易に想到するのは当然のことである。それら変更実施例、改変実施例、及び改良実施例は、本発明の概念及び範囲に包含されるものである。例えば、本発明は、ピクセルをサンプリングする画像関連用途に適用されるものに限定されず、また、切換コンデンサ回路を用いたものにも限定されない。従って、以上の説明は、具体例を提示するためのものであって、本発明をそれに限定するためのものではない。本発明の範囲は、請求項に記載されたところによって規定されるものである。
【図面の簡単な説明】
【図1】従来のパイプラインCDS回路のブロック図である。
【図2】従来のサンプル・アンド・ホールド回路のブロック図である。
【図3】従来のデュアルCDS回路のブロック図である。
【図4】従来のCCD信号処理チャネルで処理されるピクセルの説明図である。
【図5】ピクセル信号ゲイン増幅回路で処理されるピクセルの説明図である。
【図6】ピクセル信号ゲイン増幅回路を装備したCCD信号処理チャネルで処理されるピクセルの説明図である。
【図7】従来の多重化ゲイン増幅回路のブロック図である。
【図8】ピクセル信号ゲイン増幅回路のブロック図である。
【図9】ピクセル信号ゲイン増幅回路の、第1期間における状態を示した図である。
【図10】ピクセル信号ゲイン増幅回路の、第2期間における状態を示した図である。
【図11】CDS/PxGA回路のブロック図である。
【図12】オフセット補償回路を装備したCDS/PxGA回路のブロック図である。
【図13】フィードバック・コンデンサを構成しているコンデンサ・アレイを詳細に示したCDS/PxGA回路のブロック図である。
【符号の説明】
800 メイン増幅器
802 入力コンデンサ(サンプリング・コンデンサ)
804 フィードバック・コンデンサ
Claims (17)
- 入力部および出力部と、
入力部と出力部とを有する増幅器と、
第1期間および第2期間に前記増幅器の前記入力部が入力コンデンサの第1の端子に機能的に接続され、かつ、前記第1期間と前記第2期間とのうちの前記第1期間に、入力ピクセル信号を電荷の形でサンプリングする入力コンデンサと、
前記増幅器の前記入力部と前記出力部との間に接続され、前記第1期間に基準電圧をサンプリングし、かつ、前記第2期間に前記入力コンデンサから電荷を受取る、フィードバック・コンデンサと、
を備えたことを特徴とするピクセル信号ゲイン増幅回路。 - 前記入力コンデンサが、可変容量コンデンサから成ることを特徴とする請求項1記載のピクセル信号ゲイン増幅回路。
- 前記入力コンデンサが、コンデンサ・アレイから成ることを特徴とする請求項2記載のピクセル信号ゲイン増幅回路。
- 前記入力コンデンサの容量の変更が、前記ピクセル信号ゲイン増幅回路へピクセル信号が入力するレートに対応したレートで行われることを特徴とする請求項2または3記載のピクセル信号ゲイン増幅回路。
- 前記フィードバック・コンデンサが、可変容量コンデンサから成ることを特徴とする請求項1記載のピクセル信号ゲイン増幅回路。
- 前記フィードバック・コンデンサが、コンデンサ・アレイから成ることを特徴とする請求項5記載のピクセル信号ゲイン増幅回路。
- 前記フィードバック・コンデンサの容量の変更が、前記ピクセル信号ゲイン増幅回路へピクセル信号が入力するレートに対応したレートで行われることを特徴とする請求項5または6記載のピクセル信号ゲイン増幅回路。
- オフセット補償回路を更に備えたことを特徴とする請求項1記載のピクセル信号ゲイン増幅回路。
- 前記オフセット補償回路の入力部が前記増幅器の出力部に接続され、かつ、前記オフセット補償回路の出力部が前記増幅器の入力部に接続されることを特徴とする請求項8記載のピクセル信号ゲイン増幅回路。
- 前記入力コンデンサの第2の端子が、前記第1期間に前記ピクセル信号ゲイン増幅回路の前記入力部に機能的に接続され、前記第2期間に他の基準電位に機能的に接続されることを特徴とする請求項1に記載のピクセル信号ゲイン増幅回路。
- 前記入力コンデンサの第2の端子が、前記第1期間および前記第2の期間に、前記ピクセル信号ゲイン増幅回路の前記入力部に機能的に接続されることを特徴とする請求項1に記載のピクセル信号ゲイン増幅回路。
- 前記入力コンデンサと前記フィードバック・コンデンサが、前記ピクセル信号ゲイン増幅回路のゲインの決定の、少なくとも一部に寄与し、かつ、前記ゲインが可変であることを特徴とする請求項1に記載のピクセル信号ゲイン増幅回路。
- 前記入力コンデンサに蓄積されたサンプリングされた電荷が、ピクセル・データに対応する電荷と、リセット・ノイズに対応する電荷とを含むことを特徴する請求項1に記載のピクセル信号ゲイン増幅回路。
- 入力ピクセル信号を増幅する方法において、
第1期間と第2期間とのうちの前記第1期間に、増幅器の入力部に接続された入力コンデンサに、入力ピクセル信号をサンプリングするステップと、
前記第1期間に前記増幅器の前記入力部に接続され、かつ、前記第1期間に基準電圧に接続されるフィードバック・コンデンサに、基準電圧をサンプリングするステップと、
前記第2期間に前記フィードバック・コンデンサが前記増幅器の出力部に接続され、前記第2期間に前記入力コンデンサの電荷を前記フィードバック・コンデンサに供給するステップと、
前記第2期間に、前記増幅器の前記入力部における電圧を増幅するステップと、を含む方法。 - 入力部および出力部と、
入力部と出力部とゲインとを有する増幅器と、
前記増幅器のゲインを、第1のピクセル信号のための第1のゲインから第2のピクセル信号のための第2のゲインに変更する増幅器ゲイン変更手段であって、前記第1のゲインおよび前記第2のゲインの少なくとも一部が、入力コンデンサおよびフィードバック・コンデンサによって決定される、増幅器ゲイン変更手段と、
を備え、
前記入力コンデンサが、前記増幅器の前記入力部に常に機能的に接続され、
前記フィードバック・コンデンサが、前記増幅器の前記入力部に接続された第1の端子と、スイッチを介して前記増幅器の前記出力部に接続された第2の端子とを備えていることを特徴とするピクセル信号ゲイン増幅回路。 - 前記増幅器ゲイン変更手段が、コンデンサ・アレイを含んでいることを特徴とする請求項15記載のピクセル信号ゲイン増幅回路。
- 前記増幅器ゲイン変更手段が、前記ピクセル信号ゲイン増幅回路へピクセル信号が入力するレートに対応したレートで、前記増幅器の前記ゲインを変更する手段を備えていることを特徴とする請求項15記載のピクセル信号ゲイン増幅回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13896099P | 1999-06-11 | 1999-06-11 | |
US60/138960 | 1999-06-11 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001028716A JP2001028716A (ja) | 2001-01-30 |
JP4532676B2 true JP4532676B2 (ja) | 2010-08-25 |
Family
ID=22484454
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000175026A Expired - Lifetime JP4532676B2 (ja) | 1999-06-11 | 2000-06-12 | ピクセル信号ゲイン増幅回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6433632B1 (ja) |
JP (1) | JP4532676B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9839429B2 (en) | 2008-02-15 | 2017-12-12 | Ethicon Endo-Surgery, Llc | Stapling system comprising a lockout |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7123301B1 (en) * | 1999-06-11 | 2006-10-17 | Analog Devices, Inc. | Pixel gain amplifier |
US6441684B1 (en) * | 1999-06-15 | 2002-08-27 | Analog Devices, Inc. | Variable gain amplifier system |
US6774941B1 (en) * | 1999-10-26 | 2004-08-10 | National Semiconductor Corporation | CCD output processing stage that amplifies signals from colored pixels based on the conversion efficiency of the colored pixels |
CA2350416A1 (en) * | 2000-12-20 | 2002-06-20 | Symagery Microsystems Inc. | Image sensor with correlated double sampling technique using switched-capacitor technology |
GB0318611D0 (en) * | 2003-08-08 | 2003-09-10 | Koninkl Philips Electronics Nv | Circuit for signal amplification and use of the same in active matrix devices |
TW200522710A (en) * | 2003-12-29 | 2005-07-01 | Pixart Imaging Inc | Image navigation chip |
US7358801B2 (en) * | 2004-08-16 | 2008-04-15 | Texas Instruments Incorporated | Reducing noise and/or power consumption in a switched capacitor amplifier sampling a reference voltage |
WO2006031704A2 (en) | 2004-09-10 | 2006-03-23 | Quantum Applied Science & Research, Inc. | Amplifier circuit and method for reducing voltage and current noise |
JP2006303601A (ja) * | 2005-04-15 | 2006-11-02 | Sony Corp | 相関二重サンプリング回路およびこれを用いた固体撮像装置 |
JP4781013B2 (ja) | 2005-05-30 | 2011-09-28 | 富士通セミコンダクター株式会社 | 画素信号処理装置、および画素信号処理方法 |
EP1811653A1 (en) * | 2006-01-20 | 2007-07-25 | Stmicroelectronics SA | Amplifier input switch configuration with improved PSRR |
EP1811654A1 (en) * | 2006-01-20 | 2007-07-25 | Stmicroelectronics SA | Amplifier feedback switch configuration with improved PSRR |
KR100974882B1 (ko) * | 2007-10-02 | 2010-08-11 | 한국전자통신연구원 | 이중 CDS/PxGA 회로 |
US20100060507A1 (en) * | 2008-09-09 | 2010-03-11 | Lockheed Martin Corporation | Electronic warfare receiver having digital antenna |
US7852124B2 (en) * | 2008-11-03 | 2010-12-14 | Teledyne Scientific & Imaging, Llc | Low noise correlated double sampling amplifier for 4T technology |
US7924062B2 (en) * | 2009-07-15 | 2011-04-12 | Mediatek Inc. | Sampling circuits |
KR101633283B1 (ko) * | 2009-09-18 | 2016-06-24 | 삼성전자주식회사 | 상관 이중 샘플링 회로, 이를 포함하는 이미지 센서, 및 상기 이미지 센서를 포함하는 이미지 처리 시스템 |
KR101077408B1 (ko) * | 2010-02-05 | 2011-10-26 | 서강대학교산학협력단 | Cmos 이미지 센서 |
KR101320156B1 (ko) | 2011-11-11 | 2013-10-23 | 삼성전기주식회사 | 직류 오프셋 제거 회로 |
FR3000347B1 (fr) * | 2012-12-21 | 2016-03-04 | Trixell | Procede de lecture d'un dispositif d'imagerie |
US9130519B1 (en) * | 2013-03-14 | 2015-09-08 | Apple Inc. | Method and apparatus for combined linear, low-noise buffer and sampler for ADC |
US10145734B2 (en) * | 2016-08-22 | 2018-12-04 | Semiconductor Components Industries, Llc | Methods and apparatus for a light sensor |
WO2018137244A1 (en) * | 2017-01-26 | 2018-08-02 | Telefonaktiebolaget Lm Ericsson (Publ) | Apparatus and method for improving efficiency of power amplifier |
US11545989B2 (en) * | 2017-12-22 | 2023-01-03 | Telefonaktiebolaget Lm Ericsson (Publ) | Time-interleaved analog-to-digital converter |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09326698A (ja) * | 1996-02-06 | 1997-12-16 | Analog Devices Inc <Adi> | オフセットを補正する方法および装置 |
JP2002542679A (ja) * | 1999-04-08 | 2002-12-10 | ニューコア・テクノロジイ・インコーポレーテッド | ディジタル撮像装置にインターリーブ式プログラマブル・ゲイン増幅器とa/d変換器を使用する電力節約方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4387345A (en) * | 1981-03-24 | 1983-06-07 | Motorola, Inc. | Precision gain AC coupled operational amplifier |
US4446438A (en) * | 1981-10-26 | 1984-05-01 | Gte Automatic Electric Incorporated | Switched capacitor n-path filter |
US4403195A (en) * | 1981-10-26 | 1983-09-06 | Motorola, Inc. | Parasitic insensitive switched capacitor operational amplifier circuit |
US4429282A (en) * | 1982-02-08 | 1984-01-31 | Bell Telephone Laboratories, Incorporated | Offset-nulled sample-and-hold amplifier |
US5084639A (en) * | 1990-09-17 | 1992-01-28 | General Electric Company | Low frequency noise canceling photodetector preamplifier useful for computerized tomography |
US6018364A (en) | 1996-02-06 | 2000-01-25 | Analog Devices Inc | Correlated double sampling method and apparatus |
DE69724039T2 (de) * | 1996-06-07 | 2004-04-22 | Sharp K.K. | Analoge Signalverarbeitungseinrichtung und Korrelationsberechnungseinrichtung |
US5872470A (en) * | 1996-11-29 | 1999-02-16 | Varian Associates, Inc. | Pipelined sample and hold circuit with correlated double sampling |
US6049247A (en) * | 1997-12-16 | 2000-04-11 | Photobit Corporation | Low-voltage common source switched-capacitor amplifier |
-
2000
- 2000-05-26 US US09/579,748 patent/US6433632B1/en not_active Expired - Lifetime
- 2000-06-12 JP JP2000175026A patent/JP4532676B2/ja not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09326698A (ja) * | 1996-02-06 | 1997-12-16 | Analog Devices Inc <Adi> | オフセットを補正する方法および装置 |
JP2002542679A (ja) * | 1999-04-08 | 2002-12-10 | ニューコア・テクノロジイ・インコーポレーテッド | ディジタル撮像装置にインターリーブ式プログラマブル・ゲイン増幅器とa/d変換器を使用する電力節約方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9839429B2 (en) | 2008-02-15 | 2017-12-12 | Ethicon Endo-Surgery, Llc | Stapling system comprising a lockout |
Also Published As
Publication number | Publication date |
---|---|
US6433632B1 (en) | 2002-08-13 |
JP2001028716A (ja) | 2001-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4532676B2 (ja) | ピクセル信号ゲイン増幅回路 | |
US7208983B2 (en) | Image-sensor signal processing circuit | |
US7919992B2 (en) | Charge recycling amplifier for a high dynamic range CMOS imager | |
US5736886A (en) | Input clamping method and apparatus with a correlated double-sampling circuit | |
US20150222831A1 (en) | Imaging apparatus and imaging system | |
US5757440A (en) | Method and apparatus for providing an offset level to an image signal | |
US6952240B2 (en) | Image sampling circuit with a blank reference combined with the video input | |
KR20050054843A (ko) | 고체 촬상 장치와 촬상 방법 | |
JP2007300521A (ja) | 固体撮像装置 | |
JPH06237471A (ja) | 電子画像形成システムの改良アナログ信号処理装置 | |
US7123301B1 (en) | Pixel gain amplifier | |
US20110007198A1 (en) | Multi path power for cmos imagers | |
JP3544084B2 (ja) | 増幅型固体撮像装置 | |
CN1874429B (zh) | 图像信号处理单元和方法 | |
KR100974882B1 (ko) | 이중 CDS/PxGA 회로 | |
JP2000350106A (ja) | 相関2重サンプリング回路およびそれを用いた増幅型固体撮像装置 | |
JP2006295593A (ja) | スイッチトキャパシタ増幅回路及びそれを用いた映像信号処理装置 | |
US20040165088A1 (en) | Low light sensor signal to noise improvement | |
US7671779B1 (en) | System and method for reducing power consumption in a multi-channel signal processor | |
US7248295B2 (en) | Image pickup apparatus including a solid-state imager having a plurality of light receptive areas | |
JP4227274B2 (ja) | 固体撮像装置 | |
CN113542635A (zh) | 一种可变增益的相关双采样电路及控制方法 | |
JP3744160B2 (ja) | 映像信号処理方法及び映像信号処理装置 | |
JP4368396B2 (ja) | Adコンバータ | |
JPH08131401A (ja) | 電子内視鏡装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070611 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091111 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100303 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100507 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100524 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100611 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4532676 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |