JPS58177029A - アナログ−デイジタル変換器 - Google Patents
アナログ−デイジタル変換器Info
- Publication number
- JPS58177029A JPS58177029A JP5955782A JP5955782A JPS58177029A JP S58177029 A JPS58177029 A JP S58177029A JP 5955782 A JP5955782 A JP 5955782A JP 5955782 A JP5955782 A JP 5955782A JP S58177029 A JPS58177029 A JP S58177029A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- coefficient
- analog
- converter
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
- H03M1/186—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedforward mode, i.e. by determining the range to be selected directly from the input signal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
ａ 技術分野
本発明はアナログ信号をディジタル信号に変換するアナ
ログ−ディジタ配変換装置に係シ、特にアナログ１５号
のレベルが小さくなつも相対分解能が低くならないディ
ジタル信号に変換するアナログ−ディジタル変換器に関
する。
ログ−ディジタ配変換装置に係シ、特にアナログ１５号
のレベルが小さくなつも相対分解能が低くならないディ
ジタル信号に変換するアナログ−ディジタル変換器に関
する。
ｂ 発明の技術的背景
最近、マイクロコンピュータの普及に伴い各種制−のデ
イジタシ化が進み、アナログーデイジタシ変換器（以後
Ａ／Ｄ変換器とする）が制御の重要な要素として使用さ
れている。
イジタシ化が進み、アナログーデイジタシ変換器（以後
Ａ／Ｄ変換器とする）が制御の重要な要素として使用さ
れている。
Ａ／Ｄ変換器の分解ｍは、周知の様にそのＡ／Ｄ変換器
の出力ビツト数で定まる。即ち、８ピツトのＡ／Ｄ変換
器の分解能は２ （＝１／２５６ ）で約０．４ ’
１１である。しかし、この値は８ビツトのデイジタシ値
が総て有効に使用され九とき０８［であり、アナログ信
号の最大使用レベルが小さくなる程相対分解能が粗くな
る。この様にアナログ信号のレベνによって相対分解能
が粗くなることは不都合ｒｓ＜場合がある。
の出力ビツト数で定まる。即ち、８ピツトのＡ／Ｄ変換
器の分解能は２ （＝１／２５６ ）で約０．４ ’
１１である。しかし、この値は８ビツトのデイジタシ値
が総て有効に使用され九とき０８［であり、アナログ信
号の最大使用レベルが小さくなる程相対分解能が粗くな
る。この様にアナログ信号のレベνによって相対分解能
が粗くなることは不都合ｒｓ＜場合がある。
一例として、４ビツトのＡ／Ｄ変換器で正弦波のアナロ
グ信号をディジタ配信号に変換した結果を第１図に示す
。同図（４）はＡ／Ｄｉ換器の蛾大変換値の振幅を持つ
正弦波の場合、同図（ｂｌは最大変検値のｌ／１０の振
幅の場合を示す。この様にアナログ信号の振幅が小さく
なると元の正弦波に対する近似精度が低下し、制御精度
を低下させる不都合を生じる。
グ信号をディジタ配信号に変換した結果を第１図に示す
。同図（４）はＡ／Ｄｉ換器の蛾大変換値の振幅を持つ
正弦波の場合、同図（ｂｌは最大変検値のｌ／１０の振
幅の場合を示す。この様にアナログ信号の振幅が小さく
なると元の正弦波に対する近似精度が低下し、制御精度
を低下させる不都合を生じる。
ビット数の多いＡ／Ｄ変換器を用いることによってＬ記
の不都合はちる程度解決されるがビット数には限度があ
る。また、ビット数の多いＡ／Ｄ変換器としても変換す
るアナログ信号の動作範囲が広ければと述の問題は避け
られない。
の不都合はちる程度解決されるがビット数には限度があ
る。また、ビット数の多いＡ／Ｄ変換器としても変換す
るアナログ信号の動作範囲が広ければと述の問題は避け
られない。
Ｃ発明の目的
本発明は前述の不都合を解消するためになされたもので
、乗算器、除算器、係数制御回路を設けることにより、
限られたビット数のＡ／Ｄ変換器を用いて、アナログ信
号のレペνが小さくなっても相対分解能が低下しないＡ
／Ｄ変換器を提供することを目的とする。
、乗算器、除算器、係数制御回路を設けることにより、
限られたビット数のＡ／Ｄ変換器を用いて、アナログ信
号のレペνが小さくなっても相対分解能が低下しないＡ
／Ｄ変換器を提供することを目的とする。
ｄ 発明の概要
本発９Ｊはアナログ信号をディジタル信号ＶＣＫ、換す
るＡ／Ｄ変換器に於て、前記アナログ信号及び前記ディ
ジタル信号のいずれかの信号の値に応じた係数信号を出
力する係数制御回路と、前記アナログ信号と前記係数信
号を乗算して常に所定の大きさを有する嬉２のアナログ
信号を出力する乗算器と、前記１１１２のアナログ信号
を第２のディジタ９１８号に変換するＡ／Ｄ変換器と、
前記第２のディジタル信号を前記係数信号で除算して前
記ディジタル信号を出力する除算器とで構成したことを
特徴とするＡ／Ｄ変換器である。
るＡ／Ｄ変換器に於て、前記アナログ信号及び前記ディ
ジタル信号のいずれかの信号の値に応じた係数信号を出
力する係数制御回路と、前記アナログ信号と前記係数信
号を乗算して常に所定の大きさを有する嬉２のアナログ
信号を出力する乗算器と、前記１１１２のアナログ信号
を第２のディジタ９１８号に変換するＡ／Ｄ変換器と、
前記第２のディジタル信号を前記係数信号で除算して前
記ディジタル信号を出力する除算器とで構成したことを
特徴とするＡ／Ｄ変換器である。
Ｃ発明の実施例
３１２図は本発明によるＡ ／ Ｄ ｉ換器の一実施例
の制御ブロック図である。同図に於て、１はアナログ信
号Ａと係数信号に１乗じて第２のアナログ信号ｌＡｔ−
出力する乗算器、２は第２のアナログ信号Ｉ人を第２の
ディジタ配信号２ＡＫ変換するＡ／Ｄ変換器、３１ｊ：
第２のディジタル信号２人を係数信号にで除してディジ
タル信号りに演算して出方する除算器、４はアナログ信
号Ａのレベルｌｃ応シテ所定の値の係数信号Ｋを出力す
る係数制御回路である。
の制御ブロック図である。同図に於て、１はアナログ信
号Ａと係数信号に１乗じて第２のアナログ信号ｌＡｔ−
出力する乗算器、２は第２のアナログ信号Ｉ人を第２の
ディジタ配信号２ＡＫ変換するＡ／Ｄ変換器、３１ｊ：
第２のディジタル信号２人を係数信号にで除してディジ
タル信号りに演算して出方する除算器、４はアナログ信
号Ａのレベルｌｃ応シテ所定の値の係数信号Ｋを出力す
る係数制御回路である。
丘記構成のＡ／Ｄ変換器に於て、アナログ信号Ａは乗算
器ｌと係数制御回路４に入力され、係数制御回路４から
係数信号Ｋｔ−１乗算器１からアナログ１５号Ａと係数
信号Ｋを乗じた第２のアナログ信号１人が出力される。
器ｌと係数制御回路４に入力され、係数制御回路４から
係数信号Ｋｔ−１乗算器１からアナログ１５号Ａと係数
信号Ｋを乗じた第２のアナログ信号１人が出力される。
このアナログ信号ＩＡはＡ／Ｄ変換器２によりディジタ
Ｖ信号話に変換され、除算器３により係数１ｇ号にで除
したディジタル信号りとして出力される。
Ｖ信号話に変換され、除算器３により係数１ｇ号にで除
したディジタル信号りとして出力される。
係数１１１ＩＪ＃回路４はアナログ信号Ａのレベルヲ判
断し、アナログ信号Ａが大きいときには小さな係ｗ！、
信号Ｋを、逆にアナログ信号Ａが小さいときには大きな
係数信号Ｋを出力する機能を有する。この様に制御する
ことによってアナログ１４ ＠ Ａのレベルが変化して
もＡ／Ｄ変換器２に入力される第２のアナログ信号ＩＡ
はほぼ一定しベシの１８号となり、Ａ／Ｄ変換器２ｔ−
常に最大ビット数近辺で動作させることができる。その
結果、ｉｓ１図（ｃｌの様にアナログ信号人のレベνが
小さくなっても相対分解能の同としたディジタや信号り
を得ることができる。
断し、アナログ信号Ａが大きいときには小さな係ｗ！、
信号Ｋを、逆にアナログ信号Ａが小さいときには大きな
係数信号Ｋを出力する機能を有する。この様に制御する
ことによってアナログ１４ ＠ Ａのレベルが変化して
もＡ／Ｄ変換器２に入力される第２のアナログ信号ＩＡ
はほぼ一定しベシの１８号となり、Ａ／Ｄ変換器２ｔ−
常に最大ビット数近辺で動作させることができる。その
結果、ｉｓ１図（ｃｌの様にアナログ信号人のレベνが
小さくなっても相対分解能の同としたディジタや信号り
を得ることができる。
ｆ 発明の他の実施例
隅３図は本発明の他の実施例による制御ブロック図であ
る。本実施例ではアナログ信号人のレベルの判断會ディ
ジタ配信号りを用いて行い、係数制御回路４ＡＫ：よる
係数信号にもディジタル信号としている。係数制御回路
４人の係数信号Ｋをディジタル信号にすることによシ乗
算器ＩＢとして乗算機能を持つディジタシーアナログ変
換器（以後Ｄ／Ａｉ換器とする）が使用できる。例えば
アナログテハイス社のＩＯ％Ａ Ｄ ７５３０ 等を用
いることができる。乗算器ＩＢから出力されたアナログ
信号ＩＡはＡ／Ｄ変換器２でディジタル信号ハに変換さ
れ、除算器３Ａ［より係数信号にで除算されてディジタ
ル信号りを得る。
る。本実施例ではアナログ信号人のレベルの判断會ディ
ジタ配信号りを用いて行い、係数制御回路４ＡＫ：よる
係数信号にもディジタル信号としている。係数制御回路
４人の係数信号Ｋをディジタル信号にすることによシ乗
算器ＩＢとして乗算機能を持つディジタシーアナログ変
換器（以後Ｄ／Ａｉ換器とする）が使用できる。例えば
アナログテハイス社のＩＯ％Ａ Ｄ ７５３０ 等を用
いることができる。乗算器ＩＢから出力されたアナログ
信号ＩＡはＡ／Ｄ変換器２でディジタル信号ハに変換さ
れ、除算器３Ａ［より係数信号にで除算されてディジタ
ル信号りを得る。
本実施例では、除算器３人及び係数制御回路４Ａがディ
ジタル信号のみＫよ＃）動作するので、ディジタｋＭ号
りを用いるものがマイクロコンピュータであれば、その
ｉイクμコンピュータのソフトウェア処理（より除算器
３人と係数制御回路４Ａの機能を果たすことができ、ハ
ードウェアの部品を減らせる利点がおる。ま九、係数制
御回路４人の係数信号Ｋを最小単位の２のべき乗倍した
値だけにすれば、除算器３人は７Ｘ５１′ト機能を有す
るだけで曳く、容易に実現することができる。
ジタル信号のみＫよ＃）動作するので、ディジタｋＭ号
りを用いるものがマイクロコンピュータであれば、その
ｉイクμコンピュータのソフトウェア処理（より除算器
３人と係数制御回路４Ａの機能を果たすことができ、ハ
ードウェアの部品を減らせる利点がおる。ま九、係数制
御回路４人の係数信号Ｋを最小単位の２のべき乗倍した
値だけにすれば、除算器３人は７Ｘ５１′ト機能を有す
るだけで曳く、容易に実現することができる。
以り本発明の２つの実施例について説明したがＡ／Ｄ変
換器２として電圧−周波数変換器（以下Ｖ／Ｆ変換器と
する）１！−用いることができる。この場合は、アナロ
グ信号Ｉ人の大きさに応じた庵波数のパシス信号に変換
し、そのパシス信号を一定周期毎に計数することにより
ディジタル信号に変換して行う。
換器２として電圧−周波数変換器（以下Ｖ／Ｆ変換器と
する）１！−用いることができる。この場合は、アナロ
グ信号Ｉ人の大きさに応じた庵波数のパシス信号に変換
し、そのパシス信号を一定周期毎に計数することにより
ディジタル信号に変換して行う。
ｇ 発明の効果
本発明によるＡ／Ｄ変換器によれば、限られたビット数
のＡ／Ｄ変換器２を用いて、アナログ信号のレベルが小
さくなったときでも分解能の良いディジタル信号を得る
ことができ、高精度の処理、きめ細かい制御を可能とし
たアナログ−ディジタル変換器を提供することができる
。
のＡ／Ｄ変換器２を用いて、アナログ信号のレベルが小
さくなったときでも分解能の良いディジタル信号を得る
ことができ、高精度の処理、きめ細かい制御を可能とし
たアナログ−ディジタル変換器を提供することができる
。
Ｍ１図は正弦波のアナログ信号がＡ／Ｄ変換器によりデ
ィジタル信号に変換されたときの出力波形図で葎）は正
弦波の振幅が大きい場合、（ｂ） 、 （ｃ）は振幅が
小さい場合で（ｂ）は従来のＡ／Ｄ変換器、（Ｃ）は本
発明のＡ／Ｄ変換器の場合を示す。第２図は本発明のＡ
／Ｄ変Ｍ器の一実施例を示す制御ブロック図、４３図は
本発明のＡ／Ｄ変換器の他の実施例の制御ブロック図で
ある。 １・・・乗算器 ＩＢ・・・Ｄ／Ａ ＊換器（
乗算器）２・・・Ａ／Ｄ変換器 ３．３Ａ・・・除算器
４ 、４Ａ ・・・係数ｍｍ回路 （７３１７）代塩人弁理士 則 近 憲 佑（ほか１名
）第１図 第２図 第３図
ィジタル信号に変換されたときの出力波形図で葎）は正
弦波の振幅が大きい場合、（ｂ） 、 （ｃ）は振幅が
小さい場合で（ｂ）は従来のＡ／Ｄ変換器、（Ｃ）は本
発明のＡ／Ｄ変換器の場合を示す。第２図は本発明のＡ
／Ｄ変Ｍ器の一実施例を示す制御ブロック図、４３図は
本発明のＡ／Ｄ変換器の他の実施例の制御ブロック図で
ある。 １・・・乗算器 ＩＢ・・・Ｄ／Ａ ＊換器（
乗算器）２・・・Ａ／Ｄ変換器 ３．３Ａ・・・除算器
４ 、４Ａ ・・・係数ｍｍ回路 （７３１７）代塩人弁理士 則 近 憲 佑（ほか１名
）第１図 第２図 第３図
Claims (1)
- アナログ信号をディジタＶ信号に変換するアナログーデ
イジタヤ変換器に於て、前記アナログ信号及び前記ディ
ジタル信号のいずれかの信号の値に応じた係数信号を出
力する係数制御回路と、前記アナログ信号と前記係数信
号を乗算した第２のアナログ信号を出力する乗算器と、
前記第２のアナログ信号を第２のディジタル信号に変換
するＡ／Ｄ変換器と、前記第２のディジタル信号を前記
係数信号で除して前記ディジタル信号を出力する除算器
とで構成したことｔｌ−％微とするアナログーデイジタ
シ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5955782A JPS58177029A (ja) | 1982-04-12 | 1982-04-12 | アナログ−デイジタル変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5955782A JPS58177029A (ja) | 1982-04-12 | 1982-04-12 | アナログ−デイジタル変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58177029A true JPS58177029A (ja) | 1983-10-17 |
Family
ID=13116669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5955782A Pending JPS58177029A (ja) | 1982-04-12 | 1982-04-12 | アナログ−デイジタル変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58177029A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001085997A (ja) * | 1999-09-10 | 2001-03-30 | Sony Corp | ディジタル信号処理装置及びビデオカメラ装置 |
| JP2011176446A (ja) * | 2010-02-23 | 2011-09-08 | Ricoh Co Ltd | Ａｄ変換回路 |
-
1982
- 1982-04-12 JP JP5955782A patent/JPS58177029A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001085997A (ja) * | 1999-09-10 | 2001-03-30 | Sony Corp | ディジタル信号処理装置及びビデオカメラ装置 |
| JP2011176446A (ja) * | 2010-02-23 | 2011-09-08 | Ricoh Co Ltd | Ａｄ変換回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4447803A (en) | Offset digital dither generator | |
| US4806881A (en) | Multi-channel modulated numerical frequency synthesizer | |
| JP2649390B2 (ja) | 信号内挿回路 | |
| JPS58177029A (ja) | アナログ−デイジタル変換器 | |
| US4393369A (en) | Floating-point A/D and D/A converter | |
| US4144577A (en) | Integrated quantized signal smoothing processor | |
| US5034745A (en) | Data acquisition with vernier control | |
| JPH05196657A (ja) | 交流電圧のピーク値測定法 | |
| EP0222021A1 (en) | D/a converter | |
| JPH0227813A (ja) | Ａ／ｄ変換装置 | |
| RU2060545C1 (ru) | Устройство для определения аргумента вектора | |
| RU2085994C1 (ru) | Тригонометрический преобразователь | |
| KR950002302B1 (ko) | 디지탈-아날로그 변환기 | |
| EP0633667A1 (en) | Analogue-to-digital converters | |
| RU2072555C1 (ru) | Арккосинусный преобразователь | |
| SU993210A1 (ru) | Линейный интерпол тор | |
| SU1661998A1 (ru) | След щий аналого-цифровой преобразователь | |
| SU741273A1 (ru) | Двухканальный коррелометр | |
| SU1256170A1 (ru) | Формирователь синусоидального сигнала | |
| US4603298A (en) | Reference signal generator | |
| SU780017A1 (ru) | Синусно-косинусный преобразователь | |
| SU594582A1 (ru) | Функциональный аналого-цифровой преобразователь | |
| SU687582A1 (ru) | Аналого-дискретный преобразователь | |
| SU432543A1 (ru) | Генератор векторов | |
| GB2098420A (en) | Conversion between analogue and digital signals |