SU993210A1 - Линейный интерпол тор - Google Patents

Description

1

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в системах программного управлени  исполнительными органами дл  преобразовани  числовой информации о приращени х координат в последовательность выходных управл ющих импульсов.

Известен линейный интерпол тор, содержащий генератор импульсов, делитель частоты, счетчики, блоки сравнени , регистры приращений, в котором в результате преобразовани  кодов приращений на выходах получаютс  унитарные коды, частоты следовани  импульсов которых пр мо пропорциональны кодам приращений 1 ,

Недостаток этого интерпол тора состоит в том, что он неоднозначно преобразует в частоту следовани  выходных импульсов коды большего приращени . Кроме того, он не позвол ет так регулировать частоту следовани  выходных импульсов канала, соответствующего большему приращению, чтобы отношение частот следовани  импульсов осталось равным отношению кодов соответствующих приращений.

Наиболее близким по технической сущности к предлагаемому  вл етс  генератор векторов, а именно его часть, включающа  блок цифровой нормализации кодов приращений, входы которого соединены с выходом цифрового запоминающего устройства кодов приращений, а выходы - с цифровыми входами цифро-аналоговых преобразователей кодов приращений, и дополнительный цифро-аналоговый преобразователь , входы которого соединены с выходами блока цифровой нормализации , а выход подключен к опорным входам цифро-аналоговых преобразователей кодов приращений.

Выходные посто нные напр жени  с цифро-аналоговых преобразователей устройства пр мо пропорциональны отношению кодов приращений . I9 Однако устройству свойственна неоднозначность посто нного выходного напр жени  с выхода-цифро-аналогового преобразовател , соответству ющего большему приращению, при различных кодах последнего. Цель изобретени  - получение регулируемой и независимой от кодов большего приращени  частоты следовани  импульсов в канале с большим при ращением, т.е. повышение точности ИНТерпол  тора Поставленна  цель достигаетс  тем, что линейный интерпол тор, содержащий эадатчик опорного напр жени , арифметический блок, подключенный первым выходом через первый цифро-аналоговый преобразователь к входу первого преобразовател  напр жение-частота , вторым выходом - через второй цифро-аналоговый преобразователь к входу второго преобразовател  напр жение-частота, содержит первый компаратор и последовател но соединенные второй компаратор, элемент ИЛИ и интегратор, подключенный выходом к вторым входам первого второго цифро-аналоговых преобразова телей,, первые входы первого и второго компараторов соединены с выходом задатчика опорного напр жени , второй вход первого компаратора подключен к выходу первого цифро-аналогового преобразовател , выход - к второму входу элемента ИЛИ, а второй вход второго компаратора соединен с выходом второго цифро-аналогового преобразовател . На чертеже представлена структур на  схема линейного интерпол тора. Интерпол тор содержит арифметиче кий блок 1, первый 2 и второй 3 циф ро-аналоговые преобразователи, зада чик 4 опорного нaпp жeни J первый и второй компараторы 5 и 6,элемент ИЛИ интегратор 8,первый и второйпреобра и второй преобра зователи напр жение .-частота 9 и Ю. Входы блока 1 соединены с выхода ми цифрового запоминающего устройства , у которого информационна  раз р дность кодов каждого из приращени равна t двоичным разр дам. Блок 1 осуществл ет нормализацию кодов приращений сдвигом их в с рону старших разр дов k раз (прризводит умножение этих кодов на 2 1 1 6-W уги- Ь17и 8 -И И а гл и п - число двоичных разр дов, используемых дл  записи текущих коов приращений Дхиду соответственно, Коды приращений ix и ду после цифровой нормализации соответствен2 илз Ду-2Ч равны Дх.лх При этом соотношение останетс  равным дх/ду , а диапазон изменени  кодов большего приращени  уменьшитс  от -fHl-OAofZ Ui-.l) Преобразователи 2 и 3 преобразуют цифровые нормализованные коды приращений Дх и ду в выходные посто нные напр жени  0 и U, соответственно пропорциональные этим кодам, а следовательно, и кодам приращений Х и ду , Выходы каждого преобразовател  2 и 3 соединены с входом соответствующего ему компаратора 5 и 6 и преобразовател  9 и 10, имеющих одинаковые зависимости частоты следовани  выходных импульсов от входного управл ющего напр жени . Вторые входы компараторов 5 и 6 соединены с задатчиком k, уровень напр жени  UQ которого может быть посто нным или измен тс  в процессе работы по заданному закону. Компараторы 5 и 6 сравнивают выходные напр жени  с цифро-аналоговых преобразователей U и Uy с опорным напр жением U. Выходы компараторов 5 и 6 подключены к входам элемента ИЛИ, выходы которого подсоединены к входу интегратора 8. Интерпол тор работает следующим образом. Из цифрового запоминающего устройства коды приращений х и ду поступают в блок 1, где нормализу преобразователи 2 и 3, опорное напр жение в исходном состо нии равно которых нулю. По сигналу включени  цифро-аналоГО13ЫХ преобразователей 2 и 3 начинает работу интегратор 8, напр жение на выходе которого начинает нарастать . Это напр жение подаетс  на опорные входы преобразователей 2 и 3, выходные напр жени  которых нарастают до тех пор, пока выходное напр жение, соответствующее большему приращению, не сравн етс  с величиной заданного опорного напр же5

ни  Uofi- После этого срабатывает соответствующий компаратор 5 и 6 и выдает сигнал на элемент ИЛИ 7 который своим выходным сигналом запрещает дальнейшее интегрирование.

Уменьшение выходного напр жени , соответствующего большему приращению на величину гистерезиса компаратора , приводит данный компаратор в исходное состо ние, и элемент ИЛИ 7 включает интегратор 8.

Таким образом, напр жение на выходе преобразовател , соответствующее большему приращению, будет поддерживатьс  равным заданному опорному напр жению с точностью, определ емой величиной гистерезиса компаратора .

Элемент ИЛИ 7 управл ет режимом работы интегратора, в зависимости от которого на выходе интегратора поддерживаетс  уровень посто нного напр жени ,  вл ющегос  опорным дл  преобразователей 2 и 3, таким, что еслиДх7Лу, то Uy UonUvAfi(), то и,, и,; ,

и Uy UpjjM ,т.е. выходное напр жение

соответствующее большему приращению, поддерживаетс  равным опорному напр жению UQJ . При этом выходное напр жение , соответствующее меньшему приращению, оказываетс  пропорциональным отношению соответствующих кодов.

Напр жени  с выходов преобразователей 2 и 3, поданные на входа преобразователей 9 и 10, преобразуютс  в унитарные коды, частоты следовани  импульсов которых f, fu пропорциональны напр жени м U и 1), а частота следовани  импульсов в канале большего приращени  пропорциональна опорному напр жению и„-и не зависит от кода этого приращени . Частота следовани  импульсов в канале с меньшим приращением пропорциональна отношению соответствующих кодов. Изменение уровн  опорного напр жени  U дает возможность возникновени  уп106

равлени  максимальной частотой следовани  управл ющих импульсов

Использование предлагаемого линейного интерпол тора дает возможность увеличить производительность исполнительных органов, так как частота следовани  управл ющих импульсов по каналу большего приращени  на зависит от его кодов, и обеспечить нормальный режим отработки исполнительных органов за счет изменени  частоты следовани  импульсов в канале с большим приращением по определенному закону в начальные моменты времени .

Claims (2)

1.Авторское свидетельство СССР № 551611, кл. G 05 В 19/18, 1975.

2.Авторское свидетельство СССР № +325 3, кл. G 05 В 19/18, 1973.