SU824430A1

SU824430A1 - Устройство дл контрол погрешностицифРОАНАлОгОВыХ пРЕОбРАзОВАТЕлЕй

Info

Publication number: SU824430A1
Application number: SU792801093A
Authority: SU
Inventors: Леонид Григорьевич Ходаков
Original assignee: Предприятие П/Я А-7162
Priority date: 1979-07-23
Filing date: 1979-07-23
Publication date: 1981-04-23

Description

Изобретение относится к импульсной технике и может быть использовано для контроля цифроаналоговых преобразователей (ЦАП) при их промышленном производстве, а такжеможет быть применено в контрольнопроверочной аппаратуре вычислительно-управлягацих комплексов.

Известно устройство контроля работоспособности ЦАП, которое содержит группы переключателей', под- , , ключаемых к узловым точкам декодирующей резистивной сетки R-2R контролируемого ЦАП, блок управления, источники эталонных напряжений, компараторы fQ »

Недостатком данного устройства является необходимость подключения групп переключателей к узловым точкам декодирующей резистивной сетки R-2R, однако современные интегральные схемы ЦАП не имеют выводов узлов декодирующей сетки R-2R,

Известно устройство для контроля погрешности цифроаналоговых преобразователей, содержащее генератор импульсов, источник опорного напряжения, вычитающий усилитель, дифференциальный дискриминатор, источник напряжения смещения, контролируемый цифроаналоговый преобразователь и счетчик, выход которого соединен с выходом .генератора импульсов, первые выходы счетчика подключены к цифровым входам контролируемого цифроаналогового преобразователя,· выход которого соединен с первым входом вы_J5 читающего усилителя, выход которого подключен к дифференциальному дискриминатору и.

Недостатком известного устройства является наличие в устройстве об20 разцового ЦАП, точность которого должна быть в 3-4 раза выше точности контролируемого ЦАП. Образцовые ЦАП высокой точности достаточно сложны по оборудованию, содержат высокоточ3 824430 ные элементы (резистивные сетки R-2R, точные переключатели на электромагнитных коммутаторах). Быстродействие образцовых ЦАП ограничено быстродействием коммутирующих элементов, паразитными емкостными и индуктивными параметрами резистивных сеток R-2R, что снижает точность контроля погррешности в динамическом режиме.

Цель изобретения - упрощение устройства и повышение точности контроля в динамическом режиме.

Поставленная цель достигается тем, что в устройство для контроля погрешности цифроаналоговых преобразова- : телей, содержащее генератор импульсов, источник опорного напряжения, вычитаюший усилитель, дифференциальный дискриминатор, источник напряжения смещения, контролируемый цфироаналоговый преобразователь и счетчик, вход которого соединен с выходом генератора импульсов, первые выходы счетчика подключены к цифровым входам контролируемого цифроаналогового 'преобразователя, выход которого соединен .с первым входом вычитающего усилителя, выход которого подключен К дифференциальному дискриминатору, введены интегратор, аналоговый запоминающий элемент и триггер, вход которого соединен со вторым Выходом счетчика, выход триггера подключен к первым входам аналогового запоминающего элемента и интегратора, второй вход которого соединен с выходом источнике опорного напряжения, а третий вход подключен к выходу источника напряжения смещения, выход интегратора соединен со вторым входом вычитающего усилителя и через аналоговый запоминающий элемент с аналоговым входом контролируемого цифроаналогового преобразователя.

На фиг. I представлена функциональная схема предлагаемого устройства; на фиг. 2 - временная диаграмма его работы.

Устройство для контроля погрешности цифроаналоговых преобразователей содержит генератор 1 импульсов, счетчик 2, источники 3 и 4 опорного напряжения и напряжения смещения соответственно, вычитающий усилитель 5, дифференциальный дискриминатор 6, контролируемый ЦАП 7, триггер 8,₍интегратор 9 и аналоговый запоминающий элемент 10.

фиг.2),

U) импуль10 ?5

Предлагаемое устройство работает следующим образом.

Генератор 1 импульсов запускает· счетчик 2, выходы разрядов которого соединены с разрядными входами контролируемого ЦАП 7. Одновременно со счетчиком 2 запускается интегратор 9, который начинает интегрировать опорное напряжение источника 3( В момент t=2ⁿ Т_{сч f}где Т_сч“ период следования сов генератора 1;

П - число разрядов контролируемого ЦАП 7 , интегратор 9 сигналом триггера 8 переводится в режим памяти. Вход аналогового запоминающего элемента 10 подключен к выходу интегратора 9. Таким образом на выходе аналогового запоминающего элемента 10 возникает напряжение .которое и является опорным напряжением контролируемого ЦАП 7. При этом ступенчатое напряжение контролируемого ЦАЙ 7, формируемого при подаче на вход счетчика 2 импульсов генератора 1, и пилообразное напряжение интегратора 9 оказываются совмещенными по масштабу (фйг.2), т. е. пилообразное напряжение интегратора 9 привяза- . но к Ступенчатому напряжению ЦАП 7.

Вследствие того, что линейность выходного напряжения интегратора может быть достаточно высокой, разность выходных напряжений ЦАП 7 и интегратора 9 может характеризовать погрешность контролируемого ЦАП 7. Коэффициент усиления современных операционных усилителей 10^-10^2, позволяет обеспечить линейность.выходного f напряжения Интегратора до 0,0050,001%. Напряжения с контролируемого ЦАП 7 и интегратора 9 подаются на входы вычитающего усилителя 5, с помощью которого производится оценка разности напряжений контролируемого ЦАП 7 и интегратора 9. Путем регулировки смещения характеристики интегратора 9 с помощью источника 4 напряжения смещения добиваются минимальной разности контролируемого ЦАП 7 и интегратора 9.

Общая величина погрешности, определяемая дифференциальным дискриминатором 6, содержит погрешность^ U 55 ЦАП 7 и величину напряжения квантования (фиг.З) .J ^иоп 2^П (2)

824430 6

Поэтому.погрешность контролируемого ЦАП 7 определяется в соответствии с

Ац0|_П ^с|А_ли,ап1⁺1 (3) где д\_цап=кЦ-U_40tn ' - положительная составляющая погрешности ЦАП, определяемая как разность напряжения .. контролируемого ЦАП 7 и напряжения интегратора U _и; йгцап^цап θ и ^от_рицательная составляющая погрешности ЦАП 7 (фиг.З).

Применение изобретения позволяет упростить устройство для контроля погрешности ЦАП, так как вместо высокоточного образцового ЦАП используется интегратор и аналоговый запоминающий элемент, которые могут быть реализованы на 1-2 интегральных схемах. ‘ '

Высокая линейность выходного напряжения интегратора, используемого в качестве выходного напряжения обрезцового ЦАП, и отсутствие режимов переключения при смене кодов позволяет производить оценку динамических характеристик контролируемого ЦАП .без учета влияния на них характеристики образцового ЦАП.

Claims

(54)УСТР(ШСТВО дл КОНТРОЛЯ ПОГРЕШНОСТИ ЦИФРОАНАЛОГОВЫХ ПРЕОБРАЗОВАТЕЛЕЙ 38 ные элементы (резистивные сетки R-2R точные переключатели на электромагнитных коммутаторах. Быстродействие обраэцовых ЦАП ограничено быстродействием коммутирующих элементов, паразитными емкостными и индуктившлми параметрами резистивных сеток R-2R, что снижает точность контрол погррешности в динамическом режиме. Цель изобретени - упрощение устройства и повышение точности контрол в динамическом режиме. Поставленна цель достигаетс тем, что в устройство дл контрол погрешности 1Ц1фроаналоговых преобразователей , содержащее генератор импульсов , источник опорного напр жени , вычитаюший усилитель, дифференциальш 1й дискриминатор, источник напр жени смещени , контролируемый цфироаналоговый преобразователь и счетчик вход которого соединен с выходом генератора импульсов, первые выходы счетчика подключены к цифровым входам KOHTpoJtopyeMoro цифроаналогового преобразовател , выход которого соединен .с первым входом вычитающего усилител , выход которого подключен к дифференциальному дискримннатору, введены интегратор, аналоговый.запоминакщий элачент и триггер, вход которого соединен со вторым выходом счетчика, выход триггера подключен к первым входам аналогового запоминающего элемента и интегратора, второй вход которого соединен с выходом источникг опорного напр жени , а третий вход подключен к выходу источник напр жени смещени , выход интеграто ра соединен со вторым входом вычитаю щего усилител и через аналоговый запоминающий элемент с аналоговьм вх дом контролируемого цифроаналогового преобразовател . На фиг. 1 представлена функциональна схема предлагаемого устройства; на фиг. 2 временна диаграмма его работы. Устройство дл контрол погрешнос ти цифроаналоговых преобразователей содержит генератор 1 импульсов, счет чик 2, источники 3 и 4 опорного напр жени и напр жени смещени соответственно , вычитающий усилитель 5, дифференциальный дискриминатор 6, контролируемый ЦАП 7, триггер 8, интегратор 9 и аналоговый запоминающий элемент 10. , Предлагаемое устройство работает следующим образом. Генератор 1 импульсов запускает счетчик 2, выходы разр дов которого соединены с рйзр дньми входами контролируемого ЦАП 7. Одновременно со счетчиком 2 запускаетс интегратор 9, который начинает интегрировать опорное напр жение источника 3( фиг.2). 8момейт Т, ,/i) iAe период следовани импульсов генератора 1; П - число разр дов контролируемого ЦАП 7 , интегратор 9 сигналом триггера 8 переводитс в режим пам ти. Вход аналогового запоминающего элемента 10 подключен к выходу интегратора 9. Таким образом.на выходе аналогового запоминакщего элемента 10 возникает напр жение UQ,,. «которое и вл етс опорным напр жением контролируемого ЦАЛ 7. При этом ступенчатое напр жение контролируемого ЦАЙ 7, формируемого при подаче на вход счетчика 2 импульсов генератора 1,и пилообразное напр жение интегратора 9оказываютс совмещенными по масштабу (фиг.2), т. е. пилообразное напр жение интегратора 9 прив за- . но к Ступенчатому напр жению ЦАП 7. Вследствие того, что линейность выходного напр жени интегратора может быть достаточно высокой, разность выходных напр жений ЦАП 7 и интегратора 9 может характеризовать погрешность контролируемого ЦАП 7. Коэффициент усилени современных операционных усилителей Ю позвол ет обеспечить линейность.выходного напр жени Интегратора до 0,0050 ,001%. Напр жени с контролируемого ЦАП 7 и интегратора 9 подаютс на входы вычитающего усилител 5, с помощью которого производитс оценка разности напр жений контролируемого ЦАП 7 и интегратора 9. Путем регулировки смещени характеристики интегратора 9 с помощью источника 4 напр жени смещени добиваютс минимальной разности контролируемого ЦАП 7 и интегратора 9. Обща величина погрешности, определ ема дифференциальным дискриминатором б, содержит погрешностьД U ЦАП 7 и величину напр жени квантовани (фиг.З) Поэтому, погрешность контролируемого ЦДЛ 7 определ етс в соответствии с |Лли.о1п +|- гцач1 «а: (3) где ицо,п - положительна составл юща погрешности ЦАП, опре j eлйeйa как разность напр жени : и QJJJ кон ройируемого ЦАП 7 и напр жени интегратора tl Дгцап Цдп и рицательна составл ющай погрешности ЦАП 7 (фйг.З). Применение изобретени позвол ет упростить устройство дл контрол погрёшноста ЦАП, так как вместо высокоТОЧНОГО- образцового ЦАП используетс интегратор и аналоговый запоминающий элемент, которые могут быть реализованы на 1-2 интегральных схег мах. -, , . . , , , . . Высока линейность выходного напр жени интегратора, используемого в качестве выходного напр жени об раэцового ЦАП, и отсутствие режимов переключени при смене кодов позвол ет производить оценку динамических характерИстак контролируемого ЦАП .без учета вли ни на них характеристики образцового ЦАП. (. . . Формула изобретени Устройство дл контрол погрешйбсти цифроаналоговых преобразователей, содержащее генератор импульсов, ис-. точник опорного напр жени , вычитающий усилитель,дифференциальный диск риминатор, источник напр жени смеконтролируемый цифроаналоговый щени ,

гт f

Фиг.1 06 преобразователь и счетчик, вход которого соединен с выходом генератора импульсов, первые выходы счетчика подключены к цифровьм входам контролируемого цифроанадогового преобразовател , выход которого соединен с первым входом вычитающего усилител , выход которого подключен к дифференциальному дискриминатору, о т л ич а ю щ е ее тем, что, с целью повышени точности контрол в динамическом режиме и упрощени устройства, в него в ведены интегратор, аналоговый запомйнак ций элемент и триггер, вход которого соединен со вторым выходом счетчика, выход триггера подключен к первым входам аналогового запоминающего элемента и интегратора, второй вхо которого соединен с выходом источника опорного напр жеги , а третий вхвд подключен к выходу источни-ка напр жени смещени ,рыход интегратора соединен со вторым входом вычитающего усилител и через аналоговьш запоминающий элемент с аналоговым входом контролируемого цифрраналогового преобразовател . Источники информации, прин тые во внимание при эксперт1;1зе 1.Авторское.свидетельство СССР № 469212, Кл. Ч 03 К 3/17, 30.04.75. 2 .Нормирование и определение метрологических характеристик измерительных преобразователей кода в посто нное напр жение и ток. Госкомитет СССР по стандартам. Всесоюзный научно-исследовательский институт метрологии измерительных и управл ющих систем. Львов, 1978, с.10, Р.- 2. 2 (прототип).

Фиг.2