JP2011176446A - Ad変換回路 - Google Patents
Ad変換回路 Download PDFInfo
- Publication number
- JP2011176446A JP2011176446A JP2010037553A JP2010037553A JP2011176446A JP 2011176446 A JP2011176446 A JP 2011176446A JP 2010037553 A JP2010037553 A JP 2010037553A JP 2010037553 A JP2010037553 A JP 2010037553A JP 2011176446 A JP2011176446 A JP 2011176446A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- analog
- value
- conversion
- analog input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
【解決手段】アナログ入力電圧に所定の演算を行ってAD変換を行いその結果に更に所定の演算を行うことにより、積分器の非反転入力端子に近い電圧を直接変換することを回避する。比較電圧を変化させることで、不安定な領域での変換を回避するようにしてもよい。
【選択図】図1
Description
アナログ入力電圧Vinと基準電圧とを切り替えて出力する切替え手段と、
所定のバイアス電圧Vcが非反転入力端子に印加され、反転入力端子に上記切替え手段の出力が入力される第1のアンプを含む積分器と、
上記バイアス電圧Vcが反転入力端子に印加され、上記積分器の出力が非反転入力端子に印加されており、上記積分器の出力が反転入力端子Vcに到達したことを検知する比較器と、
上記アナログ入力電圧Vinに基づいて、上記積分器における充電及び放電の時間を測定して、デジタル値を算出する演算手段と
から構成される2重積分AD変換回路において、
更に、
アナログ入力電圧Vinの値の領域を判定するアナログ電圧領域判定手段と、
上記アナログ電圧領域判定手段が、アナログ入力電圧Vinの値がバイアス電圧Vcの近傍である第1の領域に在ると判定するとき、アナログ入力電圧Vinの値が上記第1の領域以外の領域に在ることになるように、アナログ入力電圧Vin又はバイアス電圧Vcに対して所定の演算を為すアナログ電圧演算手段と
を備え、
上記演算手段は、上記アナログ電圧演算手段が行う所定の演算に対応する調整演算を行ってデジタル値を算出する
ことを特徴とする。
図1は、本発明の第1の実施形態に係るAD変換回路411の概略回路図である。第1の実施形態に係るAD変換回路411は、アナログ入力電圧Vinと基準電圧(Vref1、Vref2)とを切り替えて出力する切替え手段(MXB41)と、所定のバイアス電圧Vcが非反転入力端子に印加され、反転入力端子に切替え手段(MXB41)の出力が入力される第1のアンプを含む積分器(42)と、バイアス電圧Vcが反転入力端子に印加され積分器(42)の出力が非反転入力端子に印加されており積分器(42)の出力が反転入力端子Vcに到達したことを検知する比較器(44)と、アナログ入力電圧Vinに基づいて、積分器(42)における充電及び放電の時間を測定して、デジタル値を算出する演算手段(46、47、48、49、410)とから構成される。このような2重積分AD変換回路において、更に、アナログ入力電圧Vinの値の領域を判定するアナログ電圧領域判定手段(412)と、アナログ電圧領域判定手段(412)が、アナログ入力電圧Vinの値がバイアス電圧Vcの近傍である第1の領域に在ると判定するときアナログ入力電圧Vinの値が第1の領域以外の領域に在ることになるようにアナログ入力電圧Vinに対して所定の演算を為すアナログ電圧演算手段(41)とを備え、演算手段(46、47、48、49、410)は、アナログ電圧演算手段(41)が行う所定の演算に対応する調整演算を行ってデジタル値を算出することを特徴とする。特に、第1の実施形態に係るAD変換回路411では、アナログ電圧演算手段(41)における所定の演算が、アナログ入力電圧Vinに所定の実数値を乗算することであり、演算手段における調整演算は、デジタル値を所定の実数値で除算することである。以下では、図12に示す従来技術であるAD変換回路211から追加された回路部分を中心に説明する。
・レベル領域1:Vinmin以上Vc−ε以下、
・レベル領域2:Vc−ε以上Vc+ε以下、
・レベル領域3:Vc+ε以上Vinmax以下。
アナログ入力電圧Vinがレベル領域1の範囲内に入っている場合、出力端子O412_1と出力端子O412_2からは、夫々L信号とL信号が出力される。またアナログ入力電圧Vinがレベル領域2の範囲内に入っている場合、出力端子O412_1と出力端子O412_2からは、夫々H信号とL信号が出力される。またアナログ入力電圧Vinがレベル領域3の範囲内に入っている場合、出力端子O412_1と出力端子O412_2からは、夫々H信号、H信号が出力される。アナログ電圧領域判定回路412の2出力は、制御回路45と、アナログ電圧演算回路41の2制御端子と、演算回路48とに印加される。
図4は、本発明の第2の実施形態に係るAD変換回路512の概略回路図である。第2の実施形態に係るAD変換回路512は、アナログ入力電圧Vinと基準電圧(Vref1、Vref2)とを切り替えて出力する切替え手段(MXB51)と、所定のバイアス電圧Vcが非反転入力端子に印加され、反転入力端子に切替え手段(MXB41)の出力が入力される第1のアンプを含む積分器(52)と、バイアス電圧Vcが反転入力端子に印加され積分器(52)の出力が非反転入力端子に印加されており積分器(52)の出力が反転入力端子Vcに到達したことを検知する比較器(54)と、アナログ入力電圧Vinに基づいて、積分器(52)における充電及び放電の時間を測定して、デジタル値を算出する演算手段(56、57、58、59、510、511)とから構成される。このような2重積分AD変換回路において、更に、アナログ入力電圧Vinの値の領域を判定するアナログ電圧領域判定手段(512)と、アナログ電圧領域判定手段(512)が、アナログ入力電圧Vinの値がバイアス電圧Vcの近傍である第1の領域に在ると判定するときアナログ入力電圧Vinの値が第1の領域以外の領域に在ることになるようにアナログ入力電圧Vinに対して所定の演算を為すアナログ電圧演算手段(51)とを備え、演算手段(56、57、58、59、510、511)は、アナログ電圧演算手段(51)が行う所定の演算に対応する調整演算を行ってデジタル値を算出することを特徴とする。特に、第2の実施形態に係るAD変換回路512では、アナログ電圧演算手段(51)における所定の演算が、アナログ入力電圧Vinに所定電圧値を加算すること、若しくは、アナログ入力電圧Vinから所定電圧値を減算することであり、演算手段における調整演算は、アナログ入力電圧Vinに所定の電圧値を加算して算出された第1のアナログ入力電圧に基づいて演算手段が算出した第1のデジタル値と、アナログ入力電圧Vinから所定の電圧値を減算して算出された第2のアナログ入力電圧に基づいて演算手段が算出した第2のデジタル値との、平均値を求めることである。以下では、図1に示す第1の実施形態に係るAD変換回路411との差異部分を中心に説明する。
図7は、本発明の第3の実施形態に係るAD変換回路611の概略回路図である。以下では、第3の実施形態に係るAD変換回路611は、アナログ入力電圧Vinと基準電圧とを切り替えて出力する切替え手段(MBX61)と、所定のバイアス電圧Vcが非反転入力端子に印加され反転入力端子に切替え手段(MBX61)の出力が入力される第1のアンプを含む積分器(61)と、バイアス電圧Vcが反転入力端子に印加され、積分器(61)の出力が非反転入力端子に印加されており積分器(61)の出力が反転入力端子Vcに到達したことを検知する比較器(63)と、アナログ入力電圧Vinに基づいて積分器(61)における充電及び放電の時間を測定してデジタル値を算出する演算手段(65、66、67、68、69)とから構成される。このような2重積分AD変換回路において、更に、 アナログ入力電圧Vinの値の領域を判定するアナログ電圧領域判定手段(610)を備え、アナログ電圧領域判定手段(610)が、アナログ入力電圧Vinの値がバイアス電圧Vcの近傍である第1の領域に在ると判定するとき、基準電圧の値とバイアス電圧Vcの値とに所定の値が追加され、演算手段(65、66、67、68、69)は、基準電圧の値とバイアス電圧Vcの値とに所定の値が追加されたことに対応する調整演算を行ってデジタル値を算出することを特徴とする。以下では、図1に示す第1の実施形態に係るAD変換回路411、及び図4に示す第2の実施形態に係るAD変換回路512との差異部分を中心に説明する。
Claims (4)
- アナログ入力電圧Vinと基準電圧とを切り替えて出力する切替え手段と、
所定のバイアス電圧Vcが非反転入力端子に印加され、反転入力端子に上記切替え手段の出力が入力される第1のアンプを含む積分器と、
上記バイアス電圧Vcが反転入力端子に印加され、上記積分器の出力が非反転入力端子に印加されており、上記積分器の出力が反転入力端子Vcに到達したことを検知する比較器と、
上記アナログ入力電圧Vinに基づいて、上記積分器における充電及び放電の時間を測定して、デジタル値を算出する演算手段と
から構成される2重積分AD変換回路において、
更に、
アナログ入力電圧Vinの値の領域を判定するアナログ電圧領域判定手段と、
上記アナログ電圧領域判定手段が、アナログ入力電圧Vinの値がバイアス電圧Vcの近傍である第1の領域に在ると判定するとき、アナログ入力電圧Vinの値が上記第1の領域以外の領域に在ることになるように、アナログ入力電圧Vinに対して所定の演算を為すアナログ電圧演算手段と
を備え、
上記演算手段は、上記アナログ電圧演算手段が行う所定の演算に対応する調整演算を行ってデジタル値を算出する
ことを特徴とする2重積分AD変換回路。 - 上記アナログ電圧演算手段における上記所定の演算が、アナログ入力電圧Vinに所定の実数値を乗算することであり、
上記演算手段における調整演算は、デジタル値を上記所定の実数値で除算することである
ことを特徴とする請求項1に記載の2重積分AD変換回路。 - 上記アナログ電圧演算手段における上記所定の演算が、アナログ入力電圧Vinに所定電圧値を加算すること、若しくは、アナログ入力電圧Vinから所定電圧値を減算することであり、
上記演算手段における調整演算は、
上記アナログ入力電圧Vinに所定の電圧値を加算して算出された第1のアナログ入力電圧に基づいて上記演算手段が算出した第1のデジタル値と、
上記アナログ入力電圧Vinから所定の電圧値を減算して算出された第2のアナログ入力電圧に基づいて上記演算手段が算出した第2のデジタル値との、平均値を求めることである
ことを特徴とする請求項1に記載の2重積分AD変換回路。 - アナログ入力電圧Vinと基準電圧とを切り替えて出力する切替え手段と、
所定のバイアス電圧Vcが非反転入力端子に印加され、反転入力端子に上記切替え手段の出力が入力される第1のアンプを含む積分器と、
上記バイアス電圧Vcが反転入力端子に印加され、上記積分器の出力が非反転入力端子に印加されており、上記積分器の出力が反転入力端子Vcに到達したことを検知する比較器と、
上記アナログ入力電圧Vinに基づいて、上記積分器における充電及び放電の時間を測定して、デジタル値を算出する演算手段と
から構成される2重積分AD変換回路において、
更に、
アナログ入力電圧Vinの値の領域を判定するアナログ電圧領域判定手段を備え、
上記アナログ電圧領域判定手段が、アナログ入力電圧Vinの値がバイアス電圧Vcの近傍である第1の領域に在ると判定するとき、基準電圧の値とバイアス電圧Vcの値とに、所定の値が追加され、
上記演算手段は、基準電圧の値とバイアス電圧Vcの値とに所定の値が追加されたことに対応する調整演算を行ってデジタル値を算出する
ことを特徴とする2重積分AD変換回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010037553A JP5493984B2 (ja) | 2010-02-23 | 2010-02-23 | Ad変換回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010037553A JP5493984B2 (ja) | 2010-02-23 | 2010-02-23 | Ad変換回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011176446A true JP2011176446A (ja) | 2011-09-08 |
JP5493984B2 JP5493984B2 (ja) | 2014-05-14 |
Family
ID=44688928
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010037553A Expired - Fee Related JP5493984B2 (ja) | 2010-02-23 | 2010-02-23 | Ad変換回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5493984B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102594355A (zh) * | 2012-03-28 | 2012-07-18 | 东南大学 | 基于同相移位方式的双积分型模数转换电路 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58177029A (ja) * | 1982-04-12 | 1983-10-17 | Toshiba Corp | アナログ−デイジタル変換器 |
JPH0583135A (ja) * | 1991-09-19 | 1993-04-02 | Fujitsu Ltd | 2重積分型a/dコンバータ |
-
2010
- 2010-02-23 JP JP2010037553A patent/JP5493984B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58177029A (ja) * | 1982-04-12 | 1983-10-17 | Toshiba Corp | アナログ−デイジタル変換器 |
JPH0583135A (ja) * | 1991-09-19 | 1993-04-02 | Fujitsu Ltd | 2重積分型a/dコンバータ |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102594355A (zh) * | 2012-03-28 | 2012-07-18 | 东南大学 | 基于同相移位方式的双积分型模数转换电路 |
Also Published As
Publication number | Publication date |
---|---|
JP5493984B2 (ja) | 2014-05-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5621673B2 (ja) | 検波回路 | |
US10263634B2 (en) | Analog-digital converter | |
TWI470196B (zh) | 溫度感測裝置及其方法 | |
JP2011120091A (ja) | 逐次比較a/d変換器 | |
US8063710B2 (en) | Self-calibrating oscillator | |
JP2013088383A (ja) | 静電容量検出回路、およびタッチセンサの信号処理回路 | |
IT201600118790A1 (it) | Convertitore analogico-digitale (ADC) con migliorata reiezione ai disturbi di potenza | |
US8183834B2 (en) | Current to frequency conversion, apparatus and methods | |
JP5475047B2 (ja) | Ad変換回路 | |
JP2013168870A (ja) | A/d変換装置及びa/d変換装置の補正方法 | |
JP2004340916A (ja) | 電池充放電監視用回路、及び電池充放電監視方法 | |
JP2019168892A (ja) | 演算増幅回路及びこれを使用した電流検出装置 | |
KR0139835B1 (ko) | D/a 변환 장치 및 a/d 변환 장치 | |
JP5493984B2 (ja) | Ad変換回路 | |
JPS62258521A (ja) | A−d変換器 | |
US7911366B2 (en) | Gray code current mode analog-to-digital converter | |
US9577661B2 (en) | Voltage-controlled oscillator and analog-digital converter | |
US11936396B2 (en) | AD converter with self-calibration function | |
US8587465B2 (en) | Successive approximation analog to digital converter with comparator input toggling | |
US9401725B2 (en) | Suppressing offset, offset drift, and 1/f noise during analog/digital conversion | |
CN107817060B (zh) | 温度数字转换器 | |
US20110187436A1 (en) | Integration circuit | |
KR20100079184A (ko) | 온도 측정 장치 | |
JP2016019075A (ja) | アナログスイッチ回路およびセレクタ回路 | |
JP2009118362A (ja) | A−d変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131203 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140115 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140217 |
|
LAPS | Cancellation because of no payment of annual fees |