JP2016220104A - 増幅手段を備える電子回路の切替回路および電子回路 - Google Patents

Abstract

【課題】 周波数特性にピークが生じることがなくまたはピークを小さくする、周波数特性を平坦または広帯域化する、またはひずみ特性の劣化を抑制する。【解決手段】 電子回路の切替回路（利得切替回路１２）は、複数の素子（Ｒｇ1、Ｒｇ2、Ｒｆ1、Ｒｆ2）からなる１または複数の素子群と、複数のバッファアンプ（Ｕ1、Ｕ2）を備えるビデオマルチプレクサ（１６）とを備える。ビデオマルチプレクサはバッファアンプの出力をイネーブルまたはディスエーブルに切り替える。前記複数のバッファアンプの入出力のうち一方はそれぞれ、直列に接続された前記素子と素子の接続部または前記素子群の端部に接続され、他方がまとめられて増幅手段（Ｕ）の入力側に接続されていてもよく、前記複数のバッファアンプの入出力のうち一方はそれぞれ、並列に接続された前記素子に接続され、他方がまとめられ、前記素子群が増幅手段に接続されていてもよい。【選択図】図１

Description

この発明は、増幅手段を備える増幅器、演算回路、フィルタ回路および発振回路などの電子回路の切替回路に関し、例えば、利得の切替えが可能な増幅器および利得切替回路に関するものである。

ＯＰ（operational）アンプ、帰還抵抗Ｒｆおよび利得抵抗Ｒｇを用いた増幅器の利得は、帰還抵抗Ｒｆと利得抵抗Ｒｇの比によって決まる。このような増幅器においては、帰還抵抗Ｒｆと利得抵抗Ｒｇの組合せを切り替えることによって、利得の切替えが可能な利得切替回路とすることができる（第１の従来技術）。

また、増幅器を用いた利得の切替え技術（第２の従来技術、例えば特許文献１の図１の増幅器１２０参照）や、減衰器を用いた利得の切替え技術（第３の従来技術、例えば特許文献１の図１の減衰器１１０参照）が知られている。

さらに、帰還抵抗Ｒｆおよび／または帰還抵抗Ｒｇを半導体スイッチによって切り替える利得の切替え技術（第４の従来技術）が知られている。

〔第１の従来技術〕

第１の従来技術に係る利得切替回路では、帰還抵抗Ｒｆと利得抵抗Ｒｇの組み合わせを切り替える。第１の従来技術に係る利得切替回路の最小構成を図７３（非反転増幅回路）と図７４（反転増幅回路）に示す。非反転増幅回路および反転増幅回路は増幅器の一例である。

図７３に示す利得切替回路５０２は抵抗切替部５０４を備え、利得の切替えが可能な非反転増幅回路を形成している。抵抗切替部５０４は、抵抗素子である帰還抵抗Ｒｆ₁と利得抵抗Ｒｇ₁の直列接続からなる第１の素子群と、抵抗素子である帰還抵抗Ｒｆ₂と利得抵抗Ｒｇ₂の直列接続からなる第２の素子群の２組の素子群を有している。いずれの素子群も、利得抵抗側の一端が基準電位に接続されており、帰還抵抗側の一端はＯＰアンプＵの出力に接続されている。第１および第２の素子群中の抵抗素子同士の接続部は各々、半導体スイッチＳ₁または半導体スイッチＳ₂の一端に接続され、各半導体スイッチＳ₁、Ｓ₂の他端は共通に接続されて（つまり、一つにまとめられて）ＯＰアンプＵの反転入力に接続されている。ＯＰアンプＵの非反転入力には、入力電圧Ｖｉｎが与えられている。

利得切替回路５０２の入力電圧をＶｉｎ、出力電圧をＶｏｕｔとすると、利得Ｇは、Ｇ＝Ｖｏｕｔ÷Ｖｉｎと表すことができる。半導体スイッチＳ₁と半導体スイッチＳ₂は、いずれか一つがオンとなり、他はオフとなる。（以下、半導体スイッチＳ₁がオンし、他の半導体スイッチがオフとなることを「Ｓ₁：オン」と言い、半導体スイッチＳ₂がオンし、他の半導体スイッチがオフとなることを「Ｓ₂：オン」と言う。）

利得切替回路５０２において、Ｓ₁：オンのときは、利得ＧがＧ＝１＋（Ｒｆ₁÷Ｒｇ₁）となる。Ｓ₂：オンのときは、利得ＧがＧ＝１＋（Ｒｆ₂÷Ｒｇ₂）となる。

図７３の利得切替回路５０２は非反転増幅回路であるが、この利得切替回路５０２を反転増幅回路に適用することもできる。反転増幅回路の最小構成を図７４に示す。図７４の利得切替回路５１２は、利得切替回路５０２と同様の回路構成を備えているが、接続が異なっている。抵抗切替部５０４では、２組の素子群の利得抵抗側の一端に入力電圧Ｖｉｎが与えられており、つまり信号の入力に用いられており、帰還抵抗側の一端はＯＰアンプＵの出力に接続されている。素子群中の抵抗素子同士の接続部は各々、半導体スイッチＳ₁または半導体スイッチＳ₂の一端に接続され、各半導体スイッチＳ₁、Ｓ₂の他端は共通に接続されてＯＰアンプＵの反転入力に接続されている。ＯＰアンプの非反転入力は、基準電位に接続されている。

利得切替回路５１２において、Ｓ₁：オンのときは、利得ＧがＧ＝−（Ｒｆ₁÷Ｒｇ₁）となる。Ｓ₂：オンのときは、利得ＧがＧ＝−（Ｒｆ₂÷Ｒｇ₂）となる。

利得切替えの切替ステップには、利得Ｇを２倍、３倍、４倍…のように切り替える切替ステップや、ｄＢ単位の切替ステップなどがあり、これらの切替ステップは、各抵抗素子の抵抗値を適宜選定することによって選択することができる。（以下同様。）

図７３の利得切替回路５０２において、より多段（ｎ段）の切替えを可能とした利得切替回路を、図７５に示す。また図７４の利得切替回路５１２において、より多段の切替えを可能とした利得切替回路を、図７６に示す。図７５に示す利得切替回路５２２は抵抗切替部５２４を備え、利得の切替えが可能な非反転増幅回路を形成し、図７６に示す利得切替回路５３２は抵抗切替部５２４を備え、利得の切替えが可能な反転増幅回路を形成している。利得切替回路５２２、５３２においても、半導体スイッチＳ₁〜Ｓｎはいずれか一つがオンになり、他はオフとなる。

図７６の利得切替回路５３２では、半導体スイッチＳ₁〜Ｓｎのいずれがオンになるかによって、入力電圧Ｖｉｎ側から見た抵抗値が変化する場合がある。入力信号源のインピーダンスが十分に低くない場合は、このような抵抗値の変化によって、入力電圧Ｖｉｎが変化してしまうという問題が生じる。

この問題を解決するために、図７７のように、利得切替回路５３２の入力電圧Ｖｉｎ側にバッファアンプＵｂを追加することができる。

〔第２の従来技術〕

次に、第２の従来技術に係る利得切替回路の最小構成を図７８に示す。図７８の利得切替回路５４２は抵抗切替部５４４を備え、利得の切替えが可能な非反転増幅回路を形成している。抵抗切替部５４４では、抵抗素子Ｒ₁、抵抗素子Ｒ₂、抵抗素子である帰還抵抗Ｒｆの直列接続からなる素子群において、抵抗素子Ｒ₁側の一端が基準電位に接続されており、帰還抵抗Ｒｆ側の一端はＯＰアンプＵの出力に接続されている。素子群中の抵抗素子同士の接続部は各々、半導体スイッチＳ₁または半導体スイッチＳ₂の一端に接続され、半導体スイッチＳ₁、Ｓ₂の他端は共通に接続されてＯＰアンプＵの反転入力に接続されている。ＯＰアンプＵの非反転入力には、入力電圧Ｖｉｎが与えられている。

第２の従来技術は、第１の従来技術よりも抵抗素子の数が少なくて済むというメリットがある。

半導体スイッチＳ₁と半導体スイッチＳ₂は、いずれか一つがオンとなり、他はオフとなる。

利得切替回路５４２において、Ｓ₁：オンのときは、利得ＧがＧ＝１＋｛（Ｒｆ＋Ｒ₂）÷Ｒ₁｝となる。Ｓ₂：オンのときは、利得ＧがＧ＝１＋｛Ｒｆ÷（Ｒ₂＋Ｒ₁）｝となる。この一例として、Ｒ₁、Ｒ₂、Ｒｆの全てが等しい抵抗値Ｒのときを考えると、Ｓ₁：オンのときＧ＝３となり、Ｓ₂：オンのときはＧ＝１．５となる。

図７８の利得切替回路５４２は非反転増幅回路であるが、この利得切替回路５４２を反転増幅回路に適用することもできる。反転増幅回路の最小構成を図７９に示す。図７９の利得切替回路５５２は、利得切替回路５４２と同様の回路構成を備えているが、接続が異なっている。抵抗切替部５４４では、抵抗素子Ｒ₁、抵抗素子Ｒ₂、抵抗素子である帰還抵抗Ｒｆの直列接続からなる素子群において、抵抗素子Ｒ₁側の一端に入力電圧Ｖｉｎが与えられており、つまり信号の入力に用いられており、帰還抵抗Ｒｆ側の一端はＯＰアンプＵの出力に接続されている。素子群中の抵抗素子同士の接続部は各々、半導体スイッチＳ₁または半導体スイッチＳ₂の一端に接続され、半導体スイッチの他端は共通に接続されてＯＰアンプＵの反転入力に接続されている。ＯＰアンプの非反転入力は、基準電位に接続されている。

利得切替回路５５２において、Ｓ₁：オンのときは、利得ＧがＧ＝−｛（Ｒｆ＋Ｒ₂）÷Ｒ₁｝となる。Ｓ₂：オンのときは、利得ＧがＧ＝−｛Ｒｆ÷（Ｒ₂＋Ｒ₁）｝となる。この一例として、各抵抗素子の抵抗値がＲ₁＝２Ｒ、Ｒ₂＝Ｒ、Ｒｆ＝３Ｒのときを考えると、Ｓ₁：オンのときＧ＝−２となり、Ｓ₂：オンのときはＧ＝−１となる。

図７８の利得切替回路５４２において、より多段（ｎ段）の切替えを可能とした利得切替回路を図８０に示す。また図７９の利得切替回路５５２において、より多段の切替えを可能とした利得切替回路を、図８１に示す。図８０に示す利得切替回路５６２は抵抗切替部５６４を備え、利得の切替えが可能な非反転増幅回路を形成している。図８１に示す利得切替回路５７２は抵抗切替部５６４を備え、利得の切替えが可能な反転増幅回路を形成している。利得切替回路５６２、５７２においても、半導体スイッチＳ₁〜Ｓｎはいずれか一つがオンになり、他はオフとなる。

図８１の利得切替回路５７２では、半導体スイッチＳ₁〜Ｓｎのいずれがオンになるかによって、入力電圧Ｖｉｎ側から見た抵抗値が変化する。例えば、Ｓ₁：オンのときの入力電圧Ｖｉｎ側から見た入力抵抗値はＲ₁となり、Ｓ₂：オンのときは（Ｒ₁＋Ｒ₂）となる。したがって、入力信号源のインピーダンスが十分に低くない場合は、このような抵抗値の変化によって、入力電圧Ｖｉｎが変化してしまうという問題が生じる。

この問題を解決するために、図８２のように、利得切替回路５７２の入力電圧Ｖｉｎ側にバッファアンプＵｂを追加することができる。

〔第３の従来技術〕

第３の従来技術に係る利得切替回路の構成を、図８３に示す。図８３に示す利得切替回路５８２は抵抗切替部５８４を備える。抵抗切替部５８４では、抵抗素子Ｒ₁〜抵抗素子Ｒｎの直列接続からなる素子群において、抵抗素子Ｒ₁側の一端が基準電位に接続されており、抵抗素子Ｒｎ側の一端には入力電圧Ｖｉｎが与えられている、つまり信号の入力に用いられている。素子群中の抵抗素子同士の接続部や抵抗素子Ｒｎ側の一端には各々、半導体スイッチＳ₁〜Ｓｎに接続され、半導体スイッチＳ₁〜Ｓｎの他端は共通に接続されてＯＰアンプＵの非反転入力に接続されている。抵抗素子である利得抵抗Ｒｇと帰還抵抗Ｒｆの一端は共通に接続され、ＯＰアンプＵの反転入力に接続されている。利得抵抗Ｒｇの他端は基準電位に接続されており、帰還抵抗Ｒｆの他端はＯＰアンプＵの出力に接続されている。

利得切替回路５８２でも、半導体スイッチＳ₁〜Ｓｎはいずれか一つがオンになり、他はオフとなる。半導体スイッチＳ₁〜Ｓｎのうち半導体スイッチＳｉ（ｉ＝１〜ｎのいずれか）のみがオンになる場合は、利得切替回路５８２の利得Ｇが以下のようになる。

Ｇ＝｛（Ｒ₁＋Ｒ₂＋…＋Ｒｉ）÷（Ｒ₁＋Ｒ₂＋…＋Ｒｎ）｝×｛１＋（Ｒｆ÷Ｒｇ）｝

図８３の利得切替回路５８２に、一端を接地点に接続し他端をＯＰアンプＵの非反転入力に接続した半導体スイッチを追加すれば、Ｇ＝０も選択可能となる。

〔第４の従来技術〕

次に、第４の従来技術に係る利得切替回路の構成例を図８４に示す。図８４の利得切替回路６０２は抵抗切替部６０４を備え、利得の切替えが可能な非反転増幅回路を形成している。

抵抗切替部６０４では、抵抗素子である利得抵抗Ｒｇ₁と利得抵抗Ｒｇ₂の並列接続からなる素子群において、利得抵抗Ｒｇ₁の一端が半導体スイッチＳｇ₁を介して基準電位に接続されており、利得抵抗Ｒｇ₂の一端が半導体スイッチＳｇ₂を介して基準電位に接続されている。利得抵抗Ｒｇ₁と利得抵抗Ｒｇ₂の他端は共通に接続されて、ＯＰアンプＵの反転入力に接続されている。

また、抵抗素子である帰還抵抗Ｒｆ₁と帰還抵抗Ｒｆ₂の並列接続からなる素子群において、帰還抵抗Ｒｆ₁の一端が半導体スイッチＳｆ₁を介してＯＰアンプＵの出力に接続されており、帰還抵抗Ｒｆ₂の一端が半導体スイッチＳｆ₂を介してＯＰアンプＵの出力に接続されている。帰還抵抗Ｒｆ₁と帰還抵抗Ｒｆ₂の他端は共通に接続されて、ＯＰアンプＵの反転入力に接続されている。

ＯＰアンプＵの非反転入力には、入力電圧Ｖｉｎが与えられている。

半導体スイッチＳｇ₁と半導体スイッチＳｇ₂では、オンオフに制約はなく両方オン、一方がオン、両方オフのいずかの状態にする。（両方オフの場合は、利得Ｇは１となる。）半導体スイッチＳｆ₁と半導体スイッチＳｆ₂では、いずれか一つがオン、または両方オンのいずれかの状態にする。

第４の従来技術ではこのように、半導体スイッチのオンオフの選択の自由度が高いため、少ない半導体スイッチによって多種類の利得切替えが可能になるという特徴を有している。

利得切替回路６０２において、Ｓｇ₁とＳｇ₂の両方がオンのときの等価的な利得抵抗ＲｇはＲｇ＝１÷｛（１÷Ｒｇ₁）＋（１÷Ｒｇ₂）｝となり、Ｓｇ₁のみがオンのときＲｇ＝Ｒｇ₁となり、Ｓｇ₂のみがオンのときＲｇ＝Ｒｇ₂となり、Ｓｇ₁とＳｇ₂の両方がオフのときはＲｇ＝∞となる。また、Ｓｆ₁とＳｆ₂の両方がオンのときの等価的な帰還抵抗ＲｆはＲｆ＝１÷｛（１÷Ｒｆ₁）＋（１÷Ｒｆ₂）｝となり、Ｓｆ₁のみがオンのときＲｆ＝Ｒｆ₁となり、Ｓｆ₂のみがオンのときＲｆ＝Ｒｆ₂となる。（ここで、Ｒｇ₁の抵抗値はＳｇ₁の抵抗を含み、Ｒｇ₂はＳｇ₂の抵抗を含み、Ｒｆ₁はＳｆ₁の抵抗を含み、Ｒｆ₂はＳｆ₂の抵抗を含むこととする。第４の従来技術において、以下同様。）利得切替回路６０２の利得Ｇは、Ｇ＝１＋（Ｒｆ÷Ｒｇ）となる。

このように、抵抗素子と半導体スイッチが各々直列接続されているため、抵抗素子および半導体スイッチによる抵抗値は、抵抗素子の抵抗および半導体スイッチの抵抗の和となる。ここで半導体スイッチの抵抗値が入力電圧によって変化するような場合には、波形歪の原因となる。また、半導体スイッチの抵抗値が周囲温度等によって変化すると、利得が変動することになるため、正確な利得が得られなくなるという問題が生じる。

図８４の利得切替回路６０２は非反転増幅回路であるが、この利得切替回路６０２を反転増幅回路に適用することもできる。反転増幅回路の構成例を図８５に示す。図８５の利得切替回路６１２は、利得切替回路６０２と同様の回路構成を備えているが、接続が異なっている。

抵抗切替部６０４では、抵抗素子である利得抵抗Ｒｇ₁と利得抵抗Ｒｇ₂の並列接続からなる素子群において、利得抵抗Ｒｇ₁の一端に半導体スイッチＳｇ₁を介して入力電圧Ｖｉｎが与えられており、利得抵抗Ｒｇ₂の一端に半導体スイッチＳｇ₂を介して入力電圧Ｖｉｎが与えられている。利得抵抗Ｒｇ₁と利得抵抗Ｒｇ₂の他端は共通に接続されて、ＯＰアンプＵの反転入力に接続されている。

また、抵抗素子である帰還抵抗Ｒｆ₁と帰還抵抗Ｒｆ₂の並列接続からなる素子群において、帰還抵抗Ｒｆ₁の一端が半導体スイッチＳｆ₁を介してＯＰアンプＵの出力に接続されており、帰還抵抗Ｒｆ₂の一端が半導体スイッチＳｆ₂を介してＯＰアンプＵの出力に接続されている。帰還抵抗Ｒｆ₁と帰還抵抗Ｒｆ₂の他端は共通に接続されて、ＯＰアンプＵの反転入力に接続されている。

ＯＰアンプＵの非反転入力は、基準電位に接続されている。

半導体スイッチＳｇ₁と半導体スイッチＳｇ₂は、いずれか一つがオン、または両方オンのいずれかの状態にする。（両方オフのときは、利得切替回路６１２の利得Ｇは０となる。）半導体スイッチＳｆ₁と半導体スイッチＳｆ₂は、いずれか一つがオン、または両方オンのいずれかの状態にする。

第４の従来技術では、２対１や４対１のようにその出力が一括接続されている半導体スイッチではなく、各々独立した半導体スイッチが用いられる。この半導体スイッチは各々独立してオンオフを選択することができる。

利得切替回路６１２において、Ｓｇ₁とＳｇ₂の両方がオンのとき等価的な利得抵抗ＲｇはＲｇ＝１÷｛（１÷Ｒｇ₁）＋（１÷Ｒｇ₂）｝となり、Ｓｇ₁のみがオンのときＲｇ＝Ｒｇ₁となり、Ｓｇ₂のみがオンのときＲｇ＝Ｒｇ₂となる。また、Ｓｆ₁とＳｆ₂の両方がオンのとき等価的な帰還抵抗ＲｆはＲｆ＝１÷｛（１÷Ｒｆ₁）＋（１÷Ｒｆ₂）｝となり、Ｓｆ₁のみがオンのときＲｆ＝Ｒｆ₁となり、Ｓｆ₂のみがオンのときＲｆ＝Ｒｆ₂となる。利得切替回路６１２の利得Ｇは、Ｇ＝−（Ｒｆ÷Ｒｇ）となる。

図８４の利得切替回路６０２において、より多段（ｎ段）の切替えを可能とした利得切替回路を図８６に示す。また図８５の利得切替回路６１２において、より多段の切替えを可能とした利得切替回路を図８７に示す。図８６に示す利得切替回路６２２は抵抗切替部６２４を備え、利得の切替えが可能な非反転増幅回路を形成している。図８７に示す利得切替回路６３２は抵抗切替部６２４を備え、利得の切替えが可能な反転増幅回路を形成している。

利得切替回路６２２において、半導体スイッチＳｇ₁〜Ｓｇｎではオンオフに制約はないが、半導体スイッチＳｆ₁〜Ｓｆｎはいずれか一つ以上がオンである必要がある。一方、利得切替回路６３２においては、半導体スイッチＳｇ₁〜Ｓｇｎはいずれか一つ以上がオンである必要があり、半導体スイッチＳｆ₁〜Ｓｆｎもいずれか一つ以上がオンである必要がある。（半導体スイッチＳｇ₁〜Ｓｇｎが全てオフのとき、利得切替回路６３２の利得Ｇは０となる。）

図８７の利得切替回路６３２では、半導体スイッチＳｇ₁〜Ｓｇｎのオンオフの選択によって、入力電圧Ｖｉｎ側から見た抵抗値が変化する。したがって、入力信号源のインピーダンスが十分に低くない場合は、このような抵抗値の変化によって、入力電圧Ｖｉｎが変化してしまうという問題が生じる。

このような問題を解決するために、図８８のように、利得切替回路６３２の入力電圧Ｖｉｎ側にバッファアンプＵｂを追加することができる。

ここでは、利得抵抗側、帰還抵抗側の両方に半導体スイッチを設ける例を示したが、いずれか一方のみに半導体スイッチを設けることもでき、このような回路も第４の従来技術に含まれる。

〔その他の関連技術〕

増幅手段を備えるその他の関連回路技術として、下記の回路を例示する。

図８９に示す差動増幅回路、
図９０に示す他の差動増幅回路、
図９１に示す反転型加算回路、
図９２に示す加減算回路、
図９３に示す積分回路、
図９４に示す微分回路、
図９５に示す電流増幅回路（電流−電圧変換回路）、
図９６に示す電圧−電流変換回路、
図９７に示すアクティブフィルタ（２次の正帰還型ローパスフィルタを例示する。）および
図９８に示す方形波発振回路

複数のビデオ信号のうちの１つを選択することを主目的とする、２対１や４対１などのビデオマルチプレクサが知られている（４対１のビデオマルチプレクサの例は、非特許文献１および非特許文献２参照）。

特開２０１３−１８７７５０号公報

「AD 8184: 700 MHz, 5 mA 4:1 ビデオマルチプレクサ データシート（AD 8184: 700 MHz, 5 mA 4-to-1 Video Multiplexer Data Sheet）」、アナログ・デバイセズ社（Analog Devices, Inc.）、１９９７年、インターネット＜ＵＲＬ： HYPERLINK "http://www.analog.com/media/en/technical-documentation/data-sheets/AD8184.pdf" http://www.analog.com/media/en/technical-documentation/data-sheets/AD8184.pdf＞ 「LMH6574 4:1 高速ビデオマルチプレクサ（LMH6574 4:1 High Speed Video Multiplexer）」、テキサス・インスツルメンツ社（Texas Instruments Incorporated）、2004年11月（改訂：2014年12月）、インターネット＜ＵＲＬ： HYPERLINK "http://www.ti.com/lit/ds/symlink/lmh6574.pdf" http://www.ti.com/lit/ds/symlink/lmh6574.pdf＞

第１の従来技術に係る利得切替回路５２２、５３２や、第２の従来技術に係る利得切替回路５６２、５７２においては、半導体スイッチの比較的大きな容量（一例として、数十ｐＦ）がＯＰアンプＵの反転入力に付加されるため、周波数特性にピークが生じてしまうという課題を有している。また、どの半導体スイッチがオンするかによって、ピークの大きさやピークの周波数が変化してしまうという課題も有している。

帰還容量Ｃｆを追加する等による位相補償を行えば、ある半導体スイッチがオンのときの周波数特性を平坦にしてピークをなくすることはできるが、他の半導体スイッチがオンしたときには平坦な周波数特性が得られないという課題も有している。

また、第１の従来技術に係る利得切替回路５３２、第２の従来技術に係る利得切替回路５７２や、第３の従来技術に係る利得切替回路５８２においては、半導体スイッチの容量によって帯域が制限されるという課題も有している。

また、半導体スイッチの抵抗値が半導体スイッチの入力電圧によって変化する場合は、ひずみ特性が劣化するという課題も有している。（特許文献１の段落００１１〜段落００１７および段落００２０〜段落００２２参照。）

そこで本発明の目的は、増幅器などの電子回路の周波数特性にピークが生じることがなく、または周波数特性に生じるピークを小さくすること、周波数特性を平坦にすること、広帯域化すること、またはひずみ特性の劣化を抑制することにある。例えば、利得を切り替えることができる増幅器の各利得の周波数特性にピークが生じることがなく、または各利得の周波数特性に生じるピークを小さくすること、増幅器の各利得の周波数特性を平坦にすること、広帯域化すること、またはひずみ特性の劣化を抑制することにある。

上記目的を達成するため、本発明の増幅手段を備える電子回路の切替回路は、複数の素子を備える１または複数の素子群と、ビデオマルチプレクサとを備える。ビデオマルチプレクサは、複数のバッファアンプを備え、選択された１または複数のバッファアンプの出力をイネーブルとし、他のバッファアンプの出力をディスエーブルに切り替えて前記バッファアンプの出力を切り替える。前記素子群は、直列に接続された前記複数の素子からなり、前記複数のバッファアンプの入出力のうち一方はそれぞれ前記素子と素子の接続部または前記素子群の端部に接続され、前記複数のバッファアンプの入出力のうち他方がまとめられて前記増幅手段の入力側に接続されていてもよく、前記素子群は並列に接続された前記複数の素子からなり、前記複数のバッファアンプの入出力のうち一方はそれぞれ前記素子に接続され、前記複数のバッファアンプの入出力のうち他方がまとめられ、前記素子群が前記増幅手段に接続されていてもよい。

本発明の増幅手段を備える電子回路の切替回路では、直列に接続された前記複数の素子からなる前記素子群の一端が前記増幅手段の出力に接続され、前記素子群の他端が基準電位に接続され、前記複数のバッファアンプの入力はそれぞれ前記素子と素子の接続部に接続され、前記複数のバッファアンプの出力が前記増幅手段の反転入力に接続されていてもよい。

本発明の増幅手段を備える電子回路の切替回路では、直列に接続された前記複数の素子からなる前記素子群の一端が前記増幅手段の出力に接続され、前記素子群の他端が信号の入力に接続され、前記複数のバッファアンプの入力はそれぞれ前記素子と素子の接続部に接続され、前記複数のバッファアンプの出力が前記増幅手段の反転入力に接続されていてもよい。

本発明の増幅手段を備える電子回路の切替回路では、直列に接続された前記複数の素子からなる前記素子群の一端が基準電位に接続され、前記素子群の他端が信号の入力に接続され、前記複数のバッファアンプの入力はそれぞれ前記素子と素子の接続部または前記素子群の端部に接続され、前記複数のバッファアンプの出力が前記増幅手段の非反転入力に接続されていてもよい。

本発明の増幅手段を備える電子回路の切替回路では、並列に接続された前記複数の素子からなる前記素子群の一端が前記増幅手段の入力に接続され、前記複数のバッファアンプの出力が前記素子の他端に接続され、前記複数のバッファアンプの入力が基準電位、信号の入力、または前記増幅手段の出力のいずれかに接続されていてもよい。

本発明の増幅手段を備える電子回路の切替回路では、前記電子回路は、増幅器、演算回路またはフィルタ回路または発振回路でもよい。増幅器であれば利得を切り替えてもよく、演算回路であれば利得または演算定数を切り替えてもよく、フィルタ回路であればカットオフ周波数もしくはＱ（Quality factor）を切り替えてもよく、発振回路であれば発振周波数を切り替えてもよい。

上記目的を達成するため、本発明の電子回路は、増幅手段と、複数の素子を備える１または複数の素子群と、ビデオマルチプレクサとを備える。ビデオマルチプレクサは、複数のバッファアンプを備え、選択された１または複数のバッファアンプの出力をイネーブルとし、他のバッファアンプの出力をディスエーブルに切り替えて前記バッファアンプの出力を切り替える。前記素子群は、直列に接続された前記複数の素子からなり、前記複数のバッファアンプの入出力のうち一方はそれぞれ前記素子と素子の接続部または前記素子群の端部に接続され、前記複数のバッファアンプの入出力のうち他方がまとめられて前記増幅手段の入力側に接続されていてもよく、前記素子群は並列に接続された前記複数の素子からなり、前記複数のバッファアンプの入出力のうち一方はそれぞれ前記素子に接続され、前記複数のバッファアンプの入出力のうち他方がまとめられ、前記素子群が前記増幅手段に接続されていてもよい。

本発明によれば、次のような効果が得られる。

(1) ビデオマルチプレクサのバッファアンプが増幅手段の入力を低インピーダンスで駆動するので、周波数特性にピークが生じることがない、または周波数特性に生じるピークを小さくすることができる。また、周波数特性の変化をほとんどないようにすることができる。増幅器であれば増幅器の利得の周波数特性にピークが生じることがない、または周波数特性に生じるピークを小さくすることができる。また、各利得において周波数特性の変化をほとんどないようにすることができる。さらに、位相補償のための帰還容量Ｃｆを小容量とすることができ、または、帰還容量Ｃｆを不要にすることができる。

(2) ビデオマルチプレクサのバッファアンプの入力容量はオン／オフでは変化せず、かつ小容量であるので、利得などの切替えの設定による周波数特性や帯域の変化が生じず、広帯域にすることができる。

(3) ビデオマルチプレクサでは、半導体スイッチにおける入力電圧による抵抗値の変化によるひずみ特性の劣化のような問題を抑制することができる。

そして、本発明の他の目的、特徴および利点は、添付図面および各実施の形態を参照することにより、一層明確になるであろう。

第１の実施の形態に係る基本的な利得切替回路（非反転増幅回路）の一例を示す図である。 第１の実施の形態に係る基本的な利得切替回路（反転増幅回路）の一例を示す図である。 第１の実施の形態に係る利得切替回路（非反転増幅回路）の一例を示す図である。 第１の実施の形態に係る利得切替回路（反転増幅回路）の一例を示す図である。 第１の実施の形態に係る利得切替回路（反転増幅回路）の変形例を示す図である。 第２の実施の形態に係る基本的な利得切替回路（非反転増幅回路）の一例を示す図である。 第２の実施の形態に係る基本的な利得切替回路（反転増幅回路）の一例を示す図である。 第２の実施の形態に係る利得切替回路（非反転増幅回路）の一例を示す図である。 第２の実施の形態に係る利得切替回路（反転増幅回路）の一例を示す図である。 第２の実施の形態に係る利得切替回路（反転増幅回路）の変形例を示す図である。 第１の実施の形態と第２の実施の形態の併用による変形例を示す図である。 第３の実施の形態に係る利得切替回路の一例を示す図である。 第４の実施の形態に係る基本的な利得切替回路（非反転増幅回路）の一例を示す図である。 第４の実施の形態に係る基本的な利得切替回路（反転増幅回路）の一例を示す図である。 第４の実施の形態に係る利得切替回路（非反転増幅回路）の一例を示す図である。 第４の実施の形態に係る利得切替回路（反転増幅回路）の一例を示す図である。 第１の従来技術を用いた利得切替回路（非反転増幅回路）のシミュレーション回路例である。 第１の実施の形態の利得切替回路（非反転増幅回路）のシミュレーション回路例である。 図１７に示すシミュレーション回路のシミュレーション結果の例である。 図１８に示すシミュレーション回路のシミュレーション結果の例である。 第１の従来技術を用いた利得切替回路（反転増幅回路）のシミュレーション回路例である。 第１の実施の形態の利得切替回路（反転増幅回路）のシミュレーション回路例である。 図２１に示すシミュレーション回路のシミュレーション結果の例である。 図２２に示すシミュレーション回路のシミュレーション結果の例である。 第２の従来技術を用いた利得切替回路（非反転増幅回路）のシミュレーション回路例である。 第２の実施の形態の利得切替回路（非反転増幅回路）のシミュレーション回路例である。 図２５に示すシミュレーション回路のシミュレーション結果の例である。 図２６に示すシミュレーション回路のシミュレーション結果の例である。 第２の従来技術を用いた利得切替回路（反転増幅回路）のシミュレーション回路例である。 第２の実施の形態の利得切替回路（反転増幅回路）のシミュレーション回路例である。 図２９に示すシミュレーション回路のシミュレーション結果の例である。 図３０に示すシミュレーション回路のシミュレーション結果の例である。 第３の従来技術を用いた利得切替回路のシミュレーション回路例である。 第３の実施の形態の利得切替回路のシミュレーション回路例である。 図３３に示すシミュレーション回路のシミュレーション結果の例である。 図３４に示すシミュレーション回路のシミュレーション結果の例である。 第４の従来技術を用いた利得切替回路（非反転増幅回路）のシミュレーション回路例である。 第４の実施の形態の利得切替回路（非反転増幅回路）のシミュレーション回路例である。 図３７に示すシミュレーション回路のシミュレーション結果の例である。 図３８に示すシミュレーション回路のシミュレーション結果の例である。 第４の従来技術を用いた利得切替回路（反転増幅回路）のシミュレーション回路例である。 第４の実施の形態の利得切替回路（反転増幅回路）のシミュレーション回路例である。 図４１に示すシミュレーション回路のシミュレーション結果の例である。 図４２に示すシミュレーション回路のシミュレーション結果の例である。 第１の従来技術を適用した差動増幅回路の利得切替回路の例である。 第１の実施の形態の技術を適用した差動増幅回路の利得切替回路の例である。 第２の従来技術を適用した差動増幅回路の利得切替回路の例である。 第２の実施の形態の技術を適用した差動増幅回路の利得切替回路の例である。 第３の従来技術を適用した差動増幅回路の利得切替回路の例である。 第３の実施の形態の技術を適用した差動増幅回路の利得切替回路の例である。 第４の従来技術を適用した差動増幅回路の利得切替回路の例である。 第４の実施の形態の技術を適用した差動増幅回路の利得切替回路の例である。 第１の従来技術を適用した積分回路の積分定数切替回路の例である。 第１の実施の形態の技術を適用した積分回路の積分定数切替回路の例である。 第４の従来技術を適用した積分回路の積分定数切替回路の例である。 第４の実施の形態の技術を適用した積分回路の積分定数切替回路の例である。 第１の従来技術を適用した微分回路の微分定数切替回路の例である。 第１の実施の形態の技術を適用した微分回路の微分定数切替回路の例である。 第４の従来技術を適用した微分回路の微分定数切替回路の例である。 第４の実施の形態の技術を適用した微分回路の微分定数切替回路の例である。 第４の従来技術を適用した電流増幅回路の利得切替回路の例である。 第４の実施の形態の技術を適用した電流増幅回路の利得定数切替回路の例である。 第２の従来技術を適用した電圧−電流変換回路の変換定数切替回路の例である。 第２の実施の形態の技術を適用した電圧−電流変換回路の変換定数切替回路の例である。 第４の従来技術を適用した電圧−電流変換回路の変換定数切替回路の例である。 第４の実施の形態の技術を適用した電圧−電流変換回路の変換定数切替回路の例である。 第１の従来技術を適用したアクティブフィルタの切替回路の例である。 第１の実施の形態の技術を適用したアクティブフィルタの切替回路の例である。 第１の従来技術を適用した発振回路の発振周波数切替回路の例である。 第１の実施の形態の技術を適用した発振回路の発振周波数切替回路の例である。 第４の従来技術を適用した発振回路の発振周波数切替回路の例である。 第４の実施の形態の技術を適用した発振回路の発振周波数切替回路の例である。 第１の従来技術における基本的な利得切替回路（非反転増幅回路）である。 第１の従来技術における基本的な利得切替回路（反転増幅回路）である。 第１の従来技術における利得切替回路（非反転増幅回路）である。 第１の従来技術における利得切替回路（反転増幅回路）である。 第１の従来技術における利得切替回路（反転増幅回路）の変形例である。 第２の従来技術における基本的な利得切替回路（非反転増幅回路）である。 第２の従来技術における基本的な利得切替回路（反転増幅回路）である。 第２の従来技術における利得切替回路（非反転増幅回路）である。 第２の従来技術における利得切替回路（反転増幅回路）である。 第２の従来技術における利得切替回路（反転増幅回路）の変形例である。 第３の従来技術における利得切替回路である。 第４の従来技術における基本的な利得切替回路（非反転増幅回路）である。 第４の従来技術における基本的な利得切替回路（反転増幅回路）である。 第４の従来技術における利得切替回路（非反転増幅回路）である。 第４の従来技術における利得切替回路（反転増幅回路）である。 第４の従来技術における利得切替回路（反転増幅回路）の変形例である。 差動増幅回路の例である。 他の差動増幅回路の例である。 反転型加算回路の例である。 加減算回路の例である。 積分回路の例である。 微分回路の例である。 電流増幅回路（電流−電圧変換回路）の例である。 電圧−電流変換回路の例である。 アクティブフィルタの例である。 方形波発振回路の例である。

以下、本発明の実施の形態について、詳細に説明する。

〔第１の実施の形態〕

第１の実施の形態は、ビデオマルチプレクサを用いた、増幅器の利得切替回路を示している。この増幅器の利得切替回路は、本発明の増幅手段を備える電子回路の切替回路および電子回路の一例である。

図１は第１の実施の形態に係る基本的な利得切替回路（非反転増幅回路）の一例を示しており、図２は第１の実施の形態に係る基本的な利得切替回路（反転増幅回路）の一例を示している。

図３は第１の実施の形態に係る利得切替回路（非反転増幅回路）の一例を示しており、図４は第１の実施の形態に係る利得切替回路（反転増幅回路）の一例を示しており、図５は第１の実施の形態に係る利得切替回路（反転増幅回路）の変形例を示している。

図１に示す利得切替回路１２は、抵抗切替部１４を備え、利得の切替えが可能な非反転増幅回路を形成している。抵抗切替部１４は、抵抗素子である帰還抵抗Ｒｆ₁と利得抵抗Ｒｇ₁の直列接続からなる第１の素子群と、抵抗素子である帰還抵抗Ｒｆ₂と利得抵抗Ｒｇ₂の直列接続からなる第２の素子群の２組の素子群を有している。いずれの素子群も、利得抵抗側の一端が基準電位に接続されており、帰還抵抗側の一端はＯＰアンプＵの出力に接続されている。ＯＰアンプＵは増幅手段の一例である。

利得切替回路１２の抵抗切替部１４では、切替手段としてビデオマルチプレクサ１６を用いている。ビデオマルチプレクサ１６は、出力イネーブル機能を有する複数のバッファアンプＵ₁、Ｕ₂を備えており、いずれか１つのバッファアンプＵ₁、Ｕ₂のみが出力イネーブルとなり、他のバッファアンプＵ₁、Ｕ₂は出力ディスエーブル（出力がハイインピーダンス）となるものである（以下、ビデオマルチプレクサ１６中のバッファアンプＵｉ（ｉ＝１，２、・・・ｎ）がイネーブルになり、他のバッファアンプがディスエーブルになることを、「Ｓｉ：オン」と言う）。ビデオマルチプレクサ１６には例えば、背景技術で説明した非特許文献１や非特許文献２に記載されているような４対１のビデオマルチプレクサを用いることができる。このようなビデオマルチプレクサ１６には、選択入力が備えられている。この選択入力には、制御装置が出力する選択信号が入力される。ビデオマルチプレクサ１６はこの選択信号に応じて、一つのバッファアンプを選択してその出力をイネーブルとし、他のバッファアンプの出力をディスエーブルに切り替える。

ビデオマルチプレクサ１６は組み合わせて使用することができる。つまり、複数のビデオマルチプレクサ１６を組み合わせてより多数の信号の１つを選択するようにすることができる。この場合、別途設けるデマルチプレクサで複数のビデオマルチプレクサ１６のうちの一つのイネーブル入力を選択させることができる。デマルチプレクサは制御装置からの制御信号に応じていずれか一つの出力を選択するものであり、複数のビデオマルチプレクサ１６のうちの一つを選択するためのセレクタの一例である。

ビデオマルチプレクサ１６では上記のように、バッファアンプＵ₁、Ｕ₂の出力のイネーブル／ディスエーブルによって出力または非出力の切替えを行っているが、図１ではバッファアンプＵ₁、Ｕ₂の動作の理解を容易にするために、バッファアンプＵ₁、Ｕ₂の出力イネーブル機能をバッファアンプＵ₁、Ｕ₂とスイッチＳ₁、Ｓ₂の直列接続として表記している。第１および第２の素子群中の抵抗素子同士の接続部は各々、ビデオマルチプレクサ１６のバッファアンプＵ₁の入力、またはバッファアンプＵ₂の入力に接続している。各バッファアンプＵ₁、Ｕ₂の出力は共通に接続されて（つまり、一つにまとめられて）ＯＰアンプＵの反転入力に接続されている。ＯＰアンプＵの非反転入力には、入力電圧Ｖｉｎが与えられている。

なお、利得切替回路１２では出力イネーブル機能を有する複数のバッファアンプＵ₁、Ｕ₂を例示しているが、出力イネーブル機能を有していれば、他の種類の増幅器やＯＰアンプを用いることもでき、利得は１以外でもよい。例えば、利得が２であってもよい。非特許文献２のビデオマルチプレクサは、外付抵抗の抵抗値を選択することによって、利得を自由に設定できるようになっている。なお、利得が１以外の場合は、ＯＰアンプＵの開ループゲインが等価的に変化したように見えることになる。

また、出力イネーブル機能を単独で有する複数のバッファアンプや複数のＯＰアンプ等と、別途設けるデマルチプレクサの組み合わせによって、同様の機能を実現することもできる。つまり、ビデオマルチプレクサ１６は複数のバッファアンプとデマルチプレクサの組合せや、複数のＯＰアンプとデマルチプレクサの組み合わせであってもよい。（なお、出力イネーブル機能を有するＯＰアンプを使用する場合は、出力をディスエーブルするときに、帰還回路も出力から切り離す必要がある。）

利得切替回路１２において、Ｓ₁：オンのときは、利得ＧがＧ＝１＋（Ｒｆ₁÷Ｒｇ₁）となり、Ｓ₂：オンのときは利得ＧがＧ＝１＋（Ｒｆ₂÷Ｒｇ₂）となる。

各抵抗素子および抵抗素子である帰還抵抗Ｒｆの抵抗値を適宜選定することによって利得切替回路１２の切替ステップを選択することができる。（他の実施の形態も同様。）

図１の利得切替回路１２は非反転増幅回路となっているが、この利得切替回路１２を反転増幅回路に適用することもできるので、これを図２に示す。

図２の利得切替回路２２は利得切替回路１２と同様の回路構成を備えているが、接続が異なっている。利得切替回路２２において、Ｓ₁：オンのときは、利得ＧがＧ＝−（Ｒｆ₁÷Ｒｇ₁）となり、Ｓ₂：オンのときは利得ＧがＧ＝−（Ｒｆ₂÷Ｒｇ₂）となる。

利得切替回路１２、２２では、ビデオマルチプレクサ１６を用いるので、出力がイネーブルになっているビデオマルチプレクサ１６のバッファアンプＵ₁、Ｕ₂のいずれかが、ＯＰアンプＵの反転入力や、出力がディスエーブルになっている他のバッファアンプの出力容量を低インピーダンスで駆動しているため、周波数特性にはほとんどピークが生じない。つまり、増幅器の利得の周波数特性にピークが生じることがない、または周波数特性に生じるピークを小さくすることができる。また、ビデオマルチプレクサ１６のどのバッファアンプＵ₁、Ｕ₂がイネーブルになるかによる周波数特性の変化がほとんどない。つまり各利得において周波数特性の変化をほとんどないようにすることができる。さらに、位相補償のための帰還容量Ｃｆを小容量とすることができ、または、帰還容量Ｃｆを不要にすることができる。

また、ビデオマルチプレクサ１６のバッファアンプＵ₁、Ｕ₂の入力容量はオン／オフでは変化せず、かつ小容量（一例として１．５〔ｐＦ〕）であるため、利得切替えの設定による周波数特性や帯域に変化を生じないようにすることができる。

さらに、ビデオマルチプレクサ１６では、半導体スイッチにおける入力電圧による抵抗値変化のような現象は生じないため、半導体スイッチによるひずみ特性の劣化のような現象が生じない。つまり、入力電圧に関わらず、ひずみ特性の劣化を抑制することができる。

図１の利得切替回路１２において、より多段（ｎ段）の切替えを可能とした利得切替回路を図３に示す。また図２の利得切替回路２２において、より多段の切替えを可能とした利得切替回路を図４に示す。図３に示す利得切替回路３２は抵抗切替部３４を備え、利得の切替えが可能な非反転増幅回路を形成している。図４に示す利得切替回路４２は抵抗切替部３４を備え、利得の切替えが可能な反転増幅回路を形成している。利得切替回路３２、４２においても、ビデオマルチプレクサ３６中のバッファアンプＵ₁〜Ｕｎはいずれか一つがイネーブルになり、他はディスエーブルとなる。ビデオマルチプレクサ３６では、バッファアンプＵ₁〜Ｕｎの出力のイネーブル／ディスエーブルによって出力または非出力の切替えを行っているが、図３、図４ではバッファアンプＵ₁〜Ｕｎの動作の理解を容易にするために、バッファアンプＵ₁〜Ｕｎの出力イネーブル機能をバッファアンプＵ₁〜ＵｎとスイッチＳ₁〜Ｓｎの直列接続として表記している。

図４の利得切替回路４２では、ビデオマルチプレクサ３６中のバッファアンプＵ₁〜Ｕｎのいずれがイネーブルになるかによって、入力電圧Ｖｉｎ側から見た抵抗値が変化する場合がある。入力信号源のインピーダンスが十分に低くない場合は、このような抵抗値の変化によって、入力電圧Ｖｉｎが変化することを回避するため、図５のように、入力電圧Ｖｉｎ側にバッファアンプＵｂが追加される。

図３〜図５の利得切替回路３２、４２においては、出力がイネーブルになっているビデオマルチプレクサ３６中の１つのバッファアンプ（Ｕ₁〜Ｕｎのいずれか）が、ＯＰアンプＵの反転入力や、ディスエーブルになっているビデオマルチプレクサ３６の他のバッファアンプの出力容量を低インピーダンスで駆動しているため、位相補償のための帰還容量Ｃｆは小容量で済むか、不要である。この結果、周波数特性にはピークがほとんど生じず、ビデオマルチプレクサ３６のどのバッファアンプがイネーブルになるかによる周波数特性の変化がほとんどない。またビデオマルチプレクサ３６の入出力容量が半導体スイッチの容量よりも小さいため、第１の従来技術よりも広帯域にすることができる。

また、図３〜図５の利得切替回路３２、４２において、ビデオマルチプレクサ３６のバッファアンプＵ₁〜Ｕｎの入力容量はイネーブル／ディスエーブルでは変化せず、かつ各々が小容量（一例として１．５〔ｐＦ〕）であるため、利得切替えの設定による周波数特性や帯域の変化が生じないようにすることができる。

さらに、ビデオマルチプレクサでは、半導体スイッチにおける入力電圧による抵抗値変化のような現象は生じないため、半導体スイッチによるひずみ特性の劣化のような現象が生じないようにすることができる。

〔第２の実施の形態〕

第２の実施の形態は、一つの素子群とビデオマルチプレクサを用いた増幅器の利得切替回路を示している。

図６は第２の実施の形態に係る基本的な利得切替回路（非反転増幅回路）の一例を示しており、図７は第２の実施の形態に係る基本的な利得切替回路（反転増幅回路）の一例を示している。

図８は第２の実施の形態に係る利得切替回路（非反転増幅回路）の一例を示しており、図９は第２の実施の形態に係る利得切替回路（反転増幅回路）の一例を示しており、図１０は第２の実施の形態に係る利得切替回路（反転増幅回路）の変形例を示している。

図６に示す利得切替回路５２は抵抗切替部５４を備え、利得の切替えが可能な非反転増幅回路を形成している。抵抗切替部５４は、抵抗素子Ｒ₁、抵抗素子Ｒ₂、抵抗素子である帰還抵抗Ｒｆの直列接続からなる素子群を有している。抵抗素子Ｒ₁側の一端が基準電位に接続されており、帰還抵抗Ｒｆ側の一端はＯＰアンプＵの出力に接続されている。

抵抗切替部５４では、切替手段としてビデオマルチプレクサ５６を用いている。図６においても、ビデオマルチプレクサ５６中のバッファアンプＵ₁、Ｕ₂はいずれか一つがイネーブルになり、他はディスエーブルとなる。なお、図６においても、バッファアンプＵ₁、Ｕ₂の出力イネーブル機能をバッファアンプＵ₁、Ｕ₂とスイッチＳ₁、Ｓ₂の直列接続として表記している。素子群中の抵抗素子同士の接続部は各々、ビデオマルチプレクサ５６のバッファアンプＵ₁の入力、またはバッファアンプＵ₂の入力に接続している。各バッファアンプＵ₁、Ｕ₂の出力は共通に接続されてＯＰアンプＵの反転入力に接続されている。ＯＰアンプＵの非反転入力には、入力電圧Ｖｉｎが与えられている。

利得切替回路５２において、Ｓ₁：オンのときは利得ＧがＧ＝１＋｛（Ｒｆ＋Ｒ₂）÷Ｒ₁｝となり、Ｓ₂：オンのときは利得ＧがＧ＝１＋｛Ｒｆ÷（Ｒ₂＋Ｒ₁）｝となる。利得切替回路５２において、抵抗素子Ｒ₁、Ｒ₂、帰還抵抗Ｒｆの全てが等しい抵抗値Ｒのときを考えると、Ｓ₁：オンのときは利得ＧがＧ＝３となり、Ｓ₂：オンのときはＧ＝１．５となる。

図６の利得切替回路５２は非反転増幅回路となっているが、この利得切替回路５２を反転増幅回路に適用することもできるので、これを図７に示す。

図７の利得切替回路６２は利得切替回路５２と同様の回路構成を備えているが、接続が異なっている。利得切替回路６２において、Ｓ₁：オンのときは利得ＧがＧ＝−｛（Ｒｆ＋Ｒ₂）÷Ｒ₁｝となり、Ｓ₂：オンのときは利得ＧがＧ＝−｛Ｒｆ÷（Ｒ₂＋Ｒ₁）｝となる。利得切替回路６２として、抵抗素子Ｒ₁の抵抗値が２Ｒ、抵抗素子Ｒ₂の抵抗値がＲ、帰還抵抗Ｒｆの抵抗値が３Ｒのときを考えると、Ｓ₁：オンのときは利得ＧがＧ＝−２となり、Ｓ₂：オンのときはＧ＝−１となる。

利得切替回路５２、６２では、ビデオマルチプレクサ５６を用いるので、オンになっているビデオマルチプレクサ５６のバッファアンプＵ₁、Ｕ₂のいずれかが、ＯＰアンプＵの反転入力や、出力がディスエーブルになっている他のバッファアンプの出力容量を低インピーダンスで駆動しているため、周波数特性にはほとんどピークが生じない。また、ビデオマルチプレクサ５６のどのバッファアンプＵ₁、Ｕ₂がイネーブルになるかによる周波数特性の変化がほとんどない。さらに、位相補償のための帰還容量Ｃｆは小容量で済むか、不要になる。

また、ビデオマルチプレクサ５６のバッファアンプＵ₁、Ｕ₂の入力容量はオン／オフでは変化せず、かつ小容量（一例として１．５〔ｐＦ〕）であるため、利得切替えの設定による周波数特性や帯域の変化が生じない。

さらに、ビデオマルチプレクサ５６では、半導体スイッチにおける入力電圧による抵抗値変化のような現象は生じないため、半導体スイッチによるひずみ特性の劣化のような現象が生じない。

図６の利得切替回路５２において、より多段（ｎ段）の切替えを可能とした利得切替回路を図８に示す。また図７の利得切替回路６２において、より多段の切替えを可能とした利得切替回路を図９に示す。図８に示す利得切替回路７２は抵抗切替部７４を備え、利得の切替えが可能な非反転増幅回路を形成している。図９に示す利得切替回路８２は抵抗切替部７４を備え、利得の切替えが可能な反転増幅回路を形成している。利得切替回路７２、８２においても、ビデオマルチプレクサ７６中のバッファアンプＵ₁〜Ｕｎはいずれか一つがイネーブルになり、他はディスエーブルとなる。

図９の利得切替回路８２では、ビデオマルチプレクサ７６中のバッファアンプＵ₁〜Ｕｎのいずれがイネーブルになるかによって、入力電圧Ｖｉｎ側から見た抵抗値が変化する。例えば、Ｓ₁：オンのときの入力抵抗値はＲ₁となり、Ｓ₂：オンのときの入力抵抗値は（Ｒ₁＋Ｒ₂）となる。入力信号源のインピーダンスが十分に低くない場合は、このような抵抗値の変化によって、入力電圧Ｖｉｎが変化することを回避するため、図１０のように、入力電圧Ｖｉｎ側にバッファアンプＵｂが追加される。

図８〜図１０の利得切替回路７２、８２においては、出力がイネーブルになっているビデオマルチプレクサ７６中の１つのバッファアンプ（Ｕ₁〜Ｕｎのいずれか）が、ＯＰアンプＵの反転入力や、ディスエーブルになっているビデオマルチプレクサ７６の他のバッファアンプの出力容量を低インピーダンスで駆動しているため、帰還抵抗Ｒｆに並列に追加する帰還容量Ｃｆは小容量で済む。各抵抗素子の抵抗値の選択やＯＰアンプＵの種類によっては、この容量が不要となる場合もある。この結果、周波数特性にはピークがほとんど生じず、ビデオマルチプレクサ７６のどのバッファアンプがイネーブルになるかによる周波数特性の変化がほとんどない。またビデオマルチプレクサ７６の入出力容量が半導体スイッチの容量よりも小さいため、第１の従来技術よりも広帯域にすることができる。

また、図８〜図１０の利得切替回路７２、８２において、ビデオマルチプレクサ７６のバッファアンプＵ₁〜Ｕｎの入力容量はイネーブル／ディスエーブルでは変化せず、かつ各々が小容量（一例として１．５〔ｐＦ〕）であるため、利得切替えの設定による周波数特性や帯域の変化が生じないようにすることができる。

さらに、ビデオマルチプレクサでは、半導体スイッチにおける入力電圧による抵抗値変化のような現象は生じないため、半導体スイッチによるひずみ特性の劣化のような現象が生じないようにすることができる。

第１の実施の形態と第２の実施の形態は、適宜組み合わせて実施することができる。第１の実施の形態と第２の実施の形態を併用した非反転増幅回路による利得切替回路の例を図１１に示す。図１１に示す利得切替回路９２は、抵抗切替部９４を備え、利得の切替えが可能な非反転増幅回路を形成している。抵抗切替部９４は、図１に示す利得切替部１４のように第１および第２の素子群を有し、図６に示す抵抗切替部５４のように、素子群に含まれる抵抗素子の数を３つにしている。なお、各素子群に含まれる抵抗素子の数は、図８に示す抵抗切替部７４のように３つ以上の抵抗素子を直列に接続して素子群を形成することもできるし、素子群やビデオマルチプレクサのバッファアンプの組合せを２組よりも多くすることもできる。また、図１１の利得切替回路９２では非反転増幅回路を示しているが、利得切替回路１２、３２、５２、７２と同様、反転増幅回路に適用したり、さらに入力バッファＵｂを追加することも可能である。

〔第３の実施の形態〕

第３の実施の形態は、ビデオマルチプレクサを用いた、さらに別の種類の増幅器の利得切替回路を示している。

図１２は、第３の実施の形態の利得切替回路を示している。

図１２に示す利得切替回路１０２は、抵抗切替部１０４を備え、利得の切替えが可能な増幅回路を形成している。抵抗切替部１０４では、抵抗素子Ｒ₁〜抵抗素子Ｒｎの直列接続からなる素子群において、抵抗素子Ｒ₁側の一端が基準電位に接続されており、抵抗素子Ｒｎ側の一端には入力電圧Ｖｉｎが与えられている、つまり信号の入力に用いられている。

抵抗切替部１０４では、切替手段としてビデオマルチプレクサ１０６を用いている。ビデオマルチプレクサ１０６中のバッファアンプＵ₁〜Ｕｎはいずれか一つがイネーブルになり、他はディスエーブルとなる。なお、図１２においても、バッファアンプＵ₁〜Ｕｎの出力イネーブル機能をバッファアンプＵ₁〜ＵｎとスイッチＳ₁〜Ｓｎの直列接続として表記している。素子群中の抵抗素子同士の接続部や抵抗素子Ｒｎ側の一端は各々、バッファアンプＵ₁〜Ｕｎの入力に接続され、バッファアンプＵ₁〜Ｕｎの他端は共通に接続されてＯＰアンプＵの非反転入力に接続されている。利得抵抗Ｒｇと帰還抵抗Ｒｆの一端は共通に接続され、ＯＰアンプＵの反転入力に接続されている。利得抵抗Ｒｇの他端は基準電位に接続されており、帰還抵抗Ｒｆの他端はＯＰアンプＵの出力に接続されている。ここでは、ＯＰアンプＵは非反転増幅回路を構成しているが、反転増幅回路とすることもできる。反転増幅回路は入力インピーダンスが低いが、ビデオマルチプレクサ１０６中のバッファアンプがＯＰアンプＵによる増幅回路を低インピーダンスで駆動するので、反転増幅回路とすることができる。（これに対して第３の従来技術では、オンしている半導体スイッチが抵抗として動作するため、ＯＰアンプＵを反転増幅回路とすることは適当でない場合が多い。）

利得切替回路１０２において、ビデオマルチプレクサ１０６中のバッファアンプＵ₁〜ＵｎのうちＵｉ（ｉ＝１〜ｎのいずれか）のみがイネーブルになるとき、利得Ｇは、以下のようになる。

Ｇ＝｛（Ｒ₁＋Ｒ₂＋…＋Ｒｉ）÷（Ｒ₁＋Ｒ₂＋…＋Ｒｎ）｝×｛１＋（Ｒｆ÷Ｒｇ）｝

図１２の利得切替回路１０２において、ビデオマルチプレクサ１０６にバッファアンプＵ₀を追加し、その入力を接地点に接続し、出力を他のバッファアンプＵ₁〜Ｕｎの出力の共通接続点に接続すれば、利得Ｇ＝０も選択可能となる。

図１２の利得切替回路１０２においては、ビデオマルチプレクサ１０６のどのバッファアンプがイネーブルになるかによる周波数特性の変化がほとんどない。またビデオマルチプレクサ１０６の入出力容量が半導体スイッチの容量よりも小さいため、第３の従来技術よりも広帯域にすることができる。

図１２の利得切替回路１０２において、ビデオマルチプレクサ１０６のバッファアンプＵ₁〜Ｕｎの入力容量はイネーブル／ディスエーブルでは変化せず、かつ小容量であるため、利得切替えの設定による周波数特性や帯域の変化がほとんど生じないようにすることができる。

また、ビデオマルチプレクサ１０６では、半導体スイッチにおける入力電圧による抵抗値変化のような現象は生じないため、第３の従来技術の半導体スイッチによるひずみ特性の劣化のような現象が生じないようにすることができる。

第３の実施の形態は、第１の実施の形態、第２の実施の形態や、第１の実施の形態と第２の実施の形態の併用と、自由に組み合わせて実施することができる。

〔第４の実施の形態〕

第４の実施の形態は、ビデオマルチプレクサを用いた、さらに別の種類の増幅器の利得切替回路を示している。

図１３は第４の実施の形態に係る基本的な利得切替回路（非反転増幅回路）の一例を示しており、図１４は第４の実施の形態に係る基本的な利得切替回路（反転増幅回路）の一例を示している。

図１５は第４の実施の形態に係る利得切替回路（非反転増幅回路）の一例を示しており、図１６は第４の実施の形態に係る利得切替回路（反転増幅回路）の一例を示している。

図１３に示す利得切替回路２０２は抵抗切替部２０４を備え、利得の切替えが可能な非反転増幅回路を形成している。

抵抗切替部２０４では、抵抗素子である利得抵抗Ｒｇ₁と利得抵抗Ｒｇ₂の並列接続からなる素子群において、利得抵抗Ｒｇ₁の一端がビデオマルチプレクサ２０６のバッファアンプＵｇ₁（出力イネーブル機能を含む）を介して基準電位に接続されており、利得抵抗Ｒｇ₂の一端がビデオマルチプレクサ２０６のバッファアンプＵｇ₂（出力イネーブル機能を含む）を介して基準電位に接続されている。バッファアンプＵｇ₁とバッファアンプＵｇ₂の入力は、共通に接続されている。利得抵抗Ｒｇ₁と利得抵抗Ｒｇ₂の他端は共通に接続されて、ＯＰアンプＵの反転入力に接続されている。

また、抵抗素子である帰還抵抗Ｒｆ₁と帰還抵抗Ｒｆ₂の並列接続からなる素子群において、帰還抵抗Ｒｆ₁の一端がビデオマルチプレクサ２０６のバッファアンプＵｆ₁（出力イネーブル機能を含む）を介してＯＰアンプＵの出力に接続されており、帰還抵抗Ｒｆ₂の一端がビデオマルチプレクサ２０６のバッファアンプＵｆ₂（出力イネーブル機能を含む）を介してＯＰアンプＵの出力に接続されている。バッファアンプＵｆ₁とバッファアンプＵｆ₂の入力は、共通に接続されている。帰還抵抗Ｒｆ₁と帰還抵抗Ｒｆ₂の他端は共通に接続されて、ＯＰアンプＵの反転入力に接続されている。

ＯＰアンプＵの非反転入力には、入力電圧Ｖｉｎが与えられている。

抵抗切替部２０４では、切替手段としてビデオマルチプレクサ２０６を用いている。

図１３において、ビデオマルチプレクサ２０６中のバッファアンプＵｇ₁、Ｕｇ₂のイネーブル／ディスエーブルには制約はなく、両方イネーブル、一方がイネーブル、両方ディスエーブルのいずれかの状態に制御する。バッファアンプＵｆ₁、Ｕｆ₂は、両方イネーブル、一方がイネーブルのいずれかの状態に制御する。

第４の実施の形態では、２対１や４対１のようにその出力が一括接続されているビデオマルチプレクサではなく、各々独立したビデオマルチプレクサ２０６が用いられる。ビデオマルチプレクサ２０６は各々独立してイネーブル／ディスエーブルを選択することができる。出力イネーブル／ディスエーブル切替機能を有するバッファアンプは、第４の実施の形態におけるビデオマルチプレクサに好適である。

第４の実施の形態ではこのように、ビデオマルチプレクサのイネーブル／ディスエーブルの選択の自由度が高いため、少ないビデオマルチプレクサによって多種類の利得切替えが可能になるという特徴を有している。

なお、図１３においても、バッファアンプＵｇ₁、Ｕｇ₂、Ｕｆ₁、Ｕｆ₂の出力イネーブル機能をバッファアンプＵｇ₁、Ｕｇ₂、Ｕｆ₁、Ｕｆ₂とスイッチＳｇ₁、Ｓｇ₂、Ｓｆ₁、Ｓｆ₂の直列接続として表記しており、バッファアンプＵｇ₁、Ｕｇ₂、Ｕｆ₁、Ｕｆ₂の出力がイネーブルとなることをスイッチＳｇ₁、Ｓｇ₂、Ｓｆ₁、Ｓｆ₂のオンと称し、ディスエーブルになることをオフと称する。

利得切替回路２０２において、スイッチＳｇ₁とスイッチＳｇ₂の両方がオンのときの等価的な利得抵抗ＲｇはＲｇ＝１÷｛（１÷Ｒｇ₁）＋（１÷Ｒｇ₂）｝となり、Ｓｇ₁のみがオンのときＲｇ＝Ｒｇ₁となり、Ｓｇ₂のみがオンのときＲｇ＝Ｒｇ₂となり、Ｓｇ₁とＳｇ₂の両方がオフのときはＲｇ＝∞となる。また、Ｓｆ₁とＳｆ₂の両方がオンのときの等価的な帰還抵抗ＲｆはＲｆ＝１÷｛（１÷Ｒｆ₁）＋（１÷Ｒｆ₂）｝となり、Ｓｆ₁のみがオンのときＲｆ＝Ｒｆ₁となり、Ｓｆ₂のみがオンのときＲｆ＝Ｒｆ₂となる。利得切替回路２０２の利得Ｇは、Ｇ＝１＋（Ｒｆ÷Ｒｇ）となる。（Ｓｇ₁とＳｇ₂の両方がオフのとき、利得切替回路２０２の利得Ｇは１となる。）

図１３の利得切替回路２０２は非反転増幅回路となっているが、この利得切替回路２０２を反転増幅回路に適用することもできるので、これを図１４に示す。

図１４の利得切替回路２１２は利得切替回路２０２と同様の回路構成を備えているが、接続が異なっている。

図１４の抵抗切替部２０４では、抵抗素子である利得抵抗Ｒｇ₁と利得抵抗Ｒｇ₂の並列接続からなる素子群において、利得抵抗Ｒｇ₁の一端にビデオマルチプレクサ２０６のバッファアンプＵｇ₁（出力イネーブル機能を含む）を介して入力電圧Ｖｉｎが与えられており、利得抵抗Ｒｇ₂の一端にビデオマルチプレクサ２０６のバッファアンプＵｇ₂（出力イネーブル機能を含む）を介して入力電圧Ｖｉｎが与えられている。利得抵抗Ｒｇ₁と利得抵抗Ｒｇ₂の他端は共通に接続されて、ＯＰアンプＵの反転入力に接続されている。

また、抵抗素子である帰還抵抗Ｒｆ₁と帰還抵抗Ｒｆ₂の並列接続からなる素子群において、帰還抵抗Ｒｆ₁の一端がビデオマルチプレクサ２０６のバッファアンプＵｆ₁（出力イネーブル機能を含む）を介してＯＰアンプＵの出力に接続されており、帰還抵抗Ｒｆ₂の一端がビデオマルチプレクサ２０６のバッファアンプＵｆ₂（出力イネーブル機能を含む）を介してＯＰアンプＵの出力に接続されている。帰還抵抗Ｒｆ₁と帰還抵抗Ｒｆ₂の他端は共通に接続されて、ＯＰアンプＵの反転入力に接続されている。

ＯＰアンプＵの非反転入力は、基準電位に接続されている。

利得切替回路２１２において、Ｓｇ₁とＳｇ₂の両方がオンのとき等価的な利得抵抗ＲｇはＲｇ＝１÷｛（１÷Ｒｇ₁）＋（１÷Ｒｇ₂）｝となり、Ｓｇ₁のみがオンのときＲｇ＝Ｒｇ₁となり、Ｓｇ₂のみがオンのときＲｇ＝Ｒｇ₂となる。また、Ｓｆ₁とＳｆ₂の両方がオンのとき等価的な帰還抵抗ＲｆはＲｆ＝１÷｛（１÷Ｒｆ₁）＋（１÷Ｒｆ₂）｝となり、Ｓｆ₁のみがオンのときＲｆ＝Ｒｆ₁となり、Ｓｆ₂のみがオンのときＲｆ＝Ｒｆ₂となる。利得切替回路２１２の利得Ｇは、Ｇ＝−（Ｒｆ÷Ｒｇ）となる。（Ｓｇ₁とＳｇ₂の両方がオフのときは、利得切替回路２１２の利得Ｇは０となる。）

利得切替回路２０２、２１２では、ビデオマルチプレクサ２０６を用いるので、オンになっているビデオマルチプレクサ２０６のバッファアンプが抵抗素子の一端を低インピーダンスで駆動するため、周波数特性にはほとんどピークが生じない。また、ビデオマルチプレクサ２０６のどのバッファアンプがイネーブルになるかによる周波数特性の変化はほとんどない。

また、ビデオマルチプレクサ２０６では、半導体スイッチにおける入力電圧による抵抗値変化のような現象は生じないため、半導体スイッチによるひずみ特性の劣化のような現象が生じない。また、周囲温度等に起因する利得変化も小さい。

図１３の利得切替回路２０２において、より多段（ｎ段）の切替えを可能とした利得切替回路を、図１５に示す。また図１４の利得切替幅回路２１２において、より多段の切替えを可能とした利得切替回路を、図１６に示す。図１５に示す利得切替回路２２２は抵抗切替部２２４を備え、利得の切替えが可能な非反転増幅回路を形成している。図１６に示す利得切替回路２３２は抵抗切替部２２４を備え、利得の切替えが可能な反転増幅回路を形成している。

利得切替回路２２２において、ビデオマルチプレクサ２２６中のバッファアンプＵｇ₁〜Ｕｇｎのイネーブル／ディスエーブルの選択は自由である。（全てディスエーブルとした場合の利得Ｇは１となる。）バッファアンプＵｆ₁〜Ｕｆｎの１以上をイネーブルに制御する。

利得切替回路２３２において、ビデオマルチプレクサ２２６中のバッファアンプＵｇ₁〜Ｕｇｎの１以上をイネーブルに制御する。（全てをディスエーブルに制御すると、利得切替回路２３２の利得Ｇは０となる。）同様に、バッファアンプＵｆ₁〜Ｕｆｎの１以上をイネーブルに制御する。

利得切替回路２３２では、ビデオマルチプレクサ２２６中のバッファアンプＵｇ₁〜Ｕｇｎのイネーブル／ディスエーブルの状態によらず、入力電圧Ｖｉｎ側から見た抵抗値は変化せず、かつ高インピーダンスである。よって、第４の従来技術等のように、入力電圧Ｖｉｎ側にバッファアンプＵｂを追加する必要がない。

図１５、図１６の利得切替回路２２２、２３２においても、出力がイネーブルになっているビデオマルチプレクサ２２６中のバッファアンプが抵抗素子の一端を低インピーダンスで駆動するので、周波数特性にはピークがほとんど生じない。また、ビデオマルチプレクサ２２６のどのバッファアンプがイネーブルになるかによる周波数特性の変化がほとんどない。

また、ビデオマルチプレクサ２２６では、半導体スイッチにおける入力電圧による抵抗値変化のような現象は生じないため、半導体スイッチによるひずみ特性の劣化のような現象が生じない。また、周囲温度等に起因する利得変化も小さい。

第４の実施の形態は、第３の実施の形態と、適宜組み合わせて実施することができる。

ここでは、利得抵抗側、帰還抵抗側の両方にビデオマルチプレクサを設ける例を示したが、いずれか一方のみにビデオマルチプレクサを設けることもでき、このようなものも第４の実施の形態に含まれる。

〔第１の従来技術を用いた利得切替回路と第１の実施の形態の対比〕

第１の従来技術を用いた利得切替回路と第１の実施の形態をシミュレーションによって対比することにより、第１の実施の形態の効果を示す。

図１７には第１の従来技術を用いた利得切替回路（非反転増幅回路）のシミュレーション回路の例を示し、図１８には第１の実施の形態の利得切替回路（非反転増幅回路）のシミュレーション回路の例を示す。図１９には図１７の回路のシミュレーション結果を示し、図２０には図１８の回路のシミュレーション結果を示す。

図２１には第１の従来技術を用いた利得切替回路（反転増幅回路）のシミュレーション回路の例を示し、図２２には第１の実施の形態の利得切替回路（反転増幅回路）のシミュレーション回路の例を示す。図２３には図２１の回路のシミュレーション結果を示し、図２４には図２２の回路のシミュレーション結果を示す。

以下、図１７に示すシミュレーション回路３１２、図１８に示すシミュレーション回路１１２、図２１に示すシミュレーション回路３２２および図２２に示すシミュレーション回路１２２における素子等の各定数を示すが、これらはいずれも、代表的な一例である。

シミュレーション回路１１２、１２２、３１２、３２２のＯＰアンプＵは、開ループ利得１２０〔ｄＢ〕、ゲイン・バンド幅積１００〔ＭＨｚ〕の電圧帰還型ＯＰアンプとした。シミュレーション回路１１２、１２２のビデオマルチプレクサ１１６のバッファアンプＵ₁〜Ｕ₄は各々、利得１、帯域幅５００〔ＭＨｚ〕とした。また、シミュレーション回路３１２、３２２の半導体スイッチＳ₁〜Ｓ₄各々のオン時の抵抗値は、１００〔Ω〕とした。

シミュレーション回路１１２、１２２、３１２、３２２では、抵抗素子Ｒｇ₁〜Ｒｇ₄の抵抗値は全て５００〔Ω〕とし、抵抗素子Ｒｆ₁の抵抗値は２０００〔Ω〕、抵抗素子Ｒｆ₂は１０００〔Ω〕、抵抗素子Ｒｆ₃は５００〔Ω〕、抵抗素子Ｒｆ₄は２５０〔Ω〕とした。（ここで、例えば抵抗素子Ｒｆ₁を抵抗素子Ｒｇ₁〜Ｒｇ₄と同一種類の５００〔Ω〕の抵抗素子４本の直列接続、抵抗素子Ｒｆ₂を２本の直列接続、抵抗素子Ｒｆ₄を２本の並列接続のように、全て同一種類の抵抗素子で構成すれば、抵抗素子Ｒｇ₁〜Ｒｇ₄やＲｆ₁〜Ｒｆ₄の抵抗温度係数が全て一致するため、増幅器の利得の温度係数を小さくすることができる。）

シミュレーション回路３１２、３２２において、容量Ｃ_S1〜Ｃ_S4は全て１０〔ｐＦ〕、容量Ｃｄは２０〔ｐＦ〕とした。なお容量Ｃ_S1〜Ｃ_S4は半導体スイッチＳ₁〜Ｓ₄を構成する各ＦＥＴ（電界効果トランジスタ）のソース容量であり、容量Ｃｄは４つの半導体スイッチＳ₁〜Ｓ₄のＦＥＴのドレイン容量の総和である。

シミュレーション回路１１２、１２２では、容量Ｃ_S01〜Ｃ_S04は全て１．５〔ｐＦ〕、容量Ｃｄ₀は３〔ｐＦ〕とした。なお容量Ｃ_S01〜Ｃ_S04はビデオマルチプレクサ１１６のバッファアンプＵ₁〜Ｕ₄各々の入力容量であり、容量Ｃｄ₀は４個のバッファアンプＵ₁〜Ｕ₄の出力容量の総和である。

図１９、図２０に示すシミュレーション結果や図２３、図２４に示すシミュレーション結果では、周波数１００〔ｋＨｚ〕における利得Ｇを０〔ｄＢ〕として正規化した周波数特性を示している。Ｔ₁で示すトレース（記録線）はＳ₁：オンのときの周波数特性、Ｔ₂で示すトレースはＳ₂：オンのときの周波数特性、Ｔ₃で示すトレースはＳ₃：オンのときの周波数特性、Ｔ₄で示すトレースはＳ₄：オンのときの周波数特性を示している。

図１９に示すシミュレーション結果において、実線はシミュレーション回路３１２の帰還容量Ｃｆが０〔ｐＦ〕のときの周波数特性を示し、点線は帰還容量Ｃｆが５０〔ｐＦ〕のときの周波数特性を示している。帰還容量Ｃｆの容量値（５０〔ｐＦ〕）は、周波数特性にピークを生じない値を選択した。

まず第１の従来技術を用いたシミュレーション回路３１２では、図１９に示すように、帰還容量Ｃｆが０〔ｐＦ〕のときは、どの利得に切り替えても周波数特性がピークを有しており、安定した増幅が困難であることがわかる。帰還容量Ｃｆを５０〔ｐＦ〕として周波数特性がピークを持たないようにすると、選択した利得によっては平坦な周波数特性が得られないことがわかる。

これに対して第１の実施の形態に係るシミュレーション回路１１２では、図２０に示すように、帰還容量なしで安定した増幅を実現していることがわかる。

図２３に示すシミュレーション結果において、実線はシミュレーション回路３２２の帰還容量Ｃｆが０〔ｐＦ〕のときの周波数特性を示し、点線は帰還容量Ｃｆが２０〔ｐＦ〕のときの周波数特性を示している。帰還容量Ｃｆの容量値（２０〔ｐＦ〕）は、周波数特性にピークを生じない値を選択した。

まず第１の従来技術を用いたシミュレーション回路３２２では、図２３に示すように、帰還容量Ｃｆが０〔ｐＦ〕のときは、どの利得に切り替えても周波数特性がピークを有しており、安定した増幅が困難であることがわかる。帰還容量Ｃｆを２０〔ｐＦ〕とすれば、平坦な周波数特性が得られている。

これに対して第１の実施の形態に係るシミュレーション回路１２２では、図２４に示すように、周波数特性がピークを有しておらず、帰還容量なしで安定した増幅を実現していることがわかる。さらに図２４のシミュレーション結果によれば、シミュレーション回路１２２では、第１の従来技術を用いたシミュレーション回路３２２に対して数倍の広帯域となることがわかる。

シミュレーションによって確認された第１の従来技術を用いた利得切替回路に対する第１の実施の形態の効果は、以下の通りである。

(1) 第１の実施の形態では、帰還容量がなくても、第１の従来技術を用いた利得切替回路のような大きな周波数特性のピークを生じず、平坦な周波数特性が得られる。

(2) 第１の実施の形態に係る反転増幅回路では、第１の従来技術を用いた利得切替回路に対して数倍の広帯域となる。

〔第２の従来技術を用いた利得切替回路と第２の実施の形態の対比〕

第２の従来技術を用いた利得切替回路と第２の実施の形態をシミュレーションによって対比することにより、第２の実施の形態の効果を示す。

図２５には第２の従来技術を用いた利得切替回路（非反転増幅回路）のシミュレーション回路の例を示し、図２６には第２の実施の形態の利得切替回路（非反転増幅回路）のシミュレーション回路の例を示す。図２７には図２５の回路のシミュレーション結果を示し、図２８には図２６の回路のシミュレーション結果を示す。

図２９には第２の従来技術を用いた利得切替回路（反転増幅回路）のシミュレーション回路の例を示し、図３０には第２の実施の形態の利得切替回路（反転増幅回路）のシミュレーション回路の例を示す。図３１には図２９の回路のシミュレーション結果を示し、図３２には図３０の回路のシミュレーション結果を示す。

以下、図２５に示すシミュレーション回路３３２、図２６に示すシミュレーション回路１３２、図２９に示すシミュレーション回路３４２および図３０に示すシミュレーション回路１４２における素子等の各定数を示すが、これらはいずれも、代表的な一例である。

シミュレーション回路１３２、１４２、３３２、３４２のＯＰアンプＵは、開ループ利得１２０〔ｄＢ〕、ゲイン・バンド幅積１００〔ＭＨｚ〕の電圧帰還型ＯＰアンプとした。シミュレーション回路１３２、１４２のビデオマルチプレクサ１３６のバッファアンプＵ₁〜Ｕ₄は各々、利得１、帯域幅５００〔ＭＨｚ〕とした。また、シミュレーション回路３３２、３４２の半導体スイッチＳ₁〜Ｓ₄各々のオン時の抵抗値は、１００〔Ω〕とした。

シミュレーション回路３３２、３４２では、抵抗素子Ｒ₁〜Ｒ₄とＲｆの抵抗値は全て５００〔Ω〕、容量Ｃ_S1〜Ｃ_S4は全て１０〔ｐＦ〕、容量Ｃｄは２０〔ｐＦ〕とした。

シミュレーション回路１３２、１４２でも、抵抗素子Ｒ₁〜Ｒ₄とＲｆの抵抗値は全て５００〔Ω〕とした。また容量Ｃ_S01〜Ｃ_S04は全て１．５〔ｐＦ〕、容量Ｃｄ₀は３〔ｐＦ〕とした。

図２７、図２８に示すシミュレーション結果や図３１、図３２に示すシミュレーション結果では、周波数１００〔ｋＨｚ〕における利得Ｇを０〔ｄＢ〕として正規化した周波数特性を示している。Ｔ₁で示すトレースはＳ₁：オンのときの周波数特性、Ｔ₂で示すトレースはＳ₂：オンのときの周波数特性、Ｔ₃で示すトレースはＳ₃：オンのときの周波数特性、Ｔ₄で示すトレースはＳ₄：オンのときの周波数特性を示している。

図２７に示すシミュレーション結果において、実線はシミュレーション回路３３２の帰還容量Ｃｆが０〔ｐＦ〕のときの周波数特性を示し、点線は帰還容量Ｃｆが１３５〔ｐＦ〕のときの周波数特性を示している。図２８に示すシミュレーション結果において、実線はシミュレーション回路１３２の帰還容量Ｃｆ₀が０〔ｐＦ〕のときの周波数特性を示し、点線は帰還容量Ｃｆ₀が１２〔ｐＦ〕のときの周波数特性を示している。なお帰還容量Ｃｆの容量値（１３５〔ｐＦ〕）および帰還容量Ｃｆ₀の容量値（１２〔ｐＦ〕）は共に、周波数特性にピークを生じない値を選択した。

まず第２の従来技術を用いたシミュレーション回路３３２では、図２７に示すように、帰還容量Ｃｆが０〔ｐＦ〕のときは、どの利得に切り替えても周波数特性が大きなピークを有しており、安定した増幅が困難であることがわかる。帰還容量Ｃｆを１３５〔ｐＦ〕として周波数特性がピークを持たないようにすると、選択した利得によっては平坦な周波数特性が得られないことがわかる。

これに対して第２の実施の形態に係るシミュレーション回路１３２では、図２８に示すように、帰還容量Ｃｆ₀が０〔ｐＦ〕のときは、切り替えた利得によっては周波数特性にピークを有する場合もあるが、ピークは第２の従来技術を用いたシミュレーション回路３３２に対して格段に小さく、安定した増幅を実現していることがわかる。また、帰還容量Ｃｆ₀を１２〔ｐＦ〕として周波数特性がピークを持たないようにすると、より平坦な周波数特性が得られている。また、帰還容量Ｃｆ₀の有無による周波数特性の変化が小さいことがわかる。

図３１に示すシミュレーション結果において、実線はシミュレーション回路３４２の帰還容量Ｃｆが０〔ｐＦ〕のときの周波数特性を示し、点線は帰還容量Ｃｆが１２〔ｐＦ〕のときの周波数特性を示している。図３２に示すシミュレーション結果において、実線はシミュレーション回路１４２の帰還容量Ｃｆ₀が０〔ｐＦ〕のときの周波数特性を示し、点線は帰還容量Ｃｆ₀が５〔ｐＦ〕のときの周波数特性を示している。なお帰還容量Ｃｆの容量値（１２〔ｐＦ〕）、帰還容量Ｃｆ₀の容量値（５〔ｐＦ〕）は共に、周波数特性にピークを生じない値を選択した。

まず第２の従来技術を用いたシミュレーション回路３４２では、図３１に示すように、帰還容量Ｃｆが０〔ｐＦ〕のときは、どの利得に切り替えても周波数特性が大きなピークを有しており、安定した増幅が困難であることがわかる。帰還容量Ｃｆを１２〔ｐＦ〕とすれば、平坦な周波数特性が得られている。

これに対して第２の実施の形態に係るシミュレーション回路１４２では、図３２に示すように、帰還容量Ｃｆ₀が０〔ｐＦ〕のときは、切り替えた利得によっては周波数特性にピークを有する場合もあるが、ピークは第２の従来技術を用いたシミュレーション回路３４２に対して格段に小さく、安定した増幅を実現していることがわかる。また、帰還容量Ｃｆ₀を５〔ｐＦ〕として周波数特性がピークを持たないようにすると、より平坦な周波数特性が得られている。また、帰還容量Ｃｆ₀の有無による周波数特性の変化が小さいことがわかる。さらに図３２のシミュレーション結果によれば、シミュレーション回路１４２では、第２の従来技術を用いたシミュレーション回路３４２に対して数倍の広帯域となることがわかる。

シミュレーションによって確認された第２の従来技術を用いた利得切替回路に対する第２の実施の形態の効果は、以下の通りである。

(1) 第２の実施の形態では、帰還容量が小さくても、第２の従来技術を用いた利得切替回路のような大きな周波数特性のピークを生じない。

(2) 第２の実施の形態に係る反転増幅回路では、第２の従来技術を用いた利得切替回路に対して数倍の広帯域が得られる。

(3) 第２の実施の形態では、帰還容量の有無に関わらず、平坦な周波数特性が得られる。

(4) 第２の実施の形態では、帰還容量の有無による周波数特性の変化が小さい。

〔第３の従来技術を用いた利得切替回路と第３の実施の形態の対比〕

第３の従来技術を用いた利得切替回路と第３の実施の形態をシミュレーションによって対比することにより、第３の実施の形態の効果を示す。

図３３には第３の従来技術の減衰器を用いた利得切替回路のシミュレーション回路の例を示し、図３４には第３の実施の形態の利得切替回路のシミュレーション回路の例を示す。図３５には図３３の回路のシミュレーション結果を示し、図３６には図３４の回路のシミュレーション結果を示す。

以下、図３３に示すシミュレーション回路３５２、図３４に示すシミュレーション回路１５２の素子の各定数を示すが、これらはいずれも、代表的な一例である。

シミュレーション回路１５２、３５２のＯＰアンプＵは、開ループ利得１２０〔ｄＢ〕、ゲイン・バンド幅積１００〔ＭＨｚ〕の電圧帰還型ＯＰアンプとした。シミュレーション回路１５２のビデオマルチプレクサ１５６のバッファアンプＵ₁〜Ｕ₄は各々、利得１、帯域幅５００〔ＭＨｚ〕とした。また、シミュレーション回路３５２の半導体スイッチＳ₁〜Ｓ₄各々のオン時の抵抗値は、１００〔Ω〕とした。

シミュレーション回路１５２、３５２では、抵抗素子Ｒ₁〜Ｒ₄、Ｒｇ、Ｒｆの抵抗値は全て５００〔Ω〕とした。

シミュレーション回路３５２において、容量Ｃ_S1〜Ｃ_S4は全て１０〔ｐＦ〕、容量Ｃｄは２０〔ｐＦ〕とした。

シミュレーション回路１５２において、容量Ｃ_S01〜Ｃ_S04は全て１．５〔ｐＦ〕、容量Ｃｄ₀は３〔ｐＦ〕とした。

図３５と図３６に示すシミュレーション結果では、周波数１００〔ｋＨｚ〕における利得Ｇを０〔ｄＢ〕として正規化した周波数特性を示している。Ｔ₁で示すトレースはＳ₁：オンのときの周波数特性、Ｔ₂で示すトレースはＳ₂：オンのときの周波数特性、Ｔ₃で示すトレースはＳ₃：オンのときの周波数特性、Ｔ₄で示すトレースはＳ₄：オンのときの周波数特性を示している。

まず第３の従来技術の減衰器を用いたシミュレーション回路３５２では、図３５に示すように、Ｔ₁〜Ｔ₄で示すトレースのいずれも平坦な周波数特性は得られているものの、平坦な利得が得られる帯域幅の差が大きいことがわかる。したがって、半導体スイッチＳ₁〜Ｓ₄を切り替える際に、平坦な利得が得られる帯域の変化が大きくなる。特に、Ｓ₁：オンのときに平坦な利得が得られる帯域の変化が大きくなる。

これに対して第３の実施の形態に係るシミュレーション回路１５２では、図３６に示すように、いずれも平坦な周波数特性が得られている上、平坦な利得が得られる帯域幅の差が小さいことがわかる。したがって、半導体スイッチＳ₁〜Ｓ₄を切り替えた時に、平坦な利得が得られる帯域の変化が第３の従来技術を用いたシミュレーション回路３５２に対して小さくなる。また、シミュレーション回路１５２では、第３の従来技術を用いたシミュレーション回路３５２に対して数倍の広帯域となることがわかる。

シミュレーションによって確認された第３の従来技術を用いた利得切替回路に対する第３の実施の形態の効果は、以下の通りである。

(1) 第３の実施の形態では、第３の従来技術を用いた利得切替回路に対して数倍の広帯域が得られる。

(2) 第３の実施の形態では、増幅回路の利得を切り替えた時に、平坦な利得が得られる帯域の変化が小さい。

〔第４の従来技術を用いた利得切替回路と第４の実施の形態の対比〕

第４の従来技術を用いた利得切替回路と第４の実施の形態をシミュレーションによって対比することにより、第４の実施の形態の効果を示す。

図３７には第４の従来技術を用いた利得切替回路（非反転増幅回路）のシミュレーション回路の例を示し、図３８には第４の実施の形態の利得切替回路（非反転増幅回路）のシミュレーション回路の例を示す。図３９には図３７の回路のシミュレーション結果を示し、図４０には図３８の回路のシミュレーション結果を示す。

図４１には第４の従来技術を用いた利得切替回路（反転増幅回路）のシミュレーション回路の例を示し、図４２には第４の実施の形態の利得切替回路（反転増幅回路）のシミュレーション回路の例を示す。図４３には図４１の回路のシミュレーション結果を示し、図４４には図４２の回路のシミュレーション結果を示す。

以下、図３７に示すシミュレーション回路３７２、図３８に示すシミュレーション回路１７２、図４１に示すシミュレーション回路３８２および図４２に示すシミュレーション回路１８２における素子等の各定数を示すが、これらはいずれも、代表的な一例である。

シミュレーション回路１７２、１８２、３７２、３８２のＯＰアンプＵは、開ループ利得１２０〔ｄＢ〕、ゲイン・バンド幅積１００〔ＭＨｚ〕の電圧帰還型ＯＰアンプとした。シミュレーション回路１７２、１８２のビデオマルチプレクサ１７６のバッファアンプＵｇ₁、Ｕｇ₂、Ｕｆ₁、Ｕｆ₂は各々、利得１、帯域幅５００〔ＭＨｚ〕とした。また、シミュレーション回路３７２、３８２の半導体スイッチＳｇ₁、Ｓｇ₂、Ｓｆ₁、Ｓｆ₂各々のオン時の抵抗値は、１００〔Ω〕とした。

シミュレーション回路３７２、３８２では、抵抗素子Ｒｇ₁、Ｒｇ₂の抵抗値は４００〔Ω〕とし、半導体スイッチＳｇ₁、Ｓｇ₂との抵抗値の和（すなわち、等価的な抵抗値）が５００〔Ω〕となるようにした。また抵抗素子Ｒｆ₁、Ｒｆ₂の抵抗値は９００〔Ω〕とし、半導体スイッチＳｆ₁、Ｓｆ₂との抵抗値の和（等価的な抵抗値）が１〔ｋΩ〕となるようにした。半導体スイッチの容量Ｃ_Sg1、Ｃｄ_g1、Ｃ_Sg2、Ｃｄ_g2、Ｃ_Sf1、Ｃｄ_f1、Ｃ_Sf2、Ｃｄ_f2は全て１０〔ｐＦ〕とした。

シミュレーション回路１７２、１８２では、抵抗素子Ｒｇ₁、Ｒｇ₂の抵抗値は５００〔Ω〕、Ｒ_f1、Ｒ_f2の抵抗値は１〔ｋΩ〕とした。また容量Ｃ_Sg01、Ｃ_Sg02、Ｃ_Sf01、Ｃ_Sf02は１．５〔ｐＦ〕、容量Ｃｄ_g01、Ｃｄ_g02、Ｃｄ_f01、Ｃｄ_f02は１〔ｐＦ〕とした。

図３９、図４０に示すシミュレーション結果や図４３、図４４に示すシミュレーション結果では、周波数１００〔ｋＨｚ〕における利得Ｇを０〔ｄＢ〕として正規化した周波数特性を示している。

図３９、図４０に示すシミュレーション結果におけるＴ₁〜Ｔ₄で示すトレースは各々、表１に示す条件での各回路の周波数特性を示し、図４３、図４４に示すシミュレーション結果におけるＴ₁〜Ｔ₄で示すトレースは各々、表２に示す条件での各回路の周波数特性を示す。

表１および表２において、「○」は半導体スイッチのオンやビデオマルチプレクサのバッファアンプ出力のイネーブルを示し、「×」は半導体スイッチのオフやビデオマルチプレクサのバッファアンプ出力のディスエーブルを示す。

Ｒｇは各条件における等価的な利得抵抗の値を示し、Ｒｆは各条件における等価的な帰還抵抗の値を示し、Ｇは各条件における利得を示す。

まず第４の従来技術を用いたシミュレーション回路３７２では、図３９に示すように、Ｔ₃とＴ₄のとき（すなわち等価的な利得抵抗が２５０〔Ω〕時）には周波数特性にはピークを有していないが、Ｔ₁とＴ₂とき（すなわち等価的な利得抵抗が５００〔Ω〕時）には周波数特性にピークを有しており、回路の安定性が損なわれていることがわかる。等価的な利得抵抗をより大きくした場合には、より大きなピークを有することになろう。

これに対して第４の実施の形態に係るシミュレーション回路１７２では、図４０に示すように、周波数特性にピークを有しておらず、安定した増幅を実現していることがわかる。

第４の従来技術を用いたシミュレーション回路３８２では、図４３に示すように、Ｔ₃とＴ₄のとき（すなわち等価的な利得抵抗が２５０〔Ω〕時）には周波数特性にはピークを有していないが、Ｔ₁とＴ₂のとき（すなわち等価的な利得抵抗が５００〔Ω〕時）には周波数特性にピークを有しており、回路の安定性が損なわれていることがわかる。等価的な利得抵抗をより大きくした場合には、より大きなピークを有することになろう。

これに対して第４の実施の形態に係るシミュレーション回路１８２では、図４４に示すように、周波数特性にピークを有しておらず、安定した増幅を実現していることがわかる。

シミュレーションによって確認された第４の従来技術を用いた利得切替回路に対する第４の実施の形態の効果は、以下の通りである。

(1) 第４の実施の形態では、第４の従来技術を用いた利得切替回路のような周波数特性のピークを生じない。

(2) 第４の実施の形態では、利得切替えの選択に関わらず、平坦な周波数特性が得られる。

〔他の回路への応用〕

第１の実施の形態〜第４の実施の形態では、利得の切替えが可能な利得切替回路および増幅手段を備えた電子回路として非反転増幅回路または反転増幅回路による増幅器を例示したが、本発明の技術は、ＯＰアンプなどの増幅手段を用いる電子回路において広く用いることができる。

例えば、差動増幅回路、電流増幅回路（電流−電圧変換回路）や電圧−電流変換回路などの増幅器に適用し、これらの増幅器の利得を切り替えることができる。また、反転型加算回路、加減算回路、積分回路、微分回路などの演算回路に適用し、利得や演算定数を切り替えることができる。さらに、アクティブフィルタなどのフィルタ回路に適用し、カットオフ周波数やＱ（Quality factor、選択度）などを切り替えることができ、発振回路に適用し、発振周波数などを切り替えることができるなど、幅広い技術に適用することができる。

以下、第１の実施の形態〜第４の実施の形態の技術を増幅手段を用いる電子回路に適用した例を、第１の従来技術〜第４の従来技術を増幅手段を用いる電子回路に適用した場合と対比しながら説明する。

図８９に示す差動増幅回路に第１の実施の形態〜第４の実施の形態のいずれかの技術を適用して、利得抵抗Ｒｇ−、Ｒｇ＋および帰還抵抗Ｒｆ−、Ｒｆ＋の抵抗値を切替え可能にすることができる。図８９において、利得抵抗Ｒｇ−とＲｇ＋は同じ抵抗値Ｒｇであり、帰還抵抗Ｒｆ−とＲｆ＋も同じ抵抗値Ｒｆであるとする。この場合、出力電圧Ｖｏｕｔは、Ｖｏｕｔ＝（Ｒｆ÷Ｒｇ）｛（Ｖｉｎ＋）−（Ｖｉｎ−）｝となる。

以下、符号末尾の「−」または「＋」を除いた符号が同じ抵抗（例えばＲｆ₁−とＲｆ₁＋）は同じ抵抗値であることとし、符号末尾の「−」または「＋」は除いた符号が同じスイッチ（例えばＳ₂−とＳ₂＋）は連動してオンオフすることとする。

第１の従来技術を適用した差動増幅回路の利得切替回路を図４５に、第１の実施の形態の技術を適用した差動増幅回路の利得切替回路を図４６に、第２の従来技術を適用した差動増幅回路の利得切替回路を図４７に、第２の実施の形態の技術を適用した差動増幅回路の利得切替回路を図４８に、第３の従来技術を適用した差動増幅回路の利得切替回路を図４９に、第３の実施の形態の技術を適用した差動増幅回路の利得切替回路を図５０に、第４の従来技術を適用した差動増幅回路の利得切替回路を図５１に、第４の実施の形態の技術を適用した差動増幅回路の利得切替回路を図５２に示す。

なお第２の従来技術を適用した図４７の回路や第２の実施の形態の技術を適用した図４８の回路において、ＯＰアンプＵの非反転入力側の抵抗切替部は、第３の従来技術や第３の実施の形態の技術と考えることも可能である。第３の従来技術を適用した図４９の回路では、どの半導体スイッチがオンになるかによって入力電圧（Ｖｉｎ−やＶｉｎ＋）から見た抵抗値が変化するという問題があるが、第３の実施の形態の技術を適用した図５０の回路ではビデオマルチプレクサを用いるので、入力電圧から見た抵抗値が変化するという問題がない。

第３の従来技術を適用した図４９に示す利得切替回路では、利得抵抗Ｒｇ−、Ｒｇ＋の抵抗値は各々、半導体スイッチの抵抗値を差し引いた値とする必要がある。また第４の従来技術を適用した図５１に示す利得切替回路では、抵抗素子である帰還抵抗Ｒｆ₁−、Ｒｆ₂−、Ｒｆ₁＋、Ｒｆ₂＋の抵抗値は各々、半導体スイッチの抵抗値を差し引いた値とする必要がある。しかし半導体スイッチの抵抗はばらつきが大きく、また入力電圧や周囲温度等によって変化する。このため、十分な同相除去比が得られなかったり、正確な利得が得られなかったりするおそれがある。なお、第３の実施の形態の技術や第４の実施の形態の技術を適用すれば、このような問題は生じない。

なお、第４の従来技術と第４の実施の形態の技術では共に、抵抗素子である帰還抵抗（あるいはそれに相当する素子）側にだけ半導体スイッチやビデオマルチプレクサを用いた例を示している。利得抵抗（あるいはそれに相当する素子）側にだけ半導体スイッチやビデオマルチプレクサを用いたり両方に用いたりすることも可能である。（以下、電流増幅回路を除き同様。）

このように、差動増幅回路においても前述の非反転増幅回路や反転増幅回路と同様に、第１の従来技術〜第４の従来技術や第１の実施の形態〜第４の実施の形態の全ての技術を適用可能である。

図４６、図４８、図５０および図５２に示す利得切替回路は、ビデオマルチプレクサを備えるので、ビデオマルチプレクサを備えない図４５、図４７、図４９および図５１に示す利得切替回路に比べて、第１の実施の形態〜第４の実施の形態で既述したいずれかの効果を得ることができる。前述の、第１の従来技術を用いた利得切替回路と第１の実施の形態の対比で示した第１の実施の形態の効果、第２の従来技術を用いた利得切替回路と第２の実施の形態の対比で示した第２の実施の形態の効果、第３の従来技術を用いた利得切替回路と第３の実施の形態の対比で示した第３の実施の形態の効果、第４の従来技術を用いた利得切替回路と第４の実施の形態の対比で示した第４の実施の形態の効果は、差動増幅回路においても同様の効果が得られる。

図９０に示す他の差動増幅回路に第１の実施の形態〜第４の実施の形態のいずれかの技術を適用して、利得抵抗Ｒｇ−、Ｒｇ＋、帰還抵抗Ｒｆ−、Ｒｆ＋および帰還抵抗Ｒｆ、Ｒｆ’の抵抗値を切替え可能にすることができる。図９０において、利得抵抗Ｒｇ−とＲｇ＋は同じ抵抗値Ｒｇであり、帰還抵抗Ｒｆ−とＲｆ＋は同じ抵抗値Ｒｆであり、帰還抵抗ＲｆとＲｆ’も同じ抵抗値Ｒｆであるとする。この場合、出力電圧Ｖｏｕｔは、Ｖｏｕｔ＝（Ｒｆ÷Ｒｇ）｛１＋（２Ｒｆ÷Ｒｄ）｝｛（Ｖｉｎ＋）−（Ｖｉｎ−）｝となる。この回路では、ＯＰアンプＵの利得を図４５〜図５２と同様の方法で切り替えることができるが、ＯＰアンプＵ−とＯＰアンプＵ＋の増幅段でＲｆ＋、Ｒｆ−やＲｄを切り替えることによって利得を切り替えることもできる。

他の回路形式による差動増幅回路は、例示を省略する。

図９１に示す反転型加算回路に第１の実施の形態〜第４の実施の形態のいずれかの技術を適用して、利得抵抗Ｒｇ₁とＲｇ₂、帰還抵抗Ｒｆの抵抗値を切替え可能にすることができる。利得抵抗Ｒｇ₁とＲｇ₂が同じ抵抗値Ｒｇの場合、出力電圧Ｖｏｕｔは、Ｖｏｕｔ＝−（Ｒｆ÷Ｒｇ）｛（Ｖｉｎ１）＋（Ｖｉｎ２）｝となる。

図９２に示す加減算回路に第１の実施の形態〜第４の実施の形態のいずれかの技術を適用して、利得抵抗利得抵抗Ｒｇ₁、Ｒｇ₂、Ｒｇ’、帰還抵抗Ｒｆ、Ｒｆ’の抵抗値を切替え可能にすることができる。利得抵抗Ｒｇ₁、Ｒｇ₂が同じ抵抗値Ｒｇであり、利得抵抗Ｒｇ’の抵抗値がＲｇ÷２であり、帰還抵抗Ｒｆ、Ｒｆ’が同じ抵抗値Ｒｆの場合、出力電圧Ｖｏｕｔは、Ｖｏｕｔ＝（Ｒｆ÷Ｒｇ）｛２（Ｖｉｎ＋）−（Ｖｉｎ１）−（Ｖｉｎ２）｝となる。

図９１に示す反転型加算回路や図９２に示す加減算回路も増幅回路の一種であり、図８９に示す差動増幅回路と同様に、第１の実施の形態〜第４の実施の形態の技術を適用でき、同様の効果が得られる。

図９３に示す積分回路に第１の実施の形態や第４の実施の形態の技術を適用して、利得抵抗Ｒｇの抵抗値および帰還容量Ｃｆの容量値を切替え可能にすることができる。オフセット電圧等が長時間積分されて出力が飽和してしまうことを回避するために、帰還抵抗Ｒｆを併用することができる。この場合、第４の実施の形態の技術を適用して、帰還抵抗Ｒｆの抵抗値を切替え可能にすることもできる。

第１の従来技術を適用した積分回路の積分定数切替回路を図５３に、第１の実施の形態の技術を適用した積分回路の積分定数切替回路を図５４に示す。これらでは、積分定数を決定する、抵抗素子である利得抵抗Ｒｇと容量素子である帰還容量Ｃｆの直列接続による素子群を切り替えている。

第４の従来技術を適用した積分回路の積分定数切替回路を図５５に、第４の実施の形態の技術を適用した積分回路の積分定数切替回路を図５６に示す。これらでは、積分定数を決定する利得抵抗Ｒｇと帰還容量Ｃｆのうち、帰還容量Ｃｆの並列接続による素子群だけを切り替えることによって積分定数を切り替えている。

第４の従来技術や第４の実施の形態の技術においては、利得抵抗Ｒｇだけを切り替えることや、利得抵抗Ｒｇと帰還容量Ｃｆの両方を切り替えることも可能である。

第１の従来技術を適用した図５３に示す積分定数切替回路や第４の従来技術を適用した図５５に示す積分定数切替回路では、ＯＰアンプＵの反転入力に半導体スイッチＳ₁、Ｓ₂の容量が付加されるため、回路の安定性を損なう可能性がある。これに対して第１の実施の形態の技術を適用した図５４に示す積分定数切替回路ではビデオマルチプレクサのバッファアンプＵ₁、Ｕ₂が低インピーダンスでＯＰアンプＵの反転入力を駆動しており、第４の実施の形態の技術を適用した図５６に示す積分定数切替回路ではＯＰアンプＵの反転入力には余分な容量は付加されないため、より安定した回路動作が期待できる。

図９４に示す微分回路に第１の実施の形態や第４の実施の形態の技術を適用して、容量素子Ｃｇの容量値および帰還抵抗Ｒｆの抵抗値を切替え可能にすることができる。高周波ノイズへの感度を抑制するなどのために、容量素子Ｃｇに直列に抵抗Ｒｇを併用して、不完全微分回路とすることもできる。

第１の従来技術を適用した微分回路の微分定数切替回路を図５７に、第１の実施の形態の技術を適用した微分回路の微分定数切替回路を図５８に示す。これらでは、微分定数を決定する、容量素子Ｃｇと抵抗素子である帰還抵抗Ｒｆの直列接続による素子群を切り替えている。

第４の従来技術を適用した微分回路の微分定数切替回路を図５９に、第４の実施の形態の技術を適用した微分回路の微分定数切替回路を図６０に示す。これらでは、微分定数を決定する容量素子Ｃｇと抵抗素子である帰還抵抗Ｒｆのうち、帰還抵抗Ｒｆの並列接続による素子群だけを切り替えることによって微分定数を切り替えている。

第４の従来技術の適用や第４の実施の形態の技術の適用においては、容量素子Ｃｇだけを切り替えることや、容量素子Ｃｇと帰還抵抗Ｒｆの両方を切り替えることも可能である。

第１の従来技術を適用した図５７に示す微分定数切替回路や第４の従来技術を適用した図５９に示す微分定数切替回路では、ＯＰアンプＵの反転入力に半導体スイッチＳ₁、Ｓ₂の容量が付加されるため、回路の安定性を損なう可能性がある。これに対して第１の実施の形態の技術を適用した図５８に示す微分定数切替回路ではビデオマルチプレクサのバッファアンプＵ₁、Ｕ₂が低インピーダンスでＯＰアンプＵの反転入力を駆動しており、第４の実施の形態の技術を適用した図６０に示す微分定数切替回路ではＯＰアンプＵの反転入力には余分な容量は付加されないため、より安定した回路動作が期待できる。

図９５に示す電流増幅回路（電流−電圧変換回路）に第４の実施の形態の技術を適用して、帰還抵抗Ｒｆの抵抗値を切替え可能にすることができる。第４の従来技術を適用した電流増幅回路の利得切替回路を図６１に、第４の実施の形態の技術を適用した電流増幅回路の利得切替回路を図６２に示す。これらでは、電流−電圧変換係数を決定する帰還抵抗Ｒｆの並列接続による素子群を切り替えている。

第４の従来技術を適用した図６１に示す利得切替回路では、半導体スイッチＳ₁と帰還抵抗Ｒｆ₁の接続点に半導体スイッチＳ₁の容量が、半導体スイッチＳ₂と帰還抵抗Ｒｆ₂の接続点に半導体スイッチＳ₂の容量が付加されるため、平坦な周波数特性が得られないおそれがある。これに対して第４の実施の形態の技術を適用した図６２に示す利得切替回路では、ビデオマルチプレクサの出力容量は半導体スイッチＳ₁、Ｓ₂の容量よりも格段に小さいため、良好な周波数特性が期待できる。

図９６に示す電圧−電流変換回路に第２の実施の形態または第４の実施の形態の技術を適用して、シャント抵抗Ｒｓの抵抗値を切替え可能にすることができる。第２の従来技術を適用した電圧−電流変換回路の変換定数切替回路を図６３に、第２の実施の形態の技術を適用した電圧−電流変換回路の変換定数切替回路を図６４に示す。これらでは、電流−電圧変換係数を決定するシャント抵抗Ｒｓを複数の抵抗素子を直列接続した素子群として、切り替えている。第４の従来技術を適用した電圧−電流変換回路の変換定数切替回路を図６５に、第４の実施の形態の技術を適用した電圧−電流変換回路の変換定数切替回路を図６６に示す。これらでは、電流−電圧変換係数を決定するシャント抵抗Ｒｓを複数の抵抗素子を並列接続した素子群として、切り替えている。

第２の従来技術を適用した図６３に示す変換定数切替回路では、ＯＰアンプＵの反転入力に半導体スイッチＳ₁、Ｓ₂の容量が付加されるため、周波数特性にピークを生じたりする場合がある。これに対して第２の実施の形態の技術を適用した図６４に示す変換定数切替回路ではビデオマルチプレクサのバッファアンプＵ₁、Ｕ₂が低インピーダンスでＯＰアンプＵの反転入力を駆動しているため、より安定した回路動作が期待できる。

第４の従来技術を適用した図６５に示す変換定数切替回路では、シャント抵抗Ｒｓ₁やＲｓ₂と半導体スイッチＳ₁やＳ₂が直列に接続されているため、半導体スイッチの入力電圧や周囲温度によって半導体スイッチの抵抗値が変化すると、変換定数が変化してしまうという問題がある。これに対して第４の実施の形態の技術を適用した図６６に示す変換定数切替回路では、より正確な変換定数が得られる。半導体スイッチに流せる電流やビデオマルチプレクサのバッファアンプの出力電流容量は、比較的小さい（一例として数十ｍＡ程度）ので、これらの変換定数切替回路は小容量の電圧−電流変換回路に適用される。電圧−電流変換回路には他にも様々な回路形式があるが、ここでは他の回路形式の例示は省略する。

図９７に示すアクティブフィルタに第１の実施の形態の技術を適用して、抵抗素子Ｒ₁、Ｒ₂の抵抗値および容量素子Ｃ₁、Ｃ₂の容量値を切替え可能にすることができる。図９７では２次の正帰還型ローパスフィルタを例示しているが、他の次数、他の回路形式や他のフィルタ形式にも同様に適用可能である。

第１の従来技術を適用したアクティブフィルタの切替回路を図６７に、第１の実施の形態の技術を適用したアクティブフィルタの切替回路を図６８に示す。

これらの回路では、フィルタを実現するための素子群として、２つの抵抗素子Ｒ₁、Ｒ₂と２つの容量素子Ｃ₁、Ｃ₂からなる素子群と２つの抵抗素子Ｒ₁’、Ｒ₂’と２つの容量素子Ｃ₁’、Ｃ₂’からなる素子群とを備え、これらの素子群を切り替えている。これらの素子群を異なるカットオフ周波数となるように設定し、半導体スイッチＳ₁、Ｓ₂またはビデオマルチプレクサのバッファアンプＵ₁、Ｕ₂でこれらの素子群を切り替えれば、アクティブフィルタのカットオフ周波数切替回路を実現できる。また、これらの素子群を異なるＱとなるように設定し、半導体スイッチＳ₁、Ｓ₂またはビデオマルチプレクサのバッファアンプＵ₁、Ｕ₂でこれらの素子群を切り替えれば、アクティブフィルタのＱの切替回路を実現できる。カットオフ周波数やＱ以外のフィルタ定数の切替えにも自由に応用可能である。

第１の従来技術を適用した図６７に示すアクティブフィルタでは、容量素子Ｃ₂やＣ₂’に半導体スイッチＳ₁、Ｓ₂の容量が追加される。しかし半導体スイッチＳ₁、Ｓ₂の容量はばらつきが大きく、温度等による変化も大きいので、半導体スイッチＳ₁、Ｓ₂の容量を差し引いて容量素子Ｃ₂やＣ₂’の容量を決めたとしても、正確なフィルタ定数が得られないおそれがある。これに対して第１の実施の形態の技術を適用した図６８に示すアクティブフィルタでは、ビデオマルチプレクサの入力容量は半導体スイッチＳ₁、Ｓ₂の容量よりも格段に小さいため、より正確なフィルタ定数が得られる。

図９８に示す方形波発振回路に第１の実施の形態や第４の実施の形態の技術を適用して、容量素子Ｃｇの容量値および帰還抵抗Ｒｆの抵抗値を切替え可能にすることができる。この回路では、ＯＰアンプＵはコンパレータとして使用されており、抵抗素子Ｒ₁、Ｒ₂、Ｒ₃によってヒステリシス特性をもたせている。この回路では、容量素子Ｃｇと帰還抵抗Ｒｆの直列接続からなる素子群を用いており、１÷（Ｃｇ×Ｒｆ）にほぼ比例した周波数の方形波が得られる。

第１の従来技術を適用した方形波発振回路の発振周波数切替回路を図６９に、第１の実施の形態の技術を適用した方形波発振回路の発振周波数切替回路を図７０に示す。これらの回路では、発振周波数を決める素子群として、帰還抵抗Ｒｆと容量素子Ｃｇによる素子群と、帰還抵抗Ｒｆ’と容量素子Ｃｇ’による素子群とを備え、これらの素子群を切り替えている。

第４の従来技術を適用した方形波発振回路の発振周波数切替回路を図７１に、第４の実施の形態の技術を適用した方形波発振回路の発振周波数切替回路を図７２に示す。これらの回路では、発振周波数を決める容量素子Ｃｇと帰還抵抗Ｒｆのうち、帰還抵抗Ｒｆの並列接続による素子群だけを切り替えている。

第４の従来技術や第４の実施の形態の技術においては、容量素子Ｃｇだけを切り替えることや、容量素子Ｃｇと帰還抵抗Ｒｆの両方を切り替えることも可能である。

第１の従来技術を適用した図６９に示す発振周波数切替回路では、容量素子ＣｇやＣｇ’に半導体スイッチＳ₁、Ｓ₂の容量が追加される。しかし半導体スイッチＳ₁、Ｓ₂の容量はばらつきが大きく、温度等による変化も大きいので、半導体スイッチＳ₁、Ｓ₂の容量を差し引いて容量素子ＣｇやＣｇ’の容量を決めたとしても、正確な発振周波数が得られないおそれがある。これに対して第１の実施の形態の技術を適用した図７０に示す発振周波数切替回路では、ビデオマルチプレクサの入力容量は半導体スイッチＳ₁、Ｓ₂の容量よりも格段に小さいため、より正確な発振周波数が得られる。第４の従来技術を適用した図７１に示す発振周波数切替回路や第４の実施の形態の技術を適用した図７２に示す発振周波数切替回路では、ＯＰアンプＵの反転入力には容量素子Ｃｇだけが接続されるため、半導体スイッチＳ₁、Ｓ₂やビデオマルチプレクサの容量の影響は小さいので、このような目的に適している。

上記した実施の形態について、変形例を列挙する。

(1) 上記実施の形態では、利得切替回路が増幅手段を含み、増幅器として機能し、利得切替回路中の切替手段によりこの利得切替回路の利得を切り替える例を示したが、例えば増幅手段を備える増幅器に、切替手段を備える利得切替回路を接続して、利得切替回路の切替手段により利得切替回路外の増幅器の利得を切り替えるようにしてもよい。つまり、上記実施の形態の抵抗切替部１４、３４、５４、７４、９４、１０４により利得切替回路を形成し、このような利得切替回路をＯＰアンプＵ等の増幅手段に接続し、増幅器の利得を切り替えるようにしてもよい。

(2) 上記実施の形態では、増幅手段と受動素子の組合せによる電子回路を例示したが、受動素子以外にも、ダイオード等の非線形素子や、トランジスタ、ＦＥＴ等の増幅素子、ＯＰアンプなどの増幅手段に広く用いることができる。

(3) シミュレーション回路例においては、増幅手段として電圧帰還型のＯＰアンプを例示したが、電流帰還型のＯＰアンプなどであってもよい。また応用回路によっては、コンパレータを用いることができる場合がある。

以上説明したように、本発明の実施形態について説明したが、本発明は、上記記載に限定されるものではなく、特許請求の範囲に記載され、または明細書に開示された発明の要旨に基づき、当業者において様々な変形や変更が可能であることは勿論であり、斯かる変形や変更が、本発明の範囲に含まれることは言うまでもない。

本発明は、ＯＰアンプなどを用いる増幅器において利得切替えを用いる場合に、広く用いることができ、例えば、反転増幅回路、非反転増幅回路、差動増幅回路、電流増幅回路などに適用することができる。また、反転型加算回路、加減算回路、微分回路、積分回路などの演算回路の利得や演算定数の切替えなどに適用することができる。さらに、アクティブフィルタのカットオフ周波数やＱ等の切替えや、発振回路の発振周波数の切替え等にも、広く適用することができる。

１２、２２、３２、４２、５２、６２、７２、８２、９２、１０２、２０２、２１２、２２２、２３２ 利得切替回路
１４、３４、５４、７４、９４、１０４、２０４、２２４ 抵抗切替部
１６、３６、５６、７６、１０６、２０６、２２６ ビデオマルチプレクサ

Claims (7)

1. 増幅手段を備える電子回路の切替回路であって、
   複数の素子を備える１または複数の素子群と、
   複数のバッファアンプを備え、選択された１または複数のバッファアンプの出力をイネーブルとし、他のバッファアンプの出力をディスエーブルに切り替えて前記バッファアンプの出力を切り替えるビデオマルチプレクサと、
   を備え、
   前記素子群は直列に接続された前記複数の素子からなり、前記複数のバッファアンプの入出力のうち一方はそれぞれ前記素子と素子の接続部または前記素子群の端部に接続され、前記複数のバッファアンプの入出力のうち他方がまとめられて前記増幅手段の入力側に接続され、または、前記素子群は並列に接続された前記複数の素子からなり、前記複数のバッファアンプの入出力のうち一方はそれぞれ前記素子に接続され、前記複数のバッファアンプの入出力のうち他方がまとめられ、前記素子群が前記増幅手段に接続されることを特徴とする、増幅手段を備える電子回路の切替回路。
2. 直列に接続された前記複数の素子からなる前記素子群の一端が前記増幅手段の出力に接続され、
   前記素子群の他端が基準電位に接続され、
   前記複数のバッファアンプの入力はそれぞれ前記素子と素子の接続部に接続され、
   前記複数のバッファアンプの出力が前記増幅手段の反転入力に接続されることを特徴とする請求項１に記載の、増幅手段を備える電子回路の切替回路。
3. 直列に接続された前記複数の素子からなる前記素子群の一端が前記増幅手段の出力に接続され、
   前記素子群の他端が信号の入力に接続され、
   前記複数のバッファアンプの入力はそれぞれ前記素子と素子の接続部に接続され、
   前記複数のバッファアンプの出力が前記増幅手段の反転入力に接続されることを特徴とする請求項１に記載の、増幅手段を備える電子回路の切替回路。
4. 直列に接続された前記複数の素子からなる前記素子群の一端が基準電位に接続され、
   前記素子群の他端が信号の入力に接続され、
   前記複数のバッファアンプの入力はそれぞれ前記素子と素子の接続部または前記素子群の端部に接続され、
   前記複数のバッファアンプの出力が前記増幅手段の非反転入力に接続されることを特徴とする、請求項１に記載の、増幅手段を備える電子回路の切替回路。
5. 並列に接続された前記複数の素子からなる前記素子群の一端が前記増幅手段の入力に接続され、
   前記複数のバッファアンプの出力が前記素子の他端に接続され、
   前記複数のバッファアンプの入力が基準電位、信号の入力、または前記増幅手段の出力のいずれかに接続されることを特徴とする、請求項１に記載の、増幅手段を備える電子回路の切替回路。
6. 前記電子回路は、増幅器、演算回路またはフィルタ回路または発振回路であり、前記増幅器の利得、前記演算回路の利得もしくは演算定数、前記フィルタ回路のカットオフ周波数もしくはＱ（Quality factor）、または前記発振回路の発振周波数を切り替えることを特徴とする請求項１ないし請求項５のいずれか１項に記載の、増幅手段を備える電子回路の切替回路。
7. 増幅手段と、
   複数の素子を備える１または複数の素子群と、
   複数のバッファアンプを備え、選択された１または複数のバッファアンプの出力をイネーブルとし、他のバッファアンプの出力をディスエーブルに切り替えて前記バッファアンプの出力を切り替えるビデオマルチプレクサと、
   を備え、
   前記素子群は直列に接続された前記複数の素子からなり、前記複数のバッファアンプの入出力のうち一方はそれぞれ前記素子と素子の接続部または前記素子群の端部に接続され、前記複数のバッファアンプの入出力のうち他方がまとめられて前記増幅手段の入力側に接続され、または、前記素子群は並列に接続された前記複数の素子からなり、前記複数のバッファアンプの入出力のうち一方はそれぞれ前記素子に接続され、前記複数のバッファアンプの入出力のうち他方がまとめられるとともに、前記素子群が前記増幅手段に接続されることを特徴とする電子回路。
   

Images