KR100432598B1 - 자동이득제어방법및자동이득제어장치 - Google Patents

자동이득제어방법및자동이득제어장치 Download PDF

Info

Publication number
KR100432598B1
KR100432598B1 KR1019970015172A KR19970015172A KR100432598B1 KR 100432598 B1 KR100432598 B1 KR 100432598B1 KR 1019970015172 A KR1019970015172 A KR 1019970015172A KR 19970015172 A KR19970015172 A KR 19970015172A KR 100432598 B1 KR100432598 B1 KR 100432598B1
Authority
KR
South Korea
Prior art keywords
analog signal
signal
amplified
voltage
gain
Prior art date
Application number
KR1019970015172A
Other languages
English (en)
Other versions
KR970072652A (ko
Inventor
추토무 하루타
카주오 쿠마노
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR970072652A publication Critical patent/KR970072652A/ko
Application granted granted Critical
Publication of KR100432598B1 publication Critical patent/KR100432598B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/001—Digital control of analog signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated

Landscapes

  • Control Of Amplification And Gain Control (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

디지탈 신호로 변환되어 신호 처리되는 아날로그 신호의 이득을 제어하여 적정 범위 내로 증폭한 아날로그 신호를 공급하도록 하여 왜곡 등을 감소시키는 동시에 CMOS 집적회로로 1칩화할 수 있는 자동 이득 제어 방법 및 자동 이득 제어 장치를 제공한다.
신호 처리할 아날로그 신호를 가변 이득 증폭기로 증폭하며, 해당 증폭한 아날로그 신호의 전압과 소정의 기준 전압을 비교하여 샘플링하고, 이 샘플링한 회수중, 기준 전압보다 증폭한 아날로그 신호의 전압이 큰 경우의 회수가 소정 회수를 상회한 경우에는, 증폭한 아날로그 신호의 이득을, 소정 회수를 상회할 때마다 단계적으로 변화시키고 소정의 적정 범위의 레벨이 되도록 한다.

Description

자동 이득 제어 방법 및 자동 이득 제어 장치{AGC apparatus}
본 발명은 마이크 또는 라인 등으로부터 입력한 아날로그 신호를 디지탈 신호로 변환하여 처리할 때, 증폭한 아날로그 신호의 입력 레벨을 적정 범위로 하는 자동 이득 제어 방법 및 자동 이득 제어 장치에 관한 것이다.
마이크로폰 등으로부터 입력된 아날로그 신호를 처리할 때, 아날로그 신호의 레벨이 소정의 범위 내에 없으면 소리에 왜곡 등이 발생한다. 이러한 불편함을 제거하기 위해, 아날로그 신호의 과대한 레벨을 적절한 레벨에 자동적으로 조정하는 자동 이득 제어가 일반적으로 행해지고 있다.
종래의 자동 이득 제어 장치는, 입력 신호를 다이오드에 의해 정류한 후 캐패시터와 방전용 저항기에 의해 평활하여 신호 레벨을 검출하는 검출기와, 이 검출기에 의해 검출된 신호 레벨에 따라 이득을 변화하는 가변 이득 증폭기(VCA)로 구성되며, 전체로서 바이폴러형 집적회로로 구성되어 있었다.
또한, 종래, 아날로그 신호 입력을 디지탈 신호로 변환하여 출력하는 시스템에 있어서는, 아날로그 신호를 A/D 변환기에 의해 디지탈 신호로 변환한 후, 디지탈 증폭기에 의해 디지탈적으로 이득을 변화시키도록 한 자동 이득 제어 장치가 존재한다.
그러나, 최근의 디지탈 기술에 있어서, 자동 이득 제어 장치는, 바이폴러형 집적 회로보다 부품의 수가 적고, 제조 공정이 적고, 집적도도 크며, 또한 저 소비전력이라는 이점을 갖는 MOS형 집적 회로로의 전환이 강력히 요망되고 있었다.
그러나, 아날로그 신호를 A/D 변환한 후, 디지탈적으로 이득을 변화시키도록 한 자동 이득 제어 방식은, 아날로그 신호의 입력부에 대해서는 제어가 듣지 않으므로, 충분한 주파수 대역을 갖는 증폭기와 A/D 변환기가 필요하기 때문에, MOS형 집적 회로로서 제작하는 것은 곤란하였다.
따라서, 본 발명은 MOS형 집적 회로로서 제조하는 것에 적절한 자동 이득 제어 방법 및 자동 이득 제어 장치에 과제를 가진다.
상기 과제를 해결하기 위해, 본 발명에 관계되는 자동 이득 제어 방법은, 신호 처리할 아날로그 신호를 증폭하여, 해당 증폭한 아날로그 신호, 또는 필터를 통과시킨 증폭한 아날로그 신호의 전압과 소정의 기준 전압을 비교하여 샘플링하며, 해당 샘플링한 회수 중, 상기 기준 전압보다 상기 증폭한 아날로그 신호의 전압이 큰 경우의 회수가 소정 회수를 초과하는 경우에는, 상기 증폭한 아날로그 신호의 이득을, 상기 소정 회수를 상회할 때마다 단계적으로 변화시켜서 소정의 적정 범위의 이득으로 하도록 한 것이다.
또한, 자동 이득 제어 장치는, 아날로그 신호를 증폭하는 증폭 수단과, 해당 증폭한 아날로그 신호를 디지탈 신호로 변환하는 AD 컨버터로서 구성되는 자동 이득 제어 장치로서, 상기 증폭 수단은, 입력한 아날로그 신호를, 피드백 제어 신호에 따라 이득을 단계적으로 변화시켜 증폭한 아날로그 신호를 출력하는 가변 이득 증폭기와, 해당 증폭한 아날로그 신호의 전압을 소정의 기준 전압과 비교하여, 해당 증폭한 아날로그 신호의 전압이 큰 경우에는, 카운터의 값을 카운트하여, 해당 카운트한 값에 근거하는 제어 신호를 상기 가변 이득 증폭기로 보내는 디지탈 검출기로 구성되며, 상기 카운터의 카운트된 값이, 소정값보다 클게 될 때마다 상기 가변 이득 증폭기의 이득을 단계적으로 변화시키도록 한 것이며, 이 증폭 수단은 CMOS형 집적 회로로 1칩화 한 것이다.
이와 같이, 마이크 또는 라인 등으로부터의 아날로그 신호를 증폭하여, 증폭한 아날로그 신호를 샘플링하여 기준 전압과 비교하여 과대하게 증폭된 아날로그 신호를 검출하며, 검출된 회수에 근거하여 저항 탭의 스위칭을 하여 단계적으로 증폭기로부터 출력하는 이득을 변화시켜 적정 범위의 출력 레벨의 아날로그 신호로 할 수 있다. 또한, 아날로그 신호의 이득의 제어를 하도록 함으로써, 충분한 대역을 가지는 입력 증폭기 또는 AD 컨버터 등이 불필요하게 되므로, CMOS형 집적 회로에 의한 1칩화가 가능하게 되어, 부품 수가 적고, 제조 공정이 적으며, 집적도도 크고, 또한 저소비 전력으로 할 수 있게 된다.
도 1은 본 발명에 관계되는 자동 이득 제어 방법을 구현한 자동 이득 제어 장치의 한 실시 형태를 나타내는 블럭도.
도 2는 도 1의 가변 이득 증폭기(1)의 한 실시예를 나타내는 설명도.
도 3은 도 1의 디지탈 검출기(4)의 한 실시예를 나타내는 설명도.
도 4는 도 1의 가변 이득 증폭기(1)의 다른 실시예를 나타내는 설명도.
도 5는 도 1의 가변 이득 증폭기(1)의 다른 실시예를 나타내는 설명도.
*도면의 주요 부분에 대한 부호의 설명*
1, 1a, 1b : 가변 이득 증폭기 2 : 필터
3 : AD 컨버터 4 : 디지탈 검출기
5 : 디코더 6 : 스위치군
7 : 저항기 8, 9 : 연산 증폭기
10 : 초퍼 콤퍼레이터 11 : 카운터
12, 13 : 연산 증폭기 IN, OUT, VIN, Vref, CLK : 단자
R1, R2 : 저항기 rA, rB, r1, r2: 저항값
본 발명에 관계되는 자동 이득 제어 방법을 구현화하는 자동 이득 제어 장치의 바람직한 실시예는, 도 1에 도시한 바와 같이, 가변 이득 증폭기(1)와, 필터(2)와, AD 컨버터(3)와, 디지탈 검출기(4)로서 구성되어 있다. 그 중, 소위 증폭 수단은 가변 이득 증폭기(1)와, 필터(2)와, 디지탈 검출기(4)로서 구성한다.
도 1에 있어서, 마이크 또는 라인 등으로부터 입력한 아날로그 신호는, 입력 단자(IN)로부터 가변 이득 증폭기(1)에 입력된다. 가변 이득 증폭기(1)는, 후술하는 바와 같이 이득을 단계적으로 변화하도록 구성된 증폭기이다.
필터(2)는, 가변 이득 증폭기(1)로부터 출력된 아날로그 신호의 주파수 대역을 한정하는 기능을 가진다. 이 필터(2)로부터 출력되는 아날로그 신호는 AD 컨버터(3)와 디지탈 검출기(4)에 입력된다.
AD 컨버터(3)는, 입력한 아날로그 신호를 디지탈 신호로 변환하여, 출력 단자(OUT)에 출력한다. 출력 단자(OUT)로부터의 디지탈 신호는 본 자동 이득 제어 장치의 출력이 된다.
디지탈 검출기(4)는, 필터(2)를 통과한 증폭한 아날로그 신호를 입력하여, 증폭한 아날로그 신호의 주파수에 비교하여 충분히 큰 클럭 주파수에 의해 상기 아날로그 신호를 표본화(샘플링)한다. 또한, 디지탈 검출기(4)에는, 소정값의 전압 레벨을 갖는 기준 신호인 기준 전압이 외부로부터 공급되고 있다.
이러한 디지탈 검출기(4)는, 상기 샘플링의 타이밍마다, 각 샘플의 전압 레벨과 상기 기준 신호의 기준 전압 레벨을 비교하여, 샘플의 전압 레벨이 기준 신호의 전압 레벨보다 큰 회수의 값이 소정값을 초과하였을 때, 8비트의 디지탈 데이터로 이루어지는 피드백 제어 신호인 이득 지시 디지탈 신호를 통해 가변 이득 증폭기(1)로 이득을 내리도록 피드백 지시한다.
상기 피드백 제어 신호인 이득 지시 디지탈 신호를 수신한 가변 이득 증폭기(1)는, 디지탈 검출기(4)로부터의 상기 이득 지시 디지탈 신호를 해독하여, 이 해독 내용에 의해, 이득을 소정 단계, 예를 들면 1단계 내리도록 동작한다.
이와 같이, 가변 이득 증폭기(1), 필터(2) 및 디지탈 검출기(4)는, 피드백제어에 의해 자동적으로 출력 레벨을 조정한다.
도 2는 도 1에 도시한 가변 이득 증폭기(1)의 한 실시예를 나타낸다.
도 2에 있어서, 가변 이득 증폭기(1)는, 디지탈 검출기(4)의 출력 단자에 접속된 디코더(5)와, 디코더(5)의 출력 신호에 의해 온/오프 제어되는 복수의 온/오프 스위치를 가지는 스위치군(6)과, 스위치군(6)의 상기 복수의 온/오프 스위치의 각 단부에 각각 접속된 복수의 탭을 가지며, 한 단부가 필터(2)의 입력 단자에 접속되고, 다른 단부가 접지되어 있는 저항기(7)와, 마이너스 입력 단자가 자체의 출력 단자에 접속되고, 플러스 입력 단자가 스위치군(6)의 각 스위치의 다른 단부의 공통 단자에 접속된 연산 증폭기(8)와, 연산 증폭기(8)의 출력 단자와 입력 단자(IN)의 사이에 직렬로 접속된 두개의 저항기(R1, R2)와, 마이너스 입력 단자가 저항기(R1)와 저항기(R2)의 접속점에 접속되고, 플러스 입력 단자가 접지되며, 출력 단자가 저항기(7)의 상기 한 단부와 동시에 필터(2)의 입력 단자에 접속된 연산 증폭기(9)로써 구성되어 있다.
디코더(5)는, 디지탈 검출기(4)로부터 출력된 피드백 제어 신호인 8비트의 이득 지시 디지탈 신호를 해독하며, 그 해독 내용에 의해 스위치군(6)의 M개의 스위치 내의 온으로 하는 스위치를 지정하는 스위치 지정 신호를 스위치군(6)의 탭 제어부(6a)에 출력한다.
스위치군(6)의 M개의 온/오프 스위치는 탭 제어부(6a)에 의해 개별로 온/오프 제어되도록 이루어져 있다. 즉, 디코더(5)로부터의 스위치 지정 신호가 n번째의스위치를 지정하고 있는 경우, 탭 제어부(6a)는 M개의 스위치(S1∼ SM)의 내, 스위치(Sn)만을 온(접속)으로 하고, 다른 모든 스위치를 오프로 한다.
저항기(7)는, 동일 간격으로 배치된 M개의 탭을 가지고 있고, 따라서, 인접하는 두 개의 탭간의 저항값은 모두 같다. 지금, 스위치군(6)의 M개의 스위치(S1∼ SM)의 내, 스위치(Sn)가 온이 되었을 때, 저항기(7)의 전체 저항(r)은, 이 스위치(Sn)와 접속된 탭에 의해 필터(2)로의 출력측의 저항값(rA)과 접지 측의 저항값(rB)으로 분할된다(r = rA+ rB).
따라서, 연산 증폭기(8)의 플러스 입력 단자와 연산 증폭기(9)의 출력 단자의 사이에 저항값(rA)이 삽입된다.
따라서, 가변 이득 증폭기(1)의 전체의 이득(G)은
Figure pat00006
가 된다. 단, r1, r2는 각각 저항기(R1, R2)의 저항값이다.
이와 같이, 온으로 하는 스위치(Sn)를 바꿈에 따라, 저항값(rA, rB)이 각각 변하고, 그 결과, 가변 이득 증폭기(1)의 이득(G)을 바꿀 수 있게 된다.
도 3은 도 1에 도시한 디지탈 검출기(4)의 한 실시예를 나타낸다.
도 3에 있어서, 디지탈 검출기(4)는 초퍼 비교기(10)와 카운터(11)로 구성된다.
초퍼 비교기(10)는, 필터(2)로부터 출력된 아날로그 신호를 입력하는 입력 단자(VIN)와, 상기 기준 전압인 기준 신호를 입력하는 입력 단자(Vref)와, 클럭 신호를 입력하는 단자(CLK)를 가지고 있다.
초퍼 비교기(10)는, 필터(2)의 출력인 아날로그 신호의 주파수와 비교하여 충분히 큰 주파수의 클럭 신호를 단자(CLK)로부터 입력하며, 이 클럭 신호에 의해 아날로그 신호의 샘플링을 행하는 기능과, 샘플링의 결과 얻어진 각 샘플 데이터의 값을 기준 전압인 기준 신호의 레벨과 비교하는 기능과, 이 비교의 결과 샘플 데이터의 값이 기준 전압인 기준 신호의 레벨보다 큰 경우는 신호(Hi)를, 작은 경우는 신호(Lo)를 카운터(11)로 출력하는 기능을 가진다.
카운터(11)는, 초퍼 비교기(10)로부터 신호(Hi)가 출력된 회수를 세며, 이 회수가 설정치(N1)를 초과하였을 때, 가변 이득 증폭기(1)로 출력하는 이득 지시 디지탈 신호의 8비트 데이터의 내용을 소정 값(N2)만큼 증가한다.
카운터(11)의 상기 설정치(N1, N2)는, 자동 이득 제어 장치에 대한 요구 성능의 하나인 어택(attack) 타임과 회복(recovery) 타임에 따라 적당히 정한다.
상기 가변 이득 증폭기(1)와 상기 디지탈 검출기(4)를 가지는 자동 이득 제어 장치는, 아날로그 신호의 레벨이 과대하게 되며, 디지탈 검출기(4)의 카운터(11)로부터 출력되는 이득 지시 디지탈 신호의 8비트 데이터의 내용이 증가하면, 가변 이득 증폭기(1)의 디코더(5)는 이 8비트 데이터를 해독하여, 온으로 하는 스위치의 번호를 지정하는 스위치 지정 신호를 스위치군(6)의 탭 제어부(6a)로보낸다. 그 결과, 상기한 바와 같이 가변 이득 증폭기(1)의 이득(G)이 변화하게 된다.
도 4 및 도 5는 가변 이득 증폭기의 다른 실시예를 나타낸다.
도 4에 도시하는 나타내는 가변 이득 증폭기(1a)는, 아날로그 신호를 입력하는 입력 단자(IN)와 필터(2)로의 출력 단자와의 사이에 저항기(7)를 직접 접속한 구성으로 되어 있다. 그래서, 스위치군(6)의 복수의 스위치의 공통 단자는 연산 증폭기(12)의 마이너스 입력 단자에 접속한 구성으로 되어 있다.
이러한 구성으로 이루어지는 가변 이득 증폭기(1a)는, 연산 증폭기(12)가 1개뿐이므로, 그 만큼 구성이 간단하고 저소비 전력의 회로 구성으로 할 수 있다. 그러나, 이 회로 구성은, 입력 임피던스가 크게 변화하기 때문에, 이 점이 지장이 없는 용도로 사용하도록 하면 된다.
도 5에 도시하는 가변 이득 증폭기(1b)는, 아날로그 신호를 입력하는 입력 단자(IN)를 연산 증폭기(13)의 플러스 입력 단자와 접속하고, 마이너스 입력 단자를 스위치군(6)의 복수의 스위치의 공통 단자와 접속한 구성으로 되어 있다.
이러한 구성으로 이루어지는 가변 이득 증폭기(1b)는, 연산 증폭기(13)가 1개뿐이므로, 그 만큼 구성이 간단하고 저소비 전력의 회로 구성으로 할 수 있다. 그러나, 이 회로 구성은 연산 증폭기(13)의 동작점이 변화하기 때문에 출력 신호에 약간의 왜곡이 발생할 가능성이 있지만, 이 점이 지장이 없는 용도에 사용하도록 하면 된다.
상술한 바와 같이, 본 발명과 관계되는 자동 이득 제어 장치는, 마이크 또는 라인 등으로부터의 아날로그 신호를 증폭한 이득을, 소정의 기준 전압에서 비교하여, 기준 전압 이상의 아날로그 신호의 전압의 회수로부터 단계적으로 이득을 제어하도록 함으로써, 디지탈 신호로 변환하는 아날로그 신호를 적정 범위의 레벨로 할 수 있으며, 디지탈 신호 처리된 신호의 왜곡 등을 감소시킬 수 있는 효과가 있다.
또한, 아날로그 신호를 제어하도록 한 것에 의해, 증폭 부분을 CMOS형 집적 회로로 1칩화할 수 있으며, 부품 수를 작게 하고, 저소비 전력으로, 제조 공정을 적게 할 수 있는 효과가 있다.

Claims (5)

  1. 자동 이득 제어 방법에 있어서,
    신호 처리할 아날로그 신호를 증폭하고, 해당 증폭된 아날로그 신호의 전압과 소정의 기준 전압을 비교하여 샘플링하고, 해당 샘플링한 회수 중, 상기 기준 전압보다 상기 증폭한 아날로그 신호의 전압이 큰 경우의 회수가 소정 회수를 상회한 경우에는, 상기 증폭한 아날로그 신호의 이득을, 상기 소정 회수를 상회할 때마다 단계적으로 변화시켜서 소정의 적정 범위가 되도록 한 것을 특징으로 하는, 자동 이득 제어 방법.
  2. 제 1 항에 있어서, 상기 기준 전압과의 비교는 상기 증폭된 아날로그 신호를 필터를 통과한 아날로그 신호의 전압으로서 행하도록 한 것을 특징으로 하는, 자동 이득 제어 방법.
  3. 신호 처리할 아날로그 신호를 증폭하는 증폭 수단과,
    해당 증폭한 아날로그 신호를 디지탈 신호로 변환하는 AD 컨버터로 구성되는 자동 이득 제어 장치에 있어서,
    상기 증폭 수단은,
    입력한 아날로그 신호를, 피드백 제어 신호에 따라 이득을 단계적으로 변화시켜 증폭한 아날로그 신호를 출력하는 가변 이득 증폭기와,
    상기 증폭한 아날로그 신호의 전압을 소정의 기준 전압과 비교하여, 상기 증폭한 아날로그 신호의 전압이 큰 경우에는, 카운터의 값을 카운트하여, 해당 카운트한 값에 근거하여 상기 피드백 제어 신호를 상기 가변 이득 증폭기에 보내는 디지탈 검출기를 포함하고,
    상기 카운터의 카운트된 값이, 소정값보다 크게 될 때마다 상기 가변 이득 증폭기의 이득을 단계적으로 변화시키도록 한 것을 특징으로 하는, 자동 이득 제어 장치.
  4. 제 3 항에 있어서, 상기 기준 전압과의 비교는 상기 증폭된 아날로그 신호를 필터를 통과한 아날로그 신호의 전압으로서 행하도록 한 것을 특징으로 하는, 자동 이득 제어 장치.
  5. 제 3 항에 있어서, 상기 증폭 수단은 CMOS형 집적 회로로 1칩화한 것을 특징으로 하는, 자동 이득 제어 장치.
KR1019970015172A 1996-04-24 1997-04-23 자동이득제어방법및자동이득제어장치 KR100432598B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP96-102299 1996-04-24
JP8102299A JPH09289426A (ja) 1996-04-24 1996-04-24 自動利得制御方法及び自動利得制御装置

Publications (2)

Publication Number Publication Date
KR970072652A KR970072652A (ko) 1997-11-07
KR100432598B1 true KR100432598B1 (ko) 2004-08-16

Family

ID=14323743

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970015172A KR100432598B1 (ko) 1996-04-24 1997-04-23 자동이득제어방법및자동이득제어장치

Country Status (4)

Country Link
US (1) US5929706A (ko)
EP (1) EP0803977A3 (ko)
JP (1) JPH09289426A (ko)
KR (1) KR100432598B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7933369B2 (en) 2005-12-08 2011-04-26 Electronics And Telecommunications Research Institute Apparatus for automatic gain control and wireless receiver employing the same

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5892800A (en) * 1997-03-20 1999-04-06 Sigmatel, Inc. Data detection circuit having a pre-amplifier circuit
US7092043B2 (en) 1998-11-12 2006-08-15 Broadcom Corporation Fully integrated tuner architecture
US6696898B1 (en) 1998-11-12 2004-02-24 Broadcom Corporation Differential crystal oscillator
US6353364B1 (en) * 1998-12-22 2002-03-05 Ericsson Inc. Digitally gain controllable amplifiers with analog gain control input, on-chip decoder and programmable gain distribution
CN100557961C (zh) * 2003-04-16 2009-11-04 Nxp股份有限公司 一种具有可变增益放大器的电子电路
EP1750367B1 (en) * 2005-08-04 2009-07-15 Dibcom Method and device for automatic gain control with limited jitter
US7640001B2 (en) * 2005-12-20 2009-12-29 Microtune (Texas), L.P. System and method for providing distributed gain
US8692809B2 (en) 2006-07-06 2014-04-08 Elo Touch Solutions, Inc. Auto-gain switching module for acoustic touch systems
JP5050210B2 (ja) * 2006-10-25 2012-10-17 タイコ エレクトロニクス サーヴィシズ ゲーエムベーハー 自動利得制御回路、そのような回路を具備したシステム、及び自動利得制御方法
JP5429207B2 (ja) * 2010-09-08 2014-02-26 株式会社デンソー 容量式物理量検出装置
TW201218621A (en) * 2010-10-29 2012-05-01 Anpec Electronics Corp Device and method for signal amplification
JP5750067B2 (ja) * 2012-02-21 2015-07-15 ルネサスエレクトロニクス株式会社 制御装置及びデジタル制御電源並びに制御方法
JP6755467B2 (ja) * 2015-05-22 2020-09-16 株式会社エヌエフ回路設計ブロック 増幅手段を備える電子回路の切替回路および電子回路
CN106656086B (zh) * 2016-12-20 2019-05-03 北京中电华大电子设计有限责任公司 一种自动增益放大器电路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61269408A (ja) * 1984-12-05 1986-11-28 Nec Corp デジタル式自動利得調整回路
KR900001507B1 (ko) * 1987-03-02 1990-03-12 삼성반도체통신 주식회사 자동이득 조절시스템
JPH01185008A (ja) * 1988-01-19 1989-07-24 Nec Corp 利得可変増幅器
EP0447593B1 (de) * 1990-03-23 1994-06-29 Deutsche ITT Industries GmbH Schaltung zur automatischen Verstärkungsregelung in MOS-Technik
FR2699768B1 (fr) * 1992-12-23 1995-02-10 Alcatel Radiotelephone Procédé de contrôle automatique de gain pour un récepteur numérique, notamment un récepteur à accès multiple à répartition dans le temps et dispositif pour sa mise en Óoeuvre.
US5422601A (en) * 1994-07-19 1995-06-06 Analog Devices, Inc. Hybrid analog digital automatic gain control gain recovery system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7933369B2 (en) 2005-12-08 2011-04-26 Electronics And Telecommunications Research Institute Apparatus for automatic gain control and wireless receiver employing the same

Also Published As

Publication number Publication date
KR970072652A (ko) 1997-11-07
JPH09289426A (ja) 1997-11-04
EP0803977A2 (en) 1997-10-29
EP0803977A3 (en) 1998-05-20
US5929706A (en) 1999-07-27

Similar Documents

Publication Publication Date Title
KR100432598B1 (ko) 자동이득제어방법및자동이득제어장치
JP5050210B2 (ja) 自動利得制御回路、そのような回路を具備したシステム、及び自動利得制御方法
US7408407B2 (en) Low noise variable gain amplifier
JP2000078435A (ja) ビデオカメラのブラックレベル調整装置
US7881414B2 (en) Bit rate discrimination circuit based on a low frequency component of signal
US5821890A (en) ΔΣ analog-to-digital converter having built-in variable-gain end
US6952132B2 (en) Method and apparatus for automatic gain control
JPH0766744A (ja) 電界検出回路
AU652468B2 (en) Power controller
US6121908A (en) Monolithic filter gain control circuits and techniques with favorable noise behavior
US20060071841A1 (en) Automatic gain control system and method
JPH07273650A (ja) 非線形信号用のａ／ｄ変換回路
US8195116B2 (en) Receiver circuitry with variable gain amplifier
KR960003449B1 (ko) 아날로그 디지탈 변환장치
KR100381783B1 (ko) 다단자동이득제어증폭단을제어하는디지탈제어회로
CN220359145U (zh) 一种红外焦平面驱动系统
KR960013650B1 (ko) 에이치디티브이(hdtv) 수신기의 자동이득 조절장치
JP3233603B2 (ja) フレーム同期シンボル再生装置
KR100204540B1 (ko) 시그마 델타 모듈레이터
CN116647197A (zh) 一种动态周期信号的多级调理系统及方法
CA2024354A1 (en) Circuit arrangement for controlling the level of electrical signals
US20040248536A1 (en) Receiving circuit having improved distortion characteristics
KR890003759B1 (ko) 사설교환기용 국선 감도 자동이득 보상회로
CN118611672A (zh) 一种增益自适应调节的模数转换芯片及其控制方法
JP3544446B2 (ja) 画像信号処理回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090429

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee