JPS61269408A - デジタル式自動利得調整回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、音声信号の自製音量調整（ＡＬＣ）回路等の
自動利得調整回路に関する。

〔従来の技術〕

従来の自動音量調整は、第４図の如く、入力端子９に入
力された信号を増幅回路７で増幅して。

その出力が整流回路１１で整流され、変換回路５に入力
されて直流に変換さする。変換回路５では整流された電
圧をコンデンサ１２に蓄積して直流の自動青葉調整電圧
を得、この自動音ｉ調整電圧を制御回路６に加え、この
制御回路６で増幅回路７の出力利得を調整し、！１１整
されｋｆ量の出力を出力端子１０に得ている。

〔発明が解決しようとする問題点〕

上述した従来の自動音量調整では入力された信号で自動
音！調整が働きはじめるまでのアタックタイムおよび入
力信号による自動音を調整が終るまでのりカバリイタイ
ムはコンデンサ１２の充電特性、放電特性により決まる
。このため、コンデンサ１２の充電、放′には非直線的
な性質をもっているので、アタックタイム、リカバリイ
タイムが一定にできない。またコンデンサ１２の容量は
バラツキ範囲が大きく正確なこれらの時間が設定しにく
い欠点がある。すなわち、ステレオ装置等では左右音の
増幅器に使われている自動音量調整回路のアタックタイ
ム−リカバリタイムが一定にできないため、左右音のバ
ランスがくずれる欠点がある。

〔問題点を解決するための手段〕

本発明によれば、利得調整を制御信号によってできる増
幅器と、この増幅器の出力をデジタルコードに変換する
手段と、被比較信号を記憶する記憶手段と、デジタルコ
ードと被比較信号と全比較してデジタルコードの方が大
きい時にはデジタルコードを比較１ｇ号として前述の記
憶手段に記憶する手段と、被比較信号を取り出して制御
信号として増幅器に加える手段と、被比較信号を取り出
す時期および制御信号全増幅器に加えている期間と全制
御する手段とを有するデジタル式自動利？＠調整回路を
得る。

〔実施例〕

次に１本発明について、図面を参照して説明するＯ 第１図は本発明の一実施例を示すもので、入力端子９よ
り入力された信号全増幅回路７で増幅し。

その出力端子１０に得られる音声信号１０に２０Ｈｚ〜
２０　ＫＨｚを通過さすバンドパスフィルタｌ全通して
整流・変換回路２に加える。整流・変換回路２ではフィ
ルタｌの出力を整流後、制御回路８からのす／ブリング
パルスに応じてデジタルコードに変換する。整流ｅ変換
された信号全比較回路３で記憶回路４からの被比較デジ
タル信号と比較し。

整流し変換回路２からのデジタルコードの方が大きい時
は記憶回路４へ被比較デジタル信号としてデジタルコー
ドを書き換えて記はする。比較回路３の比較動作は制御
回路８からの信動でなされ。

その出力は制御回路８を介して記憶回路４の記憶省き換
え動作を制御する。記憶回路４の被比較デジタル侶号値
は制御回路８からの信号で変換回路５に読み込まれ、制
御回路６供給されて増幅回路７の利得を制御する。全回
路の制御は制御回路８が制御しており、制御回路８から
の制御信号によりＡＬＣ特性のアタックタイム、リカバ
リイタイム全設定している。制御回路８は比較回路３の
比較の結果デジタルコードが被比較デジタル信号より大
きくなることがなくなってから所定時間たってから変換
回路５に信号を出す。この所定時間がアタックタイムで
ある。比較回路３の比較の結果デジタルコードの方が大
きくならなくなってから他の所定時間たってから記憶回
路４にその時のデジタルコードが無条件に書き込まれ、
上記制御が再度行なわ扛る０この他の所定時間がリカバ
リタイムである。

基本的な動作について更に詳細に説明する。増幅回路７
より出力される音声信号出力１０をフィルタ１にて必要
な周波数成分を通し、余分な雑音。

パルス、ノイズを取り除き整流中変換回路２へ送る。整
流・変換回路２では入力された音声信号出力１０を直流
電圧に整流し、比較回路３の回路方式に曾せて、電圧や
電流を４ビツトなどのデジタルコードに変換して出力す
る。このデジタルコードへの変換は制御回路からの信号
で所定のタイミング毎に行なわれる。整流・変換回路２
よシ出力さｎた信号は比較回路３へ入力される。比較回
路３は、先に記憶回路４に記憶されている被比較デジタ
ル値を比較回路３へ読み出して整流・変換回路２よりの
出力と比較し、大きい方を選択する。

記憶回路４の被比較デジタル値は最被は増幅回路７を最
大利得で動作さす値となっている。この比較動作も制御
回路８からの信号で所定のタイミング毎に行なわれる。

記憶回路４からのデータが大きい場合は記憶回路４、制
御回路８、制御回路６はそのままとなる。反対に記憶回
路４からのデータが小さい場合は比較回路３は整流−変
換回路２よりの出力が大きいことを制御回路８へ出力す
る０比較回路３より入力されｆｃ倍信号エフ制御回路８
は記憶回路５へ先に記憶した被比較デジタル値を整流・
変換回路２よす入力されたデジタルコードへ記憶を変更
する。その時、制御回路８より比較回路３には整流畳変
換回路２より入力さｎたデジタルコード全、記憶回路４
から出力するように信号を出力する。変換回路５は制御
回路８からの制御信号を受けると記憶回路４よりの被比
較デジタル値を入力し、その値を制御回路６を駆動する
ための信号に変換します。変換は電圧値や電流値として
またはデジタルコードからアッテネ−タの電圧や電流に
変換し制御回路６の方式に合わせて行う。変換回路５よ
り出力さｎ’ｒｃ侶号で制御回路６は増幅回路７の利得
全制御して音声信号出力１゜のピーク値を一５Ｚの出力
レベルにする。

自動音に調整特性のアタックタイムリカバリイタイムは
制御回路８にて設定できる。アタックタイムは変換回路
５を動作させる時間全制御することにより設定さする。

制御回路６は、次に変換回路５から信号が入力されるま
で先に入力された信号を保持する。この場合ｇ１流１変
換回路２．比較回路３．記憶回路４はアタックタイムの
設定時間の数倍で動作させます。リカバリイタイムは制
御回路８にリカバリイタイム用の時間カウンター全持ち
、カウンターの計数を終了した時、無条件に現時点に整
ｔ＃Ｌｅ変換回路２からの入力全比較回路３↓り記憶回
路４へ記憶させる。次からの動作は通常のアタックタイ
ムにより正常な出力に調整される。リカバリイタイム経
過後５次にカウンターはリセットされ、またりカバリイ
タイムの計数を始める。リカバリイタイムカウント中に
記憶回路４より大きい入力が入った場合、すなわちアタ
ック状絢になると、比較回路３より出力さ７１４信号が
制御目録８に入力され、制御回路８内では現在計数され
ているカラ／りをリセットし、たえずアタックのかかっ
た時点より一定のりカバリイタイムになるようにする。

第２図は基本的には第３図と同じであるが、第３図の実
施例では第２図の整流・変換回路２がアナログ／デジタ
ル変換器２１に、また変換回路５會テジタル／アナログ
変換器とすることにより、制御回路６を省略している。

特にテレビ受像機のステレオ放送受信号の音量調整回路
である。

制御回路８にはクロックとして水平同期信号ｆｎ（１５
，７５３４ＫＨｚ）が用いらｎ、これを分周器８３で４
分用して６３　ＫＨｚのサンプリングパルスを得ている
。水平同期信号ｆｎは端子９５から入力され、サンプリ
ングパルスは端子９１から取り出されている。

音声入力信号は入力端子９から与えられ、増幅ｓ７で利
得調整がなされて出力端子１０から出力されている。増
＠ｓ７には抵抗７２１と７２２とトラ／ラスタ２３から
なる入力レベル制御部７２と増幅器７１とを有している
Ｏこの増幅部７の変形例は第３回に示されている０第３
図では負帰還増幅器が用いられ増幅器７１の非反転入力
端子に入力端子９が接続されているＯ出力端子ｌＯの出
力は抵抗７３１　ｔｌ”介して反転入力端子に接続さ扛
、この反転入力端子は抵抗７３２とトラ／ジスタフ３３
との並列回路を介して接地されている。

出力端子１０の出力はアッテネータ１２１．バンドパス
フィルタ１１１’を介してアナログ／デジタル変換器２
１に与えられている０アツテネータ１２１は増幅部７の
出力の出力レベルを設定する工う所定の減衰が与えら扛
る。バンドパスフィルター１１１は２０　Ｈｚ〜２０に
出を通して他の周波数の雑音Ｑ− 等全除去する。アナログ／デジタル変換器２１はバンド
パスフィルター１１１の出力ｔＪｆｆ６子９１（７）サ
ンプリングパルスのタイミングでデジタルコードに変換
する０ メモリー４には被比較デジタル値として初期的には増幅
部７を最大利得で動作さすデジタル値金記憶している。

アナログ／デジタル変換器からのデジタルコードと記憶
回路４の被比較デジタル値とは比較器３に加えられ、サ
ンプリングツくルスのタイミングでとｎらの比較がなさ
扛る０比較の結果、デジタルコードの方が大きい時に比
較出力を端子９４に生じる０比較出力はＯＲゲート８４
゜８５を通してカウンター８１．８２’にリセットする
とともに、ＯＲゲート８６．端子９３を通して記憶回路
４に与えら扛る０この結果、記憶回路４は被比較デジタ
ル値をデジタルコードに沓き換える。カウンター８１が
端子９５のフロラクラ４８回計数する間に比較出力がな
ければ、カウンター８１に出力を生じて、ＯＲゲート８
７端子９２を介してデジタル／アナログ変換器５１’に
動作さすＯ−１〇− ＯＲゲート８７の出力によって、デジタル／アナログ変
換器５１は記憶回路４の被比較デジタル値を読み込みア
ナログ電圧に変換し、次にＯＲゲート８７に出力を生じ
るまで保持する。このアナログ電圧がトランジスタ７２
３（７３３）のベースに与えられて増幅部７の利得を制
御する。

端子９５のクロックはカウンター８２で５．２５ＱＯＯ
Ｏ回計数される。この５２ＳＱＯＯＯ回計数する間に比
較器３の比較出力がなければ、ＯＲゲート８６゜８７全
通して記憶回路４およびデジタル／アナログ変換器５１
に与えられる。記憶回路４はこのＯＲグー　）　８６か
らの出力でその時のデジタルコードを無条件に被比較デ
ジタル値に書き換える。また。

デジタル／アナログ変換器５１は誉き変えられた被比較
デジタル値をアナログ電圧に変換して保持し、このアナ
ログ電圧をトランジスタ７２３　、７３３に与える。そ
の後、デジタルコードと被比較デジタル値との比較の結
果、比較出力で被比較デジタル値全デジタルコードに書
き換えて利得を調整する動作を再度行う。

カウンター８１がクロックを４８回計数することによっ
て、より大きな入力信号があると増幅部７の利得を下け
る利得調整動作を行う。この４８回計数する期間がアタ
ックタイムで３ｍ５ｅｃである０カウンター８２がクロ
ック’に５．２５ＱＯＯＯ回計数する間に比較器が出力
を生じなければ、入力信号のレベルは下がっているかも
知れない。このため利得を調整しなおす必要がある。従
って、記憶回路４の被比較デジタル値をその時のデジタ
ルコードに書き換えて利得全調整しなおす。この５．２
５ＱＯＯＯ回計数する期間がリカバリータイムであり３
３秒である。

このように、アタックタイムもリカバリタイムも構成素
子のバラツキによらず、カウンター８１゜８２の計数値
を調節することによって設定できる。

すなわち、常に一定のアタックタイム・リカバリタイム
に設定できる。ステレオ増幅器では左右のアタックタイ
ム−リカバリタイムを同じにでき。

左右の音バランスを保つことができる。

〔発明の効果〕

以上説明し７’（工うに１本発明は従来の自動利得調整
方式をデジタル化することにより回路的にアタックタイ
ム、リカバリイタイムの設定ができ。

しかも安定にバラツキ無く動作する自動利得調整できる
効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例によるブロック図。 第２図は本発明の他の実施例によるブロック図。 Ｍ３図は利得制御可能な増＠都の変形例を示すブロック
図である。 第４図は従来の回路のブロック図である。 １・・・・・・フィルタ、２・・・・・・整流・変換回
路、３・・・・・・比較回路％４・・・・・・記憶回路
、５・・・・・・変換回路。 ６・・・・・・制御回路、７・・・・・・増幅回路、８
・・・・・・制御回路、９・・・・・・音声１ｇ号入力
、１０・・・・・・音声信号出力。 １１・・・・・・整流回路、１２・・・・・・コンデン
サ、２１・・・・・・アナログ／デジタル変換器、５１
・・・・・・デジタル／アナログ変換器、７１．’？３
・旧・・増幅部、７２＋・＋−ＡカレヘレベｂｌＪ＃ｓ
、７２１．７２２．７３１−７３２・・・・・・抵抗、
７２３，７３３・・・・・・トランジスタ、８１゜８２
・・・・・・カウンター、８３・・・・・・分周器、８
４，８５゜８６．８７・・・・・・ＯＲゲート、９１〜
９５・・・・・・端子。

Claims (1)

【特許請求の範囲】
1. 利得調整可能な増幅器と、該増幅器の出力をデジタル化
   する回路と、被比較信号を記憶する記憶手段と、前記デ
   ジタル回路の出力と前記記憶手段の出力とを比較して、
   該デジタル化回路の出力が大きい時には該デジタル化回
   路の出力を前記被比較信号として前記記憶手段に記憶す
   る手段と、前記被比較信号を取り出して前記増幅器に加
   え該増幅器の利得を調整する手段と、前記被比較信号の
   取り出し時期および前記増幅器に前記被比較信号を加え
   ている期間を調整する手段とを有することを特徴とする
   デジタル式自動利得調整回路。