JPH0716162B2 - デジタルレベル検出回路 - Google Patents

デジタルレベル検出回路

Info

Publication number
JPH0716162B2
JPH0716162B2 JP60283263A JP28326385A JPH0716162B2 JP H0716162 B2 JPH0716162 B2 JP H0716162B2 JP 60283263 A JP60283263 A JP 60283263A JP 28326385 A JP28326385 A JP 28326385A JP H0716162 B2 JPH0716162 B2 JP H0716162B2
Authority
JP
Japan
Prior art keywords
response
circuit
hold
signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP60283263A
Other languages
English (en)
Other versions
JPS62142420A (ja
Inventor
秀木 深澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP60283263A priority Critical patent/JPH0716162B2/ja
Priority to CA000525032A priority patent/CA1263474A/en
Priority to US06/940,943 priority patent/US4761816A/en
Priority to AT86309872T priority patent/ATE54782T1/de
Priority to DE8686309872T priority patent/DE3672786D1/de
Priority to EP86309872A priority patent/EP0228245B1/en
Priority to KR1019860010823A priority patent/KR960000841B1/ko
Publication of JPS62142420A publication Critical patent/JPS62142420A/ja
Publication of JPH0716162B2 publication Critical patent/JPH0716162B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/10009Improvement or modification of read or write signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Analogue/Digital Conversion (AREA)
  • Control Of Amplification And Gain Control (AREA)

Description

【発明の詳細な説明】 以下の順序で説明する。
A 産業上の利用分野 B 発明の概要 C 従来の技術 D 発明が解決しようとする問題点 E 問題点を解決するための手段(第1図) F 作用 G 実施例 G1 第1の実施例(第1図,第2図) G2 第2の実施例(第3図) G3 他の実施例 H 発明の効果 A 産業上の利用分野 この発明はデジタルレベル検出回路に関する。
B 発明の概要 この発明は、デジタルレベル検出回路において、入力信
号のレベルが減少したときのホールドタイムのホールド
係数を非零とすることにより、ホールドタイムの変動を
小さくしたものである。
C 従来の技術 8ミリビデオや電子スチルカメラなどのオーディオ信号
系においては、記録時、そのオーディオ信号のレベルを
所定の特性で圧縮して記録し、再生時、再生されたオー
ディオ信号のレベルを、記録時とは相補な特性で伸張し
てもとのオーディオ信号を得るようにしている。
また、8ミリビデオにおいては、オーディオ信号をPCM
信号に変換して記録し、電子スチルカメラにおいては、
記録時、オーディオ信号をアナログ信号からデジタル信
号に変換してから時間軸圧縮を行っている。
そこで、オーディオ信号のレベル圧縮回路として第4図
に示すようなものが考えられている。
すなわち、同図において、アナログのオーディオ信号Sa
が、入力端子(1)を通じてオペアンプ(2)に供給さ
れるとともに、このオペアンプ(2)の負帰還路には可
変アッテネータ(乗算回路)(3)が接続される。した
がって、アッテネータ(3)の減衰量を制御することに
より、アンプ(2)からはレベル圧縮されたオーディオ
信号Scが取り出される。
そして、この信号ScがA/Dコンバータ(4)に供給され
て所定のビット数のデジタル信号Sdに変換され、この信
号Sdが出力端子(5)に取り出される。また、このと
き、信号Sdがデジタルレベル検出回路(6)に供給され
て信号Sdが示すレベル(信号Sdをアナログ信号に変換し
たときのそのアナログ信号のレベル)の検出信号V
(t)がデジタル信号の状態で取り出され、この信号V
(t)がアッテネータ(3)に制御信号として供給され
る。
したがって、端子(5)の信号Sdは、オーディオ信号Sa
が、レベル圧縮され、かつ、A/D変換されたデジタル信
号である。
この場合、信号Sdに対するアタック応答特性,ホールド
応答特性およびリカバリ応答特性は、第5図に示すとお
りである。ただし、同図は、これらの応答特性をアナロ
グ信号に変換して示す。
そして、同図Aはアタック応答特性を示し、信号Sdのレ
ベルが時点t=0に値aから値bまでステップ的に上昇
したとき、信号(電圧)V(t)のアタック応答特性
は、 V(t)=((bN−aN)(1−exp(−l/T))+aN)1/N ・・・(i) N,Tは定数 で示される。また、同図Bはホールド応答特性およびリ
カバリ応答特性を示し、信号Sdのレベルが時点t=0に
値aから値bまでステップ的に下降したとき、信号V
(t)のホールド応答特性は、t≦tHの期間について V(t)=a ・・・(ii) で示され、リカバリ応答特性は、t≧tHについて、 V(t)=(b−a)exp(−(t−lH)/TR)+a ・・・(iii) tH,TRは定数 で示される。
なお、このようなホールド応答特性およびリカバリ応答
特性を持たせるのは、信号Saの周波数が低いとき、信号
V(t)のリップル成分が増大して信号Stが変調され、
この結果、低域の歪みが増大することを防止するためで
ある。
具体的には、上記アタック応答は、聴感上、音の立ち上
がり(小音量→大音量)において、ある程度以下の短い
時間のピークつぶれは気づきにくい性質があるため、こ
のレベル検出回路においては、レベル検出出力を保持す
るために(第6図のラッチ回路(18)でレベル保持して
いる)、コンデンサを用いる関係上、この立ち上がり特
性を0にはできない。従って、上記アタック特性は、第
5図Aに示すように、ステップ状の入力に対して一次遅
れ形の応答に準じた応答特性をもたれるようにしてい
る。このアタック応答期間は、例えば、8ミリビデオで
は、オーディオNRの規格として3msecが定められてい
る。
また、聴感上、音の立ち下がり(大音量→小音量)にお
いては、大音量時の余韻が重要であり、この時点であま
り速くレベル検出出力を下げて圧伸量を変化させると、
背景ノイズが頻繁に変化し、いわゆる息づき現象を起こ
すことにより、耳障りなブリージングノイズを発生する
ことになる。これを防ぐためにホールド応答では、音の
立ち下がりにおいて、一定期間、レベル検出出力を保持
するようにしたものである。但し、回路上は、ラッチ回
路(18)内のコンデンサで値を保持しつつも僅かに放電
はしているため、保持しているレベル検出出力が2dB低
下するまでの期間をホールド応答期間としている。例え
ば、8ミリビデオでは、オーディオNRの規格として15ms
ecが定められている。
また、上記ホールド応答期間が経過した後、ブリージン
グノイズが目立たないように圧伸量を変化させるため
に、リカバリ応答では、第5図Bに示すように、ステッ
プ状の立ち下がり信号に対して一次遅れ形の応答にする
ことにより、圧伸量の変化をゆっくりと行なうようにし
ている。このリカバリ応答において、回路上では、コン
デンサの放電量がホールド応答期間より増えることか
ら、新たなレベル検出出力に接近していくことになる。
このリカバリ応答期間は、例えば、8ミリビデオでは、
オーディオNRの規格として40msecが定められている。
そして、第5図Aからも明らかなように、アタック応答
特性においては、任意の時点t=iの電圧Vi(=V
(i))は、時点t=iよりも1つ前のサンプリング時
点t=i−1の電圧Vi-1(=V(i−1))に、その差
分ΔVを加算すればよく、この差分ΔVは、電圧Vi-1
信号Sdの絶対値|Sd|との比で決まるアタック応答用の定
数をもとにして求められる。したがって、初期値を値a
としてサンプリング期間ごとの差分を順次加算していけ
ば、その時点tの電圧V(t)が求まる。また、ホール
ド応答特性は、(ii)式にも示すように平坦であり、リ
カバリ応答特性は(iii)式にも示すように、コンデン
サの放電カーブ(指数関数特性)に値aを加えたもので
あり、したがって、時間軸を離散的にして漸化式で示す
と、(iii)式は、 V(t)=(|Sd|−V(t−1))k+a ・・・(iv) となる。つまり、電圧V(t)は、値aを初期値とし、
現時点t=iの電圧|Sd|と1つ前のサンプリング時点t
=i−1の電圧V-1との差に一定値kを乗算したもの
を、値aに繰り返し加算すれば、求めることができる。
したがって、以上のような応答特性を有する検出回路
(6)は、第6図のように構成することができる。
すなわち、同図において、デジタル信号Sdが、入力端子
(11)を通じて絶対値の検出回路(12)に供給されて現
時点t=iにおける信号Sdの絶対値|Sd|を示す信号|Sd|
とされ、この信号|Sd|が除算回路(13)に供給されると
ともに、後述するラッチ(18)から現時点t=iよりも
1つ前のサンプリング時点t=i−1における信号Vi-1
(=V(i−1))が除算回路(13)に供給される。こ
の除算回路(13)は、(Vi-1−|Sd|)の減算と、信号Vi
-1のビットシフトとを繰り返すことによりVi-1/|Sd|の
除算を実現するものである。そして、その1回の除算に
おいて第1回目の(Vi-1−|Sd|)の減算を行ったとき、
第5図から明らかなように、 アタック応答時・・・Vi-1−|Sd|<0 リカバリ応答時・・・Vi-1−|Sd|≧0 (ホールド応答時) となるので、その第1回目の減算後の(Vi-1−|Sd|)の
MSB(符号ビット)は、 アタック応答時・・・“1" リカバリ応答時・・・“0" (ホールド応答時) となる。そこで、このMSBがラッチ(31)を通じてスイ
ッチ回路(32)に制御信号として供給される。
そして、アタック応答時には、除算回路(13)からの除
算信号Vi-1/|Sd|がアドレス信号形成回路(14)に供給
されて比率Vi-1/|Sd|から各時点に対応するアドレス信
号が形成され、このアドレス信号がROM(15)に供給さ
れて各時点における差分ΔV(=Vi−Vi-1)を百分率化
した値(係数)k0が取り出され、この値k0が乗算回路
(16)に供給されるとともに、検出回路(12)から信号
|Sd|が乗算回路(16)に供給されて信号|Sd|に値k0が乗
算されることにより各時点における差分ΔVが求められ
る。
そして、アタック応答時は、スイッチング回路(32)は
図の状態に切り換えられているので、乗算回路(16)か
らの差分ΔVがスイッチ回路(32)を通じて加算回路
(17)に供給されるとともに、ラッチ(18)から信号Vi
-1が加算回路(17)に供給され、したがって、加算回路
(17)において、信号Vi-1に差分ΔVが加算されて現時
点の信号Viが形成される。そして、この信号Viがラッチ
(18)を通じて出力端子(19)に取り出されるので、こ
の信号Viは、第5図Aに示すアタック応答特性を有す
る。
一方、ホールド応答時およびリカバル応答時には、上述
のように、除算回路(13)から“0"のMSBが出力される
が、このMSBがラッチ(31)を通じてタイマ用のリトガ
ブルカウンタ(2)にカウントのクリアおよびスタート
信号(カウントイネーブル信号)として供給されてカウ
ンタ(21)は時点t=0からクロック(図示せず)のカ
ウントをカウント値0からはじめる。そして、カウンタ
(21)の出力がROM(22)にアドレス信号として供給さ
れ、カウント値がt≦tHの期間にはROM(22)から値0
が取り出され、t>tHの期間には一定値kが取り出さ
れ、この値0またはkが乗算回路(23)に供給される。
さらに、検出回路(12)からの信号|Sd|が減算回路(2
4)に供給されるとともに、ラッチ(18)からの信号Vi
-1が減算回路(24)に供給されて差分ΔV(=|Sd|−Vi
-1)が取り出され、この差分ΔVが乗算回路(23)に供
給されて値0またはkと乗算される。この場合、差分Δ
Vは、第5図Bにも示すように一定のサンプリング期間
ごとのものであり、リカバリ応答特性は(iii)式にも
示すように単純な指数関数特性に値aを加えたものであ
るから、差分ΔVと値0またはkとの乗算出力は、ホー
ルド応答時(t≦tH)またはリカバリ応答時(t≧
における信号V(t)の減少分(変化分)を示している
ことになる。
そして、このとき、スイッチ回路(32)は図とは逆の状
態に切り換えられているので、乗算回路(23)の乗算出
力がスイッチ回路(32)を通じて加算回路(17)に供給
される。したがって、加算回路(17)からは、第5図B
に示すホールド応答特性おびリカバリ応答特性を有する
信号Viが得られ、これが端子(19)に取り出される。
こうして、この検出回路によれば、(i)〜(iii)式
に示したアタック応答特性,ホールド応答特性およびリ
カバリ応答特性を有する検出信号V(t)を得ることが
できる。
(文献:特願昭60−57215号の明細書および図面) D 発明が解決しようとする問題点 上述のホールド応答特性は、(ii)式にも示すように、
0≦t≦tHの期間に、 V(t)=a であり、時点t=0のレベルが完全にホールドされ、こ
れは理想的なホールド応答特性である。
ところが実際には、信号Sdが時間的に離散しているの
で、信号V(t)にエラーを生じることがある。
すなわち、第7図は、信号Sd,V(t)をアナログ信号に
変換して示す。そして、信号Sdが、時間的に連続した信
号、例えばサンプリング周波数の数分の1(<1/2)の
周波数の正弦波であって、途中からその振幅が小さくな
る信号であるとき、その絶対値をとった信号波形が波線
で示すように変化するものとすれば、時間的に離散して
いる実際の信号Sdは、サンプリングごとに得られるの
で、同図に○印で示すように分布する。
そして、ある時点t=t1の信号Sdがピーク値をサンプリ
ングしたデータであるとすれば、信号Sdとサンプリング
周波数とは同期関係にないので、この時点t1における信
号Sdが最後の最大値となり、以後の信号Sdは時点t1の信
号Sdよりも小さな値となる。
したがって、上述の検出回路(6)においては、信号V
(t)は×印で示すように変化し、すなわち、時点t1
らVi-1≧|Sd|となるので、除算回路(13)からのMSBは
時点t1から“0"になる。したがって、時点t=t1から信
号V(t)のホールドが行われ、時点t1から期間tH後の
時点t9になると、リカバリ応答動作に入ってしまう。
そして、この信号Sdがピーク値をサンプリングしたデー
タとなる時点t1は、信号Sdのサンプリングとの兼ね合い
で変化するので、ホールド応答の期間tHの位置も変化す
ることになり、結果として、ホールドタイム(例えば時
点t=0から信号V(t)のレベルが2dB低下するまで
の期間)が、最小はほぼ0(時点t=0と時点t9とが一
致するとき)から最大は設定値tH(時点t=0と時点t1
とがほぼ一致するとき)まで大きくばらついてしまう。
即ち、十分なホールド応答期間を経ることなくリカバリ
応答動作に入ることになり、最悪の場合、ホールド応答
期間がまったく無く、直接リカバリ応答動作入る場合も
ある。
このように、ホールド応答期間が十分でないと、背景ノ
イズが頻繁に変化して、いわゆる息づき現象を起こすこ
とにより、耳障りなブリージングノイズを発生すること
になり、聴感上問題となるという不都合がある。また、
その後のリカバリ応答による効果も十分に発揮させるこ
とができないという問題も生じる。
また、例えば8ミリビデオでは、レベル圧縮およびその
制御信号V(t)の形成をアナログ処理で行うことを前
提にしているので、第8図に実線で示すように信号V
(t)は変化するが、上述の検出回路(6)では信号V
(t)は破線で示すように変化し、その差(斜線部分)
が聴感上問題となってしまう。
そこで、本発明は、上記問題点に鑑みてなされなもの
で、その目的とするところは、入力されたデジタルデー
タのピークレベルの絶対値が高レベルである状態から上
記絶対値が低レベルに変化した場合のホールド応答期間
を確保することができ、ホールド応答の効果、即ち背景
ノイズによるいわゆる息づき現象の発生を防止して、聴
感上非常に目立つブリージングノイズの発生を防止する
という効果を十分に発揮できるようにし、更に、ホール
ド期間の確保によりその後のリカバリ応答の効果、即
ち、ホールド期間経過後のブリージングノイズの発生を
防止するという効果を十分に発揮できるようにし、もっ
てこれらホールド応答及びリカバリ応答の確保と、アナ
ログ処理の場合との差を小さくすることにより、聴感上
の特性を改善することができるデジタルレベル検出回路
を提供することにある。
E 問題点を解決するための手段 本発明は、入力されたデジタルデータが低レベルから高
レベルにステップ的に変化した場合に、レベル検出出力
が一次遅れ形の応答に準じたアタック応答を示し、上記
入力されたデジタルデータが高レベルから低レベルにス
テップ的に変化した場合に、レベル検出出力を一定期間
保持するホールド応答の後、レベル検出出力が一次遅れ
形の応答に準じたリカバリ応答を示すデジタルレベル検
出回路であって、上記入力されたデジタルデータの絶対
値|Sd|を検出する検出回路(12)と、この検出回路(1
2)からの絶対値|Sd|と前回のレベル検出出力Vi-1との
比を求める除算回路(13)と、アタック応答用の定数k0
が記憶され、かつ除算回路(13)の出力に応じた定数k0
を読み出す第1のメモリ(15)を有するアタック応答用
演算回路と、除算回路(13)の出力に基づいてホールド
期間を計数する計数回路(21)とホールド応答用及びリ
カバリ応答用の定数k1及びk2がそれぞれ記憶されている
第2のメモリ(22)を有するホールド・リカバリ応答用
演算回路と、除算回路(13)の出力に基づいて、アタッ
ク応答用演算回路とホールド・リカバリ応答用演算回路
とを選択的に切換え活性化させる切換え手段(32)と、
アタック応答用演算回路とホールド・リカバリ応答用演
算回路のうち、切換え回路(32)にて選択された演算回
路からの出力に基づいて今回の応答動作に応じた変化量
を演算する変化量演算回路(16,23)と、この変化量演
算回路(16,23)の出力と前回のレベル検出出力Vi-1
を加算して今回のレベル検出出力とする加算回路(17)
とを具備し、上記アタック応答用の定数k0をアタック応
答時の時間経過につれて変化する値とし、上記ホールド
応答用及びリカバリ応答用の定数k1及びk2を0ではない
値とし、上記第2のメモリ(22)を、上記ホールド期間
に相当する期間内においてホールド応答用の定数k1を出
力し、ホールド期間経過後においてリカバリ応答用の定
数k2を出力するようにして構成する。
F 作用 本発明に係るデジタルレベル検出回路においては、ま
ず、入力されたデジタルデータのピーク値(絶対値|Sd
|)が低レベルから高レベルに変化した場合、切換え手
段(32)によって、アタック応答用演算回路が活性化さ
れ、第1のメモリ(15)から除算回路(13)の出力に応
じた定数k0が読み出されて、変化量演算回路(16)から
はアタック応答動作に応じた変化量を示す信号が出力さ
れることになる。その結果、加算回路(17)において変
化量演算回路(16,23)の出力と前回のレベル検出出力V
i-1とが加算されて、該加算回路(17)から今回のレベ
ル検出出力が取り出されることになる。上記入力された
デジタルデータのピーク値(絶対値|Sd|)が低レベルか
ら高レベルにステップ状に変化した場合は、レベル検出
出力は一次遅れ形の応答に準じた応答波形を有すること
になる。
次に、上記入力されたデジタルデータのピーク値(絶対
値|Sd|)が高レベルである期間においては、検出回路
(12)にて検出した実際の絶対値|Sd|が振幅方向にばら
つくことになるが、ピーク値を検出した時点以降、検出
回路(12)にて検出する実際の絶対値|Sd|がピーク値よ
りも低い値である可能性がある。従来の回路において
は、このような場合、ホールド応答期間であると認識し
て上記入力されたデジタルデータのピーク値(絶対値)
が高レベルであるにも拘らず、ホールド応答動作を行っ
てしまうという誤動作を引き起こしていたが、本発明に
おいては、前回のレベル検出出力よりも今回入力された
絶対値|Sd|が低い場合、一旦、切換え手段(32)によっ
て、ホールド・リカバリ応答用演算回路が活性化され
て、ホールド応答動作が行われるが、このホールド応答
動作においては、0ではない値であるホール応答用の定
数k1に基づいてホールド応答動作に応じた変化量が決定
されて行くため、レベル検出出力はその定数によって徐
々に低下していくことになる。そのため、ピークを検出
した時点以降、検出回路(12)にて検出する実際の絶対
値|Sd|がピークよりも低い値であっても、前回のレベル
検出出力Vi-1よりも今回の絶対値|Sd|の方が高い値にな
る場合があり、アタック応答動作に入る確率が増加する
ことになる。その結果、従来のように、ピーク値が高レ
ベルであるにも拘らず完全にホールド応答期間に入ると
いう不都合が回避される。
そして、ピーク値が高レベルから低レベルに変化した段
階で初めて完全なホールド応答期間に入り、ピーク値の
立ち下がりに応じたホールド応答期間を確保することが
できることになる。
従って、本発明に係るデジタルレベル検出回路において
は、入力されたデジタルデータのピークレベルの絶対値
が高レベルである状態から上記絶対値が低レベルに変化
した場合の応答(ホールド応答)の期間を確保すること
ができ、このホールド応答の効果、即ち背景ノイズによ
るいわゆる息づき現象の発生を防止して、聴感上非常に
目立つブリージングノイズの発生を防止するという効果
を十分に発揮することができる。
また、ホールド期間の確保によりその後のリカバリ応答
の効果、即ち、ホールド期間経過後のブリージングノイ
ズの発生を防止するという効果を十分に発揮することが
できる。
また、上記のように、ホールド応答の動作期間tHにも信
号V(t)が下降することになるため、アナログ処理の
場合(第8図の実線で示す特性参照)との差が小さくな
る。
このように、本発明においては、上記ホールド応答及び
リカバリ応答の確保と、アナログ処理の場合との差を小
さくすることができるため、聴感上の特性が改善するこ
とになる。
G 実施例 G1 第1の実施例 第1図において、ROM(22)には、ホールド応答特性の
係数として値k1が書き込まれ、リカバリ応答特性の係数
として値k2が書き込まれる。ただし、 k1<0,k2<0(k2=k) |k1|<|k2| とされる。
このような構成によれば、信号Sdが第2図に示すように
変化したとき(第2図は、信号Sdについて第7図と同
じ)、やはり時点t1にホールド応答動作が開始される
が、このとき、ROM(22)の出力は値k1(≠0)となる
ので、信号V(t)が時間的に連続しているとすれば、
同図に細線で示すように、信号V(t)は値k1に対応し
てゆるやかに下降していく(×印は、実際の離散した信
号V(t)を示す)。
そして、時点t1後の続くサンプリング時点t2,t3におい
ては、Vi-1≧|Sd|(この信号|Sd|は時点t2,t3の信号Sd
の絶対値であり、同図に○印で示したものと等価)なの
で、時点t2,t3にそれぞれホールド応答動作が行われ
る。
しかし、次のサンプリング時点t4には、Vi-1<|Sd|なの
で、この時点t4にはアタック応答動作が行われ、信号V
(t)は上昇する(細線図示)。
そして、以後、この時点t2,t3,t4におけるような動作が
サンプリング時点ごとにそれぞれ行われるので、信号V
(t)は×印で示すようになる。
そして、時点t5には、Vi-1<|Sd|となり、アタック応答
動作が行われるとともに、以後は、Vi-1≧|Sd|なので、
この時点t5からホールド応答動作になり、時点t5から期
間tHにわたってホールド応答特性となり、さらに、以後
はリカバリ応答特性となる。
なお、このホールド応答特性の期間tHにも、信号V
(t)は、値k1に応答してゆるやかに下降していく。そ
して、第8図に示すようにステップ入力が供給されたと
きのホールド応答特性は、 V(t)=(b−a)exp(−t)/TH)+a ・・・(v) で示され、リカバリ応答特性は、 V(t)=(b−V(tH))exp(−(t−tH)/TR) +V(tH) ・・・(vi) で示され、これら(v),(vi)式はコンデンサの放電
カープ(指数関数特性)と同じであある。また、(vi)
式において、V(tH)=aとすれば、この(vi)式は
(iii)式に一致する。
こうして、この発明においては、ホールド応答動作に
も、信号V(t)のレベルが下降するようにしたので、
第2図からも明らかなように、本来の正しいホールド応
答動作に近いホールド応答動作が行われる。すなわち、
最後のVi-1<|Sd|となった時点t5が、第2図のように、
時点t=0における直前の反サイクル期間に位置しない
こともあり、したがって、ホールド応答の動作期間tH
位置も前後にずれることもあるが、サンプリング周期は
μ秒のオーダーであるのに対し、ホールド応答の動作期
間tHはm秒のオーダーなので、ホールド応答の動作期間
tHの位置のずれは、十分に小さくなる。特に、|k1|を大
きくすれば、動作期間tHの位置のずれは、より一層小さ
くなる。ちなみに、8ミリビデオの場合には、一例とし
て、 tH=5.4m秒 サンプリング周期=15.9μ秒 (4倍のオーバーサンプリング) k1=−3.66×10-5 k2=−3.66×10-4 とすればよい。
また、ホールド応答の動作期間tHにも信号V(t)は下
降するので、アナログ処理の場合との差(第8図の斜線
部分)が小さくなり、聴感上の特性が改善される。
G2 第2の実施例 第3図に示す例においては、アタック応答の動作時、差
分ΔVに係数k0を乗算するとともに、順次加算すること
により所定のアタック特性を得るようにした場合であ
る。
G3 他の実施例 上述において、ホールド応答時における値k1を時間とと
もに変化させて第8図に示すアナログ処理時の特性に一
致ないし近似させることもできる。また、レベル伸張回
路のレベル検出回路にも適用できる。
H 発明の効果 この発明によれば、ホールド応答動作時にも、信号V
(t)のレベルが下降するようにしたので、第2図から
も明らかように、本来の正しいホールド応答動作に近い
ホールド応答動作が行われる。また、ホールド応答の動
作期間tHにも信号V(t)は下降するので、アナログ処
理の場合との差が小さくなり、聴感上の特性が改善され
る。
【図面の簡単な説明】
第1図,第3図はこの発明の一例の系統図、第2図,第
4図〜第8図はその説明のための図である。 (12)は検出回路、(15),(22)はROMである。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】入力されたデジタルデータが低レベルから
    高レベルにステップ的に変化した場合に、レベル検出出
    力が一次遅れ形の応答に準じたアタック応答を示し、上
    記入力されたデジタルデータが高レベルから低レベルに
    ステップ的に変化した場合に、レベル検出出力を一定期
    間保持するホールド応答の後、レベル検出出力が一次遅
    れ形の応答に準じたリカバリ応答を示すデジタルレベル
    検出回路であって、 上記入力されたデジタルデータの絶対値を検出する検出
    回路と、 上記検出回路からの上記絶対値と前回のレベル検出出力
    との比を求める除算回路と、 アタック応答用の定数が記憶され、かつ上記除算回路の
    出力に応じた定数を読み出す第1のメモリを有するアタ
    ック応答用演算回路と、 上記除算回路の出力に基づいてホールド期間を計数する
    計数回路と、ホールド応答用及びリカバリ応答用の定数
    がそれぞれ記憶されている第2のメモリを有するホール
    ド・リカバリ応答用演算回路と、 上記除算回路の出力に基づいて、アタック応答用演算回
    路とホールド・リカバリ応答用演算回路とを選択的に切
    換え活性化させる切換え手段と、 上記アタック応答用演算回路とホールド・リカバリ応答
    用演算回路のうち、上記切換え回路にて選択された演算
    回路からの出力に基づいて今回の応答動作に応じた変化
    量を演算する変化量演算回路と、 上記変化量演算回路の出力と前回のレベル検出出力とを
    加算して今回のレベル検出出力とする加算回路とを具備
    し、 上記アタック応答用の定数はアタック応答時の時間経過
    につれて変化する値とされ、 上記ホールド応答用及びリカバリ応答用の定数は0では
    ない値とされ、 上記第2のメモリは、上記ホールド期間に相当する期間
    内においてホールド応答用の定数を出力し、ホールド期
    間経過後においてリカバリ応答用の定数を出力すること
    を特徴とするデジタルレベル検出回路。
JP60283263A 1985-12-17 1985-12-17 デジタルレベル検出回路 Expired - Fee Related JPH0716162B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP60283263A JPH0716162B2 (ja) 1985-12-17 1985-12-17 デジタルレベル検出回路
CA000525032A CA1263474A (en) 1985-12-17 1986-12-11 Digital level detecting circuit
US06/940,943 US4761816A (en) 1985-12-17 1986-12-12 Digital level detecting circuit
AT86309872T ATE54782T1 (de) 1985-12-17 1986-12-17 Numerische pegel-detektionsschaltung.
DE8686309872T DE3672786D1 (de) 1985-12-17 1986-12-17 Numerische pegel-detektionsschaltung.
EP86309872A EP0228245B1 (en) 1985-12-17 1986-12-17 Digital level detecting circuit
KR1019860010823A KR960000841B1 (ko) 1985-12-17 1986-12-17 디지탈 레벨 검출회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60283263A JPH0716162B2 (ja) 1985-12-17 1985-12-17 デジタルレベル検出回路

Publications (2)

Publication Number Publication Date
JPS62142420A JPS62142420A (ja) 1987-06-25
JPH0716162B2 true JPH0716162B2 (ja) 1995-02-22

Family

ID=17663188

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60283263A Expired - Fee Related JPH0716162B2 (ja) 1985-12-17 1985-12-17 デジタルレベル検出回路

Country Status (2)

Country Link
JP (1) JPH0716162B2 (ja)
KR (1) KR960000841B1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2681957B2 (ja) * 1988-01-19 1997-11-26 ソニー株式会社 デジタル信号処理装置
JP2681956B2 (ja) * 1988-01-19 1997-11-26 ソニー株式会社 デジタル信号処理装置用のエンベロープ検出方法
EP2009786B1 (en) * 2007-06-25 2015-02-25 Harman Becker Automotive Systems GmbH Feedback limiter with adaptive control of time constants

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5767323A (en) * 1980-10-15 1982-04-23 Fujitsu Ltd Analogue-digital converting circuit provided with agc function
JPS5966222A (ja) * 1982-10-08 1984-04-14 Toshiba Corp 圧縮型a/d変換器

Also Published As

Publication number Publication date
JPS62142420A (ja) 1987-06-25
KR870006716A (ko) 1987-07-14
KR960000841B1 (ko) 1996-01-13

Similar Documents

Publication Publication Date Title
US4972164A (en) Amplitude compressing/expanding circuit
EP1575164B1 (en) Sound signal processing apparatus and sound signal processing method
US5172358A (en) Loudness control circuit for an audio device
KR910002980B1 (ko) 이득 제어 장치
CA1115641A (en) System for reducing noise transients
US4616271A (en) Digital audio system with automatic fade in and fade out operations
US20070018746A1 (en) Auto-gain controlled digital phase-locked loop and method thereof
JPH0716162B2 (ja) デジタルレベル検出回路
EP0228245B1 (en) Digital level detecting circuit
EP0644542B1 (en) Audio signal reproducing apparatus
JP2594328B2 (ja) アッテネーション装置
EP0266159B1 (en) Digital muting circuit
US5140543A (en) Apparatus for digitally processing audio signal
JP2004506241A (ja) オーディオ速度変換を可能にするシステムおよび方法
KR100196477B1 (ko) A/d 변환기
JPH0691392B2 (ja) デジタルレベル検出回路
KR930009658B1 (ko) 디지탈 오디오 신호에서 감지할 수 있는 에러 감소방법
JP2002141802A (ja) A/d変換装置
JP2003318673A (ja) 電子ボリューム回路
JPH0923123A (ja) デジタルオーディオ信号の減衰装置
JPH0783227B2 (ja) ディジタル信号のレベル処理装置
JP3546693B2 (ja) 音声フェード回路
JPS6345056Y2 (ja)
JPS6029048A (ja) D/a変換器
JPH09288859A (ja) デジタル記録装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees