JPH0691392B2 - デジタルレベル検出回路 - Google Patents
デジタルレベル検出回路Info
- Publication number
- JPH0691392B2 JPH0691392B2 JP60289865A JP28986585A JPH0691392B2 JP H0691392 B2 JPH0691392 B2 JP H0691392B2 JP 60289865 A JP60289865 A JP 60289865A JP 28986585 A JP28986585 A JP 28986585A JP H0691392 B2 JPH0691392 B2 JP H0691392B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- response
- attack
- circuit
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 title claims description 24
- 230000004044 response Effects 0.000 claims description 85
- 238000011084 recovery Methods 0.000 claims description 19
- 238000005070 sampling Methods 0.000 description 16
- 230000005236 sound signal Effects 0.000 description 10
- 230000006835 compression Effects 0.000 description 6
- 238000007906 compression Methods 0.000 description 6
- 230000000630 rising effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 241000252233 Cyprinus carpio Species 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Complex Calculations (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】 以下の順序で説明する。
Ａ産業上の利用分野 Ｂ発明の概要 Ｃ従来の技術 Ｄ発明が解決しようとする問題点 Ｅ問題点を解決するための手段（第１図） Ｆ作用 Ｇ実施例 G1第１の実施例（第１図） G2第２の実施例（第２図） G3他の実施例 Ｈ発明の効果 Ａ産業上の利用分野 この発明はデジタルレベル検出回路に関する。
Ｂ発明の概要 この発明は、デジタルレベル検出回路において、アタッ
ク応答の開始時点付近におけるレベル検出出力を制限す
ることにより、アタック応答特性のばらつきを小さくし
たものである。
ク応答の開始時点付近におけるレベル検出出力を制限す
ることにより、アタック応答特性のばらつきを小さくし
たものである。
Ｃ従来の技術 ８ミリビデオや電子スチルカメラなどのオーディオ信号
系においては、記録時、そのオーディオ信号のレベルを
所定の特性で圧縮して記録し、再生時、再生されたオー
ディオ信号のレベルを、記録時とは相補な特性で伸張し
てもとのオーディオ信号を得るようにしている。
系においては、記録時、そのオーディオ信号のレベルを
所定の特性で圧縮して記録し、再生時、再生されたオー
ディオ信号のレベルを、記録時とは相補な特性で伸張し
てもとのオーディオ信号を得るようにしている。
また、８ミリビデオにおいては、オーディオ信号をPCM
信号に変換して記録し、電子スチルカメラにおいては、
記録時、オーディオ信号をアナログ信号からデジタル信
号に変換してから時間軸圧縮を行っている。
信号に変換して記録し、電子スチルカメラにおいては、
記録時、オーディオ信号をアナログ信号からデジタル信
号に変換してから時間軸圧縮を行っている。
そこで、オーディオ信号のレベル圧縮回路として第６図
に示すようなものが考えられている。
に示すようなものが考えられている。
すなわち、同図において、アナログのオーディオ信号Sa
が、入力端子（１）を通じてオペアンプ（２）に供給さ
れるとともに、このオペアンプ（２）の負帰還路には可
変アッテネータ（乗算回路）（３）が接続される。した
がって、アッテネータ（３）の減衰量を制御することに
より、アンプ（２）からはレベル圧縮されたオーディオ
信号Scが取り出される。
が、入力端子（１）を通じてオペアンプ（２）に供給さ
れるとともに、このオペアンプ（２）の負帰還路には可
変アッテネータ（乗算回路）（３）が接続される。した
がって、アッテネータ（３）の減衰量を制御することに
より、アンプ（２）からはレベル圧縮されたオーディオ
信号Scが取り出される。
そして、この信号ScがA/Dコンバータ（４）に供給され
て所定のビット数のデジタル信号Sdに変換され、この信
号Sdが出力端子（５）に取り出される。また、このと
き、信号Sdがデジタルレベル検出回路（６）に供給され
て信号Sdが示すレベル（信号Sdをアナログ信号に変換し
たときのそのアナログ信号のレベル）の検出信号Ｖ
（ｔ）がデジタル信号の状態で取り出され、この信号Ｖ
（ｔ）がアッテネータ（３）に制御信号として供給され
る。
て所定のビット数のデジタル信号Sdに変換され、この信
号Sdが出力端子（５）に取り出される。また、このと
き、信号Sdがデジタルレベル検出回路（６）に供給され
て信号Sdが示すレベル（信号Sdをアナログ信号に変換し
たときのそのアナログ信号のレベル）の検出信号Ｖ
（ｔ）がデジタル信号の状態で取り出され、この信号Ｖ
（ｔ）がアッテネータ（３）に制御信号として供給され
る。
したがって、端子（５）の信号Sdは、オーディオ信号Sa
が、レベル圧縮され、かつ、A/D変換されたデジタル信
号である。
が、レベル圧縮され、かつ、A/D変換されたデジタル信
号である。
この場合、信号Sdに対するアタック応答特性，ホールド
応答特性およびリカバリ応答特性は、第８図に示すとお
りである。ただし、同図は、これらの応答性をアナログ
信号に変換して示す。
応答特性およびリカバリ応答特性は、第８図に示すとお
りである。ただし、同図は、これらの応答性をアナログ
信号に変換して示す。
そして、同図Ａはアタック応答特性を示し、信号Sdのレ
ベルが時点ｔ＝０に値ａから値ｂまでステップ的に上昇
したとき、信号（電圧）Ｖ（ｔ）のアタック応答特性
は、 Ｖ（ｔ）＝（（bN−aN）(1-exp(-t/T)+aN)1/N ・・・（ｉ） N,Tは定数 で示される。また、同図Ｂはホールド応答特性およびリ
カバリ応答特性を示し、信号Sdのレベルが時点ｔ＝０に
値ａから値ｂまでステップ的に下降したとき、信号Ｖ
（ｔ）のホールド応答特性は、ｔ≦tHの期間について Ｖ（ｔ）＝ａ ・・・（ii） で示され、リカバリ応答特性は、ｔ≧tHについて、 Ｖ（ｔ）＝（ｂ−ａ）exp（−（ｔ−tH）／TR）＋ａ ・・・（iii） tH，TRは定数 で示される。
ベルが時点ｔ＝０に値ａから値ｂまでステップ的に上昇
したとき、信号（電圧）Ｖ（ｔ）のアタック応答特性
は、 Ｖ（ｔ）＝（（bN−aN）(1-exp(-t/T)+aN)1/N ・・・（ｉ） N,Tは定数 で示される。また、同図Ｂはホールド応答特性およびリ
カバリ応答特性を示し、信号Sdのレベルが時点ｔ＝０に
値ａから値ｂまでステップ的に下降したとき、信号Ｖ
（ｔ）のホールド応答特性は、ｔ≦tHの期間について Ｖ（ｔ）＝ａ ・・・（ii） で示され、リカバリ応答特性は、ｔ≧tHについて、 Ｖ（ｔ）＝（ｂ−ａ）exp（−（ｔ−tH）／TR）＋ａ ・・・（iii） tH，TRは定数 で示される。
なお、このようなホールド応答特性およびリカバリ応答
特性を持たせるのは、信号Saの周波数が低いとき、信号
Ｖ（ｔ）のリップル成分が増大して信号Scが変調され、
この結果、低域の歪みが増大することを防止するためで
ある。
特性を持たせるのは、信号Saの周波数が低いとき、信号
Ｖ（ｔ）のリップル成分が増大して信号Scが変調され、
この結果、低域の歪みが増大することを防止するためで
ある。
そして、第８図Ａからも明らかなように、アタック応答
特性においては、任意の時点ｔ＝ｉの電圧Vi（＝Ｖ
（ｉ））は、時点ｔ＝ｉよりも１つ前のサンプリング時
点ｔ＝ｉ−１の電圧Vi-1（＝Ｖ（ｉ−１））に、その差
分ΔＶを加算すればよく、この差分ΔＶは、電圧Vi-1と
信号Sdの絶対値|Sd|との比で決まるアタックの応答用の
定数をもとにして求められる。したがって、初期値を値
ａとしてサンプリング期間ごとの差分を順次加算してい
けば、その時点ｔの電圧Ｖ（ｔ）が求まる。また、ホー
ルド応答特性は、（ii）式にも示すように平坦であり、
リカバリ応答特性は（iii）式にも示すように、コンデ
ンサの放電カープ（指数関数特性）と同じであり、した
がって、時間軸を離散的にして漸化式で示すと、（ii
i）式は、 Ｖ（ｔ）＝（|Sd|−Ｖ（ｔ−１））ｋ＋ａ ・・・（iv） となる。つまり、電圧Ｖ（ｔ）は、値ａを初期値とし、
現時点ｔ＝ｉの電圧|Sd|と１つ前のサンプリング時点ｔ
＝ｉ−１の電圧Vi-1との差に一定値ｋを乗算したもの
を、値ａに繰り返し加算すれば、求めることができる。
特性においては、任意の時点ｔ＝ｉの電圧Vi（＝Ｖ
（ｉ））は、時点ｔ＝ｉよりも１つ前のサンプリング時
点ｔ＝ｉ−１の電圧Vi-1（＝Ｖ（ｉ−１））に、その差
分ΔＶを加算すればよく、この差分ΔＶは、電圧Vi-1と
信号Sdの絶対値|Sd|との比で決まるアタックの応答用の
定数をもとにして求められる。したがって、初期値を値
ａとしてサンプリング期間ごとの差分を順次加算してい
けば、その時点ｔの電圧Ｖ（ｔ）が求まる。また、ホー
ルド応答特性は、（ii）式にも示すように平坦であり、
リカバリ応答特性は（iii）式にも示すように、コンデ
ンサの放電カープ（指数関数特性）と同じであり、した
がって、時間軸を離散的にして漸化式で示すと、（ii
i）式は、 Ｖ（ｔ）＝（|Sd|−Ｖ（ｔ−１））ｋ＋ａ ・・・（iv） となる。つまり、電圧Ｖ（ｔ）は、値ａを初期値とし、
現時点ｔ＝ｉの電圧|Sd|と１つ前のサンプリング時点ｔ
＝ｉ−１の電圧Vi-1との差に一定値ｋを乗算したもの
を、値ａに繰り返し加算すれば、求めることができる。
したがって、以上のような応答特性を有する検出回路
（６）は、第７図のように構成することができる。
（６）は、第７図のように構成することができる。
すなわち、同図において、デジタル信号Sdが、入力端子
（11）を通じて絶対値の検出回路（12）に供給されて現
時点ｔ＝ｉにおける信号Sdの絶対値|Sd|を示す信号|Sd|
とされ、この信号|Sd|が除算回路（13）に供給されると
ともに、後述するラッチ（18）から現時点ｔ＝ｉよりも
１つ前のサンプリング時点ｔ＝ｉ−１における信号Vi-1
（＝Ｖ（ｉ−１））が除算回路（13）に供給される。こ
の除算回路（13）は、（Vi-1−|Sd|）の減算と、信号V
i-1のビットシフトとを繰り返すことによりVi-1/|Sd|の
除算を実現するものである。そして、その１回の除算に
おいて第１回目の（Vi-1−|Sd|）の減算を行ったとき、
第８図から明らかなように、 アタック応答時・・・Vi-1−|Sd|＜０ リカバリ応答時・・・Vi-1−|Sd|≧０ （ホールド応答時） となるので、その第１回目の減算後の（Vi-1−|Sd|）の
MSB（符号ビット）は、 アタック応答時・・・“1" リカバリ応答時・・・“0" （ホールド応答時） となる。そこで、このMSBがラッチ（31）を通じてスイ
ッチ回路（32）に制御信号として供給される。
（11）を通じて絶対値の検出回路（12）に供給されて現
時点ｔ＝ｉにおける信号Sdの絶対値|Sd|を示す信号|Sd|
とされ、この信号|Sd|が除算回路（13）に供給されると
ともに、後述するラッチ（18）から現時点ｔ＝ｉよりも
１つ前のサンプリング時点ｔ＝ｉ−１における信号Vi-1
（＝Ｖ（ｉ−１））が除算回路（13）に供給される。こ
の除算回路（13）は、（Vi-1−|Sd|）の減算と、信号V
i-1のビットシフトとを繰り返すことによりVi-1/|Sd|の
除算を実現するものである。そして、その１回の除算に
おいて第１回目の（Vi-1−|Sd|）の減算を行ったとき、
第８図から明らかなように、 アタック応答時・・・Vi-1−|Sd|＜０ リカバリ応答時・・・Vi-1−|Sd|≧０ （ホールド応答時） となるので、その第１回目の減算後の（Vi-1−|Sd|）の
MSB（符号ビット）は、 アタック応答時・・・“1" リカバリ応答時・・・“0" （ホールド応答時） となる。そこで、このMSBがラッチ（31）を通じてスイ
ッチ回路（32）に制御信号として供給される。
そして、アタック応答時には、除算回路（13）からの除
算信号Vi-1/|Sd|がアドレス信号形成回路（14）に供給
されて比率Vi-1/|Sd|から各時点に対応するアドレス信
号が形成され、このアドレス信号がROM（15）に供給さ
れて各時点における差分ΔＶ（＝Vi−Vi-1）を百分率化
したアタック係数Ａ（ｔ）が取り出され、この係数Ａ
（ｔ）が乗算回路（16）に供給されるとともに、検出回
路（12）から信号Viが乗算回路（16）に供給されて信号
|Sd|に係数Ａ（ｔ）が乗算されることにより各時点にお
ける差分ΔＶが求められる。
算信号Vi-1/|Sd|がアドレス信号形成回路（14）に供給
されて比率Vi-1/|Sd|から各時点に対応するアドレス信
号が形成され、このアドレス信号がROM（15）に供給さ
れて各時点における差分ΔＶ（＝Vi−Vi-1）を百分率化
したアタック係数Ａ（ｔ）が取り出され、この係数Ａ
（ｔ）が乗算回路（16）に供給されるとともに、検出回
路（12）から信号Viが乗算回路（16）に供給されて信号
|Sd|に係数Ａ（ｔ）が乗算されることにより各時点にお
ける差分ΔＶが求められる。
そして、アタック応答時は、スイッチング回路（32）は
図の状態に切り換えられているので、乗算回路（16）か
らの差分ΔＶがスイッチ回路（32）を通じて加算回路
（17）に供給されるとともに、ラッチ（18）から信号V
i-1が加算回路（17）に供給され、したがって、加算回
路（17）において、信号Vi-1に差分ΔＶが加算されて現
時点の信号Viが形成される。そして、この信号Viがラッ
チ（18）を通じて出力端子（19）に取り出されるので、
この信号Viは、第８図Ａに示すアタック応答特性を有す
る。
図の状態に切り換えられているので、乗算回路（16）か
らの差分ΔＶがスイッチ回路（32）を通じて加算回路
（17）に供給されるとともに、ラッチ（18）から信号V
i-1が加算回路（17）に供給され、したがって、加算回
路（17）において、信号Vi-1に差分ΔＶが加算されて現
時点の信号Viが形成される。そして、この信号Viがラッ
チ（18）を通じて出力端子（19）に取り出されるので、
この信号Viは、第８図Ａに示すアタック応答特性を有す
る。
一方、ホールド応答時およびリカバリ応答時には、上述
のように、除算回路（13）から“0"のMSBが出力される
が、このMSBがラッチ（31）を通じてタイマ用のリトリ
ガブルカウンタ（２）にカウントのクリアおよびスター
ト信号（カウントイネーブル信号）として供給されてカ
ウンタ（21）は時点ｔ＝０からクロック（図示せず）の
カウントをカウント値０からはじめる。そして、カウン
タ（21）の出力がROM（22）にアドレス信号として供給
され、カウント値がｔ≦tHの期間にはROM（22）からホ
ールド係数として値０が取り出され、ｔ＞tHの期間には
リカバリ係数として一定値ｋが取り出され、この値０ま
たはｋが乗算回路（23）に供給される。
のように、除算回路（13）から“0"のMSBが出力される
が、このMSBがラッチ（31）を通じてタイマ用のリトリ
ガブルカウンタ（２）にカウントのクリアおよびスター
ト信号（カウントイネーブル信号）として供給されてカ
ウンタ（21）は時点ｔ＝０からクロック（図示せず）の
カウントをカウント値０からはじめる。そして、カウン
タ（21）の出力がROM（22）にアドレス信号として供給
され、カウント値がｔ≦tHの期間にはROM（22）からホ
ールド係数として値０が取り出され、ｔ＞tHの期間には
リカバリ係数として一定値ｋが取り出され、この値０ま
たはｋが乗算回路（23）に供給される。
さらに、検出回路（12）からの信号|Sd|が減算回路（2
4）に供給されるとともに、ラッチ（18）からの信号V
i-1が減算回路（24）に供給されて差分ΔＶ（＝|Sd|−V
i-1）が取り出され、この差分ΔＶが乗算回路（23）に
供給されて値０またはｋと乗算される。この場合、差分
ΔＶは、第８図Ｂにも示すように一定のサンプリング期
間ごとのものであり、リカバリ応答特性は（iii）式に
も示すように単純な指数関数特性に値ａを加えたもので
あるから、差分Δｖと値０またはｋとの乗算出力は、ホ
ールド応答時（ｔ≦tH）またはリカバリ応答時（ｔ≧
tH）における信号Ｖ（ｔ）の減少分（変化分）を示して
いることになる。
4）に供給されるとともに、ラッチ（18）からの信号V
i-1が減算回路（24）に供給されて差分ΔＶ（＝|Sd|−V
i-1）が取り出され、この差分ΔＶが乗算回路（23）に
供給されて値０またはｋと乗算される。この場合、差分
ΔＶは、第８図Ｂにも示すように一定のサンプリング期
間ごとのものであり、リカバリ応答特性は（iii）式に
も示すように単純な指数関数特性に値ａを加えたもので
あるから、差分Δｖと値０またはｋとの乗算出力は、ホ
ールド応答時（ｔ≦tH）またはリカバリ応答時（ｔ≧
tH）における信号Ｖ（ｔ）の減少分（変化分）を示して
いることになる。
そして、このとき、スイッチ回路（32）は図とは逆の状
態に切り換えられているので、乗算回路（23）の乗算出
力がスイッチ回路（32）を通じて加算回路（17）に供給
される。したがって、加算回路（17）からは、第８図Ｂ
に示すホールド応答特性およびリカバリ応答特性を有す
る信号Viが得られ、これが端子（19）に取り出される。
態に切り換えられているので、乗算回路（23）の乗算出
力がスイッチ回路（32）を通じて加算回路（17）に供給
される。したがって、加算回路（17）からは、第８図Ｂ
に示すホールド応答特性およびリカバリ応答特性を有す
る信号Viが得られ、これが端子（19）に取り出される。
こうして、この検出回路（６）によれば、（ｉ）〜（ii
i）式に示したアタック応答特性，ホールド応答特性お
よびリカバリ応答特性を有する検出信号Ｖ（ｔ）を得る
ことができる。
i）式に示したアタック応答特性，ホールド応答特性お
よびリカバリ応答特性を有する検出信号Ｖ（ｔ）を得る
ことができる。
（文献：特願昭60−57215号の明細書および図面） Ｄ発明が解決しようとする問題点 ところで、上述のアタック応答係数Ａ（ｔ）は、ROM（1
5）のアドレスｐに対して次のように計算される。すな
わち、第９図に示すように、入力信号Sdとして単位ステ
ップ信号を与えて検出回路（６）の理論的なアタック応
答特性（（ｉ）式）を使用する。そして、ROM（15）の
アドレスｐに対して、 Ｖ（ｔ）＝p/2n となる時点ｔをt1とし、この時点t1から次のサンプリン
グ時点t2（＝t1＋Ts.Tsはサンプリング周期）における
信号Ｖ（ｔ）を、 Ｖ（t2）＝ｑ とすると、ROM（15）のｐ番地のデータ、すなわち、ｐ
番地のアタック係数Ａ（ｐ）は、 Ａ（ｐ）＝ｑ−P/2n ・・・（ｖ） ０≦Ｐ＜2n となり、これは第３図の曲線のようになる。なお、同
図における横軸、すなわち、アドレスｐは、形成回路
（14）により時間ｔとともに変化するので、この横軸の
時間軸と考えることもできる。
5）のアドレスｐに対して次のように計算される。すな
わち、第９図に示すように、入力信号Sdとして単位ステ
ップ信号を与えて検出回路（６）の理論的なアタック応
答特性（（ｉ）式）を使用する。そして、ROM（15）の
アドレスｐに対して、 Ｖ（ｔ）＝p/2n となる時点ｔをt1とし、この時点t1から次のサンプリン
グ時点t2（＝t1＋Ts.Tsはサンプリング周期）における
信号Ｖ（ｔ）を、 Ｖ（t2）＝ｑ とすると、ROM（15）のｐ番地のデータ、すなわち、ｐ
番地のアタック係数Ａ（ｐ）は、 Ａ（ｐ）＝ｑ−P/2n ・・・（ｖ） ０≦Ｐ＜2n となり、これは第３図の曲線のようになる。なお、同
図における横軸、すなわち、アドレスｐは、形成回路
（14）により時間ｔとともに変化するので、この横軸の
時間軸と考えることもできる。
ところが、実際のレベル検出回路（６）においては、ア
タック係数Ａ（ｐ）が（ｖ）式で示される理論値のとき
には、問題を生じてしまうことが判明した。
タック係数Ａ（ｐ）が（ｖ）式で示される理論値のとき
には、問題を生じてしまうことが判明した。
すなわち、上述のレベル圧縮回路において、D/Aコンバ
ータ（４）などの信号処理に遅延がなければ、アタック
応答時の各信号の波形は、第４図Ａに示すとおりであり
（同図においては、デジタル信号はA/D変換してアナロ
グ信号の波形として示す）、これは上述のとおりのもの
であり、別に問題はない。
ータ（４）などの信号処理に遅延がなければ、アタック
応答時の各信号の波形は、第４図Ａに示すとおりであり
（同図においては、デジタル信号はA/D変換してアナロ
グ信号の波形として示す）、これは上述のとおりのもの
であり、別に問題はない。
しかし、実際には、A/Dコンバータ（４）などの信号処
理に遅延があるので、その遅延を考慮すると、このレベ
ル圧縮回路の等価回路は第10図のようになる。ただし、
この図では、遅延要素（７）が主信号ラインの伝播時間
の遅延を代表し、これは数サンプリング期間程度の遅延
時間である。
理に遅延があるので、その遅延を考慮すると、このレベ
ル圧縮回路の等価回路は第10図のようになる。ただし、
この図では、遅延要素（７）が主信号ラインの伝播時間
の遅延を代表し、これは数サンプリング期間程度の遅延
時間である。
このため、実際のレベル圧縮回路におけるアタック応答
時には、第４図Ｂに示すように、信号Saの変化に対して
信号Sd,V（ｔ）が遅延し、この結果、信号Sdの立ち下が
りが早くなり、すなわち、アタック応答が速くなってし
まう。
時には、第４図Ｂに示すように、信号Saの変化に対して
信号Sd,V（ｔ）が遅延し、この結果、信号Sdの立ち下が
りが早くなり、すなわち、アタック応答が速くなってし
まう。
この場合、アタック応答の時間がはじめから長く設定さ
れているとき、あるいは信号Saに対するサンプリング周
波数が十分に高く設定されているときには、遅延要素
（７）による遅延は小さいので、アタック応答の速くな
る割り合い（速くなった時間と正規のアタック応答の期
間との比）は小さく、したがって、あまり問題にならな
い。
れているとき、あるいは信号Saに対するサンプリング周
波数が十分に高く設定されているときには、遅延要素
（７）による遅延は小さいので、アタック応答の速くな
る割り合い（速くなった時間と正規のアタック応答の期
間との比）は小さく、したがって、あまり問題にならな
い。
しかし、８ミリビデオや電子スチルカメラなどのよう
に、アタック応答の期間が短く設定され、しかも、２倍
のオーバーサンプリング程度のときには、アタック応答
の速くなる割り合いが大きくなり、これは無視できな
い。
に、アタック応答の期間が短く設定され、しかも、２倍
のオーバーサンプリング程度のときには、アタック応答
の速くなる割り合いが大きくなり、これは無視できな
い。
さらに、上述のレベル検出回路（６）においては、信号
Sdが時間的に離散した信号なので、信号Sa（Sc）に対す
るサンプリング時点の位相により信号Ｖ（ｔ）のアタッ
ク応答特性がばらついてしまう。
Sdが時間的に離散した信号なので、信号Sa（Sc）に対す
るサンプリング時点の位相により信号Ｖ（ｔ）のアタッ
ク応答特性がばらついてしまう。
すなわち、第５図は、信号Sd,V（ｔ）をアナログ信号に
変換して示す。そして、信号Sdが時間的に連続した信号
であるときに、破線で示すように変化するものとすれ
ば、時間的に離散している実際の信号Sdは、サンプリン
グごとに得られるので、同図に○印で示すように分布す
る。なお、同図ＡとＢとでは、信号Sdのサンプリング時
点に位相が異なる状態を示す。
変換して示す。そして、信号Sdが時間的に連続した信号
であるときに、破線で示すように変化するものとすれ
ば、時間的に離散している実際の信号Sdは、サンプリン
グごとに得られるので、同図に○印で示すように分布す
る。なお、同図ＡとＢとでは、信号Sdのサンプリング時
点に位相が異なる状態を示す。
そして、アタック応答の開始時点付近（ｔ０）では、
アタック係数Ａ（ｐ）が大きいので、同図A,Bに実線で
示すように、信号Sdのサンプリング時点により信号Ｖ
（ｔ）の立ち上がり量が大きく異なってしまう。そし
て、信号Sdに対するサンプリング時点は、信号Sdによっ
て異なるので、アタック応答特性は信号Sdによってばら
ついてしまう。
アタック係数Ａ（ｐ）が大きいので、同図A,Bに実線で
示すように、信号Sdのサンプリング時点により信号Ｖ
（ｔ）の立ち上がり量が大きく異なってしまう。そし
て、信号Sdに対するサンプリング時点は、信号Sdによっ
て異なるので、アタック応答特性は信号Sdによってばら
ついてしまう。
この発明は、以上のような問題点を一掃しようとするも
のである。
のである。
Ｅ問題点を解決するための手段 このため、この発明においては、アタック応答の開始時
点付近におけるアタック係数Ａ（ｐ）を、（ｖ）式で示
される理論値よりも小さくする。
点付近におけるアタック係数Ａ（ｐ）を、（ｖ）式で示
される理論値よりも小さくする。
Ｆ作用 遅延要素（７）があっても、信号Sd,V（ｔ）は第４図Ｃ
に示すように変化し、正しいアタック応答特性に近似さ
れた特性となる。また、第５図に太い破線で示すよう
に、信号Ｖ（ｔ）の立ち上がり量のばらつきが小さくな
り、アタック応答特性のばらつきが小さくなる。
に示すように変化し、正しいアタック応答特性に近似さ
れた特性となる。また、第５図に太い破線で示すよう
に、信号Ｖ（ｔ）の立ち上がり量のばらつきが小さくな
り、アタック応答特性のばらつきが小さくなる。
Ｇ実施例 G1第１の実施例 第１図において、ROM（15）にはアタック係数Ａ（ｐ）
として第３図に曲線あるいはで示す特性の値が書き
込まれる。この場合、アドレスｐの小さい領域において
は、係数Ａ（ｐ）は遅延要素（７）の遅延量に応じて小
さくされているものであり、曲線においては、ほぼ直
線に近いが、コンデンサの充電カーブ（指数関数特性）
と同一であり、曲線は曲線に対してさらに丸みを持
たせたものである。
として第３図に曲線あるいはで示す特性の値が書き
込まれる。この場合、アドレスｐの小さい領域において
は、係数Ａ（ｐ）は遅延要素（７）の遅延量に応じて小
さくされているものであり、曲線においては、ほぼ直
線に近いが、コンデンサの充電カーブ（指数関数特性）
と同一であり、曲線は曲線に対してさらに丸みを持
たせたものである。
このような構成によれば、ROM（15）のアドレスｐの小
さい領域、すなわち、アタック応答の開始時点付近で
は、アタック係数Ａ（ｐ）が（ｖ）式で示される正規の
値よりも小さいので、信号Sd,V（ｔ）は第４図Ｃに示す
ように変化することになり、信号Sdは、期間Tdを除く
と、遅延要素（７）がないときの正規の変化（同図Ａ）
に近似される。
さい領域、すなわち、アタック応答の開始時点付近で
は、アタック係数Ａ（ｐ）が（ｖ）式で示される正規の
値よりも小さいので、信号Sd,V（ｔ）は第４図Ｃに示す
ように変化することになり、信号Sdは、期間Tdを除く
と、遅延要素（７）がないときの正規の変化（同図Ａ）
に近似される。
また、期間Tdには、信号Sdが、正規の変化からはずれて
いるが、この期間Tdは数ｍ秒程度であり、よく知られて
いるように、マスキング効果、特に、一瞬の過大な音が
その後に続く音でマスクされる後向性マスキング効果に
より、この期間Tdの信号Sdの違いは識別できない。
いるが、この期間Tdは数ｍ秒程度であり、よく知られて
いるように、マスキング効果、特に、一瞬の過大な音が
その後に続く音でマスクされる後向性マスキング効果に
より、この期間Tdの信号Sdの違いは識別できない。
さらに、例えば８ミリビデオのPCM音声の規格によれ
ば、レベル圧縮時のアタック応答特性は、周波数が5kHz
の入力信号のレベルがステップ状に20dB大きくなってか
ら、収れんするレベルよりも2dB大きいレベルとなるま
での期間が3m秒と規定されているので、信号Sdの期間Td
におけるレベルのずれは、問題にならない。
ば、レベル圧縮時のアタック応答特性は、周波数が5kHz
の入力信号のレベルがステップ状に20dB大きくなってか
ら、収れんするレベルよりも2dB大きいレベルとなるま
での期間が3m秒と規定されているので、信号Sdの期間Td
におけるレベルのずれは、問題にならない。
したがって、この発明によれば、主信号ラインに遅延要
素（７）があっても、聴感上、正規のアタック応答特性
と同等のアタック応答特性を得ることができる。
素（７）があっても、聴感上、正規のアタック応答特性
と同等のアタック応答特性を得ることができる。
さらに、アタック応答の開始時点付近では、アタック係
数Ａ（ｐ）が小さいので、第５図A,Bに太い破線で示す
ように、信号Sdのサンプリング時点の位相が異なってい
ても、信号Ｖ（ｔ）の立ち上がり量が小さくなってアタ
ック応答特性のばらつきが小さくなり、比較的均一なア
タック応答特性を得ることができる。
数Ａ（ｐ）が小さいので、第５図A,Bに太い破線で示す
ように、信号Sdのサンプリング時点の位相が異なってい
ても、信号Ｖ（ｔ）の立ち上がり量が小さくなってアタ
ック応答特性のばらつきが小さくなり、比較的均一なア
タック応答特性を得ることができる。
また、アタック係数Ａ（ｐ）を制限することにより信号
Sdが、すべてをアナログ処理した場合の特性にも似てく
るので、そのようなアナログ方式のものとの互換性も向
上する。
Sdが、すべてをアナログ処理した場合の特性にも似てく
るので、そのようなアナログ方式のものとの互換性も向
上する。
G2第２の実施例 第２図に示す例においては、アタック応答の動作時、差
分ΔＶに係数Ａ（ｐ）を乗算するとともに、順次加算す
ることにより所定のアタック特性を得るようにした場合
である。
分ΔＶに係数Ａ（ｐ）を乗算するとともに、順次加算す
ることにより所定のアタック特性を得るようにした場合
である。
G3他の実施例 上述においては、アタック係数Ａ（ｐ）を制限すること
によりアタック応答特性を改善したが、乗算回路（23）
あるいは加算回路（17）における演算時に同様の制限を
与えてアタック応答特性を改善することもできる。さら
に、ホールド係数を非零としてホールドタイムのばらつ
きを改善することもできる。また、レベル伸張回路のレ
ベル検出回路にも適用できる。
によりアタック応答特性を改善したが、乗算回路（23）
あるいは加算回路（17）における演算時に同様の制限を
与えてアタック応答特性を改善することもできる。さら
に、ホールド係数を非零としてホールドタイムのばらつ
きを改善することもできる。また、レベル伸張回路のレ
ベル検出回路にも適用できる。
Ｈ発明の効果 この発明によれば、アタック応答の開始時点付近におけ
るアタック係数Ａ（ｐ）を正規の値よりも小さくしてい
るので、主信号ラインに遅延要素（７）があっても、聴
感上、正規のアタック応答特性と同等のアタック応答特
性を得ることができる。
るアタック係数Ａ（ｐ）を正規の値よりも小さくしてい
るので、主信号ラインに遅延要素（７）があっても、聴
感上、正規のアタック応答特性と同等のアタック応答特
性を得ることができる。
さらに、アタック応答の開始時点付近では、アタック係
数Ａ（ｐ）が小さいので、第５図A,Bに太い破線で示す
ように、信号Sdのサンプリング時点の位相が異なってい
ても、信号Ｖ（ｔ）の立ち上がり量が小さくなってアタ
ック応答特性のばらつきが小さくなり、比較的均一なア
タック応答特性を得ることができる。
数Ａ（ｐ）が小さいので、第５図A,Bに太い破線で示す
ように、信号Sdのサンプリング時点の位相が異なってい
ても、信号Ｖ（ｔ）の立ち上がり量が小さくなってアタ
ック応答特性のばらつきが小さくなり、比較的均一なア
タック応答特性を得ることができる。
また、アタック係数Ａ（ｐ）を制限することにより信号
Sdが、すべてをアナログ処理した場合の特性にも似てく
るので、そのようなアナログ方式のものとの互換性も向
上する。
Sdが、すべてをアナログ処理した場合の特性にも似てく
るので、そのようなアナログ方式のものとの互換性も向
上する。
第１図，第２図はこの発明の一例の系統図、第３図〜第
10図はその説明のための図である。 （12）は検出回路、（15），（22）はROMである。
10図はその説明のための図である。 （12）は検出回路、（15），（22）はROMである。
Claims (1)
- 【請求項１】入力されたデジタルデータの絶対値を検出
する検出回路と、上記絶対値とレベル検出出力との比を
求める除算回路と、アタック応答用の係数が記憶されて
いる第１のメモリと、ホールド応答用およびリカバリ応
答用の係数が記憶されている第２のメモリと、演算回路
とを有し、 上記アタック応答用の係数はアタック応答時の時間経過
につれて変化する値とされ、 上記ホールド応答用およびリカバリ応答用の係数は所定
値とされ、 上記除算回路の出力に基いてアタック応答動作とホール
ド応答動作およびリカバリ応答動作とが切り換えられ、 上記アタック応答動作のときには、上記演算回路におい
て上記アタック応答用の係数と上記レベル検出出力との
間で乗算および加算が行われて上記入力されたデジタル
データのレベルを示す上記レベル検出出力が取り出され
るとともに、上記アタック応答の動作の開始時点付近に
おいては、上記レベル検出出力の変化が制限され、 上記ホールド応答動作およびリカバリ応答動作のときに
は、上記演算回路において上記ホールド応答用およびリ
カバリ応答用の係数と上記レベル検出出力との間で乗算
および加算が行われて上記入力されたデジタルデータの
レベルを示す上記レベル検出出力が取り出されるデジタ
ルレベル検出回路。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60289865A JPH0691392B2 (ja) | 1985-12-23 | 1985-12-23 | デジタルレベル検出回路 |
| CA000525032A CA1263474A (en) | 1985-12-17 | 1986-12-11 | Digital level detecting circuit |
| US06/940,943 US4761816A (en) | 1985-12-17 | 1986-12-12 | Digital level detecting circuit |
| KR1019860010826A KR960000840B1 (ko) | 1985-12-23 | 1986-12-17 | 디지탈 레벨 검출회로 |
| AT86309872T ATE54782T1 (de) | 1985-12-17 | 1986-12-17 | Numerische pegel-detektionsschaltung. |
| EP86309872A EP0228245B1 (en) | 1985-12-17 | 1986-12-17 | Digital level detecting circuit |
| DE8686309872T DE3672786D1 (de) | 1985-12-17 | 1986-12-17 | Numerische pegel-detektionsschaltung. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60289865A JPH0691392B2 (ja) | 1985-12-23 | 1985-12-23 | デジタルレベル検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62147804A JPS62147804A (ja) | 1987-07-01 |
| JPH0691392B2 true JPH0691392B2 (ja) | 1994-11-14 |
Family
ID=17748758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60289865A Expired - Fee Related JPH0691392B2 (ja) | 1985-12-17 | 1985-12-23 | デジタルレベル検出回路 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH0691392B2 (ja) |
| KR (1) | KR960000840B1 (ja) |
-
1985
- 1985-12-23 JP JP60289865A patent/JPH0691392B2/ja not_active Expired - Fee Related
-
1986
- 1986-12-17 KR KR1019860010826A patent/KR960000840B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960000840B1 (ko) | 1996-01-13 |
| JPS62147804A (ja) | 1987-07-01 |
| KR870006713A (ko) | 1987-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5172358A (en) | Loudness control circuit for an audio device | |
| EP1435690B1 (en) | Digital amplifier | |
| EP0297461B1 (en) | Amplitude compressing/Expanding circuit | |
| JPH0471394B2 (ja) | ||
| US5241604A (en) | Sound effect apparatus | |
| JPH0695619B2 (ja) | ディジタルボリュームの劣化防止回路 | |
| EP0228245B1 (en) | Digital level detecting circuit | |
| KR950007310B1 (ko) | 디지탈 비선형 프리-엠퍼시스/디-엠퍼시스 | |
| JPH0691392B2 (ja) | デジタルレベル検出回路 | |
| JPH0716162B2 (ja) | デジタルレベル検出回路 | |
| US5563538A (en) | Control circuit for clock multiplier | |
| JP2003318673A (ja) | 電子ボリューム回路 | |
| JP3004389B2 (ja) | デジタルコンプレッサ− | |
| JP3546693B2 (ja) | 音声フェード回路 | |
| KR970002195B1 (ko) | 디지탈기기의 음소거장치 및 음소거 제어방법 | |
| JPS636799Y2 (ja) | ||
| JP2611243B2 (ja) | 振幅圧縮伸長回路 | |
| JP3330805B2 (ja) | デジタル低域増強回路 | |
| KR100188145B1 (ko) | 다이나믹 크로스 페이딩을 이용한 키 제어기 | |
| JPH0783227B2 (ja) | ディジタル信号のレベル処理装置 | |
| JP2629231B2 (ja) | 音声信号減衰装置 | |
| JPH04219006A (ja) | リミッタ／コンプレッサ装置 | |
| JPH0783226B2 (ja) | ディジタル信号処理装置 | |
| JPS6013621B2 (ja) | ノイズリダクシヨンシステム | |
| JPH0219014A (ja) | アテネータ機能を有するディジタルフィルタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |