JPH0219014A - アテネータ機能を有するディジタルフィルタ - Google Patents
アテネータ機能を有するディジタルフィルタInfo
- Publication number
- JPH0219014A JPH0219014A JP16988088A JP16988088A JPH0219014A JP H0219014 A JPH0219014 A JP H0219014A JP 16988088 A JP16988088 A JP 16988088A JP 16988088 A JP16988088 A JP 16988088A JP H0219014 A JPH0219014 A JP H0219014A
- Authority
- JP
- Japan
- Prior art keywords
- filter
- attenuator
- digital filter
- digital
- coefficient
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001914 filtration Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 13
- 230000002238 attenuated effect Effects 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 4
- 238000003672 processing method Methods 0.000 description 3
- 238000005070 sampling Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、アテネータ機能を有するディジタルフィル
タに関し、特に、ディジタルフィルタ内に設けられてい
るフィルタ用の乗算器を利用して、アテネータとしても
機能するようにしたアテネータ機能を有するディジタル
フィルタに関する。
タに関し、特に、ディジタルフィルタ内に設けられてい
るフィルタ用の乗算器を利用して、アテネータとしても
機能するようにしたアテネータ機能を有するディジタル
フィルタに関する。
［従来の技術１
第４図は、ＣＤ（コンパクトディスク）プレーヤ等で用
いられている従来のディジタル信号処理方式を説明する
ための図である。第４図において、ディジタル信号はデ
ィジタルフィルタ５に与えられ、次に、Ｄ／Ａ変換器６
に入力されてアナログ信号に変換され、次に、電子ボリ
ューム７に入力されて、アテネートされ、次に増幅器８
により増幅された後出力される。
いられている従来のディジタル信号処理方式を説明する
ための図である。第４図において、ディジタル信号はデ
ィジタルフィルタ５に与えられ、次に、Ｄ／Ａ変換器６
に入力されてアナログ信号に変換され、次に、電子ボリ
ューム７に入力されて、アテネートされ、次に増幅器８
により増幅された後出力される。
第５図は第４図に示すディジタルフィルタ５の構成を示
す概略ブロック図である。第５図において、ディジタル
フィルタ５はシリアルパラレル変換器５１と、シフトレ
ジスタ５２と、乗算３５３と、係数ＲＯＭ５４と、アキ
ュムレータ５５とを含む。
す概略ブロック図である。第５図において、ディジタル
フィルタ５はシリアルパラレル変換器５１と、シフトレ
ジスタ５２と、乗算３５３と、係数ＲＯＭ５４と、アキ
ュムレータ５５とを含む。
第６図はｔ１４５図に示すディジタルフィルタ５の動作
を説明するためのフロー図である。次に、動作について
説明する。
を説明するためのフロー図である。次に、動作について
説明する。
ディジタル信号はシリアルパラレル変換器５１により１
６ビツトのパラレル信号に変換される。
６ビツトのパラレル信号に変換される。
その１６ビツトのパラレル信号は１つのかたまりとして
、シフトレジスタ５２に与えられて遅延され、乗算器５
３に与えられる。それと同時に、係数ＲＯＭ５４から乗
算器５３にディジタルフィルタの係数が与えられる。１
６ビツトのパラレル信号とディジタルフィルタの係数と
は乗算器５３によって乗算され、その計算結果がアキュ
ムレータ５５に与えられる。アキュムレータ５５は計算
結果を加算する動作とともに一時保持する動作を行なう
。そして、アキュムレータ５５からサンプリング周波数
の偶数倍のタイミングで信号が出力される。
、シフトレジスタ５２に与えられて遅延され、乗算器５
３に与えられる。それと同時に、係数ＲＯＭ５４から乗
算器５３にディジタルフィルタの係数が与えられる。１
６ビツトのパラレル信号とディジタルフィルタの係数と
は乗算器５３によって乗算され、その計算結果がアキュ
ムレータ５５に与えられる。アキュムレータ５５は計算
結果を加算する動作とともに一時保持する動作を行なう
。そして、アキュムレータ５５からサンプリング周波数
の偶数倍のタイミングで信号が出力される。
［発明が解決しようとする課２ｆｉｌ
上述のごとく、従来の方式では、ディジタルフィルタと
電子ボリュームとは独立に構成されていたため、装置が
大型になるという問題点があった。
電子ボリュームとは独立に構成されていたため、装置が
大型になるという問題点があった。
また、電子ボリュームに与えられる信号はアナログ信号
であるため、切換ノイズが発生していた。
であるため、切換ノイズが発生していた。
それゆえに、この発明の主たる目的は、ディジタルフィ
ルタ内のディジタルフィルタ用の乗算器をアテネータ用
としても使用することにより、小型で、かつ切換ノイズ
の発生しないアテネータ機能を有するディジタルフィル
タを提供することである。
ルタ内のディジタルフィルタ用の乗算器をアテネータ用
としても使用することにより、小型で、かつ切換ノイズ
の発生しないアテネータ機能を有するディジタルフィル
タを提供することである。
［課題を解決するための手段］
この発明はフィルタ用係数を出力するためのフィルタ用
係数出力手段と、外部から与えられるディジタル信号と
フィルタ用係数出力手段の与えるフィルタ用係数とを乗
算してフィルタ用計算を行なうための乗算手段とを備え
たディジタルフィルタにおいて、アテネータ用係数を出
力するためのアテネータ用係数出力手段と、フィルタ用
係数出力手段に代えて、アテネータ用係数出力手段の出
力が乗算手段に与えられるように切換えるための切換手
段と、乗算手段によるフィルタ用計算結果を乗算手段に
再入力するための再入力手段と、乗算手段によってフィ
ルタ用計算が行なわれたとき、切換手段と再入力手段と
を付勢して、乗算手段によりフィルタ用計算結果とアテ
ネータ用係数とが乗算されるようにする制御手段とを錫
えて構成される。
係数出力手段と、外部から与えられるディジタル信号と
フィルタ用係数出力手段の与えるフィルタ用係数とを乗
算してフィルタ用計算を行なうための乗算手段とを備え
たディジタルフィルタにおいて、アテネータ用係数を出
力するためのアテネータ用係数出力手段と、フィルタ用
係数出力手段に代えて、アテネータ用係数出力手段の出
力が乗算手段に与えられるように切換えるための切換手
段と、乗算手段によるフィルタ用計算結果を乗算手段に
再入力するための再入力手段と、乗算手段によってフィ
ルタ用計算が行なわれたとき、切換手段と再入力手段と
を付勢して、乗算手段によりフィルタ用計算結果とアテ
ネータ用係数とが乗算されるようにする制御手段とを錫
えて構成される。
［作用］
この発明に係るアテネータ機能を有するディジタルフィ
ルタは、フィルタ用計算とアテネータ用計算とを１つの
乗算器で行なうので、装置の小型化が図れるとともに、
安価にアテネータ機能を備えることができる。また、デ
ィジタル信号のままアテネートを行なうので、切換ノイ
ズの発生が防止できる。
ルタは、フィルタ用計算とアテネータ用計算とを１つの
乗算器で行なうので、装置の小型化が図れるとともに、
安価にアテネータ機能を備えることができる。また、デ
ィジタル信号のままアテネートを行なうので、切換ノイ
ズの発生が防止できる。
［発明の実施例］
第１図はこの発明の一実施例の処理方式を説明するため
の図である。第１図において、ディジタル信号はアテネ
ータ機能付ディジタルフィルタｌに与えられ、ディジタ
ルフィルタ内部でディジタルフィルタの計算とアテネー
タの計算とが行なわれる。その結果がディジタル信号で
出力され、そのディジタル信号がＤ／Ａ変換器２によっ
てアナログ信号に変換され、増幅器３に与えられる。
の図である。第１図において、ディジタル信号はアテネ
ータ機能付ディジタルフィルタｌに与えられ、ディジタ
ルフィルタ内部でディジタルフィルタの計算とアテネー
タの計算とが行なわれる。その結果がディジタル信号で
出力され、そのディジタル信号がＤ／Ａ変換器２によっ
てアナログ信号に変換され、増幅器３に与えられる。
第２図は第１図に示すアテネータ機能付ディジタルフィ
ルタ１の構成を示す概略ブロック図である。第２図にお
いて、ディジタル信号はシリアルパラレル変換器１１で
１６ビツトのパラレル信号に変換され、遅延回路１４に
与えられる。遅延回路１４の出力端と乗算器１７の一方
入力端との間に設けられたスイッチＳＷ２は、当該ディ
ジタルフィルタがフィルタ機能を行なう場合には、第２
図に示すように遅延回路１４側に切換えられているので
、遅延された信号は乗算器１７に与えられる。一方、係
数ＲＯＭ１２からディジタルフィルタ用の係数が読出さ
れる。係数ＲＯＭ１２の出力端と乗算器１７の他方入力
端との間に設けられたスイッチＳＷＩは、当該ディジタ
ルフィルタがフィルタ機能を行なう場合には、第２図に
示すように係数ＲＯＭ１２側に切換えられているので、
ディジタルフィルタ用係数は乗算器１７に与えられる。
ルタ１の構成を示す概略ブロック図である。第２図にお
いて、ディジタル信号はシリアルパラレル変換器１１で
１６ビツトのパラレル信号に変換され、遅延回路１４に
与えられる。遅延回路１４の出力端と乗算器１７の一方
入力端との間に設けられたスイッチＳＷ２は、当該ディ
ジタルフィルタがフィルタ機能を行なう場合には、第２
図に示すように遅延回路１４側に切換えられているので
、遅延された信号は乗算器１７に与えられる。一方、係
数ＲＯＭ１２からディジタルフィルタ用の係数が読出さ
れる。係数ＲＯＭ１２の出力端と乗算器１７の他方入力
端との間に設けられたスイッチＳＷＩは、当該ディジタ
ルフィルタがフィルタ機能を行なう場合には、第２図に
示すように係数ＲＯＭ１２側に切換えられているので、
ディジタルフィルタ用係数は乗算器１７に与えられる。
乗算器１７によってディジタル信号とディジタルフィル
タ用係数とが乗算され、その乗算結果がアキュムレータ
１８に与えられ、−時的に格納される。アキュムレータ
１８の出力端側に設けられたスイッチＳＷ３は、当該デ
ィジタルフィルタがフィルタ機能を行なう場合には、第
２図に示すように、出力側に切換えられているので、従
来例と同様アキュムレータ１８に格納されたデータは外
部に出力される。
タ用係数とが乗算され、その乗算結果がアキュムレータ
１８に与えられ、−時的に格納される。アキュムレータ
１８の出力端側に設けられたスイッチＳＷ３は、当該デ
ィジタルフィルタがフィルタ機能を行なう場合には、第
２図に示すように、出力側に切換えられているので、従
来例と同様アキュムレータ１８に格納されたデータは外
部に出力される。
次に、アテネータ機能を行なう場合には、外部からの指
令により、スイッチＳＷＩ、ＳＷ２およびＳＷ３を制御
装置によって切換える。すなわち、スイッチＳＷ１をＲ
ＯＭ１３側に切換え、スイッチＳＷ２およびスイッチＳ
Ｗ３を再入力のための線２０側に切換える。すると、乗
算器１７にはアキュムレータ１８１；−時格納されてい
た乗算結果が再入力されるとともに、係数ＲＯＭ１３か
らアテネータ用係数が与えられる。乗算器１７では乗算
が行なわれ、その乗算結果がアキュムレータ１８に格納
される。次に、スイッチ１３を出力側に切換えると、ア
テネートされていた信号が出力される。これにより、従
来例において使用していた電子ボリュームを用いること
なく、アテネートしたアナログ信号を取出すことができ
る。
令により、スイッチＳＷＩ、ＳＷ２およびＳＷ３を制御
装置によって切換える。すなわち、スイッチＳＷ１をＲ
ＯＭ１３側に切換え、スイッチＳＷ２およびスイッチＳ
Ｗ３を再入力のための線２０側に切換える。すると、乗
算器１７にはアキュムレータ１８１；−時格納されてい
た乗算結果が再入力されるとともに、係数ＲＯＭ１３か
らアテネータ用係数が与えられる。乗算器１７では乗算
が行なわれ、その乗算結果がアキュムレータ１８に格納
される。次に、スイッチ１３を出力側に切換えると、ア
テネートされていた信号が出力される。これにより、従
来例において使用していた電子ボリュームを用いること
なく、アテネートしたアナログ信号を取出すことができ
る。
第３図はこの発明の一実施例の動作を説明するためのフ
ロー図である。まず、シリアルデータのディジタル人力
信号をシリアルパラレル変換器１１でパラレルデータに
変換する。そのパラレルデータを遅延回路１４により遅
延させ、その遅延データとディジタルフィルタ用の係数
とを乗算器１７により乗算する。その乗算したデータを
アキュムレータ１８によって加算するとともに、−時記
憶し、サンプリング周波数の偶数倍のタイミングで出力
する。ここで、偶数倍というのは、２倍。
ロー図である。まず、シリアルデータのディジタル人力
信号をシリアルパラレル変換器１１でパラレルデータに
変換する。そのパラレルデータを遅延回路１４により遅
延させ、その遅延データとディジタルフィルタ用の係数
とを乗算器１７により乗算する。その乗算したデータを
アキュムレータ１８によって加算するとともに、−時記
憶し、サンプリング周波数の偶数倍のタイミングで出力
する。ここで、偶数倍というのは、２倍。
４倍、８倍などディジタルフィルタの方式により異なる
。次に、ディジタルフィルタの計算結果をアテネートす
るか否かが判別され、アテネートしない場合には、ディ
ジタルフィルタの計算結果をそのまま出力し、一方、ア
テネートする場合には、ディジタルフィルタの計算結果
をディジタルフィルタの計算で用いられるのと同一の乗
算器１７によってアテネータ用係数と乗算し、その計算
結果を一時記憶して出力する。
。次に、ディジタルフィルタの計算結果をアテネートす
るか否かが判別され、アテネートしない場合には、ディ
ジタルフィルタの計算結果をそのまま出力し、一方、ア
テネートする場合には、ディジタルフィルタの計算結果
をディジタルフィルタの計算で用いられるのと同一の乗
算器１７によってアテネータ用係数と乗算し、その計算
結果を一時記憶して出力する。
［発明の効果］
以上のように、この発明によれば、フィルタ用計算とア
テネータ用計算とを１つの乗算器で行なうので、装置の
小型化が図れるとともに、安価にアテネータ機能を備え
ることができる。また、ディジタル信号のままアテネー
トするので、切換ノイズの発生が防止できる。
テネータ用計算とを１つの乗算器で行なうので、装置の
小型化が図れるとともに、安価にアテネータ機能を備え
ることができる。また、ディジタル信号のままアテネー
トするので、切換ノイズの発生が防止できる。
第１図はこの発明の一実施例の処理方式を説明するため
の図である。第２図は第１図に示すアテ木−タ機能付デ
ィジタルフィ′ルタの構成を示す概略ブロック図である
。第３図はこの発明の一実施例の動作を説明するための
フロー図である。第４図は従来のディジタル信号処理方
式を説明するための図である。第５図は第４図に示すデ
ィジタルフィルタの構成を示す概略ブロック図である。 第６図は第５図に示すディジタルフィルタの動作を説明
するためのフロー図である。 図において、１はアテネータ機能付ディジタルフィルタ
、２はＤ／Ａ変換器、３は増幅器、１１はシリアルパラ
レル変換器、１２はディジタルフィルタ用係数を記憶し
た係数ＲＯＭ、１３はアテネータ用係数を記憶した係数
ＲＯＭ、１４は遅延回路、１７は乗算器、１８はアキュ
ムレータ、２０は再入力のための線、ＳＷＩ、ＳＷ２お
よびＳＷ３はスイッチを示す。 第 圀 ３１１Ｖ 高４図 わ６０
の図である。第２図は第１図に示すアテ木−タ機能付デ
ィジタルフィ′ルタの構成を示す概略ブロック図である
。第３図はこの発明の一実施例の動作を説明するための
フロー図である。第４図は従来のディジタル信号処理方
式を説明するための図である。第５図は第４図に示すデ
ィジタルフィルタの構成を示す概略ブロック図である。 第６図は第５図に示すディジタルフィルタの動作を説明
するためのフロー図である。 図において、１はアテネータ機能付ディジタルフィルタ
、２はＤ／Ａ変換器、３は増幅器、１１はシリアルパラ
レル変換器、１２はディジタルフィルタ用係数を記憶し
た係数ＲＯＭ、１３はアテネータ用係数を記憶した係数
ＲＯＭ、１４は遅延回路、１７は乗算器、１８はアキュ
ムレータ、２０は再入力のための線、ＳＷＩ、ＳＷ２お
よびＳＷ３はスイッチを示す。 第 圀 ３１１Ｖ 高４図 わ６０
Claims (1)
- 【特許請求の範囲】 フィルタ用係数を出力するためのフィルタ用係数出力手
段と、 外部から与えられるディジタル信号と前記フィルタ用係
数出力手段の与えるフィルタ用係数とを乗算してフィル
タ用計算を行なうための乗算手段とを備えたディジタル
フィルタにおいて、 アテネータ用係数を出力するためのアテネータ用係数出
力手段と、 前記フィルタ用係数出力手段に代えて、前記アテネータ
用係数出力手段の出力が前記乗算手段に与えられるよう
に切換えるための切換手段と、前記乗算手段によるフィ
ルタ用計算結果を前記乗算手段に再入力するための再入
力手段と、前記乗算手段によって前記フィルタ用計算が
行なわれたとき、前記切換手段と前記再入力手段とを付
勢して、前記乗算手段により前記フィルタ用計算結果と
前記アテネータ用係数とが乗算されるようにする制御手
段とを備えた、アテネータ機能を有するディジタルフィ
ルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16988088A JPH0219014A (ja) | 1988-07-06 | 1988-07-06 | アテネータ機能を有するディジタルフィルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16988088A JPH0219014A (ja) | 1988-07-06 | 1988-07-06 | アテネータ機能を有するディジタルフィルタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0219014A true JPH0219014A (ja) | 1990-01-23 |
Family
ID=15894667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16988088A Pending JPH0219014A (ja) | 1988-07-06 | 1988-07-06 | アテネータ機能を有するディジタルフィルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0219014A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6985522B2 (en) | 1999-12-28 | 2006-01-10 | Nec Corporation | Variable-gain digital filter |
-
1988
- 1988-07-06 JP JP16988088A patent/JPH0219014A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6985522B2 (en) | 1999-12-28 | 2006-01-10 | Nec Corporation | Variable-gain digital filter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960002472B1 (ko) | 센터 모드 콘트롤 회로 | |
| US5122718A (en) | Gain/phase compensation circuit for use in servo control system of optical disk device | |
| KR900019352A (ko) | 디지탈 볼륨의 열화방지회로 | |
| JPH0247891B2 (ja) | ||
| KR890015501A (ko) | 모드 절환에 의한 비디오 엠퍼 시스 처리를 가능하게 한 디지탈 필터 | |
| JPH0219014A (ja) | アテネータ機能を有するディジタルフィルタ | |
| KR850007175A (ko) | Pcm부호 복호기 | |
| KR200156178Y1 (ko) | 오디오의 컴팩트 디스크 볼륨 제어회로 | |
| JPS6387008A (ja) | サンプルされたデータのトーン制御装置 | |
| JPS6041887B2 (ja) | スイツチング回路 | |
| JPS6337973B2 (ja) | ||
| JPS63103509A (ja) | デジタルフイルタ | |
| JPH0797738B2 (ja) | アツテネ−シヨン装置 | |
| JPH0561493A (ja) | 可変遅延装置 | |
| JPS62219899A (ja) | 残響付加方式 | |
| JPS6229219A (ja) | アナログ信号の標本化回路 | |
| JPS5713542A (en) | Data speed transducer | |
| KR0139882Y1 (ko) | 캠코더의 내부 노이즈 제거회로 | |
| JPH0744425B2 (ja) | デイジタル濾波回路 | |
| JPS62142420A (ja) | デジタルレベル検出回路 | |
| JPS6337970B2 (ja) | ||
| JPS60143028A (ja) | 雑音低減装置 | |
| JPS636954Y2 (ja) | ||
| JPH0229243B2 (ja) | Denshiboryuumukairo | |
| JPH03190316A (ja) | ゴースト除去用フイルタ回路 |