JPS6041887B2 - スイツチング回路 - Google Patents

Description

【発明の詳細な説明】 本発明はスイッチング回路に係り、信号のレベル若しく
は周波数特性をディジタル的に切換えるに際し、一つの
スイッチング制御信号の印加により信号系の切換え（ス
イッチング）を複数段階に遷移することにより、最小の
部品で、また制御信号を増加させることなしにスイッチ
ング時に伴なう急激な信号変化によるノイズ発生を軽減
し得るスイッチング回路を堤供することを目的とする。

第１図は従来のスイッチング回路の一例の回路図を示す
。入力端子１より入来したレベルＬ（ｄＢ）の信号は抵
抗値Ｒ、の抵抗を介して出力端子４より出力される。こ
こで、上記抵抗及び出力端子４の接続点と接地間には抵
抗値Ｒ。の抵抗とスイッチング素子２とよりなる直列回
路及び抵抗値Ｒ。の抵抗とスイッチング素子３とよりな
る直列回路が夫々並列に接続されている。上記スイッチ
ング素子２、３は制御信号Ａ、Ｂによつてそのオン、オ
フ（接地への導通、非導通）が制御される。従つて、入
力信号はスイッチング素子２、３がいずれもオフのとき
には入力時のレベルＬ（ｄＢ）が保持されたまま出力端
子４から出力される。ここで、時刻ちで制御信号Ａによ
りスイッチング素子２のみがオンとされたものとすると
、この時人力信号は入力時のレベルＬから急激にレＲ。

（■ Ｌ）まで減衰されて出力端子４から出Ｒ１＋Ｒ２
゜力される。

そして、この状態から時亥叶。で制御信号Ｂによりスイ
ッチング素子３もオンとされた場合は、スイッチング素
子２及び３がいずれもオンとなるから、入力信号は上記
レベルＬ。（ｄＢ）から更に、急激にレベルＬ、（■Ｌ
（Ｒ。／ Ｒ３）／（Ｒ、＋Ｒ。／Ｒ。））まで減衰さ
れて出力端子４から出力される。ここで、Ｒ２ｌノＲ３
＝１／（１／Ｒ２＋１／Ｒ３）の略である。上記のスイ
ッチングにより、入力信号のエンベロープは第２図に示
す如く変化する。このように、信号のレベル若しくは周
波数特性をディジタル的にスイッチングしレベルを急激
に変化させた場合、出力端子４の出力信号をスピーカ等
より発音させて聴くと、この急激なレベル変化そのもの
が一種のノイズとなつて聞こえる。

このノイズを軽減するためには、レベル変化の割合を抑
えればよい。従つて、上記の原因により発生するノイズ
軽減のためには、或るレベルから他のレベルへ移る場合
の遷移段階を多くとる必要がある。このためには、スイ
ッチング素子駆動用制御信号を多くする方法が考えられ
る。然るに、上記の従来のスイッチング回路において、
上記のノイズ軽減のために、２，３と同等のスイッチン
グ素子を増加し、かつ、これに伴なつてＡ，Ｂと同等の
制御信号を増加すると、回路構成が複雑となり、また回
路が高価となつてしまう。

また、制御信号数が限定されているような場合には、ノ
イズ軽減をある値以上にはすることができなかつた。本
発明は上記の欠点を除去したものであり、第３図乃至第
８図と共にその各実施例について説明する。

第３図は本発明になるスイッチング回路の一実施例の回
路図、第４図は第３図の出力信号のエンベロープの一例
を示す図をを示す。

第３図中、第１図と同一部分には同一符号を付してある
。抵抗．値Ｒ１の抵抗及び出力端子４の接続点と接地間
に、抵抗値Ｒ２″の第１の抵抗とスイッチング素子５、
抵抗値Ｒ２″の第２の抵抗とスイッチング素子７、抵抗
値Ｒ３″の第３の抵抗とスイッチング素子８、抵抗値Ｒ
３″の第４の抵抗とスイッチング素子．１０よりなる各
直列回路が夫々並列に接続されている。ここで、Ｒ２″
＝２Ｒ２，Ｒ３″＝２Ｒ３に選定する。制御信号Ａ，Ｂ
が印加されていない場合には、上記スイッチング素子５
，７，８，１０はいずれもオフとなり、入力端子１より
入来した信号は入・力時のレベルＬを保持したまま出力
端子４より出力される。次に制御信号Ａが時亥膓で入来
すると、この制御信号Ａはスイッチング素子５に印加さ
れこれをオンとする一方、遅延回路６で一定時間τ１だ
け遅延された後スイッチング素子７に印加されこれをオ
ンとする。

この間、制御信号Ｂは入来していないものとする。これ
により、時亥１１Ｌ１でスイッチング素子５のオンによ
り出力信号レベルはレとなる。ここで、である。

上記時刻ｔ１よソー定時間τ１経過後、時ｊ刻Ｔ２（＝
ｔ１＋γ１）でスイッチング素子５，７共にオンとなり
、出力信号レベルは前記！と等しいレベルになる。次に
、制御信号Ａが入来している上記の状態にある回路に、
時刻Ｔ３で制御信号Ｂが入来したとすると、制御信号Ｂ
はスイッチング素子８をオンとし、一方、遅延回路９に
よソー定時間γ２だけ遅延されてスイッチング素子１０
をオンとする。

従つて、時刻ちではスイッチング素子５，７，８がオン
となり、出力端子４における信号レベルは”！に減衰す
る。ここで、である。

ただし、Ｒ２″ノＲ２″′Ｒ３″＝１／（ゐ＋人十−Ｊ
７）である。そして時刻Ｔ４（＝Ｔ３＋τ２）Ｒ２Ｒ３
で、スイッチング素子５，７，８，１０はすべてオンと
され、出力信号レベルは前記レベルＬ４に等しいレベル
まで減衰される。

上記出力端子４における信号レベル変化は上記の説明よ
り明らかなように第４図に示す如くになり、Ｌ→Ｌ２，
Ｌ２→Ｌ４というレベル切換え時に生ずるノイズは、Ｌ
からＬｌ，ｌ−２からＬというレベル遷移段階を経てレ
ベルがＬ２，Ｌ４へ切り換えられるため、従来にくらべ
てノイズを低減できる。

本発明回路は、更にスイッチング制御信号が限られてい
る場合でも、一つの制御信号入力端子に接続される複数
のスイッチング制御用信号ライン及びスイッチング素子
の増加によつてレベル若しくは周波数特性の変化に伴な
う信号レベルの円滑な遷移（スムージング）ができ、急
峻なレベル変化によるノイズ発生を防ぐことができる。
なお、本発明回路において、１つの制御信号による減衰
若しくは増加の場合、増加されるスイツチング素子に接
続される抵抗の値は、遷移段階としてのレベル変化を同
等にするため、第３図にＲ２″で示すように同一のもの
を使う。

もちろん、これは他の値でもかまわない。第５図及ひ第
６図は夫々本発明回路の第１実施例の各変形例の回路図
を示す。

各図中、第３図と同一部分には同一符号を付し、その説
明を省略する。第５図及び第６図中、１２はスイッチン
グ素子で、他のスイッチング素子５，７と同様に抵抗値
３Ｒ２の抵抗を介して出力端子４に接続されている。第
５図において、１１は遅延回路で、遅延回路６の出力制
御信号Ａを更に遅延してスイッチング１２に印加する。
すなわち、スイッチング素子１２はスイッチング素子５
のオンの時点から遅延回路６及び１１の各遅延時間の和
の時間経過後オンとなる。一方、、第６図示の回路は、
スイッチング素子１２の入力段に設けられる遅延回路の
入力信号が１３で示す如く、遅延されていない制御信号
Ａである点が第５図示の回路と異なる。すなわち、遅延
回路１３の遅遅延時間は、上記遅延回路６と１１の各遅
延時間の和に等しく選定される。第５図、第６図に示す
、スイッチング回路の出力端子４における信号のエンベ
ロープは第７図に示す如くなり、レベルＬの入力信号は
スイッチング素子５のオンのとき（時刻ζ〜Ｔ２）Ｌ１
″に、スイッチング素子５，７のオンのとき（時刻Ｔ２
〜Ｔ３）レ″に、そしてすべてのスイッチング素子がオ
ンのとき（時亥！１ｔ３〜）Ｌ２に減衰される。すなわ
ち、入力信号レベルをＬからＬ２に変化させる場合、上
記の変形例ではレ″，Ｌ１″という段階を経てＬ２に遷
移するようにしているため、第１実施例にくらべてより
ノイズを低減することができる。第８図は本発明になる
スイッチング回路の第２実施例の回路図を示す。本実施
例は、入力信号レベルを時間の経過と共に増加させるよ
うスイッチング動作するものである。すなわち、１４は
演算増幅器で、抵抗値Ｒ１の帰還抵抗が接続されており
、またたその反転入力端子と接地間には抵抗値Ｒ２″の
第１の抵抗とスイッチング素子５、抵抗値Ｒ２″の第２
の抵抗とスイッチング素子７よりなる各直列回路が並列
接続されており、非反転増幅器を構成している。すなわ
ち、入力端子１より入来した信号は、演算増幅器１４の
非反転入力端子に印加され、ここで増幅されて出力端子
１５から出力されるが、スイッチング素子５，７がいず
れもオフの場合（制御信号Ａが印加されていない場合）
は、入力レベルＬが略そのまま保持されて出力される。
制御信号Ａが入来すると、スイッチング素子５がオンと
なり、出力信号レベルは（１＋ｂ）Ｌに増強され、更に
遅延回路６の遅延時間τ１経過後スイッチング素子７も
オンとなるので、出力信号レベルは（１＋？）Ｌにまで
増強される。但し、Ｒ２″＝２Ｒ２とする。このような
信号レベル増強の増合も、レベル切換え時に伴なうノイ
ズの発生を低減できることは前記の説明から明らかであ
る。上述の如く、本発明になるスイッチング回路は、一
つの制御信号入力端子に接続される複数個のスイッチン
グ素子と、上記一つの制御信号入力端子より７印加され
る一つのスイッチング制御信号を上記複数個のスイッチ
ング素子に順次継続的に印加していき最終的に上記複数
個のスイッチング素子をすべてオン（又はオフ）とする
複数個の遅延回路と、上記スイッチング素子のオン（又
はオフ）により入力信号のレベル若しくは周波数特性を
スイッチングして切り換えるために上記複数個のスイッ
チング、素子に夫々対応して接続される回路素子とより
なるため、上記一つのスイッチング制御信号の印加によ
り入力信号レベル若しくは周波数特性のスイッチングを
複数段階に遷移せし・めて所望の信号レベル若しくは周
波数特性にでき、従つて信号切換時の急激な変化に起因
して生ずるスイッチングノイズを、部品点数少なくかつ
簡単な回路構成により低減でき、限られたスイッチング
制御信号でもあるいはスイッチング制御信．号を増加せ
ずともこれを増加してスイッチングをする従来回路と同
様なスイッチングノイズ低減効果を得ることができ、ま
た、上記のスイッチング回路を複数個縦続接続した場合
には、入力信号レベル若しくは周波数特性のスイッチン
グをより任）意自在に行ない得る等の、特長を有するも
のである。

【図面の簡単な説明】

第１図は従来回路の一例の回路図、第２図は第１図の動
作説明用出力信号エンベロープの波形図、第３図は本発
明回路の第１実施例の回路図、第４図は第３図の動作説
明用出力信号エンベロープ波形図、第５図及び第６図は
夫々第３図の変形例の回路図、第７図第５図及び第６図
の動作説明用出力信号エンベロープ波形図、第８図は本
発明回路の第２実施例の回路図である。 １・・・入力端子、２，３，５，７，８，１０，１２・
・・スイッチング素子、４・・・出力端子、６，９，１
１，１３・・・遅延回路。

Claims (1)

【特許請求の範囲】
1. １ 一つの制御信号入力端子に接続される複数個のスイ
   ッチング素子と、該一つの制御信号入力端子より印加さ
   れる一つのスイッチング制御信号を該複数個のスイッチ
   ング素子に順次継続的に印加していき最終的に該複数個
   のスイッチング素子をすべてオン（又はオフ）とする複
   数個の遅延回路と、該スイッチング素子のオン（又はオ
   フ）により入力信号のレベル若しくは周波数特性をスイ
   ッチングして切換えるために該複数個のスイッチング素
   子に夫々対応して接続される回路素子とよりなり、上記
   一つのスイッチング制御信号の印加により入力信号レベ
   ル若しくは周波数特性のスイッチングを複数段階に遷移
   せしめて所望の信号レベル若しくは周波数特性とするよ
   う構成したことを特徴とするスイッチング回路。