JPH03190316A - ゴースト除去用フイルタ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】

本発明は、テレビジョン信号のゴースト除去に関し、特
にゴースト除去装置のゴースト除去フィルタ回路に適す
るものである。

【従来の技術】

テレビジョン受像機は、放送局の送信アンテナから直接
到達する電波に、何らかの対象物に反射した電波を重畳
した信号を受信する。後者の電波は、前者の電波と比較
して、時間的な遅延と強度の変化を受けているため、受
信された画像にゴーストと呼ばれる障害が発生すること
がある。 従来、上述のようなゴーストを除去するために、各種の
ゴースト除去装置が開発されている。第２図はその一例
で、受信信号とそれにゴースト除去用のフィルタリング
を施した信号を、相加えることによってゴーストのない
信号を得る。 第３図、第４図に、従来のゴースト除去用フィルタ回路
の一例を示す。 第３図に示したフィルタは、各標本化点ごとに端子を取
り出したシフト・レジスタ１０１とその各端子に接続さ
れた乗算器２０１と、各乗算器２０１の出力の総和をと
る加算器３０１よりなる。 各乗算器２０１の係数Ｃ０〜Ｃｎは、タップ利得制御回
路５０１によって制御され、出力端子からゴーストの信
号を打ち消すための出力信号を得る。 通常予想されるゴーストを除去するためには、数百タッ
プのトランスパーサル・フィルタを構成することになり
、回路規模が膨大になる。 第４図に示したフィルタは、この問題を解決するために
、第３図に示したフィルタのタップ利得の大半が０であ
ることに着目して、考案されたものである。シフト・レ
ジスタ１０１の各端子と乗算器２０１の接続関係を変え
るタップ切り換え回路４０１を設けることによって、０
でない係数を持つ乗算器２０１のみをシフト・レジスタ
に接続する。このため、乗算器以下の回路規模を大幅に
削減することができる。 なお、本発明に関連する従来例として、特開平１−１３
６４７４を挙げることができる。

【発明が解決しようとする課題】

第３図に示したフィルタは、タップ数が数百に及ぶため
、回路規模が膨大となる。例えば、２５６画素（標本化
周期の２５６倍）までの遅延を想定する場合、遅延素子
、乗算器、加算器をそれぞれ２５６個ずつ備える必要が
ある。これを第４図に示したようにタップ切り換え回路
を設けた場合、必要とされる乗算器の数は、６４個程度
まで削減される。しかし、６４個もの乗算器を１チツプ
のＬＳＩに集積することは、・困難である一方、複数の
チップを用いて実現しようとしてもチップ間を接続する
信号線の数が膨大となり、困難が生ずる。 例えば、入力信号が８ビット精度であるとすると、タッ
プ切り換え回路は、２０４８本（８ビツト×２５６）の
入力信号から５１２本（８ビツト×６４）の出力信号を
得るセレクタ回路となる。これを途中で異なるＬＳＩチ
ップに分割しようとしても、２０４８本の入力端子と接
続する乗算器数に対応する出力端子、制御端子が必要と
なって、実現は困難である。 本発明の目的は、演算回路の規模を上述の従来例に比し
て更に大幅に削減したゴースト除去フィルタ回路を提供
することにある。

【課題を解決するための手段】

本発明においては、複数のタップに対する乗算を、１個
の乗算器を時分割で用いて行い、その結果を積算するこ
とにより、ゴースト除去信号を得る。演算器を時分割で
用いるため演算回路の規模が大幅に削減される。 第４図に示したゴースト除去用フィルタ回路は第５図に
示す構成のように、シフト・レジスタ１０１とタップ切
り換え回路４０１の部分を可変遅延線１０２として扱う
ことができる。 第６図では、００〜Ｃ７のタップ利得を乗する演算を、
１個の乗算器を時分割で用いて実行する。 乗算器の一方の入力端子には、８本のタップ出力を接続
する選択回路４０２が接続されており、他方には、それ
に応じたタップ利得を格納しておく係数レジスタ１０３
が接続されている。乗算器の出力は、加算回路３０１に
接続されており、乗算結果の総和を出力する。加算器の
出力には、積算回路３０２が接続され、ゴースト除去信
号を出力する。

【作用】

タップ毎の出力端子と乗算器２０１を接続する選択回路
４０２は、標本化周波数の８倍の速度で動作しており、
シフト・レジスタ１０１の複数（８個）の出力端子情報
を順次乗算器に転送する。 乗算器は、各々のタップに対応する係数をレジスタ１０
３から順次読み出して乗算を実行する。乗算結果は加算
器３０１によって合計される。その出力は、積算回路に
よって８個ごとに積算され、ゴースト除去信号として出
力される。 以上、乗算器他の処理速度を標本化周波数の８倍と仮定
して説明したが、これは乗算器などの処理能力に応じて
適切に決定されるべきものである。

【実施例】

本発明の一実施例を第１図を用いて説明する。 第１図は、本発明のゴースト除去用フィルタ回路の一構
成例である。 入力されたビデオ信号は、標本化周波数ｆｓで動作する
シフト・レジスタ１０１に入力され、標本化周波数ｆｓ
間隔の時系列信号に変換される。 この時系列信号は、タップ切り換え回路４０１に入力さ
れ、タップ利得の大きいものから順に乗算器２０１に割
り当てられる。一つの乗算器２０１には、８個のタップ
出力端子が割り当てられ、この８個の信号は、標本化周
波数ｆｓの８倍の周波数で順次乗算器２０１に入力され
る。対応するタップ利得係数は、乗算器２０１に接続さ
れた係数レジスタ１０３にあらかじめ格納しておき、タ
ップ出力に応じた係数を順次読みだして乗算を行なう。 乗算結果は、加算器３０１により互いに加算される。 乗算器２０１と加算器３０１はともに標本化周波数ｆｓ
の８倍の周波数で動作しており、演算結果も８ｆｓで出
力される。積算回路３０２は、加算器３０３と積算レジ
スタ１０４、出力レジスタ１０５よりなり、加算器３０
３の演算結果すなわち８個の和を求めて出力する。これ
により第４図に示したゴースト除去用フィルタ回路と全
く同じ機能を、極めて少ない回路規模で、実現すること
ができる。 第７図に選択回路４０２および係数レジスタ１０３の具
体的回路の構成例を示す。選択回路４０２は、１ビツト
当たり８個のスイッチング・トランジスタよりなり、８
個のタップ出力を順次乗算器２０１に供給する。係数レ
ジスタ１０３は、８ピツトのシフト・レジスタと、その
各々の出方端子に接続された８個のスイッチング・トラ
ンジスタよりなり、８種類のタップ利得を順次乗算器２
０１に供給する。係数レジスタ１０３への係数の書き込
みは、係数入力端子９０９を用いてシリアルに実行する
。このとき、係数書き込みクロックを端子９１０から入
力する。係数の書き込みは、ビデオ信号が画面に現れて
いない期間に実行すればよく、このような回路構成を採
ることにより、アドレス・デコーダを必要としないため
、回路規模の面で有利である。 第８図に第７図の回路を制御する信号のタイミングを示
す。入力されるビデオ信号の標本化周波数の８倍の周波
数を持つ動作クロックをもとに発生した制御信号である
。乗算器は２段、加算器および積算回路は１段のパイプ
ライン動作をするものと仮定して、積算レジスタのリセ
ット、および出力レジスタのイネーブルのタイミングを
示しである。 本発明の他の一実施例を第９図を用いて説明する。第９
図は、本発明のゴースト除去用フィルタ回路の一構成例
である。第１図と同様の機能および性能を実現するため
に、タップ切り換え回路４０１そのものを、ビデオ信号
の標本化周波数ｆｓの８倍の周波数８ｆｓで動作させた
ものである。第１図に示したものと比較して、選択回路
４０２の回路が省略されており、回路規模を更に削減で
きる。 ［発明の効果１ 従来例で示したように、２５６画素（標本化周期の２５
６倍）までの遅延を持つゴースト障害を想定した場合、
第４図に示したフィルタ回路では、６４個の乗算器と６
３個の加算器が必要であったのに対し、この例では８個
の乗算器と８個の加算器、及び８個の選択回路で構成す
ることができる。 このように回路規模が大幅に削減され、単一チップでの
実現が可能となる。

【図面の簡単な説明】

第１図および第９図は本発明のゴースト除去用フィルタ
回路の構成例を示すブロック図、第２図はゴースト除去
用フィルタを用いたゴースト除去装置の一構成例のブロ
ック図、第３図および第４図は従来のゴースト除去用フ
ィルタ回路の構成例を示すブロック図、第５図および第
６図はそれぞれ第４図と第１図の回路構成の違いを説明
する概念図、第７図は第１図の選択回路４０２および係
数レジスタ１０３の具体的回路構成を示した回路図、第
８図は第７図に示した制御端子に加える制御信号および
その低制御信号の波形を示すタイミング・チャートであ
る。 符号の説明 １０１・・・シフト・レジスタ、１０２・・・可変遅延
線、１０３・・・係数レジスタ、 ２０１・・・乗算器、 ０１ ・・・加算回路、 ３０２・・・積算回路、 ３０３・・・加算器、 ＼１．　　。 舅 閃 茅 図 第 図 遁 葉 図 頂 記 第 ７ 第 回 竿 因

Claims (1)

【特許請求の範囲】
1. １、入力されたビデオ信号と、上記ビデオ信号にフィル
   タリング処理を施して得られたゴースト除去信号を加算
   することにより、ゴースト成分を除去する装置に用いる
   トランスバーサル・フィルタであって、シフト・レジス
   タと該シフト・レジスタの遅延量の異なる複数の出力端
   子の信号を増幅する乗算器群と該乗算結果の総和をとる
   加算器群よりなるゴースト除去用フィルタ回路において
   、上記シフト・レジスタの複数の出力端子と、上記乗算
   器の入力端子の接続関係を、入力ビデオ信号の標本化周
   波数の整数倍の周波数で切り換え、同時に対応するタッ
   プ利得に相当する係数を乗算器に供給することにより、
   該乗算器群および加算器群を、入力ビデオ信号の標本化
   周波数の整数倍の周波数で動作させることを特徴とする
   ゴースト除去用フィルタ回路。