JPH06104949A - Ｆｉｒフィルタ - Google Patents
ＦｉｒフィルタInfo
- Publication number
- JPH06104949A JPH06104949A JP5207254A JP20725493A JPH06104949A JP H06104949 A JPH06104949 A JP H06104949A JP 5207254 A JP5207254 A JP 5207254A JP 20725493 A JP20725493 A JP 20725493A JP H06104949 A JPH06104949 A JP H06104949A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- sample
- filter
- samples
- time division
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/0283—Filters characterised by the filter structure
- H03H17/0292—Time multiplexed filters; Time sharing filters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/06—Non-recursive filters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/41—Structure of client; Structure of client peripherals
- H04N21/426—Internal components of the client ; Characteristics thereof
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Computer Networks & Wireless Communication (AREA)
- Television Systems (AREA)
- Time-Division Multiplex Systems (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】
【目的】 ＱＡＭ信号処理回路のハードウェアの量を少
なくする。 【構成】 時分割多重化サンプル信号を処理するための
ＦＩＲフィルタは、濾波すべきそれぞれの信号を遅延さ
せるための並列に接続された遅延素子（ＤSP、ＤHP）の
組を含む。並列の組の各々は複数のタップを備えてい
る。遅延素子のそれぞれの組の対応するタップは共通の
重み付け（Ｗn+i ）及び加算構成に結合されている。時
分割多重信号が遅延素子の並列の組に結合され、各組は
対応する信号が生起した時にのみクロックされる。
なくする。 【構成】 時分割多重化サンプル信号を処理するための
ＦＩＲフィルタは、濾波すべきそれぞれの信号を遅延さ
せるための並列に接続された遅延素子（ＤSP、ＤHP）の
組を含む。並列の組の各々は複数のタップを備えてい
る。遅延素子のそれぞれの組の対応するタップは共通の
重み付け（Ｗn+i ）及び加算構成に結合されている。時
分割多重信号が遅延素子の並列の組に結合され、各組は
対応する信号が生起した時にのみクロックされる。
Description
【０００１】
【産業上の利用分野】この発明は、信号の時間多重化さ
れた処理（以下、時間多重化処理）のための装置に関す
る。
れた処理（以下、時間多重化処理）のための装置に関す
る。
【０００２】この発明を、ＡＴＲＣ（Ａｄｖａｎｃｅｄ
Ｔｅｌｅｖｉｓｉｏｎ Ｒｅｓｅａｒｃｈ Ｃｏｎｓ
ｏｒｔｉｕｍ）によって提案されているＨＤＴＶ（高精
細度テレビジョン）信号を処理する型の解像度改良型テ
レビジョン受像機（ＡＤＴＶ）を用いて説明するが、こ
の発明の実施はこのようなシステムに限定されるもので
はなく、高調波関係を有する振幅変調された搬送波を有
する他のシステムにも適用できる。
Ｔｅｌｅｖｉｓｉｏｎ Ｒｅｓｅａｒｃｈ Ｃｏｎｓ
ｏｒｔｉｕｍ）によって提案されているＨＤＴＶ（高精
細度テレビジョン）信号を処理する型の解像度改良型テ
レビジョン受像機（ＡＤＴＶ）を用いて説明するが、こ
の発明の実施はこのようなシステムに限定されるもので
はなく、高調波関係を有する振幅変調された搬送波を有
する他のシステムにも適用できる。
【０００３】図１はＡＤＴＶシステムフォーマットのテ
レビジョン信号を示す。この信号はＮＴＳＣ方式に合う
ように６ＭＨｚの帯域幅を持つようにされている。しか
し、ＮＴＳＣテレビジョン信号と異なり、ＡＤＴＶ信号
は２つの直交振幅変調された搬送波を有し、その一方は
６ＭＨｚチャンネルスペースの下側４分の１に位置して
おり、他方は６ＭＨｚチャンネルスペースの上側４分の
３にある。上側搬送波は下側搬送波の帯域幅の４倍の帯
域幅を持っている。上側の搬送波の周波数は、（ある予
め定められた基準に関係づけられた）下側の搬送波の周
波数の丁度４倍である。図１の例においては、両方の搬
送波共、変調された１６ＱＡＭである。
レビジョン信号を示す。この信号はＮＴＳＣ方式に合う
ように６ＭＨｚの帯域幅を持つようにされている。しか
し、ＮＴＳＣテレビジョン信号と異なり、ＡＤＴＶ信号
は２つの直交振幅変調された搬送波を有し、その一方は
６ＭＨｚチャンネルスペースの下側４分の１に位置して
おり、他方は６ＭＨｚチャンネルスペースの上側４分の
３にある。上側搬送波は下側搬送波の帯域幅の４倍の帯
域幅を持っている。上側の搬送波の周波数は、（ある予
め定められた基準に関係づけられた）下側の搬送波の周
波数の丁度４倍である。図１の例においては、両方の搬
送波共、変調された１６ＱＡＭである。
【０００４】図２はチューナＩＦ及びＱＡＭ復調回路を
含む典型的なＡＤＴＶ受信機装置の一部を示す。ここで
は述べないが、この装置の詳細は国際公開第ＷＯ ９２
／１４３４３号（米国特許出願第６５０，３２９号対
応）を参照されたい。しかし、ここで注目すべきは、２
つのＱＡＭ信号をそれぞれ処理するための並列処理回路
（素子１１８、１２０、１２２、１２４、１２６、１２
８と素子１１９、１２１、１２３、１２５、１２７、１
２９）である。これらの並列処理路の各々は、比較的大
きく、複雑で、従って、高価なハードウェアから成って
いる。
含む典型的なＡＤＴＶ受信機装置の一部を示す。ここで
は述べないが、この装置の詳細は国際公開第ＷＯ ９２
／１４３４３号（米国特許出願第６５０，３２９号対
応）を参照されたい。しかし、ここで注目すべきは、２
つのＱＡＭ信号をそれぞれ処理するための並列処理回路
（素子１１８、１２０、１２２、１２４、１２６、１２
８と素子１１９、１２１、１２３、１２５、１２７、１
２９）である。これらの並列処理路の各々は、比較的大
きく、複雑で、従って、高価なハードウェアから成って
いる。
【０００５】この発明は、一般的な消費者にも上記のよ
うなシステムを購買可能なものとするために、上記のよ
うな並列ハードウェアを減じようとするものである。即
ち、この発明は、例えば、図１に示されているような２
つのＱＡＭ信号のような周波数分割多重化信号を処理す
るために用いられる並列処理回路の少なくとも一部を省
略できるように、フィルタを時分割多重化態様で用いる
ようにしようとするものである。
うなシステムを購買可能なものとするために、上記のよ
うな並列ハードウェアを減じようとするものである。即
ち、この発明は、例えば、図１に示されているような２
つのＱＡＭ信号のような周波数分割多重化信号を処理す
るために用いられる並列処理回路の少なくとも一部を省
略できるように、フィルタを時分割多重化態様で用いる
ようにしようとするものである。
【０００６】
【発明の概要】この発明によれば、時分割多重化された
サンプルされた信号を処理するためにＦＩＲフィルタ回
路が用いられる。フィルタ回路は濾波されるべきそれぞ
れの信号を遅延させるための遅延素子の組を含み、各遅
延素子の組は複数のタップを含んでいる。それぞれの遅
延素子の組の対応するタップは共通の重み付け及び加算
構成に結合されている。遅延素子の組に対し時分割多重
化信号が供給され、それぞれの組は対応する信号が生起
した時にその組のみがイネーブルされるように構成され
ている。
サンプルされた信号を処理するためにＦＩＲフィルタ回
路が用いられる。フィルタ回路は濾波されるべきそれぞ
れの信号を遅延させるための遅延素子の組を含み、各遅
延素子の組は複数のタップを含んでいる。それぞれの遅
延素子の組の対応するタップは共通の重み付け及び加算
構成に結合されている。遅延素子の組に対し時分割多重
化信号が供給され、それぞれの組は対応する信号が生起
した時にその組のみがイネーブルされるように構成され
ている。
【０００７】
【実施例の詳細な説明】図３には費用効果性がより高い
ＡＤＴＶ受信機の一部が示されている。図３において、
図１に示すスペクトル特性を持った放送信号がチューナ
／ＩＦ回路１０に供給される。ＩＦ段の局部発振器は、
標準優先度（ＳＰ）チャンネルの中心をＳＰチャンネル
の記号（シンボル）周波数にダウンコンバートするよう
に選定される。ＩＦ周波数は４３．５ＭＨｚに選ばれて
おり、これによってベースバンドＳＰチャンネルの中心
が３．８４ＭＨｚに置かれる。ダウンコンバートされた
ＡＤＴＶ信号はアナログ−デジタル変換器（ＡＤＣ）１
２に供給される。ＡＤＣ１２はＳＰチャンネルの記号周
波数の４倍、即ち１５．３６ＭＨｚの周波数でクロック
される。ＡＤＣに供給されるサンプリングクロック（及
び他のシステムクロック）はクロック素子１４で生成さ
れる。素子１４は、システムクロック及びサンプリング
クロックをＱＡＭ搬送波の１つに位相ロックするための
位相ロックループ中にＶＣＸＯを含むものを使用でき
る。
ＡＤＴＶ受信機の一部が示されている。図３において、
図１に示すスペクトル特性を持った放送信号がチューナ
／ＩＦ回路１０に供給される。ＩＦ段の局部発振器は、
標準優先度（ＳＰ）チャンネルの中心をＳＰチャンネル
の記号（シンボル）周波数にダウンコンバートするよう
に選定される。ＩＦ周波数は４３．５ＭＨｚに選ばれて
おり、これによってベースバンドＳＰチャンネルの中心
が３．８４ＭＨｚに置かれる。ダウンコンバートされた
ＡＤＴＶ信号はアナログ−デジタル変換器（ＡＤＣ）１
２に供給される。ＡＤＣ１２はＳＰチャンネルの記号周
波数の４倍、即ち１５．３６ＭＨｚの周波数でクロック
される。ＡＤＣに供給されるサンプリングクロック（及
び他のシステムクロック）はクロック素子１４で生成さ
れる。素子１４は、システムクロック及びサンプリング
クロックをＱＡＭ搬送波の１つに位相ロックするための
位相ロックループ中にＶＣＸＯを含むものを使用でき
る。
【０００８】ＡＤＣ１２によって生成される１５．３６
ＭＨｚのサンプルは、広帯域の（ＳＰ）ＱＡＭ搬送波を
減衰させ、狭い高優先度（ＨＰ）ＱＡＭ搬送波を通過さ
せる通過帯域を持った低域通過フィルタ（ＬＰＦ）１６
に供給される。低域通過濾波処理された高優先度（Ｈ
Ｐ）サンプルは回路素子２０と減算器１８の減数入力ポ
ートに供給される。ＡＤＣ１２からの１５．３６ＭＨｚ
のＡＤＴＶサンプルが減算器１８の被減数入力ポートに
供給される。減算器からの差はＡＤＴＶ信号のＳＰ部分
を表す。即ち、低域通過フィルタ１６と減算器１８の組
合せは、ＨＰ信号成分によって占められるスペクトル部
分を減衰する高域通過または帯域通過フィルタ機能を生
じる。減算器１８によって供給されるＳＰ信号成分は、
回路素子２０にも供給される。
ＭＨｚのサンプルは、広帯域の（ＳＰ）ＱＡＭ搬送波を
減衰させ、狭い高優先度（ＨＰ）ＱＡＭ搬送波を通過さ
せる通過帯域を持った低域通過フィルタ（ＬＰＦ）１６
に供給される。低域通過濾波処理された高優先度（Ｈ
Ｐ）サンプルは回路素子２０と減算器１８の減数入力ポ
ートに供給される。ＡＤＣ１２からの１５．３６ＭＨｚ
のＡＤＴＶサンプルが減算器１８の被減数入力ポートに
供給される。減算器からの差はＡＤＴＶ信号のＳＰ部分
を表す。即ち、低域通過フィルタ１６と減算器１８の組
合せは、ＨＰ信号成分によって占められるスペクトル部
分を減衰する高域通過または帯域通過フィルタ機能を生
じる。減算器１８によって供給されるＳＰ信号成分は、
回路素子２０にも供給される。
【０００９】回路素子２０は高優先度（ＨＰ）ＱＡＭ信
号と標準（ＳＰ）ＱＡＭ信号をそれぞれの同相（Ｉ）成
分と直交位相（Ｑ）成分とに復調する。この素子はまた
ＳＰ及びＨＰ信号の同相成分を時分割多重化し、また、
ＳＰ及びＨＰ信号の直交位相成分を時分割多重化する。
ＳＰ信号の記号周波数はＨＰ信号の記号周波数の丁度４
倍である。更に、ＡＤＴＶ信号はＳＰ記号周波数の４倍
（即ち、ＨＰ記号周波数の１６倍）でサンプルされてお
り、また、サンプリングの時点はＳＰ搬送波に位相ロッ
クされている。従って、ＳＰ信号の交番サンプルが同相
信号成分と直交位相信号成分に対応している。ＳＰ信号
は、交番サンプルをＩ信号路とＱ信号路に分析するだけ
で同相成分と直交位相成分とに分離できる。ＨＰ信号の
同相成分と直交位相成分はＨＰサンプルストリームから
の４番目毎のサンプルを選択し、これらのサンプルの交
番サンプルをＩ信号路とＱ信号路に分析することによっ
て分離することができる。
号と標準（ＳＰ）ＱＡＭ信号をそれぞれの同相（Ｉ）成
分と直交位相（Ｑ）成分とに復調する。この素子はまた
ＳＰ及びＨＰ信号の同相成分を時分割多重化し、また、
ＳＰ及びＨＰ信号の直交位相成分を時分割多重化する。
ＳＰ信号の記号周波数はＨＰ信号の記号周波数の丁度４
倍である。更に、ＡＤＴＶ信号はＳＰ記号周波数の４倍
（即ち、ＨＰ記号周波数の１６倍）でサンプルされてお
り、また、サンプリングの時点はＳＰ搬送波に位相ロッ
クされている。従って、ＳＰ信号の交番サンプルが同相
信号成分と直交位相信号成分に対応している。ＳＰ信号
は、交番サンプルをＩ信号路とＱ信号路に分析するだけ
で同相成分と直交位相成分とに分離できる。ＨＰ信号の
同相成分と直交位相成分はＨＰサンプルストリームから
の４番目毎のサンプルを選択し、これらのサンプルの交
番サンプルをＩ信号路とＱ信号路に分析することによっ
て分離することができる。
【００１０】分離されたＨＰ信号中の各Ｉ（またはＱ）
サンプルに対し、分離されたＳＰ信号中には４つのＩ
（またはＱ）サンプルがある。ＳＰのＩサンプルまたは
Ｑサンプルは７．６８ＭＨｚの率で生起し、ＨＰのＩま
たはＱサンプルは１．９２ＭＨｚの率で生起する。素子
２０はＨＰサンプル１に対してＳＰサンプル４の割合で
Ｉ（Ｑ）成分サンプルを時分割多重化し、多重化された
Ｉ（Ｑ）サンプルをナイキストフィルタ即ち記号整形フ
ィルタ２２に供給する。
サンプルに対し、分離されたＳＰ信号中には４つのＩ
（またはＱ）サンプルがある。ＳＰのＩサンプルまたは
Ｑサンプルは７．６８ＭＨｚの率で生起し、ＨＰのＩま
たはＱサンプルは１．９２ＭＨｚの率で生起する。素子
２０はＨＰサンプル１に対してＳＰサンプル４の割合で
Ｉ（Ｑ）成分サンプルを時分割多重化し、多重化された
Ｉ（Ｑ）サンプルをナイキストフィルタ即ち記号整形フ
ィルタ２２に供給する。
【００１１】図７は素子２０の一例を示す回路図であ
る。図７において、減算器１８からの帯域通過濾波処理
されたＳＰ信号は１対２マルチプレクサ（ＭＵＸ）３０
に供給され、低域通過濾波処理されたＨＰ信号は１対２
マルチプレクサ３１に供給される。ＳＰ信号もＨＰ信号
も１５．３６ＭＨｚの周波数で生起する。それぞれのマ
ルチプレクサ３０と３１の制御入力Ｃは、入力サンプル
の交互のものをそれぞれのマルチプレクサのＩ及びＱ出
力ポートに結合してＩ及びＱ成分の分離を行うようにマ
ルチプレクサを制御する７．６８ＭＨｚのクロックによ
ってクロックされる。しかし、ここで注意すべきは、マ
ルチプレクサ３０と３１はＨＰ及びＳＰ信号のＩ及びＱ
成分の分離は行うが、Ｉ及びＱ信号は１８０°の位相に
対応する交番サンプルとしては復調されないという点で
ある。復調は、連続したＩサンプルと連続したＱサンプ
ルとに１、−１、１、−１、１、−１、１等を乗じるこ
とによって行われる。この乗算は排他的ＯＲゲートＸＯ
Ｒ３５と３６によって行われる。これらのゲートＸＯＲ
３５と３６は第１の入力ポートがＩ及びＱサンプルを受
信するように接続されており、また第２の入力ポートが
マルチプレクサからの出力サンプルの周波数の２分の１
の周波数のクロック信号を受信するように結合されてい
る。
る。図７において、減算器１８からの帯域通過濾波処理
されたＳＰ信号は１対２マルチプレクサ（ＭＵＸ）３０
に供給され、低域通過濾波処理されたＨＰ信号は１対２
マルチプレクサ３１に供給される。ＳＰ信号もＨＰ信号
も１５．３６ＭＨｚの周波数で生起する。それぞれのマ
ルチプレクサ３０と３１の制御入力Ｃは、入力サンプル
の交互のものをそれぞれのマルチプレクサのＩ及びＱ出
力ポートに結合してＩ及びＱ成分の分離を行うようにマ
ルチプレクサを制御する７．６８ＭＨｚのクロックによ
ってクロックされる。しかし、ここで注意すべきは、マ
ルチプレクサ３０と３１はＨＰ及びＳＰ信号のＩ及びＱ
成分の分離は行うが、Ｉ及びＱ信号は１８０°の位相に
対応する交番サンプルとしては復調されないという点で
ある。復調は、連続したＩサンプルと連続したＱサンプ
ルとに１、−１、１、−１、１、−１、１等を乗じるこ
とによって行われる。この乗算は排他的ＯＲゲートＸＯ
Ｒ３５と３６によって行われる。これらのゲートＸＯＲ
３５と３６は第１の入力ポートがＩ及びＱサンプルを受
信するように接続されており、また第２の入力ポートが
マルチプレクサからの出力サンプルの周波数の２分の１
の周波数のクロック信号を受信するように結合されてい
る。
【００１２】復調は、必ずしも、このシステムのこの時
点で行う必要はない。復調をここで行うか否かによっ
て、後続のフィルタ関数の形式が左右される。復調をこ
の時点で行う場合は、後続のナイキストフィルタは低域
通過伝達関数を持つ。復調をナイキストフィルタの後ろ
で行う場合には、ナイキストフィルタは帯域通過伝達関
数を持つ。
点で行う必要はない。復調をここで行うか否かによっ
て、後続のフィルタ関数の形式が左右される。復調をこ
の時点で行う場合は、後続のナイキストフィルタは低域
通過伝達関数を持つ。復調をナイキストフィルタの後ろ
で行う場合には、ナイキストフィルタは帯域通過伝達関
数を持つ。
【００１３】各マルチプレクサからのＨＰ及びＳＰ同相
成分出力は７．６８ＭＨｚの周波数である。ＳＰ信号の
Ｉサンプルは直列入力並列出力シフトレジスタ３２に結
合される。このシフトレジスタ３２は７．６８ＭＨｚ周
波数のサンプルのシフトを行う。レジスタ３２の連続し
た出力ポートは５入力並列入力直列出力シフトレジスタ
３４の後ろの４入力ポートに結合されている。ＨＰ信号
のＩサンプルは、７．６８ＭＨｚ周波数のサンプルのシ
フトを行う補償用遅延段３３に供給される。段３３から
の出力サンプルはレジスタ３４の５番目の入力ポートに
供給される。レジスタ３４のロード入力は１５．３６／
４ＭＨｚの率でパルス駆動され、４つの連続したＳＰ信
号Ｉ成分サンプルと１つのＨＰ信号Ｉ成分サンプルとか
らなる組をロードする。レジスタ３４は９．６２ＭＨｚ
でクロックされて、時分割多重化されたＳＰ及びＨＰ同
相成分サンプルの連続ストリームが供給される。同様の
回路（図示せず）で同様の方法により、直交位相サンプ
ルが分離され多重化される。
成分出力は７．６８ＭＨｚの周波数である。ＳＰ信号の
Ｉサンプルは直列入力並列出力シフトレジスタ３２に結
合される。このシフトレジスタ３２は７．６８ＭＨｚ周
波数のサンプルのシフトを行う。レジスタ３２の連続し
た出力ポートは５入力並列入力直列出力シフトレジスタ
３４の後ろの４入力ポートに結合されている。ＨＰ信号
のＩサンプルは、７．６８ＭＨｚ周波数のサンプルのシ
フトを行う補償用遅延段３３に供給される。段３３から
の出力サンプルはレジスタ３４の５番目の入力ポートに
供給される。レジスタ３４のロード入力は１５．３６／
４ＭＨｚの率でパルス駆動され、４つの連続したＳＰ信
号Ｉ成分サンプルと１つのＨＰ信号Ｉ成分サンプルとか
らなる組をロードする。レジスタ３４は９．６２ＭＨｚ
でクロックされて、時分割多重化されたＳＰ及びＨＰ同
相成分サンプルの連続ストリームが供給される。同様の
回路（図示せず）で同様の方法により、直交位相サンプ
ルが分離され多重化される。
【００１４】再び図３に戻って、素子２０からの復調さ
れ多重化されたＩ及びＱサンプルは平方根ナイキストフ
ィルタ２２に供給される。図１に示されている信号は余
剰帯域幅をもって伝送され、この帯域幅は送信機側のナ
イキストフィルタによって整形される。受信機側におけ
る信号ノイズを小さくするために、受信された信号は、
送信機側で用いられているナイキストフィルタと実質的
に整合する伝達関数を有するナイキストフィルタで濾波
される。これらのフィルタは有限インパルス応答（ＦＩ
Ｒ）型のもので、通常３０以上のタップとそれに付属す
る重み付け回路を備えている。このようなフィルタはハ
ードウェアを多量に必要とする。しかし、時分割多重化
されたＩ及びＱサンプルを処理するために時分割多重化
（ＴＤＭ）形式で動作するようにこれらのフィルタを構
成すると、必要なハードウェアが大幅に少なくできる。
れ多重化されたＩ及びＱサンプルは平方根ナイキストフ
ィルタ２２に供給される。図１に示されている信号は余
剰帯域幅をもって伝送され、この帯域幅は送信機側のナ
イキストフィルタによって整形される。受信機側におけ
る信号ノイズを小さくするために、受信された信号は、
送信機側で用いられているナイキストフィルタと実質的
に整合する伝達関数を有するナイキストフィルタで濾波
される。これらのフィルタは有限インパルス応答（ＦＩ
Ｒ）型のもので、通常３０以上のタップとそれに付属す
る重み付け回路を備えている。このようなフィルタはハ
ードウェアを多量に必要とする。しかし、時分割多重化
されたＩ及びＱサンプルを処理するために時分割多重化
（ＴＤＭ）形式で動作するようにこれらのフィルタを構
成すると、必要なハードウェアが大幅に少なくできる。
【００１５】図４はＩ及びＱフィルタ２２の一方の一部
の例をブロック図で示す。このフィルタは入力重み付け
されたＦＩＲフィルタとして構成されている。素子２０
からの時間多重化されたＩサンプルがバスＩＮＰＵＴに
供給されたとする。これらのサンプルは重み付け回路Ｗ
n+i の各々に供給され、そこで、それぞれの係数Ｃn+i
で重み付けされる。各重み付け回路からの重み付けされ
たサンプルはそれぞれの加算器に供給される。これらの
加算器は遅延段ＤSP（ＤHP）によって相互に接続されて
いる。これらの遅延段は供給されるサンプルを順次処理
するようにサンプル周波数でクロックされ、フィルタの
右端にある出力に濾波された信号が供給される。
の例をブロック図で示す。このフィルタは入力重み付け
されたＦＩＲフィルタとして構成されている。素子２０
からの時間多重化されたＩサンプルがバスＩＮＰＵＴに
供給されたとする。これらのサンプルは重み付け回路Ｗ
n+i の各々に供給され、そこで、それぞれの係数Ｃn+i
で重み付けされる。各重み付け回路からの重み付けされ
たサンプルはそれぞれの加算器に供給される。これらの
加算器は遅延段ＤSP（ＤHP）によって相互に接続されて
いる。これらの遅延段は供給されるサンプルを順次処理
するようにサンプル周波数でクロックされ、フィルタの
右端にある出力に濾波された信号が供給される。
【００１６】ここで、サンプルはＳＰ、ＳＰ、ＳＰ、Ｓ
Ｐ、ＨＰ、ＳＰ、ＳＰ、ＳＰ、ＳＰ、ＨＰ、．．．のシ
ーケンスで生起することを想起する。あるＳＰサンプル
が入力に供給されると、遅延段ＤSPがイネーブル即ちク
ロックされ、ＨＰサンプルが入力に供給されると遅延段
ＤHPがイネーブル即ちクロックされる。このようにし
て、ＳＰ（ＨＰ）サンプルがＨＰ（ＳＰ）サンプルから
独立して濾波される。ある１つの特定サンプル形式ＳＰ
（ＨＰ）が入力に供給される毎に、それと同じ形式のサ
ンプルＳＰ（ＨＰ）を記憶している遅延段のみが加算器
回路間に結合されて、その形式のサンプルのみに作用す
るフィルタを形成する。即ち、ＳＰ（ＨＰ）サンプルが
入力に供給される時は、ＤHP（ＤSP）遅延段が実効的に
回路から除かれる。（但し、それに含まれている情報は
保持される。）２つの形式の遅延段の全体的なタイミン
グが図に示されており、上述したサンプルシーケンスに
ついてＤspクロック及びＤhpクロックと表記してある。
Ｐ、ＨＰ、ＳＰ、ＳＰ、ＳＰ、ＳＰ、ＨＰ、．．．のシ
ーケンスで生起することを想起する。あるＳＰサンプル
が入力に供給されると、遅延段ＤSPがイネーブル即ちク
ロックされ、ＨＰサンプルが入力に供給されると遅延段
ＤHPがイネーブル即ちクロックされる。このようにし
て、ＳＰ（ＨＰ）サンプルがＨＰ（ＳＰ）サンプルから
独立して濾波される。ある１つの特定サンプル形式ＳＰ
（ＨＰ）が入力に供給される毎に、それと同じ形式のサ
ンプルＳＰ（ＨＰ）を記憶している遅延段のみが加算器
回路間に結合されて、その形式のサンプルのみに作用す
るフィルタを形成する。即ち、ＳＰ（ＨＰ）サンプルが
入力に供給される時は、ＤHP（ＤSP）遅延段が実効的に
回路から除かれる。（但し、それに含まれている情報は
保持される。）２つの形式の遅延段の全体的なタイミン
グが図に示されており、上述したサンプルシーケンスに
ついてＤspクロック及びＤhpクロックと表記してある。
【００１７】このシステムを、２つの重み付け係数Ｃ
n+i とＣ’n+i を有する重み付け係数Ｃn+i の源と共に
示す。この重み付け係数Ｃn+i は時分割多重化フィルタ
についての一般的なケースに適用される。この例におい
ては、必要とあれば、係数は異なるサンプル形式毎に切
り換えることができる。即ち、フィルタは、異なる信号
に対して交互の係数を用いることによって異なる信号に
対して異なる伝達関数を適用するように構成できる。従
って、例えば、ＨＰ及びＳＰ信号が異なるフィルタ関数
で処理される場合には、ＨＰ（ＳＰ）サンプルがフィル
タ入力に供給される時には、係数Ｃn+i （Ｃ’n+i ）の
セットが重み付け回路Ｗn+i に供給される。係数の切換
えは係数制御信号（例えば、図６に示す信号ＣＢ）によ
って行われる。
n+i とＣ’n+i を有する重み付け係数Ｃn+i の源と共に
示す。この重み付け係数Ｃn+i は時分割多重化フィルタ
についての一般的なケースに適用される。この例におい
ては、必要とあれば、係数は異なるサンプル形式毎に切
り換えることができる。即ち、フィルタは、異なる信号
に対して交互の係数を用いることによって異なる信号に
対して異なる伝達関数を適用するように構成できる。従
って、例えば、ＨＰ及びＳＰ信号が異なるフィルタ関数
で処理される場合には、ＨＰ（ＳＰ）サンプルがフィル
タ入力に供給される時には、係数Ｃn+i （Ｃ’n+i ）の
セットが重み付け回路Ｗn+i に供給される。係数の切換
えは係数制御信号（例えば、図６に示す信号ＣＢ）によ
って行われる。
【００１８】図５は遅延段ＤHPとＤSPとして実施できる
回路例の詳細を示す。図示の回路は信号サンプルの１ビ
ットのみを処理するように構成されている。実際には、
このような回路が、供給されるサンプルのビットの数に
等しい数だけ並列に配列される。図５の回路の動作に必
要なクロック及び／または制御信号波形が図６に示され
ている。図６において、ＳＰ及びＨＰ等で示されている
ボックスの列は、サンプル期間と、各サンプル期間にフ
ィルタの入力に供給されるサンプル形式を表している。
回路例の詳細を示す。図示の回路は信号サンプルの１ビ
ットのみを処理するように構成されている。実際には、
このような回路が、供給されるサンプルのビットの数に
等しい数だけ並列に配列される。図５の回路の動作に必
要なクロック及び／または制御信号波形が図６に示され
ている。図６において、ＳＰ及びＨＰ等で示されている
ボックスの列は、サンプル期間と、各サンプル期間にフ
ィルタの入力に供給されるサンプル形式を表している。
【００１９】図５において、トランジスタＴ１、Ｔ２、
Ｔ３、Ｔ７とインバータＩＮＶ１、ＩＮＶ２がＤSP遅延
段の１ビット分の回路を形成し、トランジスタＴ４、Ｔ
５、Ｔ６、Ｔ８とインバータＩＮＶ３、ＩＮＶ４がＤHP
遅延段の１ビット分の回路を形成している。クロック信
号ＣＳＰ１がトランジスタＴ１とＴ３に供給されて、前
段の加算器からのＳＰ信号サンプルをインバータＩＮＶ
１に、また、インバータＩＮＶ２からのＳＰ信号サンプ
ルを後段の加算器に供給させる。インバータＩＮＶ１に
供給されたサンプルはインバータＩＮＶ１のゲート電極
に付随する浮遊容量Ｃｓに記憶される。トランジスタＴ
１がターンオフされると、サンプルはこのゲート容量に
よって保持される。逆位相のクロックＣＳＰ２がトラン
ジスタＴ２に供給されて、インバータＩＮＶ１の出力を
インバータＩＮＶ２の入力に結合するようにトランジス
タＴ２を制御する。これはトランジスタＴ１がターンオ
フした直後に行われる。インバータＩＮＶ２に供給され
たサンプル値はインバータＩＮＶ２のゲート電極に付随
する浮遊容量Ｃｓに蓄積される。サンプル期間ｎの前半
部では、ＩＮＶ２がサンプルｎ−１を記憶し、サンプル
期間ｎ中の、トランジスタＴ３がクロックＣＳＰ１によ
って導通状態にされる部分において、出力加算器にサン
プルｎ−１を供給する。
Ｔ３、Ｔ７とインバータＩＮＶ１、ＩＮＶ２がＤSP遅延
段の１ビット分の回路を形成し、トランジスタＴ４、Ｔ
５、Ｔ６、Ｔ８とインバータＩＮＶ３、ＩＮＶ４がＤHP
遅延段の１ビット分の回路を形成している。クロック信
号ＣＳＰ１がトランジスタＴ１とＴ３に供給されて、前
段の加算器からのＳＰ信号サンプルをインバータＩＮＶ
１に、また、インバータＩＮＶ２からのＳＰ信号サンプ
ルを後段の加算器に供給させる。インバータＩＮＶ１に
供給されたサンプルはインバータＩＮＶ１のゲート電極
に付随する浮遊容量Ｃｓに記憶される。トランジスタＴ
１がターンオフされると、サンプルはこのゲート容量に
よって保持される。逆位相のクロックＣＳＰ２がトラン
ジスタＴ２に供給されて、インバータＩＮＶ１の出力を
インバータＩＮＶ２の入力に結合するようにトランジス
タＴ２を制御する。これはトランジスタＴ１がターンオ
フした直後に行われる。インバータＩＮＶ２に供給され
たサンプル値はインバータＩＮＶ２のゲート電極に付随
する浮遊容量Ｃｓに蓄積される。サンプル期間ｎの前半
部では、ＩＮＶ２がサンプルｎ−１を記憶し、サンプル
期間ｎ中の、トランジスタＴ３がクロックＣＳＰ１によ
って導通状態にされる部分において、出力加算器にサン
プルｎ−１を供給する。
【００２０】同時に、入力加算器からのサンプルｎがト
ランジスタＴ１を通してインバータＩＮＶ１に供給され
る。トランジスタＴ１とＴ３はサンプル期間ｎのほぼ中
間でターンオフされ、サンプルｎはＩＮＶ１のゲート容
量に記憶され、サンプルｎ−１はＩＮＶ２によって出力
される。サンプル期間ｎの後半部において、トランジス
タＴ２がターンオンされ、インバータＩＮＶ１の出力電
位をＩＮＶ２のゲート電極に結合し、その時点ではＩＮ
Ｖ１への入力とＩＮＶ２の出力の両方が同じ電位（サン
プルｎの状態に対応する）を呈する。ＩＮＶ１の入力と
ＩＮＶ２の出力に同じ電位が生じるので、その電位を無
制限に保持するためにこれらの入出力点を相互に結合す
ることができる。しかし、間の連続するサンプル期間に
おいては、サンプルが生起する周波数でサンプル値を保
持するに充分な大きさをゲート容量が持っているので、
サンプル情報を保持するために上記のような相互結線を
する必要はない。トランジスタＴ７はそのような相互接
続用に設けられたものであるが、図示の例においては、
Ｔ７はＨＰサンプルがフィルタに供給されるサンプル期
間のみに導通するように制御される。トランジスタＴ１
とＴ３が導通しないようにされると、トランジスタＴ１
とＴ３の間の回路が実効的にシステムから除かれること
になるが、それに記憶されているデータは失われること
はない。
ランジスタＴ１を通してインバータＩＮＶ１に供給され
る。トランジスタＴ１とＴ３はサンプル期間ｎのほぼ中
間でターンオフされ、サンプルｎはＩＮＶ１のゲート容
量に記憶され、サンプルｎ−１はＩＮＶ２によって出力
される。サンプル期間ｎの後半部において、トランジス
タＴ２がターンオンされ、インバータＩＮＶ１の出力電
位をＩＮＶ２のゲート電極に結合し、その時点ではＩＮ
Ｖ１への入力とＩＮＶ２の出力の両方が同じ電位（サン
プルｎの状態に対応する）を呈する。ＩＮＶ１の入力と
ＩＮＶ２の出力に同じ電位が生じるので、その電位を無
制限に保持するためにこれらの入出力点を相互に結合す
ることができる。しかし、間の連続するサンプル期間に
おいては、サンプルが生起する周波数でサンプル値を保
持するに充分な大きさをゲート容量が持っているので、
サンプル情報を保持するために上記のような相互結線を
する必要はない。トランジスタＴ７はそのような相互接
続用に設けられたものであるが、図示の例においては、
Ｔ７はＨＰサンプルがフィルタに供給されるサンプル期
間のみに導通するように制御される。トランジスタＴ１
とＴ３が導通しないようにされると、トランジスタＴ１
とＴ３の間の回路が実効的にシステムから除かれること
になるが、それに記憶されているデータは失われること
はない。
【００２１】トランジスタＴ４とＴ６およびその間の素
子からなる回路も同じように動作するが、その制御はク
ロックＣＨＰ１、ＣＨＰ２及びＣＢによって行われ、ま
た、図６からも理解されるように、他方の回路が動作し
ていない時に動作するように構成されている。
子からなる回路も同じように動作するが、その制御はク
ロックＣＨＰ１、ＣＨＰ２及びＣＢによって行われ、ま
た、図６からも理解されるように、他方の回路が動作し
ていない時に動作するように構成されている。
【００２２】再び図３を参照すると、ナイキストフィル
タ２２の出力は素子２４に供給される。素子２４には、
例えば、イコライザ及び／またはデゴースタを含んでい
る。これらの装置の機能はフィルタ２２からの時分割多
重化信号に対して実行される。この形式の実施例では、
イコライザとデゴースタは、補正フィルタに対する適切
な係数を発生できるように時分割多重化信号に対応する
基準ベースが与えられている。このようなデゴースタ及
び／またはイコライザは時間多重化された信号を基準に
してトレーニングされるので、これらの装置としては任
意公知の構成を採用できる。これに代えて、ＨＰサンプ
ルとＳＰサンプルをデマルチプレクスして、独立した並
列のイコライザ及びデゴースタ回路に供給し、その後
で、記憶あるいは表示のためにデコンプレッション（圧
縮解除）回路に供給するようにしてもよい。
タ２２の出力は素子２４に供給される。素子２４には、
例えば、イコライザ及び／またはデゴースタを含んでい
る。これらの装置の機能はフィルタ２２からの時分割多
重化信号に対して実行される。この形式の実施例では、
イコライザとデゴースタは、補正フィルタに対する適切
な係数を発生できるように時分割多重化信号に対応する
基準ベースが与えられている。このようなデゴースタ及
び／またはイコライザは時間多重化された信号を基準に
してトレーニングされるので、これらの装置としては任
意公知の構成を採用できる。これに代えて、ＨＰサンプ
ルとＳＰサンプルをデマルチプレクスして、独立した並
列のイコライザ及びデゴースタ回路に供給し、その後
で、記憶あるいは表示のためにデコンプレッション（圧
縮解除）回路に供給するようにしてもよい。
【００２３】図８は時分割多重化された信号を処理する
ための出力重み付けされたＦＩＲフィルタを示す。図４
の場合と同様、図８において、遅延素子ＤSPとＤHPは、
該当するサンプルが入力接続に供給されると、そのどち
らか一方のみがクロック、即ちイネーブルされる。その
出力は、個々の成分が独立して濾波された時分割多重化
された信号である。図４の構成と同様、必要な場合に、
異なる伝達関数に従って多重化信号を濾波するように各
重み付け素子に対して異なる係数を供給するようにされ
ている。
ための出力重み付けされたＦＩＲフィルタを示す。図４
の場合と同様、図８において、遅延素子ＤSPとＤHPは、
該当するサンプルが入力接続に供給されると、そのどち
らか一方のみがクロック、即ちイネーブルされる。その
出力は、個々の成分が独立して濾波された時分割多重化
された信号である。図４の構成と同様、必要な場合に、
異なる伝達関数に従って多重化信号を濾波するように各
重み付け素子に対して異なる係数を供給するようにされ
ている。
【００２４】図４と図８には、２つの多重化信号の濾波
のための２組の遅延素子（ＤSPとＤHP）が示されてい
る。しかし、この技術分野に属する者には、この形式の
フィルタをＭ個の異なる多重化信号を濾波するためにＭ
組の並列構成の遅延素子で構成できることは明らかであ
る。
のための２組の遅延素子（ＤSPとＤHP）が示されてい
る。しかし、この技術分野に属する者には、この形式の
フィルタをＭ個の異なる多重化信号を濾波するためにＭ
組の並列構成の遅延素子で構成できることは明らかであ
る。
【図１】ＡＤＴＶ信号のスペクトルをグラフ的に示す図
である。
である。
【図２】チューナ及びＱＡＭ復調回路を含むＡＤＴＶ受
信機の一部分のブロック図である。
信機の一部分のブロック図である。
【図３】この発明を実施した時分割多重化された複数の
ＱＡＭ信号を処理するための回路のブロック図である。
ＱＡＭ信号を処理するための回路のブロック図である。
【図４】２つの信号を時分割多重化濾波処理するための
入力重み付けされたＦＩＲフィルタのブロック図であ
る。
入力重み付けされたＦＩＲフィルタのブロック図であ
る。
【図５】図４のフィルタの１段の概略回路図である。
【図６】図５の回路の動作用の各クロッキング信号のタ
イミング図である。
イミング図である。
【図７】図３の素子２０のブロック図である。
【図８】２つの信号の時分割多重化濾波のための出力重
み付けされたＦＩＲフィルタのブロック図である。
み付けされたＦＩＲフィルタのブロック図である。
ＤSP、ＤHP 遅延素子 Ｗn+i 重み付け手段
Claims (1)
- 【請求項１】 時分割多重化されサンプルされた信号を
濾波するためのものであって、 連続して配置されたタップに順次遅延されたサンプルを
供給するように構成された遅延素子からなる第１と第２
の遅延素子の組と、 上記第１と第２の組の遅延素子のそれぞれのタップに結
合されており、それぞれのタップにおいてサンプルを重
み付けし、加算する重み付け及び組合せ手段の共通の組
と、 上記組合せ手段に結合された出力端子と、 上記時分割多重化信号の第１の信号のサンプルが生じた
時に上記第１の組の遅延素子のみをイネーブルし、上記
時分割多重化信号の第２の成分のサンプルが生じた時に
上記第２の組の遅延素子のみをイネーブルすることによ
り、上記第１と第２の信号が上記共通の組の重み付け及
び組合せ手段中で独立して濾波される、 ＦＩＲフィルタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US92179092A | 1992-07-29 | 1992-07-29 | |
| US921790 | 1992-07-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06104949A true JPH06104949A (ja) | 1994-04-15 |
| JP3563090B2 JP3563090B2 (ja) | 2004-09-08 |
Family
ID=25445978
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20725493A Expired - Fee Related JP3563090B2 (ja) | 1992-07-29 | 1993-07-28 | Ｆｉｒフィルタ |
Country Status (12)
| Country | Link |
|---|---|
| US (1) | US5392230A (ja) |
| EP (1) | EP0581522B1 (ja) |
| JP (1) | JP3563090B2 (ja) |
| KR (1) | KR100327819B1 (ja) |
| CN (1) | CN1076924C (ja) |
| BR (1) | BR9302991A (ja) |
| DE (1) | DE69318896T2 (ja) |
| ES (1) | ES2117102T3 (ja) |
| MX (1) | MX9304544A (ja) |
| MY (1) | MY111506A (ja) |
| SG (1) | SG80524A1 (ja) |
| TR (1) | TR26904A (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69324789T2 (de) * | 1993-01-29 | 1999-09-16 | St Microelectronics Srl | Verfahren zur Filterung digitaler Signale mit hoher Auslösung und entsprechendem Aufbau digitaler Filter |
| US6473732B1 (en) * | 1995-10-18 | 2002-10-29 | Motorola, Inc. | Signal analyzer and method thereof |
| KR100249040B1 (ko) * | 1997-06-28 | 2000-03-15 | 김영환 | 비대칭 주파수 응답 특성을 갖는 fir 필터 |
| FR2785747B1 (fr) * | 1998-11-09 | 2004-02-13 | Commissariat Energie Atomique | Filtre numerique a architecture parallele et recepteur de signaux a etalement de spectre utilisant un tel filtre |
| FR2790322A1 (fr) * | 1999-02-26 | 2000-09-01 | Koninkl Philips Electronics Nv | Recepteur, circuit programmable et procede de calcul de filtres numeriques |
| US6625628B1 (en) * | 1999-03-30 | 2003-09-23 | Nec Corporation | Method and apparatus for digital filter |
| US6633895B1 (en) * | 2000-02-22 | 2003-10-14 | Hewlett-Packard Development Company, L.P. | Apparatus and method for sharing overflow/underflow compare hardware in a floating-point multiply-accumulate (FMAC) or floating-point adder (FADD) unit |
| US20040098439A1 (en) * | 2000-02-22 | 2004-05-20 | Bass Stephen L. | Apparatus and method for sharing overflow/underflow compare hardware in a floating-point multiply-accumulate (FMAC) or floating-point adder (FADD) unit |
| US6859814B2 (en) * | 2000-06-27 | 2005-02-22 | Texas Instruments Incorporated | Transpose FIR filter architecture |
| US20020049798A1 (en) * | 2000-10-24 | 2002-04-25 | Minsheng Wang | Adder-saving implementation of digital interpolation/decimation fir filter |
| CN100391137C (zh) * | 2001-03-21 | 2008-05-28 | 深圳市中兴集成电路设计有限责任公司 | 一种相位可调的基带滤波优化实现方法及装置 |
| JP3668780B2 (ja) * | 2003-12-09 | 2005-07-06 | 独立行政法人産業技術総合研究所 | Ｆｉｒフィルタ |
| US7853653B2 (en) * | 2004-11-03 | 2010-12-14 | Aspect Software, Inc. | Method of tracking e-mail handling by a remote agent of an automatic contact distributor |
| US8075304B2 (en) * | 2006-10-19 | 2011-12-13 | Wayne/Scott Fetzer Company | Modulated power burner system and method |
| US8612503B2 (en) | 2010-03-16 | 2013-12-17 | Integrated Device Technology, Inc. | Methods and apparatuses for flexible and high performance digital signal processing |
| EP3857712B1 (en) * | 2018-09-27 | 2022-11-02 | Universiteit Gent | Cascadable filter architecture |
| CN109951173B (zh) * | 2019-03-06 | 2023-03-21 | 西安迪菲电子科技有限公司 | 一种多路并行输入并行处理的fir滤波方法及滤波器 |
| CN110247642B (zh) * | 2019-06-13 | 2023-07-11 | 江苏卓胜微电子股份有限公司 | 一种fir滤波方法及滤波器 |
| CN113381730B (zh) * | 2021-05-19 | 2022-10-28 | 浙江传媒学院 | 一种鲁棒性自适应滤波系统 |
| US11481074B1 (en) * | 2021-07-30 | 2022-10-25 | Synaptics Incorporated | Method and system for quadrature proximity sensing |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3665171A (en) * | 1970-12-14 | 1972-05-23 | Bell Telephone Labor Inc | Nonrecursive digital filter apparatus employing delayedadd configuration |
| US4191853A (en) * | 1978-10-10 | 1980-03-04 | Motorola Inc. | Sampled data filter with time shared weighters for use as an LPC and synthesizer |
| FR2447646A1 (fr) * | 1979-01-29 | 1980-08-22 | Materiel Telephonique | Filtre numerique transversal pour traitement en temps partage sur plusieurs canaux |
| US4323180A (en) * | 1980-03-26 | 1982-04-06 | Sloop Conrad B | Camera shoulder case |
| US4502074A (en) * | 1981-11-09 | 1985-02-26 | Rca Corporation | Digital television signal processing system |
| US4398262A (en) * | 1981-12-22 | 1983-08-09 | Motorola, Inc. | Time multiplexed n-ordered digital filter |
| US4500912A (en) * | 1982-08-04 | 1985-02-19 | Rca Corporation | FIR Chrominance bandpass sampled data filter with internal decimation |
| US4514760A (en) * | 1983-02-17 | 1985-04-30 | Rca Corporation | Digital television receiver with time-multiplexed analog-to-digital converter |
| US4615026A (en) * | 1984-01-20 | 1986-09-30 | Rca Corporation | Digital FIR filters with enhanced tap weight resolution |
| JPH0834407B2 (ja) * | 1990-06-28 | 1996-03-29 | 株式会社東芝 | 入力加重形トランスバーサルフィルタ |
-
1993
- 1993-07-14 MY MYPI93001386A patent/MY111506A/en unknown
- 1993-07-22 EP EP93305760A patent/EP0581522B1/en not_active Expired - Lifetime
- 1993-07-22 DE DE69318896T patent/DE69318896T2/de not_active Expired - Lifetime
- 1993-07-22 ES ES93305760T patent/ES2117102T3/es not_active Expired - Lifetime
- 1993-07-22 SG SG9602489A patent/SG80524A1/en unknown
- 1993-07-26 BR BR9302991A patent/BR9302991A/pt not_active Application Discontinuation
- 1993-07-27 TR TR00644/93A patent/TR26904A/xx unknown
- 1993-07-28 MX MX9304544A patent/MX9304544A/es active IP Right Grant
- 1993-07-28 JP JP20725493A patent/JP3563090B2/ja not_active Expired - Fee Related
- 1993-07-28 CN CN93108486A patent/CN1076924C/zh not_active Expired - Fee Related
- 1993-07-28 KR KR1019930014401A patent/KR100327819B1/ko not_active IP Right Cessation
-
1994
- 1994-07-18 US US08/276,690 patent/US5392230A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| MY111506A (en) | 2000-07-31 |
| DE69318896D1 (de) | 1998-07-09 |
| DE69318896T2 (de) | 1998-10-29 |
| EP0581522A1 (en) | 1994-02-02 |
| BR9302991A (pt) | 1994-02-22 |
| EP0581522B1 (en) | 1998-06-03 |
| CN1085374A (zh) | 1994-04-13 |
| KR100327819B1 (ko) | 2002-08-08 |
| ES2117102T3 (es) | 1998-08-01 |
| MX9304544A (es) | 1994-02-28 |
| SG80524A1 (en) | 2001-05-22 |
| TR26904A (tr) | 1994-08-22 |
| KR940003229A (ko) | 1994-02-21 |
| US5392230A (en) | 1995-02-21 |
| CN1076924C (zh) | 2001-12-26 |
| JP3563090B2 (ja) | 2004-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06104949A (ja) | Ｆｉｒフィルタ | |
| JP4063764B2 (ja) | マルチチャネル復調器のデジタル実現 | |
| KR0161806B1 (ko) | 고품위 텔레비젼용 대역 통과 위상 트랙커를 구비한 디지탈 잔류 측파대 검출기 | |
| EP0676880A2 (en) | Modulator/demodulator using baseband filtering | |
| JP3502644B2 (ja) | 高精細度テレビジョン受信機 | |
| JP3502645B2 (ja) | 送信された信号を処理する装置 | |
| EP1262019B1 (en) | Apparatus for splitting the frequency band of an input signal | |
| AU573966B2 (en) | Zero-if digital receiver | |
| US5005185A (en) | Parallel mode adaptive transversal equalizer for high-speed digital communications system | |
| JP5214018B2 (ja) | 受信装置 | |
| GB2391731A (en) | Conversion circuit, tuner and demodulator | |
| CA1265202A (en) | Simplified recovery of data signals from quadrature- related carrier signals | |
| US7221718B2 (en) | I/Q demodulator and I/Q signal sampling method thereof | |
| KR20010089746A (ko) | 자원을 공유한 디지털 필터의 멀티모드 동작을 위한시스템 및 그 방법 | |
| US8019453B2 (en) | Decimator and decimating method for multi-channel audio | |
| KR100252341B1 (ko) | 디지탈 복조기의 다운 컨버터 | |
| JP2008219779A (ja) | 不要成分除去回路及びデジタルフィルタ | |
| KR20000050507A (ko) | 잔류측대역 복조기를 위한 잔류측대역 필터 장치 | |
| JPH0421226A (ja) | 交差偏波干渉補償器 | |
| JPH01261972A (ja) | 波形等化器とテレビジョン受信機 | |
| JP2003032143A (ja) | デジタルマッチドフィルタ | |
| KR20000051266A (ko) | 잔류측대역 복조기의 클럭 지연 오차를 보상한 디지털 필터 장치 | |
| WO2010095085A1 (en) | Tuner to be used in a receiver for receiving a radio frequency signal including a combined data stream signal, and a receiver including such a tuner |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20031222 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20031226 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040324 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040506 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040602 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080611 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110611 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |