JP3563090B2 - Ｆｉｒフィルタ - Google Patents

Description

【０００１】
【産業上の利用分野】
この発明は、信号の時間多重化された処理（以下、時間多重化処理）のための装置に関する。
【０００２】
この発明を、ＡＴＲＣ（Ａｄｖａｎｃｅｄ Ｔｅｌｅｖｉｓｉｏｎ Ｒｅｓｅａｒｃｈ Ｃｏｎｓｏｒｔｉｕｍ）によって提案されているＨＤＴＶ（高精細度テレビジョン）信号を処理する型の解像度改良型テレビジョン受像機（ＡＤＴＶ）を用いて説明するが、この発明の実施はこのようなシステムに限定されるものではなく、高調波関係を有する振幅変調された搬送波を有する他のシステムにも適用できる。
【０００３】
図１はＡＤＴＶシステムフォーマットのテレビジョン信号を示す。この信号はＮＴＳＣ方式に合うように６ＭＨｚの帯域幅を持つようにされている。しかし、ＮＴＳＣテレビジョン信号と異なり、ＡＤＴＶ信号は２つの直交振幅変調された搬送波を有し、その一方は６ＭＨｚチャンネルスペースの下側４分の１に位置しており、他方は６ＭＨｚチャンネルスペースの上側４分の３にある。上側搬送波は下側搬送波の帯域幅の４倍の帯域幅を持っている。上側の搬送波の周波数は、（ある予め定められた基準に関係づけられた）下側の搬送波の周波数の丁度４倍である。図１の例においては、両方の搬送波共、変調された１６ＱＡＭである。
【０００４】
図２はチューナＩＦ及びＱＡＭ復調回路を含む典型的なＡＤＴＶ受信機装置の一部を示す。ここでは述べないが、この装置の詳細は国際公開第ＷＯ ９２／１４３４３号（米国特許出願第６５０，３２９号対応）を参照されたい。しかし、ここで注目すべきは、２つのＱＡＭ信号をそれぞれ処理するための並列処理回路（素子１１８、１２０、１２２、１２４、１２６、１２８と素子１１９、１２１、１２３、１２５、１２７、１２９）である。これらの並列処理路の各々は、比較的大きく、複雑で、従って、高価なハードウェアから成っている。
【０００５】
この発明は、一般的な消費者にも上記のようなシステムを購買可能なものとするために、上記のような並列ハードウェアを減じようとするものである。即ち、この発明は、例えば、図１に示されているような２つのＱＡＭ信号のような周波数分割多重化信号を処理するために用いられる並列処理回路の少なくとも一部を省略できるように、フィルタを時分割多重化態様で用いるようにしようとするものである。
【０００６】
【発明の概要】
この発明によれば、時分割多重化されたサンプルされた信号を処理するためにＦＩＲフィルタ回路が用いられる。フィルタ回路は濾波されるべきそれぞれの信号を遅延させるための遅延素子の組を含み、各遅延素子の組は複数のタップを含んでいる。それぞれの遅延素子の組の対応するタップは共通の重み付け及び加算構成に結合されている。遅延素子の組に対し時分割多重化信号が供給され、それぞれの組は対応する信号が生起した時にその組のみがイネーブルされるように構成されている。
【０００７】
【実施例の詳細な説明】
図３には費用効果性がより高いＡＤＴＶ受信機の一部が示されている。図３において、図１に示すスペクトル特性を持った放送信号がチューナ／ＩＦ回路１０に供給される。ＩＦ段の局部発振器は、標準優先度（ＳＰ）チャンネルの中心をＳＰチャンネルの記号（シンボル）周波数にダウンコンバートするように選定される。ＩＦ周波数は４３．５ＭＨｚに選ばれており、これによってベースバンドＳＰチャンネルの中心が３．８４ＭＨｚに置かれる。ダウンコンバートされたＡＤＴＶ信号はアナログ−デジタル変換器（ＡＤＣ）１２に供給される。ＡＤＣ１２はＳＰチャンネルの記号周波数の４倍、即ち１５．３６ＭＨｚの周波数でクロックされる。ＡＤＣに供給されるサンプリングクロック（及び他のシステムクロック）はクロック素子１４で生成される。素子１４は、システムクロック及びサンプリングクロックをＱＡＭ搬送波の１つに位相ロックするための位相ロックループ中にＶＣＸＯを含むものを使用できる。
【０００８】
ＡＤＣ１２によって生成される１５．３６ＭＨｚのサンプルは、広帯域の（ＳＰ）ＱＡＭ搬送波を減衰させ、狭い高優先度（ＨＰ）ＱＡＭ搬送波を通過させる通過帯域を持った低域通過フィルタ（ＬＰＦ）１６に供給される。低域通過濾波処理された高優先度（ＨＰ）サンプルは回路素子２０と減算器１８の減数入力ポートに供給される。ＡＤＣ１２からの１５．３６ＭＨｚのＡＤＴＶサンプルが減算器１８の被減数入力ポートに供給される。減算器からの差はＡＤＴＶ信号のＳＰ部分を表す。即ち、低域通過フィルタ１６と減算器１８の組合せは、ＨＰ信号成分によって占められるスペクトル部分を減衰する高域通過または帯域通過フィルタ機能を生じる。減算器１８によって供給されるＳＰ信号成分は、回路素子２０にも供給される。
【０００９】
回路素子２０は高優先度（ＨＰ）ＱＡＭ信号と標準（ＳＰ）ＱＡＭ信号をそれぞれの同相（Ｉ）成分と直交位相（Ｑ）成分とに復調する。この素子はまたＳＰ及びＨＰ信号の同相成分を時分割多重化し、また、ＳＰ及びＨＰ信号の直交位相成分を時分割多重化する。ＳＰ信号の記号周波数はＨＰ信号の記号周波数の丁度４倍である。更に、ＡＤＴＶ信号はＳＰ記号周波数の４倍（即ち、ＨＰ記号周波数の１６倍）でサンプルされており、また、サンプリングの時点はＳＰ搬送波に位相ロックされている。従って、ＳＰ信号の交番サンプルが同相信号成分と直交位相信号成分に対応している。ＳＰ信号は、交番サンプルをＩ信号路とＱ信号路に分析するだけで同相成分と直交位相成分とに分離できる。ＨＰ信号の同相成分と直交位相成分はＨＰサンプルストリームからの４番目毎のサンプルを選択し、これらのサンプルの交番サンプルをＩ信号路とＱ信号路に分析することによって分離することができる。
【００１０】
分離されたＨＰ信号中の各Ｉ（またはＱ）サンプルに対し、分離されたＳＰ信号中には４つのＩ（またはＱ）サンプルがある。ＳＰのＩサンプルまたはＱサンプルは７．６８ＭＨｚの率で生起し、ＨＰのＩまたはＱサンプルは１．９２ＭＨｚの率で生起する。素子２０はＨＰサンプル１に対してＳＰサンプル４の割合でＩ（Ｑ）成分サンプルを時分割多重化し、多重化されたＩ（Ｑ）サンプルをナイキストフィルタ即ち記号整形フィルタ２２に供給する。
【００１１】
図７は素子２０の一例を示す回路図である。図７において、減算器１８からの帯域通過濾波処理されたＳＰ信号は１対２マルチプレクサ（ＭＵＸ）３０に供給され、低域通過濾波処理されたＨＰ信号は１対２マルチプレクサ３１に供給される。ＳＰ信号もＨＰ信号も１５．３６ＭＨｚの周波数で生起する。それぞれのマルチプレクサ３０と３１の制御入力Ｃは、入力サンプルの交互のものをそれぞれのマルチプレクサのＩ及びＱ出力ポートに結合してＩ及びＱ成分の分離を行うようにマルチプレクサを制御する７．６８ＭＨｚのクロックによってクロックされる。しかし、ここで注意すべきは、マルチプレクサ３０と３１はＨＰ及びＳＰ信号のＩ及びＱ成分の分離は行うが、Ｉ及びＱ信号は１８０°の位相に対応する交番サンプルとしては復調されないという点である。復調は、連続したＩサンプルと連続したＱサンプルとに１、−１、１、−１、１、−１、１等を乗じることによって行われる。この乗算は排他的ＯＲゲートＸＯＲ３５と３６によって行われる。これらのゲートＸＯＲ３５と３６は第１の入力ポートがＩ及びＱサンプルを受信するように接続されており、また第２の入力ポートがマルチプレクサからの出力サンプルの周波数の２分の１の周波数のクロック信号を受信するように結合されている。
【００１２】
復調は、必ずしも、このシステムのこの時点で行う必要はない。復調をここで行うか否かによって、後続のフィルタ関数の形式が左右される。復調をこの時点で行う場合は、後続のナイキストフィルタは低域通過伝達関数を持つ。復調をナイキストフィルタの後ろで行う場合には、ナイキストフィルタは帯域通過伝達関数を持つ。
【００１３】
各マルチプレクサからのＨＰ及びＳＰ同相成分出力は７．６８ＭＨｚの周波数である。ＳＰ信号のＩサンプルは直列入力並列出力シフトレジスタ３２に結合される。このシフトレジスタ３２は７．６８ＭＨｚ周波数のサンプルのシフトを行う。レジスタ３２の連続した出力ポートは５入力並列入力直列出力シフトレジスタ３４の後ろの４入力ポートに結合されている。ＨＰ信号のＩサンプルは、７．６８ＭＨｚ周波数のサンプルのシフトを行う補償用遅延段３３に供給される。段３３からの出力サンプルはレジスタ３４の５番目の入力ポートに供給される。レジスタ３４のロード入力は１５．３６／４ＭＨｚの率でパルス駆動され、４つの連続したＳＰ信号Ｉ成分サンプルと１つのＨＰ信号Ｉ成分サンプルとからなる組をロードする。レジスタ３４は９．６２ＭＨｚでクロックされて、時分割多重化されたＳＰ及びＨＰ同相成分サンプルの連続ストリームが供給される。同様の回路（図示せず）で同様の方法により、直交位相サンプルが分離され多重化される。
【００１４】
再び図３に戻って、素子２０からの復調され多重化されたＩ及びＱサンプルは平方根ナイキストフィルタ２２に供給される。図１に示されている信号は余剰帯域幅をもって伝送され、この帯域幅は送信機側のナイキストフィルタによって整形される。受信機側における信号ノイズを小さくするために、受信された信号は、送信機側で用いられているナイキストフィルタと実質的に整合する伝達関数を有するナイキストフィルタで濾波される。これらのフィルタは有限インパルス応答（ＦＩＲ）型のもので、通常３０以上のタップとそれに付属する重み付け回路を備えている。このようなフィルタはハードウェアを多量に必要とする。しかし、時分割多重化されたＩ及びＱサンプルを処理するために時分割多重化（ＴＤＭ）形式で動作するようにこれらのフィルタを構成すると、必要なハードウェアが大幅に少なくできる。
【００１５】
図４はＩ及びＱフィルタ２２の一方の一部の例をブロック図で示す。このフィルタは入力重み付けされたＦＩＲフィルタとして構成されている。素子２０からの時間多重化されたＩサンプルがバスＩＮＰＵＴに供給されたとする。これらのサンプルは重み付け回路Ｗ_ｎ＋ｉ の各々に供給され、そこで、それぞれの係数Ｃ_ｎ＋ｉ で重み付けされる。各重み付け回路からの重み付けされたサンプルはそれぞれの加算器に供給される。これらの加算器は遅延段Ｄ_ＳＰ（Ｄ_ＨＰ）によって相互に接続されている。これらの遅延段は供給されるサンプルを順次処理するようにサンプル周波数でクロックされ、フィルタの右端にある出力に濾波された信号が供給される。
【００１６】
ここで、サンプルはＳＰ、ＳＰ、ＳＰ、ＳＰ、ＨＰ、ＳＰ、ＳＰ、ＳＰ、ＳＰ、ＨＰ、．．．のシーケンスで生起することを想起する。あるＳＰサンプルが入力に供給されると、遅延段Ｄ_ＳＰがイネーブル即ちクロックされ、ＨＰサンプルが入力に供給されると遅延段Ｄ_ＨＰがイネーブル即ちクロックされる。このようにして、ＳＰ（ＨＰ）サンプルがＨＰ（ＳＰ）サンプルから独立して濾波される。ある１つの特定サンプル形式ＳＰ（ＨＰ）が入力に供給される毎に、それと同じ形式のサンプルＳＰ（ＨＰ）を記憶している遅延段のみが加算器回路間に結合されて、その形式のサンプルのみに作用するフィルタを形成する。即ち、ＳＰ（ＨＰ）サンプルが入力に供給される時は、Ｄ_ＨＰ（Ｄ_ＳＰ）遅延段が実効的に回路から除かれる。（但し、それに含まれている情報は保持される。）２つの形式の遅延段の全体的なタイミングが図に示されており、上述したサンプルシーケンスについてＤ_ｓｐクロック及びＤ_ｈｐクロックと表記してある。
【００１７】
このシステムを、２つの重み付け係数Ｃ_ｎ＋ｉ とＣ’_ｎ＋ｉ を有する重み付け係数Ｃ_ｎ＋ｉ の源と共に示す。この重み付け係数Ｃ_ｎ＋ｉ は時分割多重化フィルタについての一般的なケースに適用される。この例においては、必要とあれば、係数は異なるサンプル形式毎に切り換えることができる。即ち、フィルタは、異なる信号に対して交互の係数を用いることによって異なる信号に対して異なる伝達関数を適用するように構成できる。従って、例えば、ＨＰ及びＳＰ信号が異なるフィルタ関数で処理される場合には、ＨＰ（ＳＰ）サンプルがフィルタ入力に供給される時には、係数Ｃ_ｎ＋ｉ （Ｃ’_ｎ＋ｉ ）のセットが重み付け回路Ｗ_ｎ＋ｉ に供給される。係数の切換えは係数制御信号（例えば、図６に示す信号ＣＢ）によって行われる。
【００１８】
図５は遅延段Ｄ_ＨＰとＤ_ＳＰとして実施できる回路例の詳細を示す。図示の回路は信号サンプルの１ビットのみを処理するように構成されている。実際には、このような回路が、供給されるサンプルのビットの数に等しい数だけ並列に配列される。図５の回路の動作に必要なクロック及び／または制御信号波形が図６に示されている。図６において、ＳＰ及びＨＰ等で示されているボックスの列は、サンプル期間と、各サンプル期間にフィルタの入力に供給されるサンプル形式を表している。
【００１９】
図５において、トランジスタＴ１、Ｔ２、Ｔ３、Ｔ７とインバータＩＮＶ１、ＩＮＶ２がＤ_ＳＰ遅延段の１ビット分の回路を形成し、トランジスタＴ４、Ｔ５、Ｔ６、Ｔ８とインバータＩＮＶ３、ＩＮＶ４がＤ_ＨＰ遅延段の１ビット分の回路を形成している。クロック信号ＣＳＰ１がトランジスタＴ１とＴ３に供給されて、前段の加算器からのＳＰ信号サンプルをインバータＩＮＶ１に、また、インバータＩＮＶ２からのＳＰ信号サンプルを後段の加算器に供給させる。インバータＩＮＶ１に供給されたサンプルはインバータＩＮＶ１のゲート電極に付随する浮遊容量Ｃｓに記憶される。トランジスタＴ１がターンオフされると、サンプルはこのゲート容量によって保持される。逆位相のクロックＣＳＰ２がトランジスタＴ２に供給されて、インバータＩＮＶ１の出力をインバータＩＮＶ２の入力に結合するようにトランジスタＴ２を制御する。これはトランジスタＴ１がターンオフした直後に行われる。インバータＩＮＶ２に供給されたサンプル値はインバータＩＮＶ２のゲート電極に付随する浮遊容量Ｃｓに蓄積される。サンプル期間ｎの前半部では、ＩＮＶ２がサンプルｎ−１を記憶し、サンプル期間ｎ中の、トランジスタＴ３がクロックＣＳＰ１によって導通状態にされる部分において、出力加算器にサンプルｎ−１を供給する。
【００２０】
同時に、入力加算器からのサンプルｎがトランジスタＴ１を通してインバータＩＮＶ１に供給される。トランジスタＴ１とＴ３はサンプル期間ｎのほぼ中間でターンオフされ、サンプルｎはＩＮＶ１のゲート容量に記憶され、サンプルｎ−１はＩＮＶ２によって出力される。サンプル期間ｎの後半部において、トランジスタＴ２がターンオンされ、インバータＩＮＶ１の出力電位をＩＮＶ２のゲート電極に結合し、その時点ではＩＮＶ１への入力とＩＮＶ２の出力の両方が同じ電位（サンプルｎの状態に対応する）を呈する。ＩＮＶ１の入力とＩＮＶ２の出力に同じ電位が生じるので、その電位を無制限に保持するためにこれらの入出力点を相互に結合することができる。しかし、間の連続するサンプル期間においては、サンプルが生起する周波数でサンプル値を保持するに充分な大きさをゲート容量が持っているので、サンプル情報を保持するために上記のような相互結線をする必要はない。トランジスタＴ７はそのような相互接続用に設けられたものであるが、図示の例においては、Ｔ７はＨＰサンプルがフィルタに供給されるサンプル期間のみに導通するように制御される。トランジスタＴ１とＴ３が導通しないようにされると、トランジスタＴ１とＴ３の間の回路が実効的にシステムから除かれることになるが、それに記憶されているデータは失われることはない。
【００２１】
トランジスタＴ４とＴ６およびその間の素子からなる回路も同じように動作するが、その制御はクロックＣＨＰ１、ＣＨＰ２及びＣＢによって行われ、また、図６からも理解されるように、他方の回路が動作していない時に動作するように構成されている。
【００２２】
再び図３を参照すると、ナイキストフィルタ２２の出力は素子２４に供給される。素子２４には、例えば、イコライザ及び／またはデゴースタを含んでいる。これらの装置の機能はフィルタ２２からの時分割多重化信号に対して実行される。この形式の実施例では、イコライザとデゴースタは、補正フィルタに対する適切な係数を発生できるように時分割多重化信号に対応する基準ベースが与えられている。このようなデゴースタ及び／またはイコライザは時間多重化された信号を基準にしてトレーニングされるので、これらの装置としては任意公知の構成を採用できる。これに代えて、ＨＰサンプルとＳＰサンプルをデマルチプレクスして、独立した並列のイコライザ及びデゴースタ回路に供給し、その後で、記憶あるいは表示のためにデコンプレッション（圧縮解除）回路に供給するようにしてもよい。
【００２３】
図８は時分割多重化された信号を処理するための出力重み付けされたＦＩＲフィルタを示す。図４の場合と同様、図８において、遅延素子Ｄ_ＳＰとＤ_ＨＰは、該当するサンプルが入力接続に供給されると、そのどちらか一方のみがクロック、即ちイネーブルされる。その出力は、個々の成分が独立して濾波された時分割多重化された信号である。図４の構成と同様、必要な場合に、異なる伝達関数に従って多重化信号を濾波するように各重み付け素子に対して異なる係数を供給するようにされている。
【００２４】
図４と図８には、２つの多重化信号の濾波のための２組の遅延素子（Ｄ_ＳＰとＤ_ＨＰ）が示されている。しかし、この技術分野に属する者には、この形式のフィルタをＭ個の異なる多重化信号を濾波するためにＭ組の並列構成の遅延素子で構成できることは明らかである。
【図面の簡単な説明】
【図１】ＡＤＴＶ信号のスペクトルをグラフ的に示す図である。
【図２】チューナ及びＱＡＭ復調回路を含むＡＤＴＶ受信機の一部分のブロック図である。
【図３】この発明を実施した時分割多重化された複数のＱＡＭ信号を処理するための回路のブロック図である。
【図４】２つの信号を時分割多重化濾波処理するための入力重み付けされたＦＩＲフィルタのブロック図である。
【図５】図４のフィルタの１段の概略回路図である。
【図６】図５の回路の動作用の各クロッキング信号のタイミング図である。
【図７】図３の素子２０のブロック図である。
【図８】２つの信号の時分割多重化濾波のための出力重み付けされたＦＩＲフィルタのブロック図である。
【符号の説明】
Ｄ_ＳＰ、Ｄ_ＨＰ 遅延素子
Ｗ_ｎ＋ｉ 重み付け手段

Claims (1)

1. サンプルされたデータ濾波された信号を生成する遅延、重み付けおよび組み合わせ手段を具える、第１と第２の信号のサンプルとして生じる時分割多重化された信号を濾波する時分割多重化サンプル・データＦＩＲフィルタであって、
   それぞれのサンプルは、入力信号の相対的に遅延された複数のサンプルの重み付けされた組み合わせであり、
   少なくとも２つの信号を表すサンプルを含む時分割多重化サンプル・データ入力信号の信号源と、
   複数の重み付け回路と、
   組み合わせ手段と、
   複数の遅延回路と、
   を具え、
   上記複数の遅延回路の各々は互いに並列に結合された第１と第２の遅延手段を含み、上記複数の遅延回路はカスケード接続の形で結合されており、上記複数の遅延回路の各々は、上記第１の遅延手段または上記第２の遅延手段に排他的にサンプルを入力し上記第１の遅延手段または上記第２の遅延手段から排他的に遅延されたサンプルを供給する手段を含むものであり、
   さらに、上記複数の重み付け回路、上記組み合わせ手段および上記複数の遅延回路を、ＦＩＲフィルタ構成で接続し、このＦＩＲフィルタを上記信号源に結合する手段と、
   上記信号源において上記少なくとも２つの信号の中の第１の信号のサンプルが生じたときに上記第１の遅延手段にサンプルを入力するよう上記複数の遅延回路を調整し、上記信号源において上記少なくとも２つの信号の中の第２の信号のサンプルが生じたときに上記第２の遅延手段にサンプルを入力するよう上記複数の遅延回路を調整する手段と、
   を具え、
   上記複数の重み付け回路は、遅延されたサンプルが、第１の組をなす上記遅延手段から供給されるときに、第１組の重み付け係数で信号を重み付けする第１の手段と、遅延されたサンプルが、第２の組をなす上記遅延手段から供給されるときに、第２組の重み付け係数で信号を重み付けする第２の手段と、を含むものである、
   ＦＩＲフィルタ。

Images