JP2003032143A - デジタルマッチドフィルタ - Google Patents
デジタルマッチドフィルタInfo
- Publication number
- JP2003032143A JP2003032143A JP2001211742A JP2001211742A JP2003032143A JP 2003032143 A JP2003032143 A JP 2003032143A JP 2001211742 A JP2001211742 A JP 2001211742A JP 2001211742 A JP2001211742 A JP 2001211742A JP 2003032143 A JP2003032143 A JP 2003032143A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- unit
- signal
- reference code
- reception
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 従来技術では拡散率に比例して増加していた
乗算器、加算器等の回路規模を抑制し、小型受信装置に
適用可能なデジタルマッチドフィルタを提供する。 【解決手段】 入力される受信ベースバンドのＩ送信号
とＱ相信号を受信ベースバンド信号選択部２ｃで順に選
択し、参照符号Ｉ相用乗算器３ａ，参照符号Ｑ相用乗算
器３ｂと、Ｉ相加算部６ａ、Ｑ相加算部６ｂで受信ベー
スバンド信号のサンプリング速度より高速に積和演算す
るデジタルマッチドフィルタである。
乗算器、加算器等の回路規模を抑制し、小型受信装置に
適用可能なデジタルマッチドフィルタを提供する。 【解決手段】 入力される受信ベースバンドのＩ送信号
とＱ相信号を受信ベースバンド信号選択部２ｃで順に選
択し、参照符号Ｉ相用乗算器３ａ，参照符号Ｑ相用乗算
器３ｂと、Ｉ相加算部６ａ、Ｑ相加算部６ｂで受信ベー
スバンド信号のサンプリング速度より高速に積和演算す
るデジタルマッチドフィルタである。
Description
【０００１】
【発明の属する技術分野】本発明は、情報信号をそれよ
り速いレートの拡散符号で拡散して伝送するスペクトラ
ム拡散通信システムの受信装置において、信号の同期検
出、および復調の為に用いられるデジタルマッチドフィ
ルタに関し、特に回路規模を縮小し、実装面積の低減、
コストダウンを図ることができるデジタルマッチドフィ
ルタに関する。
り速いレートの拡散符号で拡散して伝送するスペクトラ
ム拡散通信システムの受信装置において、信号の同期検
出、および復調の為に用いられるデジタルマッチドフィ
ルタに関し、特に回路規模を縮小し、実装面積の低減、
コストダウンを図ることができるデジタルマッチドフィ
ルタに関する。
【０００２】
【従来の技術】情報信号にその信号より高レートのシス
テムで決定された拡散符号を乗じることで、周波数軸上
で広帯域にわたり拡散し送信するスペクトラム直接拡散
通信システムにおいて、受信側で元の情報信号に復元す
る為には、送信側で直接拡散変調した時と同じ拡散符号
を同じタイミングで乗ずる逆拡散処理を行なう必要があ
る。この逆拡散処理の相関検出にデジタルマッチドフィ
ルタを用いることで、初期同期補足を短時間に完了する
ことができ、また同期追跡と元信号の復調が可能であ
る。
テムで決定された拡散符号を乗じることで、周波数軸上
で広帯域にわたり拡散し送信するスペクトラム直接拡散
通信システムにおいて、受信側で元の情報信号に復元す
る為には、送信側で直接拡散変調した時と同じ拡散符号
を同じタイミングで乗ずる逆拡散処理を行なう必要があ
る。この逆拡散処理の相関検出にデジタルマッチドフィ
ルタを用いることで、初期同期補足を短時間に完了する
ことができ、また同期追跡と元信号の復調が可能であ
る。
【０００３】デジタル信号の伝送においては位相変調方
式が広く用いられている。その中でも最も一般的なQuad
rature Phase Shift Keying（以下ＱＰＳＫ）により変
調された情報信号にスペクトラム直接拡散通信を適用し
た例について説明する。ＱＰＳＫにより変調された送信
複素信号をＴｘとすれば、送信複素信号Ｔｘは、［数
１］で表現することができる。
式が広く用いられている。その中でも最も一般的なQuad
rature Phase Shift Keying（以下ＱＰＳＫ）により変
調された情報信号にスペクトラム直接拡散通信を適用し
た例について説明する。ＱＰＳＫにより変調された送信
複素信号をＴｘとすれば、送信複素信号Ｔｘは、［数
１］で表現することができる。
【０００４】
【数１】
【０００５】前記［数１］において、Ｓは送信する情報
信号で、Ｓｉは送信ベースバンド同相成分信号（以下、
送信ベースバンド信号Ｉ相）、Ｓｑは送信ベースバンド
直交成分信号（以下、送信ベースバンド信号Ｑ相）、Ｃ
は拡散符号系列でＣｉは参照符号同相成分信号（以下、
Ｉ相参照符号）、Ｃｑは参照符号直交成分信号（以下、
Ｑ相参照符号）、Ｔｘｉ、Ｔｘｑはそれぞれ送信機から
出力され、受信機側で相関検出の対象となる拡散変調後
のベースバンド信号同相成分信号（以下、受信ベースバ
ンドＩ相）、直交成分信号（以下、受信ベースバンド信
号Ｑ相）を意味している。各々の信号の同相成分と直交
成分は直交関係にあるので、Ｓｑ、Ｃｑに虚数ｊを乗じ
複素数表現されている。また、各信号に付加しているｎ
の値により、拡散符号系列の時間系列を示してある。
信号で、Ｓｉは送信ベースバンド同相成分信号（以下、
送信ベースバンド信号Ｉ相）、Ｓｑは送信ベースバンド
直交成分信号（以下、送信ベースバンド信号Ｑ相）、Ｃ
は拡散符号系列でＣｉは参照符号同相成分信号（以下、
Ｉ相参照符号）、Ｃｑは参照符号直交成分信号（以下、
Ｑ相参照符号）、Ｔｘｉ、Ｔｘｑはそれぞれ送信機から
出力され、受信機側で相関検出の対象となる拡散変調後
のベースバンド信号同相成分信号（以下、受信ベースバ
ンドＩ相）、直交成分信号（以下、受信ベースバンド信
号Ｑ相）を意味している。各々の信号の同相成分と直交
成分は直交関係にあるので、Ｓｑ、Ｃｑに虚数ｊを乗じ
複素数表現されている。また、各信号に付加しているｎ
の値により、拡散符号系列の時間系列を示してある。
【０００６】受信機側で上記送信複素信号Ｔｘから送信
情報信号を取り出す、すなわち復調を行なうには、送信
複素信号Ｔｘと拡散変調に用いられた拡散符号系列Ｃの
複素共役相関演算を行なう必要がある。送信拡散符号系
列Ｃと複素共役の符号系列をＣ＊と表現し、受信機で行
われる相関演算をＲｘとすると、相関演算Ｒｘは、［数
２］で表現することができる。
情報信号を取り出す、すなわち復調を行なうには、送信
複素信号Ｔｘと拡散変調に用いられた拡散符号系列Ｃの
複素共役相関演算を行なう必要がある。送信拡散符号系
列Ｃと複素共役の符号系列をＣ＊と表現し、受信機で行
われる相関演算をＲｘとすると、相関演算Ｒｘは、［数
２］で表現することができる。
【０００７】
【数２】
【０００８】前記［数２］におけるＴ0は、受信機で相
関処理を行う場合のサンプリング最小単位（時間）を示
しており、加算する個数をｎ＝１〜ＮのＮ個としている
のは、情報データＳｉ、Ｓｑが情報データのレートのＮ
倍の速度で符号拡散されている事を意味する。また、拡
散符号列Ｃを構成する各々の拡散符号をチップと呼び、
その符号速度をチップレートと呼び、情報信号が１／Ｎ
分割され、最小単位がチップになる事を拡散率Ｎと表現
する。
関処理を行う場合のサンプリング最小単位（時間）を示
しており、加算する個数をｎ＝１〜ＮのＮ個としている
のは、情報データＳｉ、Ｓｑが情報データのレートのＮ
倍の速度で符号拡散されている事を意味する。また、拡
散符号列Ｃを構成する各々の拡散符号をチップと呼び、
その符号速度をチップレートと呼び、情報信号が１／Ｎ
分割され、最小単位がチップになる事を拡散率Ｎと表現
する。
【０００９】前記［数２］に示されるように、相関演算
Ｒｘは、乗算処理が４系統、累加算処理が４系統で表現
できることが解る。１サンプル中で前記［数２］の結果
を得るものがデジタルマッチドフィルタであり、スペク
トラム直接拡散通信における高速な同期補足と同期追
跡、更に元信号の復調をデジタルマッチドフィルタで実
現できる。
Ｒｘは、乗算処理が４系統、累加算処理が４系統で表現
できることが解る。１サンプル中で前記［数２］の結果
を得るものがデジタルマッチドフィルタであり、スペク
トラム直接拡散通信における高速な同期補足と同期追
跡、更に元信号の復調をデジタルマッチドフィルタで実
現できる。
【００１０】実際に通信の１方式である、Wide band- C
ode Division Multiple Accessシステム（以下、Ｗ−Ｃ
ＤＭＡシステム）に用いられる拡散率として、Ｎ＝２５
６のスペクトラム直接拡散通信システムを考えると、従
来技術によるデジタルマッチドフィルタによる相関検出
回路のハードウェア構成を例に説明する。拡散率Ｎ＝２
５６の場合、受信ベースバンド信号を４倍オーバーサン
プルで取り込み、相関演算処理するとすれば、Ｉ相およ
びＱ相各々に必要なデータレジスタ数は、 データレジスタ数＝拡散率(256)×オーバーサンプリン
グ率(4)×ビット数(K)×I,Q(2) で計算され、ビット数をＫとすれば、１０２４Ｋ個の記
憶素子が必要であり、Ｉ相，Ｑ相の２相分で２０４８Ｋ
個の記憶素子が必要となる。また、乗算器は２５６個が
４系統、加算器が４系統必要となり、回路規模が大きく
なる。
ode Division Multiple Accessシステム（以下、Ｗ−Ｃ
ＤＭＡシステム）に用いられる拡散率として、Ｎ＝２５
６のスペクトラム直接拡散通信システムを考えると、従
来技術によるデジタルマッチドフィルタによる相関検出
回路のハードウェア構成を例に説明する。拡散率Ｎ＝２
５６の場合、受信ベースバンド信号を４倍オーバーサン
プルで取り込み、相関演算処理するとすれば、Ｉ相およ
びＱ相各々に必要なデータレジスタ数は、 データレジスタ数＝拡散率(256)×オーバーサンプリン
グ率(4)×ビット数(K)×I,Q(2) で計算され、ビット数をＫとすれば、１０２４Ｋ個の記
憶素子が必要であり、Ｉ相，Ｑ相の２相分で２０４８Ｋ
個の記憶素子が必要となる。また、乗算器は２５６個が
４系統、加算器が４系統必要となり、回路規模が大きく
なる。
【００１１】ここで、ＱＰＳＫにスペクトラム直接拡散
を適用した通信システムに、デジタルマッチドフィルタ
を用いた従来技術による構成例１について、図１１を用
いて説明する。図１１は、従来のデジタルマッチドフィ
ルタの第１の構成例を示す構成ブロック図である。従来
のデジタルマッチドフィルタの構成例１（以下、従来の
第１のデジタルマッチドフィルタ）は、図１１に示すよ
うに、受信Ｉ相信号シフトレジスタ１ａ，受信Ｑ相信号
シフトレジスタ１ｂと、乗算器３ａ〜３ｄと、Ｉ相参照
符号ロード用レジスタ部４a，Ｑ相参照符号ロード用レ
ジスタ部４ｂと、Ｉ相参照符号演算レジスタ部５a，Ｑ
相参照符号演算レジスタ５ｂと、加算部６ａ〜６ｄと、
出力加算部７ａ，出力減算部７ｂにより構成されてい
る。尚、図１１では受信データの更新、ならびにデジタ
ルマッチドフィルタ出力がチップレートに対して４倍の
オーバーサンプルで動作する例を記しており、チップレ
ート動作クロック、および４倍サンプリングクロック信
号は省略している。
を適用した通信システムに、デジタルマッチドフィルタ
を用いた従来技術による構成例１について、図１１を用
いて説明する。図１１は、従来のデジタルマッチドフィ
ルタの第１の構成例を示す構成ブロック図である。従来
のデジタルマッチドフィルタの構成例１（以下、従来の
第１のデジタルマッチドフィルタ）は、図１１に示すよ
うに、受信Ｉ相信号シフトレジスタ１ａ，受信Ｑ相信号
シフトレジスタ１ｂと、乗算器３ａ〜３ｄと、Ｉ相参照
符号ロード用レジスタ部４a，Ｑ相参照符号ロード用レ
ジスタ部４ｂと、Ｉ相参照符号演算レジスタ部５a，Ｑ
相参照符号演算レジスタ５ｂと、加算部６ａ〜６ｄと、
出力加算部７ａ，出力減算部７ｂにより構成されてい
る。尚、図１１では受信データの更新、ならびにデジタ
ルマッチドフィルタ出力がチップレートに対して４倍の
オーバーサンプルで動作する例を記しており、チップレ
ート動作クロック、および４倍サンプリングクロック信
号は省略している。
【００１２】次に、従来の第１のデジタルマッチドフィ
ルタの各部について説明する。受信Ｉ相信号シフトレジ
スタ１ａは、受信ベースバンドＩ相信号ｄｉを格納する
シフトレジスタ回路であり、例えば、拡散率(N=256)、
オーバーサンプリング率(4)であるとすると、拡散率(N=
256)×オーバーサンプリング率(4)=1024個のシフトレジ
スタで構成されている。そして、受信Ｉ相信号シフトレ
ジスタ１ａは、オーバーサンプリングクロック毎に入力
される受信ベースバンドＩ相信号ｄｉを順次格納し、前
記クロック毎に記憶していた信号を隣のレジスタにシフ
トさせていき、オーバーサンプリング数のレジスタ毎に
外部出力を行うようになっている。図１１では、４倍オ
ーバーサンプリングの例を示しているので、４つのレジ
スタ毎に後述する乗算器３ａ，３ｄに出力を行う。
ルタの各部について説明する。受信Ｉ相信号シフトレジ
スタ１ａは、受信ベースバンドＩ相信号ｄｉを格納する
シフトレジスタ回路であり、例えば、拡散率(N=256)、
オーバーサンプリング率(4)であるとすると、拡散率(N=
256)×オーバーサンプリング率(4)=1024個のシフトレジ
スタで構成されている。そして、受信Ｉ相信号シフトレ
ジスタ１ａは、オーバーサンプリングクロック毎に入力
される受信ベースバンドＩ相信号ｄｉを順次格納し、前
記クロック毎に記憶していた信号を隣のレジスタにシフ
トさせていき、オーバーサンプリング数のレジスタ毎に
外部出力を行うようになっている。図１１では、４倍オ
ーバーサンプリングの例を示しているので、４つのレジ
スタ毎に後述する乗算器３ａ，３ｄに出力を行う。
【００１３】同様に受信Ｑ相信号シフトレジスタ１ｂ
は、受信ベースバンドＱ相信号ｄｑを格納するシフトレ
ジスタ回路であり、受信Ｉ相信号シフトレジスタ１ａと
同様に1024個のシフトレジスタで構成され、オーバーサ
ンプリングクロック毎に入力される受信ベースバンドＱ
相信号ｄｑを順次格納し、前記クロック毎に記憶してい
た信号を隣のレジスタにシフトさせていき、オーバーサ
ンプリング数のレジスタ毎に外部出力を行うようになっ
ている。図１１では、４倍オーバーサンプリングの例を
示しているので、４つのレジスタ毎に後述する乗算器３
ｂ，３ｃに出力を行う。
は、受信ベースバンドＱ相信号ｄｑを格納するシフトレ
ジスタ回路であり、受信Ｉ相信号シフトレジスタ１ａと
同様に1024個のシフトレジスタで構成され、オーバーサ
ンプリングクロック毎に入力される受信ベースバンドＱ
相信号ｄｑを順次格納し、前記クロック毎に記憶してい
た信号を隣のレジスタにシフトさせていき、オーバーサ
ンプリング数のレジスタ毎に外部出力を行うようになっ
ている。図１１では、４倍オーバーサンプリングの例を
示しているので、４つのレジスタ毎に後述する乗算器３
ｂ，３ｃに出力を行う。
【００１４】Ｉ相参照符号ロード用レジスタ部４ａは、
Ｉ相参照符号Ｃｉをロードするために格納するシフトレ
ジスタ回路であり、例えば、拡散率数(Ｎ＝256)個のシ
フトレジスタで構成されている。そして、Ｉ相参照符号
ロード用レジスタ部４ａは、クロック毎に入力されるＩ
相参照符号Ｃｉを順次格納し、前記クロック毎に記憶し
ていた信号を隣のレジスタにシフトさせると共に、外部
出力を行うようになっている。同様に、Ｑ相参照符号ロ
ード用レジスタ部４ｂは、Ｑ相参照符号Ｃｑをロードす
るために格納するシフトレジスタ回路であり、拡散率数
(Ｎ＝256)個のシフトレジスタで構成されており、クロ
ック毎に入力されるＱ相参照符号Ｃｑを順次格納し、前
記クロック毎に記憶していた信号を隣のレジスタにシフ
トさせると共に、外部出力を行うようになっている。
Ｉ相参照符号Ｃｉをロードするために格納するシフトレ
ジスタ回路であり、例えば、拡散率数(Ｎ＝256)個のシ
フトレジスタで構成されている。そして、Ｉ相参照符号
ロード用レジスタ部４ａは、クロック毎に入力されるＩ
相参照符号Ｃｉを順次格納し、前記クロック毎に記憶し
ていた信号を隣のレジスタにシフトさせると共に、外部
出力を行うようになっている。同様に、Ｑ相参照符号ロ
ード用レジスタ部４ｂは、Ｑ相参照符号Ｃｑをロードす
るために格納するシフトレジスタ回路であり、拡散率数
(Ｎ＝256)個のシフトレジスタで構成されており、クロ
ック毎に入力されるＱ相参照符号Ｃｑを順次格納し、前
記クロック毎に記憶していた信号を隣のレジスタにシフ
トさせると共に、外部出力を行うようになっている。
【００１５】Ｉ相参照符号演算レジスタ部５ａは、Ｉ相
参照符号Ｃｉを演算用に格納するレジスタ回路であり、
例えば、拡散率数(Ｎ＝256)個のレジスタで構成されて
いる。同様に、Ｑ相参照符号演算レジスタ部５ｂは、Ｑ
相参照符号Ｃｑを演算用に格納するレジスタ回路であ
り、拡散率数(256)個のレジスタで構成されている。
参照符号Ｃｉを演算用に格納するレジスタ回路であり、
例えば、拡散率数(Ｎ＝256)個のレジスタで構成されて
いる。同様に、Ｑ相参照符号演算レジスタ部５ｂは、Ｑ
相参照符号Ｃｑを演算用に格納するレジスタ回路であ
り、拡散率数(256)個のレジスタで構成されている。
【００１６】乗算器３ａ〜３ｄは、Ｉ相およびＱ相の受
信ベースバンド信号と各々の参照符号とを乗算する回路
である。加算部６ａは、受信ベースバンドＩ相信号ｄｉ
とＩ相参照符号Ｃｉの乗算出力を加算する回路である。
加算部６ｂは、受信ベースバンドＱ相信号ｄｑとＱ相参
照符号Ｃｑの乗算出力を加算する回路である。加算部６
ｃは受信ベースバンドＱ相信号ｄｑとＩ相参照符号Ｃｉ
の乗算出力を加算する回路である。加算部６ｄは受信ベ
ースバンドＩ相信号ｄｉとＱ相参照符号Ｃｑの乗算出力
を加算する回路である。出力加算部７ａは、加算部６ａ
と加算部６ｂの出力を加算し、マッチドフィルタのＩ相
出力MFOUTIを出力する回路である。出力減算部７ｂは、
加算部６ｃの出力から加算部６ｄの出力を減算し、マッ
チドフィルタのＱ相出力MFOUTQを出力する回路である。
信ベースバンド信号と各々の参照符号とを乗算する回路
である。加算部６ａは、受信ベースバンドＩ相信号ｄｉ
とＩ相参照符号Ｃｉの乗算出力を加算する回路である。
加算部６ｂは、受信ベースバンドＱ相信号ｄｑとＱ相参
照符号Ｃｑの乗算出力を加算する回路である。加算部６
ｃは受信ベースバンドＱ相信号ｄｑとＩ相参照符号Ｃｉ
の乗算出力を加算する回路である。加算部６ｄは受信ベ
ースバンドＩ相信号ｄｉとＱ相参照符号Ｃｑの乗算出力
を加算する回路である。出力加算部７ａは、加算部６ａ
と加算部６ｂの出力を加算し、マッチドフィルタのＩ相
出力MFOUTIを出力する回路である。出力減算部７ｂは、
加算部６ｃの出力から加算部６ｄの出力を減算し、マッ
チドフィルタのＱ相出力MFOUTQを出力する回路である。
【００１７】図１１に示した従来の第１のデジタルマッ
チドフィルタにおける動作について説明する。受信ベー
スバンドＩ相信号ｄｉ、Ｑ相信号ｄｑは、オーバーサン
プリングクロック毎に各々受信Ｉ相信号シフトレジスタ
１ａ、受信Ｑ相信号シフトレジスタ１ｂに入力され、格
納されたデータはクロック毎にシフトして更新される。
そして、受信Ｉ相信号シフトレジスタ１ａ、受信Ｑ相信
号シフトレジスタ１ｂの複数の記憶素子から出力される
受信ベースバンドＩ相信号、受信ベースバンドＱ相信号
は、Ｉ相参照符号演算レジスタ部５ａ、Ｑ相参照符号演
算レジスタ部５ｂから出力される各々拡散率数Ｎ個の参
照符号Ｃｉ(1)〜Ｃｉ(N)，Ｃｑ(1)〜Ｃｑ(N)と、４系統
の複数の乗算器３ａ〜３ｄで乗算される。各乗算器の出
力は、加算部６ａ〜６ｄで加算処理が行われ、更に加算
器７ａ並びに減算器７ｂにおいて加減算処理を行うこと
で、前記［数２］の演算がサンプル毎に実行されること
になる。
チドフィルタにおける動作について説明する。受信ベー
スバンドＩ相信号ｄｉ、Ｑ相信号ｄｑは、オーバーサン
プリングクロック毎に各々受信Ｉ相信号シフトレジスタ
１ａ、受信Ｑ相信号シフトレジスタ１ｂに入力され、格
納されたデータはクロック毎にシフトして更新される。
そして、受信Ｉ相信号シフトレジスタ１ａ、受信Ｑ相信
号シフトレジスタ１ｂの複数の記憶素子から出力される
受信ベースバンドＩ相信号、受信ベースバンドＱ相信号
は、Ｉ相参照符号演算レジスタ部５ａ、Ｑ相参照符号演
算レジスタ部５ｂから出力される各々拡散率数Ｎ個の参
照符号Ｃｉ(1)〜Ｃｉ(N)，Ｃｑ(1)〜Ｃｑ(N)と、４系統
の複数の乗算器３ａ〜３ｄで乗算される。各乗算器の出
力は、加算部６ａ〜６ｄで加算処理が行われ、更に加算
器７ａ並びに減算器７ｂにおいて加減算処理を行うこと
で、前記［数２］の演算がサンプル毎に実行されること
になる。
【００１８】図１１に示すデジタルマッチドフィルタ
を、同期捕捉（パス検出）に用いる場合には、Ｉ相参照
符号Ｃｉ及びＱ相参照符号Ｃｑが、Ｉ相参照符号ロード
用レジスタ部４ａ及びＱ相参照符号ロード用レジスタ部
４ｂに１シンボル分ロードされ、各々Ｉ相参照符号演算
レジスタ部５ａ及びＱ相参照符号演算レジスタ部５ｂに
出力されて記憶されてから、Ｉ相参照符号演算レジスタ
部５ａ及びＱ相参照符号演算レジスタ部５ｂの参照符号
と、オーバーサンプリングクロック毎に受信Ｉ相信号シ
フトレジスタ１ａ及び受信Ｑ相信号シフトレジスタ１ｂ
に格納され、シフトしながら出力される各々の受信ベー
スバンド信号とが、乗算及び加減算されて、オーバーサ
ンプリングクロック毎にMFOUTI、およびMFOUTQの相関出
力が得られる。同期が検出されたタイミングでは、他の
タイミングに比べて十分大きな相関出力が得られること
から、オーバーサンプリングクロック毎に得られるMFOU
TI、およびMFOUTQの相関出力を監視し、大きな相関検出
結果が出力されたタイミングが同期タイミングであると
すれば、パス検出が可能になる。
を、同期捕捉（パス検出）に用いる場合には、Ｉ相参照
符号Ｃｉ及びＱ相参照符号Ｃｑが、Ｉ相参照符号ロード
用レジスタ部４ａ及びＱ相参照符号ロード用レジスタ部
４ｂに１シンボル分ロードされ、各々Ｉ相参照符号演算
レジスタ部５ａ及びＱ相参照符号演算レジスタ部５ｂに
出力されて記憶されてから、Ｉ相参照符号演算レジスタ
部５ａ及びＱ相参照符号演算レジスタ部５ｂの参照符号
と、オーバーサンプリングクロック毎に受信Ｉ相信号シ
フトレジスタ１ａ及び受信Ｑ相信号シフトレジスタ１ｂ
に格納され、シフトしながら出力される各々の受信ベー
スバンド信号とが、乗算及び加減算されて、オーバーサ
ンプリングクロック毎にMFOUTI、およびMFOUTQの相関出
力が得られる。同期が検出されたタイミングでは、他の
タイミングに比べて十分大きな相関出力が得られること
から、オーバーサンプリングクロック毎に得られるMFOU
TI、およびMFOUTQの相関出力を監視し、大きな相関検出
結果が出力されたタイミングが同期タイミングであると
すれば、パス検出が可能になる。
【００１９】受信ベースバンド信号は、通常複数ビット
であり、図１１に示した従来の第１のデジタルマッチド
フィルタでは、受信Ｉ相信号シフトレジスタ１ａと受信
Ｑ相信号シフトレジスタ１ｂの全記憶素子に記録された
信号を、オーバサンプリングクロック毎にシフトしなが
ら更新することとなり、回路規模が大きく且つ消費電力
が大きいという欠点がある。
であり、図１１に示した従来の第１のデジタルマッチド
フィルタでは、受信Ｉ相信号シフトレジスタ１ａと受信
Ｑ相信号シフトレジスタ１ｂの全記憶素子に記録された
信号を、オーバサンプリングクロック毎にシフトしなが
ら更新することとなり、回路規模が大きく且つ消費電力
が大きいという欠点がある。
【００２０】図１１で示した従来の第１のデジタルマッ
チドフィルタで問題点となる、受信Ｉ相信号シフトレジ
スタ１ａ、受信Ｑ相信号シフトレジスタ１ｂにおける全
記憶素子のデータ更新を、サンリング周期毎に行なわな
い従来のデジタルマッチドフィルタの第２の構成例につ
いて、図１２を用いて説明する。図１２は、従来のデジ
タルマッチドフィルタの第２の構成例を示す構成ブロッ
ク図である。従来のデジタルマッチドフィルタの構成例
２（以下、従来の第２のデジタルマッチドフィルタ）
は、図１２に示すように、受信Ｉ相信号データレジスタ
１ｃ，受信Ｑ相信号データレジスタ１ｄと、受信ベース
バンドＩ相信号選択部２ａ，受信ベースバンドＱ相信号
選択部２ｂと、乗算器３ａ〜３ｄと、Ｉ相参照符号ロー
ド用レジスタ部４ａ、Ｑ相参照符号ロード用レジスタ部
４ｂと、Ｉ相参照符号演算レジスタ部５ｃ，Ｑ相参照符
号演算レジスタ５ｄと、加算部６ａ〜６ｄと、出力加算
部７ａと、出力減算部７ｂと、書き込み制御部１０とか
ら構成されている。尚、図１２では、図１１で示した従
来の第１のデジタルマッチドフィルタと同様に、受信デ
ータの更新、ならびにデジタルマッチドフィルタ出力が
チップレートに対して４倍のオーバーサンプルで動作す
る例を記しており、チップレート動作クロック、および
４倍サンプリングクロック信号は省略している。
チドフィルタで問題点となる、受信Ｉ相信号シフトレジ
スタ１ａ、受信Ｑ相信号シフトレジスタ１ｂにおける全
記憶素子のデータ更新を、サンリング周期毎に行なわな
い従来のデジタルマッチドフィルタの第２の構成例につ
いて、図１２を用いて説明する。図１２は、従来のデジ
タルマッチドフィルタの第２の構成例を示す構成ブロッ
ク図である。従来のデジタルマッチドフィルタの構成例
２（以下、従来の第２のデジタルマッチドフィルタ）
は、図１２に示すように、受信Ｉ相信号データレジスタ
１ｃ，受信Ｑ相信号データレジスタ１ｄと、受信ベース
バンドＩ相信号選択部２ａ，受信ベースバンドＱ相信号
選択部２ｂと、乗算器３ａ〜３ｄと、Ｉ相参照符号ロー
ド用レジスタ部４ａ、Ｑ相参照符号ロード用レジスタ部
４ｂと、Ｉ相参照符号演算レジスタ部５ｃ，Ｑ相参照符
号演算レジスタ５ｄと、加算部６ａ〜６ｄと、出力加算
部７ａと、出力減算部７ｂと、書き込み制御部１０とか
ら構成されている。尚、図１２では、図１１で示した従
来の第１のデジタルマッチドフィルタと同様に、受信デ
ータの更新、ならびにデジタルマッチドフィルタ出力が
チップレートに対して４倍のオーバーサンプルで動作す
る例を記しており、チップレート動作クロック、および
４倍サンプリングクロック信号は省略している。
【００２１】次に、従来の第２のデジタルマッチドフィ
ルタの各部について説明するが、乗算器３ａ〜３ｄと、
Ｉ相参照符号ロード用レジスタ部４ａ、Ｑ相参照符号ロ
ード用レジスタ部４ｂと、加算部６ａ〜６ｄと、出力加
算部７ａと、出力減算部７ｂは、全く同様であるので、
ここでは説明を省略し、異なる部分についてのみ説明す
る。
ルタの各部について説明するが、乗算器３ａ〜３ｄと、
Ｉ相参照符号ロード用レジスタ部４ａ、Ｑ相参照符号ロ
ード用レジスタ部４ｂと、加算部６ａ〜６ｄと、出力加
算部７ａと、出力減算部７ｂは、全く同様であるので、
ここでは説明を省略し、異なる部分についてのみ説明す
る。
【００２２】書き込み制御部１０は、サンプリングされ
た受信ベースバンドＩ相信号ｄｉ及び受信ベースバンド
Ｑ相信号ｄｑを、それぞれ受信Ｉ相信号データレジスタ
１ｃ、受信Ｑ相信号データレジスタ１ｄの所定のレジス
タ（記憶素子）に書き込む為のアドレス制御を行う回路
である。具体的な制御方法としては、各オーバサンプリ
ングタイミング毎に書き込む記憶素子を各データレジス
タの最右の記憶素子から順に隣の記憶素子に１記憶素子
ずつづらしながら書き込んでいき、最左の記憶素子まで
書き込んだなら、最右の記憶素子に戻ってサイクリック
に受信ベースバンド信号を書き込むように制御を行うも
のである。
た受信ベースバンドＩ相信号ｄｉ及び受信ベースバンド
Ｑ相信号ｄｑを、それぞれ受信Ｉ相信号データレジスタ
１ｃ、受信Ｑ相信号データレジスタ１ｄの所定のレジス
タ（記憶素子）に書き込む為のアドレス制御を行う回路
である。具体的な制御方法としては、各オーバサンプリ
ングタイミング毎に書き込む記憶素子を各データレジス
タの最右の記憶素子から順に隣の記憶素子に１記憶素子
ずつづらしながら書き込んでいき、最左の記憶素子まで
書き込んだなら、最右の記憶素子に戻ってサイクリック
に受信ベースバンド信号を書き込むように制御を行うも
のである。
【００２３】受信Ｉ相信号データレジスタ１ｃは、受信
ベースバンドＩ相信号ｄｉを格納するレジスタ回路であ
り、例えば、拡散率(N=256)、オーバーサンプリング率
(4)であるとすると、拡散率(N=256)×オーバーサンプリ
ング率(4)=1024個のレジスタ（記憶素子）で構成されて
いる。そして、受信Ｉ相信号データレジスタ１ｃは、後
述する書き込み制御部１０の制御の元で、受信ベースバ
ンドＩ相信号ｄｉをオーバーサンプリングクロック毎に
最右の記憶素子から順に隣の記憶素子に１記憶素子ずつ
ずらしながら書き込んで更新させ、最左の記憶素子まで
書き込んだなら、最右の記憶素子に戻ってサイクリック
に受信ベースバンドＩ相信号ｄｉを書き込み、各記憶素
子から記憶している信号を出力させるようになってい
る。
ベースバンドＩ相信号ｄｉを格納するレジスタ回路であ
り、例えば、拡散率(N=256)、オーバーサンプリング率
(4)であるとすると、拡散率(N=256)×オーバーサンプリ
ング率(4)=1024個のレジスタ（記憶素子）で構成されて
いる。そして、受信Ｉ相信号データレジスタ１ｃは、後
述する書き込み制御部１０の制御の元で、受信ベースバ
ンドＩ相信号ｄｉをオーバーサンプリングクロック毎に
最右の記憶素子から順に隣の記憶素子に１記憶素子ずつ
ずらしながら書き込んで更新させ、最左の記憶素子まで
書き込んだなら、最右の記憶素子に戻ってサイクリック
に受信ベースバンドＩ相信号ｄｉを書き込み、各記憶素
子から記憶している信号を出力させるようになってい
る。
【００２４】同様に、受信Ｑ相信号データレジスタ１ｄ
は、受信ベースバンドＱ相信号ｄｑを格納するレジスタ
回路であり、例えば、拡散率(N=256)、オーバーサンプ
リング率(4)であるとすると、1024個のレジスタ（記憶
素子）で構成されている。そして、受信Ｑ相信号データ
レジスタ１ｄは、後述する書き込み制御部１０の制御の
元で、受信ベースバンドＱ相信号ｄｑをオーバーサンプ
リングクロック毎に最右の記憶素子から順に隣の記憶素
子に１記憶素子ずつずらしながら書き込んで更新させ、
最左の記憶素子まで書き込んだなら、最右の記憶素子に
戻ってサイクリックに受信ベースバンドＱ相信号ｄｑを
書き込み、各記憶素子から記憶している信号を出力させ
るようになっている。
は、受信ベースバンドＱ相信号ｄｑを格納するレジスタ
回路であり、例えば、拡散率(N=256)、オーバーサンプ
リング率(4)であるとすると、1024個のレジスタ（記憶
素子）で構成されている。そして、受信Ｑ相信号データ
レジスタ１ｄは、後述する書き込み制御部１０の制御の
元で、受信ベースバンドＱ相信号ｄｑをオーバーサンプ
リングクロック毎に最右の記憶素子から順に隣の記憶素
子に１記憶素子ずつずらしながら書き込んで更新させ、
最左の記憶素子まで書き込んだなら、最右の記憶素子に
戻ってサイクリックに受信ベースバンドＱ相信号ｄｑを
書き込み、各記憶素子から記憶している信号を出力させ
るようになっている。
【００２５】受信ベースバンドＩ相信号選択部２ａは、
オーバサンプリング数（図１２では４）毎の記憶素子か
ら出力される受信ベースバンドＩ相信号ｄｉを右から順
に選択して、乗算器３ａ，３ｄに出力する回路である。
受信ベースバンドＱ相信号選択部２ｂは、オーバサンプ
リング数（図１２では４）毎の記憶素子から出力される
受信ベースバンドＱ相信号ｄｑを右から順に選択して、
乗算器３ｂ，３ｃに出力する回路である。上記受信ベー
スバンドＩ相信号選択部２ａ，受信ベースバンドＱ相信
号選択部２ｂの働きによって、１チップについてオーバ
サンプリングされたサンプリング信号について、各受信
ベースバンド信号データをシフトすることなく、選択部
で右から順に切り換えて乗算器に出力することによっ
て、各サンプリング信号における相関結果を得ることが
できるものである。
オーバサンプリング数（図１２では４）毎の記憶素子か
ら出力される受信ベースバンドＩ相信号ｄｉを右から順
に選択して、乗算器３ａ，３ｄに出力する回路である。
受信ベースバンドＱ相信号選択部２ｂは、オーバサンプ
リング数（図１２では４）毎の記憶素子から出力される
受信ベースバンドＱ相信号ｄｑを右から順に選択して、
乗算器３ｂ，３ｃに出力する回路である。上記受信ベー
スバンドＩ相信号選択部２ａ，受信ベースバンドＱ相信
号選択部２ｂの働きによって、１チップについてオーバ
サンプリングされたサンプリング信号について、各受信
ベースバンド信号データをシフトすることなく、選択部
で右から順に切り換えて乗算器に出力することによっ
て、各サンプリング信号における相関結果を得ることが
できるものである。
【００２６】Ｉ相参照符号演算レジスタ部５ｃは、Ｉ相
参照符号Ｃｉを演算用に格納する巡回符号レジスタ回路
であり、図１１のＩ相参照符号演算レジスタ部５ａとの
違いは、拡散率数(Ｎ＝256)個のレジスタで構成されて
いるが、Ｉ相参照符号を順次帰還シフトして格納、出力
する回路である。同様にＱ相参照符号演算レジスタ部５
ｄは、Ｑ相参照符号Ｃｑを演算用に格納する巡回符号レ
ジスタ回路であり、図１１のＱ相参照符号演算レジスタ
部５ｂとの違いは、拡散率数(Ｎ＝256)個のレジスタで
構成されているが、Ｑ相参照符号を順次帰還シフトして
格納、出力する回路である。
参照符号Ｃｉを演算用に格納する巡回符号レジスタ回路
であり、図１１のＩ相参照符号演算レジスタ部５ａとの
違いは、拡散率数(Ｎ＝256)個のレジスタで構成されて
いるが、Ｉ相参照符号を順次帰還シフトして格納、出力
する回路である。同様にＱ相参照符号演算レジスタ部５
ｄは、Ｑ相参照符号Ｃｑを演算用に格納する巡回符号レ
ジスタ回路であり、図１１のＱ相参照符号演算レジスタ
部５ｂとの違いは、拡散率数(Ｎ＝256)個のレジスタで
構成されているが、Ｑ相参照符号を順次帰還シフトして
格納、出力する回路である。
【００２７】図１２に示した従来の第２のデジタルマッ
チドフィルタにおける動作について説明する。受信ベー
スバンドＩ相信号ｄｉ、Ｑ相信号ｄｑはオーバーサンプ
リングクロック毎に各々受信Ｉ相信号データレジスタ１
ｃの全記憶素子中の１記憶素子と、受信Ｑ相信号データ
レジスタ１ｄの全記憶素子中の１記憶素子に、各々記憶
素子を１つずつ、ずらしながら書き込まれ記憶される。
第１のデジタルマッチドフィルタと同様の相関演算を行
なう為には、データが第１のデジタルマッチドフィルタ
のように時系列に格納されていない為に、乗算器に入力
される信号を選択する必要があり、受信ベースバンド信
号の各々は受信ベースバンドＩ相信号選択部２ａと受信
ベースバンドＱ相信号選択部２ｂにより選択される。乗
算器に入力される参照符号Ｉ相並びに参照符号Ｑ相は、
Ｉ相参照符号演算レジスタ部５ｃ、Ｑ相参照符号演算レ
ジスタ５ｄに格納されクロック毎に順次帰還シフトする
ことで受信ベースバンドＩ相信号及び受信ベースバンド
Ｑ相信号をシフトすることなく、第１のデジタルマッチ
ドフィルタと同様に相関演算を行う構成としている。
チドフィルタにおける動作について説明する。受信ベー
スバンドＩ相信号ｄｉ、Ｑ相信号ｄｑはオーバーサンプ
リングクロック毎に各々受信Ｉ相信号データレジスタ１
ｃの全記憶素子中の１記憶素子と、受信Ｑ相信号データ
レジスタ１ｄの全記憶素子中の１記憶素子に、各々記憶
素子を１つずつ、ずらしながら書き込まれ記憶される。
第１のデジタルマッチドフィルタと同様の相関演算を行
なう為には、データが第１のデジタルマッチドフィルタ
のように時系列に格納されていない為に、乗算器に入力
される信号を選択する必要があり、受信ベースバンド信
号の各々は受信ベースバンドＩ相信号選択部２ａと受信
ベースバンドＱ相信号選択部２ｂにより選択される。乗
算器に入力される参照符号Ｉ相並びに参照符号Ｑ相は、
Ｉ相参照符号演算レジスタ部５ｃ、Ｑ相参照符号演算レ
ジスタ５ｄに格納されクロック毎に順次帰還シフトする
ことで受信ベースバンドＩ相信号及び受信ベースバンド
Ｑ相信号をシフトすることなく、第１のデジタルマッチ
ドフィルタと同様に相関演算を行う構成としている。
【００２８】図１２の構成では、サンプル毎に更新され
るデータレジスタの数は１であるから、図１１に比べ、
１／（全記憶素子数）に低減される。また、１シンボル
分の相関出力を得るために行うデータのシフトは、Ｉ相
参照符号演算レジスタ部５ｃ、Ｑ相参照符号演算レジス
タ５ｄにおけるシフトのみであり、また、オーバーサン
プリング数分の信号を受信ベースバンドＩ相信号選択部
２ａ及び受信ベースバンドＱ相信号選択部２ｂで切り代
えている間は、参照符号を巡回シフトさせる必要がない
ので、オーバーサンプリング数をＭとすると、図１２で
行う順次帰還シフト周波数は、図１１で行った受信ベー
スバンド信号のシフトのサンプリング周波数の１／Ｍと
なる。更に、Ｉ相参照符号並びにＱ相参照符号は１ビッ
トであり、図１１の構成でシフトさせる受信ベースバン
ド信号が複数ビット（例えば４〜１０ビット）であるの
に比べ、シフト動作させる回路の回路規模も格段に小さ
いので、図１１の構成と比較して、消費電力をかなり低
減することが可能である。しかしながら、回路規模につ
いては、図１２の構成と図１１の構成とはほぼ同程度で
ある。
るデータレジスタの数は１であるから、図１１に比べ、
１／（全記憶素子数）に低減される。また、１シンボル
分の相関出力を得るために行うデータのシフトは、Ｉ相
参照符号演算レジスタ部５ｃ、Ｑ相参照符号演算レジス
タ５ｄにおけるシフトのみであり、また、オーバーサン
プリング数分の信号を受信ベースバンドＩ相信号選択部
２ａ及び受信ベースバンドＱ相信号選択部２ｂで切り代
えている間は、参照符号を巡回シフトさせる必要がない
ので、オーバーサンプリング数をＭとすると、図１２で
行う順次帰還シフト周波数は、図１１で行った受信ベー
スバンド信号のシフトのサンプリング周波数の１／Ｍと
なる。更に、Ｉ相参照符号並びにＱ相参照符号は１ビッ
トであり、図１１の構成でシフトさせる受信ベースバン
ド信号が複数ビット（例えば４〜１０ビット）であるの
に比べ、シフト動作させる回路の回路規模も格段に小さ
いので、図１１の構成と比較して、消費電力をかなり低
減することが可能である。しかしながら、回路規模につ
いては、図１２の構成と図１１の構成とはほぼ同程度で
ある。
【００２９】従来技術では、Ｗ−ＣＤＭＡのように拡散
率がＮ＝２５６と高い通信システムに適用した場合、デ
ジタルマッチドフィルタの回路規模が増大し、小規模の
カスタムＬＳＩ（ＡＳＩＣ）やプログラマブルロジック
デバイス（ＣＰＬＤ,ＦＰＧＡ,ＧＡＬ等）では１個のＬ
ＳＩで実現することは困難である。更にデジタルマッチ
ドフィルタとそれ以外の回路を１つのＬＳＩで実現する
ことも困難であり、結果として複数のＬＳＩで回路を構
成するか、より集積度が高いＬＳＩで構成することにな
る。従って従来技術によれば装置の小型化が難しいばか
りでなく、複数のＬＳＩを用いること、高集積のＬＳＩ
を用いることは、コストアップの要因となる。
率がＮ＝２５６と高い通信システムに適用した場合、デ
ジタルマッチドフィルタの回路規模が増大し、小規模の
カスタムＬＳＩ（ＡＳＩＣ）やプログラマブルロジック
デバイス（ＣＰＬＤ,ＦＰＧＡ,ＧＡＬ等）では１個のＬ
ＳＩで実現することは困難である。更にデジタルマッチ
ドフィルタとそれ以外の回路を１つのＬＳＩで実現する
ことも困難であり、結果として複数のＬＳＩで回路を構
成するか、より集積度が高いＬＳＩで構成することにな
る。従って従来技術によれば装置の小型化が難しいばか
りでなく、複数のＬＳＩを用いること、高集積のＬＳＩ
を用いることは、コストアップの要因となる。
【００３０】更に、同一の拡散符号により変調された信
号を物理的に異なるアンテナまたはキャリア周波数で受
信した物理的に直交した信号の同期補足、同期検出およ
び復調をデジタルマッチドフィルタで実現する場合に
は、図１３，図１４に示すように、受信系統毎に直交信
号成分の数だけ回路が必要となり、更に回路規模が増大
し、実装面積の増大による小型装置実現が困難になると
共にコストアップの要因となる。図１３は、複数のアン
テナ入力により物理的に直交されたシステムに従来デジ
タルマッチドフィルタを適用した構成例を示すブロック
図であり、図１４は、複数のキャリアにより物理的に直
交されたシステムに従来デジタルマッチドフィルタを適
用した構成例を示すブロック図である。
号を物理的に異なるアンテナまたはキャリア周波数で受
信した物理的に直交した信号の同期補足、同期検出およ
び復調をデジタルマッチドフィルタで実現する場合に
は、図１３，図１４に示すように、受信系統毎に直交信
号成分の数だけ回路が必要となり、更に回路規模が増大
し、実装面積の増大による小型装置実現が困難になると
共にコストアップの要因となる。図１３は、複数のアン
テナ入力により物理的に直交されたシステムに従来デジ
タルマッチドフィルタを適用した構成例を示すブロック
図であり、図１４は、複数のキャリアにより物理的に直
交されたシステムに従来デジタルマッチドフィルタを適
用した構成例を示すブロック図である。
【００３１】尚、デジタルマッチドフィルタに関する従
来技術には、平成１０年（１９９８）６月２６日公開の
特開平１０−１７３４８５「デジタルマッチドフィル
タ」（出願人：三菱電機株式会社、発明者：鈴木邦之）
がある。この技術はデジタルマッチドフィルタに関し、
受信信号をシフトしないで蓄積する記憶回路とその記憶
回路のアドレスを制御するアドレス信号発生回路と、参
照符号をシフトする為のシフトレジスタを有し、更にこ
れらのデータ蓄積部と乗算器、加算器とのタイミングを
制御するタイミング信号発生回路を設けることで、デー
タをシフトする回路素子数を低減することで消費電力を
低減したデジタルマッチドフィルタである。
来技術には、平成１０年（１９９８）６月２６日公開の
特開平１０−１７３４８５「デジタルマッチドフィル
タ」（出願人：三菱電機株式会社、発明者：鈴木邦之）
がある。この技術はデジタルマッチドフィルタに関し、
受信信号をシフトしないで蓄積する記憶回路とその記憶
回路のアドレスを制御するアドレス信号発生回路と、参
照符号をシフトする為のシフトレジスタを有し、更にこ
れらのデータ蓄積部と乗算器、加算器とのタイミングを
制御するタイミング信号発生回路を設けることで、デー
タをシフトする回路素子数を低減することで消費電力を
低減したデジタルマッチドフィルタである。
【００３２】更に特開平１０−１７３４８の欠点を改善
した従来技術として平成１２年（２０００）９月８日公
開の特開２０００−２４４３６７「スペクトル拡散受信
装置」（出願人：三菱電機株式会社、発明者：石岡和明
他）がある。この技術は受信拡散信号と参照符号の相関
演算を行なうオーバーサンプルなしのマッチドフィルタ
とその出力をＮ倍オーバーサンプルタイミングで補間す
る補間装置とを設けることで、通常オーバーサンプリン
グでマッチドフィルタを動作させるために必要なレジス
タ数を削減し、回路のオーバークロック動作もないため
消費電力も1／Ｎに低減したスペクトル拡散受信器であ
る。
した従来技術として平成１２年（２０００）９月８日公
開の特開２０００−２４４３６７「スペクトル拡散受信
装置」（出願人：三菱電機株式会社、発明者：石岡和明
他）がある。この技術は受信拡散信号と参照符号の相関
演算を行なうオーバーサンプルなしのマッチドフィルタ
とその出力をＮ倍オーバーサンプルタイミングで補間す
る補間装置とを設けることで、通常オーバーサンプリン
グでマッチドフィルタを動作させるために必要なレジス
タ数を削減し、回路のオーバークロック動作もないため
消費電力も1／Ｎに低減したスペクトル拡散受信器であ
る。
【００３３】他の従来技術としては、平成１０年（１９
９８）１０月２３日公開の特開平１０−２８５０７９
「スペクトル拡散受信機」（出願人：株式会社日立製作
所、発明者：有吉正行他）がある。この技術は、スペク
トル拡散受信機に関し、受信信号をサンプルタイミング
をずらしたｎ段のレジスタ群に記憶して１シンボル期間
その内容を保持し、シフトレジスタに記憶した拡散符号
をチップレートで帰還シフトし、更にデジタルマッチド
フィルタのタップ数を拡散率より小さく設定すること
で、低消費電力且つ小回路規模を実現した受信機であ
る。
９８）１０月２３日公開の特開平１０−２８５０７９
「スペクトル拡散受信機」（出願人：株式会社日立製作
所、発明者：有吉正行他）がある。この技術は、スペク
トル拡散受信機に関し、受信信号をサンプルタイミング
をずらしたｎ段のレジスタ群に記憶して１シンボル期間
その内容を保持し、シフトレジスタに記憶した拡散符号
をチップレートで帰還シフトし、更にデジタルマッチド
フィルタのタップ数を拡散率より小さく設定すること
で、低消費電力且つ小回路規模を実現した受信機であ
る。
【００３４】
【発明が解決しようとする課題】ＱＰＳＫにスペクトラ
ム直接拡散を適用した通信システムにおいて、デジタル
マッチドフィルタを受信側に用いる場合、従来のデジタ
ルマッチドフィルタの構成では多数の記憶素子、乗算
器、加算器を必要とするために回路規模が大きく、小型
受信装置の実現が困難であると共に、コストアップの要
因となるという問題点があった。
ム直接拡散を適用した通信システムにおいて、デジタル
マッチドフィルタを受信側に用いる場合、従来のデジタ
ルマッチドフィルタの構成では多数の記憶素子、乗算
器、加算器を必要とするために回路規模が大きく、小型
受信装置の実現が困難であると共に、コストアップの要
因となるという問題点があった。
【００３５】本発明は上記実情に鑑みて為されたもの
で、デジタルマッチドフィルタを受信ベースバンド信号
のサンプリング周波数より高速に動作させることで、従
来技術では拡散率に比例して増加していた乗算器、加算
器等の回路規模を抑制し、小型受信装置に適用可能なデ
ジタルマッチドフィルタを提供することを目的とする。
で、デジタルマッチドフィルタを受信ベースバンド信号
のサンプリング周波数より高速に動作させることで、従
来技術では拡散率に比例して増加していた乗算器、加算
器等の回路規模を抑制し、小型受信装置に適用可能なデ
ジタルマッチドフィルタを提供することを目的とする。
【００３６】
【課題を解決するための手段】上記従来例の問題点を解
決するための本発明は、デジタルマッチドフィルタにお
いて、４相変調されたスペクトラム拡散信号の受信ベー
スバンド信号と参照用拡散符号との相関演算を行うデジ
タルマッチドフィルタであって、サンプリングされた受
信ベースバンド同相成分（Ｉ相）信号を保持する受信Ｉ
相信号データレジスタ部と、サンプリングされた受信ベ
ースバンド直交成分（Ｑ相）信号を保持する受信Ｑ相信
号データレジスタ部と、サンプリングされた受信ベース
バンドのＩ相信号、又はＱ相信号を、各々受信Ｉ相信号
データレジスタ部又は受信Ｑ相信号データレジスタ部の
所定レジスタへ書き込む制御を行う書き込み制御部と、
受信Ｉ相信号データレジスタ部又は受信Ｑ相信号データ
レジスタ部に保持された受信ベースバンド信号を交互に
選択して出力する受信ベースバンド信号選択部と、Ｉ相
参照符号を保持して出力するＩ相参照符号演算レジスタ
部と、Ｑ相参照符号を保持して出力するＱ相参照符号演
算レジスタ部と、受信ベースバンド信号選択部から出力
される受信ベースバンド信号と、Ｉ相参照符号演算レジ
スタ部のＩ相参照符号との乗算を行う複数の乗算器で構
成される参照符号Ｉ相用乗算部と、受信ベースバンド信
号選択部から出力される受信ベースバンド信号と、Ｑ相
参照符号演算レジスタ部のＱ相参照符号との乗算を行う
複数の乗算器で構成される参照符号Ｑ相用乗算部と、参
照符号Ｉ相用乗算部の複数乗算器出力を全て加算するＩ
相加算部と、参照符号Ｑ相用乗算部の複数乗算器出力を
全て加算するＱ相加算部と、Ｉ相加算部から出力される
受信ベースバンドＩ相信号とＩ相参照符号の乗算結果の
総和と、受信ベースバンドＱ相信号とＩ相参照符号の乗
算結果の総和とを分離するＩ相積和演算分離部と、Ｑ相
加算部出力から出力される受信ベースバンドＩ相信号と
Ｑ相参照符号の乗算結果の総和と、受信ベースバンドＱ
相信号とＱ相参照符号の乗算結果の総和とを分離するＱ
相積和演算分離部と、Ｉ相積和演算分離部から出力され
る受信ベースバンドＩ相信号とＩ相参照符号の乗算結果
の総和と、Ｑ相積和演算分離部から出力される受信ベー
スバンドＱ相信号とＱ相参照符号の乗算結果の総和とを
加算してＩ相の積和演算結果を出力する加算出力部と、
Ｉ相積和演算分離部から出力される受信ベースバンドＱ
相信号とＩ相参照符号の乗算結果の総和からＱ相積和演
算分離部２から出力される受信ベースバンドＩ相信号と
Ｑ相参照符号の乗算結果の総和を減算してＱ相の積和演
算結果を出力する減算出力部とを有し、受信ベースバン
ド信号選択部、及び参照符号Ｉ相用乗算部，参照符号Ｑ
相用乗算部、及びＩ相加算部，Ｑ相加算部、及びＩ相積
和演算分離部，Ｑ相積和演算分離部が、受信ベースバン
ド信号のサンプリング速度の２倍で動作するものなの
で、乗算部及び加算部の回路規模を軽減できる。
決するための本発明は、デジタルマッチドフィルタにお
いて、４相変調されたスペクトラム拡散信号の受信ベー
スバンド信号と参照用拡散符号との相関演算を行うデジ
タルマッチドフィルタであって、サンプリングされた受
信ベースバンド同相成分（Ｉ相）信号を保持する受信Ｉ
相信号データレジスタ部と、サンプリングされた受信ベ
ースバンド直交成分（Ｑ相）信号を保持する受信Ｑ相信
号データレジスタ部と、サンプリングされた受信ベース
バンドのＩ相信号、又はＱ相信号を、各々受信Ｉ相信号
データレジスタ部又は受信Ｑ相信号データレジスタ部の
所定レジスタへ書き込む制御を行う書き込み制御部と、
受信Ｉ相信号データレジスタ部又は受信Ｑ相信号データ
レジスタ部に保持された受信ベースバンド信号を交互に
選択して出力する受信ベースバンド信号選択部と、Ｉ相
参照符号を保持して出力するＩ相参照符号演算レジスタ
部と、Ｑ相参照符号を保持して出力するＱ相参照符号演
算レジスタ部と、受信ベースバンド信号選択部から出力
される受信ベースバンド信号と、Ｉ相参照符号演算レジ
スタ部のＩ相参照符号との乗算を行う複数の乗算器で構
成される参照符号Ｉ相用乗算部と、受信ベースバンド信
号選択部から出力される受信ベースバンド信号と、Ｑ相
参照符号演算レジスタ部のＱ相参照符号との乗算を行う
複数の乗算器で構成される参照符号Ｑ相用乗算部と、参
照符号Ｉ相用乗算部の複数乗算器出力を全て加算するＩ
相加算部と、参照符号Ｑ相用乗算部の複数乗算器出力を
全て加算するＱ相加算部と、Ｉ相加算部から出力される
受信ベースバンドＩ相信号とＩ相参照符号の乗算結果の
総和と、受信ベースバンドＱ相信号とＩ相参照符号の乗
算結果の総和とを分離するＩ相積和演算分離部と、Ｑ相
加算部出力から出力される受信ベースバンドＩ相信号と
Ｑ相参照符号の乗算結果の総和と、受信ベースバンドＱ
相信号とＱ相参照符号の乗算結果の総和とを分離するＱ
相積和演算分離部と、Ｉ相積和演算分離部から出力され
る受信ベースバンドＩ相信号とＩ相参照符号の乗算結果
の総和と、Ｑ相積和演算分離部から出力される受信ベー
スバンドＱ相信号とＱ相参照符号の乗算結果の総和とを
加算してＩ相の積和演算結果を出力する加算出力部と、
Ｉ相積和演算分離部から出力される受信ベースバンドＱ
相信号とＩ相参照符号の乗算結果の総和からＱ相積和演
算分離部２から出力される受信ベースバンドＩ相信号と
Ｑ相参照符号の乗算結果の総和を減算してＱ相の積和演
算結果を出力する減算出力部とを有し、受信ベースバン
ド信号選択部、及び参照符号Ｉ相用乗算部，参照符号Ｑ
相用乗算部、及びＩ相加算部，Ｑ相加算部、及びＩ相積
和演算分離部，Ｑ相積和演算分離部が、受信ベースバン
ド信号のサンプリング速度の２倍で動作するものなの
で、乗算部及び加算部の回路規模を軽減できる。
【００３７】上記従来例の問題点を解決するための本発
明は、請求項１記載のデジタルマッチドフィルタにおい
て、受信ベースバンド信号選択部が、受信Ｉ相信号デー
タレジスタ部又は受信Ｑ相信号データレジスタ部に保持
された受信ベースバンド信号のデータビット列を、各々
複数にビット分割して順番に選択して出力する受信ベー
スバンド信号選択部であり、参照符号Ｉ相用乗算部及び
参照符号Ｑ相用乗算部の各乗算器が、受信ベースバンド
信号選択部出力される分割された受信ベースバンド信号
と、Ｉ相参照符号又はＱ相参照符号との乗算を行う乗算
器であり、Ｉ相加算部から出力される乗算器出力の総和
をビット復元するＩ相ビット復元部と、Ｑ相加算部から
出力される乗算器出力の総和をビット復元して出力する
Ｑ相ビット復元部とを備え、Ｉ相積和演算分離部が、Ｉ
相ビット復元部からの出力を受信ベースバンドＩ相信号
とＩ相参照符号の乗算結果の総和と、受信ベースバンド
Ｑ相信号とＩ相参照符号の乗算結果の総和とに分離する
Ｉ相積和演算分離部であり、Ｑ相積和演算分離部が、Ｑ
相ビット復元部からの出力を受信ベースバンドＩ相信号
とＱ相参照符号の乗算結果の総和と、受信ベースバンド
Ｑ相信号とＱ相参照符号の乗算結果の総和とを分離する
Ｑ相積和演算分離部であり、受信ベースバンド信号選択
部、及び参照符号Ｉ相用乗算部，参照符号Ｑ相用乗算
部、及びＩ相加算部，Ｑ相加算部、及びＩ相ビット復元
部，Ｑ相ビット復元部が、受信ベースバンド信号のサン
プリング速度の２倍の更にビット分割数倍で動作し、Ｉ
相積和演算分離部，Ｑ相積和演算分離部が、受信ベース
バンド信号のサンプリング速度の２倍で動作するものな
ので、乗算部における各乗算器及び加算部における各加
算器の回路規模を軽減できる。
明は、請求項１記載のデジタルマッチドフィルタにおい
て、受信ベースバンド信号選択部が、受信Ｉ相信号デー
タレジスタ部又は受信Ｑ相信号データレジスタ部に保持
された受信ベースバンド信号のデータビット列を、各々
複数にビット分割して順番に選択して出力する受信ベー
スバンド信号選択部であり、参照符号Ｉ相用乗算部及び
参照符号Ｑ相用乗算部の各乗算器が、受信ベースバンド
信号選択部出力される分割された受信ベースバンド信号
と、Ｉ相参照符号又はＱ相参照符号との乗算を行う乗算
器であり、Ｉ相加算部から出力される乗算器出力の総和
をビット復元するＩ相ビット復元部と、Ｑ相加算部から
出力される乗算器出力の総和をビット復元して出力する
Ｑ相ビット復元部とを備え、Ｉ相積和演算分離部が、Ｉ
相ビット復元部からの出力を受信ベースバンドＩ相信号
とＩ相参照符号の乗算結果の総和と、受信ベースバンド
Ｑ相信号とＩ相参照符号の乗算結果の総和とに分離する
Ｉ相積和演算分離部であり、Ｑ相積和演算分離部が、Ｑ
相ビット復元部からの出力を受信ベースバンドＩ相信号
とＱ相参照符号の乗算結果の総和と、受信ベースバンド
Ｑ相信号とＱ相参照符号の乗算結果の総和とを分離する
Ｑ相積和演算分離部であり、受信ベースバンド信号選択
部、及び参照符号Ｉ相用乗算部，参照符号Ｑ相用乗算
部、及びＩ相加算部，Ｑ相加算部、及びＩ相ビット復元
部，Ｑ相ビット復元部が、受信ベースバンド信号のサン
プリング速度の２倍の更にビット分割数倍で動作し、Ｉ
相積和演算分離部，Ｑ相積和演算分離部が、受信ベース
バンド信号のサンプリング速度の２倍で動作するものな
ので、乗算部における各乗算器及び加算部における各加
算器の回路規模を軽減できる。
【００３８】上記従来例の問題点を解決するための本発
明は、請求項１記載のデジタルマッチドフィルタにおい
て、４相変調されたスペクトラム拡散信号の物理的に直
交された受信ベースバンド信号と参照用拡散符号との相
関演算を行うデジタルマッチドフィルタであって、受信
Ｉ相信号データレジスタ部及び受信Ｑ相信号データレジ
スタ部を、直交信号数分備え、受信ベースバンド信号選
択部が、直交信号数分の受信Ｉ相信号データレジスタ部
又は直交信号数分の受信Ｑ相信号データレジスタ部に保
持された受信ベースバンド信号を順番に選択して出力す
る受信ベースバンド信号選択部であり、加算出力部から
出力されるＩ相の積和演算結果を直交成分毎に分離する
Ｉ相直交信号分離部と、減算出力部から出力されるＱ相
の積和演算結果を直交成分毎に分離するＱ相直交信号分
離部とを有し、受信ベースバンド信号選択部、及び参照
符号Ｉ相用乗算部，参照符号Ｑ相用乗算部、及びＩ相加
算部，Ｑ相加算部、及びＩ相積和演算分離部，Ｑ相積和
演算分離部が、受信ベースバンド信号のサンプリング速
度の２倍の更に直交信号数倍で動作し、Ｉ相直交信号分
離部及びＱ相直交信号分離部が、受信ベースバンド信号
のサンプリング速度の直交信号数倍で動作するものなの
で、乗算部及び加算部の構成を軽減できる。
明は、請求項１記載のデジタルマッチドフィルタにおい
て、４相変調されたスペクトラム拡散信号の物理的に直
交された受信ベースバンド信号と参照用拡散符号との相
関演算を行うデジタルマッチドフィルタであって、受信
Ｉ相信号データレジスタ部及び受信Ｑ相信号データレジ
スタ部を、直交信号数分備え、受信ベースバンド信号選
択部が、直交信号数分の受信Ｉ相信号データレジスタ部
又は直交信号数分の受信Ｑ相信号データレジスタ部に保
持された受信ベースバンド信号を順番に選択して出力す
る受信ベースバンド信号選択部であり、加算出力部から
出力されるＩ相の積和演算結果を直交成分毎に分離する
Ｉ相直交信号分離部と、減算出力部から出力されるＱ相
の積和演算結果を直交成分毎に分離するＱ相直交信号分
離部とを有し、受信ベースバンド信号選択部、及び参照
符号Ｉ相用乗算部，参照符号Ｑ相用乗算部、及びＩ相加
算部，Ｑ相加算部、及びＩ相積和演算分離部，Ｑ相積和
演算分離部が、受信ベースバンド信号のサンプリング速
度の２倍の更に直交信号数倍で動作し、Ｉ相直交信号分
離部及びＱ相直交信号分離部が、受信ベースバンド信号
のサンプリング速度の直交信号数倍で動作するものなの
で、乗算部及び加算部の構成を軽減できる。
【００３９】上記従来例の問題点を解決するための本発
明は、請求項３記載のデジタルマッチドフィルタにおい
て、受信ベースバンド信号選択部が、直交信号数分の受
信Ｉ相信号データレジスタ部又は直交信号数分の受信Ｑ
相信号データレジスタ部に保持された受信ベースバンド
信号のデータビット列を、各々複数にビット分割して順
番に選択して出力する受信ベースバンド信号選択部であ
り、参照符号Ｉ相用乗算部及び参照符号Ｑ相用乗算部の
各乗算器が、受信ベースバンド信号選択部から出力され
るビット分割された受信ベースバンド信号と、Ｉ相参照
符号又はＱ相参照符号との乗算を行う乗算器であり、Ｉ
相加算部から出力される乗算器出力の総和をビット復元
するＩ相ビット復元部と、Ｑ相加算部から出力される乗
算器出力の総和をビット復元して出力するＱ相ビット復
元部とを備え、Ｉ相積和演算分離部が、Ｉ相ビット復元
部からの出力を受信ベースバンドＩ相信号とＩ相参照符
号の乗算結果の総和と、受信ベースバンドＱ相信号とＩ
相参照符号の乗算結果の総和とに分離するＩ相積和演算
分離部であり、Ｑ相積和演算分離部が、Ｑ相ビット復元
部からの出力を受信ベースバンドＩ相信号とＱ相参照符
号の乗算結果の総和と、受信ベースバンドＱ相信号とＱ
相参照符号の乗算結果の総和とを分離するＱ相積和演算
分離部であり、受信ベースバンド信号選択部、及び参照
符号Ｉ相用乗算部，参照符号Ｑ相用乗算部、及びＩ相加
算部，Ｑ相加算部、及びＩ相ビット復元部，Ｑ相ビット
復元部が、受信ベースバンド信号のサンプリング速度の
２倍のビット分割数倍の更に直交信号数倍で動作するも
のなので、乗算部及び加算部の構成を軽減し、更に乗算
部における各乗算器及び加算部における各加算器の構成
を軽減できる。
明は、請求項３記載のデジタルマッチドフィルタにおい
て、受信ベースバンド信号選択部が、直交信号数分の受
信Ｉ相信号データレジスタ部又は直交信号数分の受信Ｑ
相信号データレジスタ部に保持された受信ベースバンド
信号のデータビット列を、各々複数にビット分割して順
番に選択して出力する受信ベースバンド信号選択部であ
り、参照符号Ｉ相用乗算部及び参照符号Ｑ相用乗算部の
各乗算器が、受信ベースバンド信号選択部から出力され
るビット分割された受信ベースバンド信号と、Ｉ相参照
符号又はＱ相参照符号との乗算を行う乗算器であり、Ｉ
相加算部から出力される乗算器出力の総和をビット復元
するＩ相ビット復元部と、Ｑ相加算部から出力される乗
算器出力の総和をビット復元して出力するＱ相ビット復
元部とを備え、Ｉ相積和演算分離部が、Ｉ相ビット復元
部からの出力を受信ベースバンドＩ相信号とＩ相参照符
号の乗算結果の総和と、受信ベースバンドＱ相信号とＩ
相参照符号の乗算結果の総和とに分離するＩ相積和演算
分離部であり、Ｑ相積和演算分離部が、Ｑ相ビット復元
部からの出力を受信ベースバンドＩ相信号とＱ相参照符
号の乗算結果の総和と、受信ベースバンドＱ相信号とＱ
相参照符号の乗算結果の総和とを分離するＱ相積和演算
分離部であり、受信ベースバンド信号選択部、及び参照
符号Ｉ相用乗算部，参照符号Ｑ相用乗算部、及びＩ相加
算部，Ｑ相加算部、及びＩ相ビット復元部，Ｑ相ビット
復元部が、受信ベースバンド信号のサンプリング速度の
２倍のビット分割数倍の更に直交信号数倍で動作するも
のなので、乗算部及び加算部の構成を軽減し、更に乗算
部における各乗算器及び加算部における各加算器の構成
を軽減できる。
【００４０】
【発明の実施の形態】本発明の実施の形態について図を
参照しながら説明する。尚、以下で説明する機能実現手
段は、当該機能を実現できる手段であれば、どのような
回路又は装置であっても構わず、また機能の一部又は全
部をソフトウェアで実現することも可能である。更に、
機能実現手段を複数の回路によって実現してもよく、複
数の機能実現手段を単一の回路で実現してもよい。
参照しながら説明する。尚、以下で説明する機能実現手
段は、当該機能を実現できる手段であれば、どのような
回路又は装置であっても構わず、また機能の一部又は全
部をソフトウェアで実現することも可能である。更に、
機能実現手段を複数の回路によって実現してもよく、複
数の機能実現手段を単一の回路で実現してもよい。
【００４１】本発明のデジタルマッチドフィルタは、積
和演算部分の動作速度を受信ベースバンド信号のサンプ
リングクロック速度に比べて高速にし、受信ベースバン
ド信号選択手段で参照符号と乗算する信号を順に選択し
て積和演算を行いサンプル周期間に複数の相関結果を取
得するようにして、積和演算部分の回路規模を軽減する
ことにより、デジタルマッチドフィルタの回路規模を軽
減するものである。
和演算部分の動作速度を受信ベースバンド信号のサンプ
リングクロック速度に比べて高速にし、受信ベースバン
ド信号選択手段で参照符号と乗算する信号を順に選択し
て積和演算を行いサンプル周期間に複数の相関結果を取
得するようにして、積和演算部分の回路規模を軽減する
ことにより、デジタルマッチドフィルタの回路規模を軽
減するものである。
【００４２】まず、受信ベースバンドのＩ送信号とＱ相
信号とを選択切替することにより、積和演算部の構成を
縮小する第１の実施の形態に係るデジタルマッチドフィ
ルタに付いて説明する。本発明の第１の実施の形態に係
るデジタルマッチドフィルタは、入力される受信ベース
バンドのＩ送信号とＱ相信号を受信ベースバンド信号選
択部で順に選択し、高速で参照符号との積和演算を行っ
て相関結果を得るものなので、積和演算部をＩ相参照符
号用とＱ相参照符号用の２系統に軽減できるため、積和
演算部の回路構成を軽減できるものである。
信号とを選択切替することにより、積和演算部の構成を
縮小する第１の実施の形態に係るデジタルマッチドフィ
ルタに付いて説明する。本発明の第１の実施の形態に係
るデジタルマッチドフィルタは、入力される受信ベース
バンドのＩ送信号とＱ相信号を受信ベースバンド信号選
択部で順に選択し、高速で参照符号との積和演算を行っ
て相関結果を得るものなので、積和演算部をＩ相参照符
号用とＱ相参照符号用の２系統に軽減できるため、積和
演算部の回路構成を軽減できるものである。
【００４３】まず、本発明の第１の実施の形態に係るデ
ジタルマッチドフィルタ（以下、本発明の第１のデジタ
ルマッチドフィルタ）の構成について、図１を用いて説
明する。図１は、本発明の第１の実施の形態に係るデジ
タルマッチドフィルタの構成ブロック図である。尚、図
１２と同様の構成をとる部分については同一の符号を付
して説明する。
ジタルマッチドフィルタ（以下、本発明の第１のデジタ
ルマッチドフィルタ）の構成について、図１を用いて説
明する。図１は、本発明の第１の実施の形態に係るデジ
タルマッチドフィルタの構成ブロック図である。尚、図
１２と同様の構成をとる部分については同一の符号を付
して説明する。
【００４４】本発明の第１のデジタルマッチドフィルタ
は、図１に示すように、従来の第２のデジタルマッチド
フィルタと同様の部分として、受信Ｉ相信号データレジ
スタ部１ｃ，受信Ｑ相信号データレジスタ部１ｄと、書
き込み制御部１０と、Ｉ相参照符号ロード用レジスタ部
４ａ，Ｑ相参照符号ロード用レジスタ部４ｂと、Ｉ相参
照符号演算レジスタ部５ｃ，Ｑ相参照符号演算レジスタ
部５ｄと、参照符号Ｉ相用乗算器３ａ，参照符号Ｑ相用
乗算器３ｂと、Ｉ相加算部６ａと、Ｑ相加算部６ｂと、
出力加算部７ａと、出力減算部７ｂとから構成され、更
に本発明の特徴部分である積和演算分離部８ａと、積和
演算分離部８ｂと、受信ベースバンド信号選択部２ｃと
を備えて構成されている。尚、積和演算分離部８ａが請
求項のＩ相積和演算分離部に相当し、積和演算分離部８
ｂが請求項のＱ相積和演算分離部に相当している。
は、図１に示すように、従来の第２のデジタルマッチド
フィルタと同様の部分として、受信Ｉ相信号データレジ
スタ部１ｃ，受信Ｑ相信号データレジスタ部１ｄと、書
き込み制御部１０と、Ｉ相参照符号ロード用レジスタ部
４ａ，Ｑ相参照符号ロード用レジスタ部４ｂと、Ｉ相参
照符号演算レジスタ部５ｃ，Ｑ相参照符号演算レジスタ
部５ｄと、参照符号Ｉ相用乗算器３ａ，参照符号Ｑ相用
乗算器３ｂと、Ｉ相加算部６ａと、Ｑ相加算部６ｂと、
出力加算部７ａと、出力減算部７ｂとから構成され、更
に本発明の特徴部分である積和演算分離部８ａと、積和
演算分離部８ｂと、受信ベースバンド信号選択部２ｃと
を備えて構成されている。尚、積和演算分離部８ａが請
求項のＩ相積和演算分離部に相当し、積和演算分離部８
ｂが請求項のＱ相積和演算分離部に相当している。
【００４５】尚、図１では、従来の技術例と同様に、受
信データの更新、ならびにデジタルマッチドフィルタ出
力がチップレートに対して４倍のオーバーサンプルで動
作する例を記しており、チップレート動作クロック、お
よび４倍サンプリングクロック信号は省略している。こ
れは実際のシステムで用いられる拡散率、オーバーサン
プルに合わせて回路構成を拡張しても、また回路をより
高クロックで作動させても、本発明の効果に変わりが無
い事は明らかである。
信データの更新、ならびにデジタルマッチドフィルタ出
力がチップレートに対して４倍のオーバーサンプルで動
作する例を記しており、チップレート動作クロック、お
よび４倍サンプリングクロック信号は省略している。こ
れは実際のシステムで用いられる拡散率、オーバーサン
プルに合わせて回路構成を拡張しても、また回路をより
高クロックで作動させても、本発明の効果に変わりが無
い事は明らかである。
【００４６】次に、本発明の第１のデジタルマッチドフ
ィルタの各部について説明する。書き込み制御部１０
は、従来と同様に、サンプリングされた受信ベースバン
ドＩ相信号ｄｉ及び受信ベースバンドＱ相信号ｄｑを、
それぞれ受信Ｉ相信号データレジスタ１ｃ、受信Ｑ相信
号データレジスタ１ｄの所定のレジスタ（記憶素子）に
書き込む為のアドレス制御を行う回路である。具体的な
制御方法としては、各オーバサンプリングタイミング毎
に書き込む記憶素子を各データレジスタの最右の記憶素
子から順に隣の記憶素子に１記憶素子ずつずらしながら
書き込んでいき、最左の記憶素子まで書き込んだなら、
最右の記憶素子に戻ってサイクリックに受信ベースバン
ド信号を書き込むように制御を行うものである。
ィルタの各部について説明する。書き込み制御部１０
は、従来と同様に、サンプリングされた受信ベースバン
ドＩ相信号ｄｉ及び受信ベースバンドＱ相信号ｄｑを、
それぞれ受信Ｉ相信号データレジスタ１ｃ、受信Ｑ相信
号データレジスタ１ｄの所定のレジスタ（記憶素子）に
書き込む為のアドレス制御を行う回路である。具体的な
制御方法としては、各オーバサンプリングタイミング毎
に書き込む記憶素子を各データレジスタの最右の記憶素
子から順に隣の記憶素子に１記憶素子ずつずらしながら
書き込んでいき、最左の記憶素子まで書き込んだなら、
最右の記憶素子に戻ってサイクリックに受信ベースバン
ド信号を書き込むように制御を行うものである。
【００４７】受信Ｉ相信号データレジスタ１ｃは、受信
ベースバンドＩ相信号ｄｉを格納するレジスタ回路であ
り、例えば、拡散率(N=256)、オーバーサンプリング率
(4)であるとすると、拡散率(N=256)×オーバーサンプリ
ング率(4)=1024個のレジスタ（記憶素子）で構成されて
いる。そして、受信Ｉ相信号データレジスタ１ｃは、後
述する書き込み制御部１０の制御の元で、受信ベースバ
ンドＩ相信号ｄｉをオーバーサンプリングクロック毎に
最右の記憶素子から順に隣の記憶素子に１記憶素子ずつ
ずらしながら書き込んで更新させ、最左の記憶素子まで
書き込んだなら、最右の記憶素子に戻ってサイクリック
に受信ベースバンドＩ相信号ｄｉを書き込み、各記憶素
子から記憶している信号を出力させるようになってい
る。
ベースバンドＩ相信号ｄｉを格納するレジスタ回路であ
り、例えば、拡散率(N=256)、オーバーサンプリング率
(4)であるとすると、拡散率(N=256)×オーバーサンプリ
ング率(4)=1024個のレジスタ（記憶素子）で構成されて
いる。そして、受信Ｉ相信号データレジスタ１ｃは、後
述する書き込み制御部１０の制御の元で、受信ベースバ
ンドＩ相信号ｄｉをオーバーサンプリングクロック毎に
最右の記憶素子から順に隣の記憶素子に１記憶素子ずつ
ずらしながら書き込んで更新させ、最左の記憶素子まで
書き込んだなら、最右の記憶素子に戻ってサイクリック
に受信ベースバンドＩ相信号ｄｉを書き込み、各記憶素
子から記憶している信号を出力させるようになってい
る。
【００４８】同様に、受信Ｑ相信号データレジスタ１ｄ
は、受信ベースバンドＱ相信号ｄｑを格納するレジスタ
回路であり、例えば、拡散率(N=256)、オーバーサンプ
リング率(4)であるとすると、1024個のレジスタ（記憶
素子）で構成されている。そして、受信Ｑ相信号データ
レジスタ１ｄは、後述する書き込み制御部１０の制御の
元で、受信ベースバンドＱ相信号ｄｑをオーバーサンプ
リングクロック毎に最右の記憶素子から順に隣の記憶素
子に１記憶素子ずつずらしながら書き込んで更新させ、
最左の記憶素子まで書き込んだなら、最右の記憶素子に
戻ってサイクリックに受信ベースバンドＱ相信号ｄｑを
書き込み、各記憶素子から記憶している信号を出力させ
るようになっている。
は、受信ベースバンドＱ相信号ｄｑを格納するレジスタ
回路であり、例えば、拡散率(N=256)、オーバーサンプ
リング率(4)であるとすると、1024個のレジスタ（記憶
素子）で構成されている。そして、受信Ｑ相信号データ
レジスタ１ｄは、後述する書き込み制御部１０の制御の
元で、受信ベースバンドＱ相信号ｄｑをオーバーサンプ
リングクロック毎に最右の記憶素子から順に隣の記憶素
子に１記憶素子ずつずらしながら書き込んで更新させ、
最左の記憶素子まで書き込んだなら、最右の記憶素子に
戻ってサイクリックに受信ベースバンドＱ相信号ｄｑを
書き込み、各記憶素子から記憶している信号を出力させ
るようになっている。
【００４９】受信ベースバンド信号選択部２ｃは、オー
バサンプリング数（図１では４）毎の記憶素子から出力
される受信ベースバンドＩ相信号ｄｉと受信ベースバン
ドＱ相信号ｄｑとを右から順に選択して、受信ベースバ
ンドＩ相信号ｄｉ，受信ベースバンドＱ相信号ｄｑの
順、又はその逆の順で交互に、参照符号Ｉ相用乗算器３
ａ及び参照符号Ｑ相用乗算器３ｂに出力する回路であ
る。上記受信ベースバンド信号選択部２ｃの働きによっ
て、１チップについてオーバサンプリングされたサンプ
リング信号について、各受信ベースバンド信号データを
シフトすることなく、選択部で右から順に切り換えて乗
算器に出力することができ、更に、Ｉ相信号とＱ相信号
の両方について、２系統の積和演算分で各サンプリング
信号における相関結果を得ることができるものである。
バサンプリング数（図１では４）毎の記憶素子から出力
される受信ベースバンドＩ相信号ｄｉと受信ベースバン
ドＱ相信号ｄｑとを右から順に選択して、受信ベースバ
ンドＩ相信号ｄｉ，受信ベースバンドＱ相信号ｄｑの
順、又はその逆の順で交互に、参照符号Ｉ相用乗算器３
ａ及び参照符号Ｑ相用乗算器３ｂに出力する回路であ
る。上記受信ベースバンド信号選択部２ｃの働きによっ
て、１チップについてオーバサンプリングされたサンプ
リング信号について、各受信ベースバンド信号データを
シフトすることなく、選択部で右から順に切り換えて乗
算器に出力することができ、更に、Ｉ相信号とＱ相信号
の両方について、２系統の積和演算分で各サンプリング
信号における相関結果を得ることができるものである。
【００５０】Ｉ相参照符号ロード用レジスタ部４ａは、
Ｉ相参照符号Ｃｉをロードするために格納するシフトレ
ジスタ回路であり、例えば、拡散率数(Ｎ＝256)個のシ
フトレジスタで構成されている。そして、Ｉ相参照符号
ロード用レジスタ部４ａは、クロック毎に入力されるＩ
相参照符号Ｃｉを順次格納し、前記クロック毎に記憶し
ていた信号を隣のレジスタにシフトさせると共に、外部
出力を行うようになっている。同様に、Ｑ相参照符号ロ
ード用レジスタ部４ｂは、Ｑ相参照符号Ｃｑをロードす
るために格納するシフトレジスタ回路であり、拡散率数
(Ｎ＝256)個のシフトレジスタで構成されており、クロ
ック毎に入力されるＱ相参照符号Ｃｑを順次格納し、前
記クロック毎に記憶していた信号を隣のレジスタにシフ
トさせると共に、外部出力を行うようになっている。
Ｉ相参照符号Ｃｉをロードするために格納するシフトレ
ジスタ回路であり、例えば、拡散率数(Ｎ＝256)個のシ
フトレジスタで構成されている。そして、Ｉ相参照符号
ロード用レジスタ部４ａは、クロック毎に入力されるＩ
相参照符号Ｃｉを順次格納し、前記クロック毎に記憶し
ていた信号を隣のレジスタにシフトさせると共に、外部
出力を行うようになっている。同様に、Ｑ相参照符号ロ
ード用レジスタ部４ｂは、Ｑ相参照符号Ｃｑをロードす
るために格納するシフトレジスタ回路であり、拡散率数
(Ｎ＝256)個のシフトレジスタで構成されており、クロ
ック毎に入力されるＱ相参照符号Ｃｑを順次格納し、前
記クロック毎に記憶していた信号を隣のレジスタにシフ
トさせると共に、外部出力を行うようになっている。
【００５１】Ｉ相参照符号演算レジスタ部５ｃは、Ｉ相
参照符号Ｃｉを演算用に格納する巡回符号レジスタ回路
であり、拡散率数(Ｎ＝256)個のレジスタで構成されて
いるが、Ｉ相参照符号を順次帰還シフトして格納、出力
する回路である。同様にＱ相参照符号演算レジスタ部５
ｄは、Ｑ相参照符号Ｃｑを演算用に格納する巡回符号レ
ジスタ回路であり、拡散率数(Ｎ＝256)個のレジスタで
構成されているが、Ｑ相参照符号を順次帰還シフトして
格納、出力する回路である。
参照符号Ｃｉを演算用に格納する巡回符号レジスタ回路
であり、拡散率数(Ｎ＝256)個のレジスタで構成されて
いるが、Ｉ相参照符号を順次帰還シフトして格納、出力
する回路である。同様にＱ相参照符号演算レジスタ部５
ｄは、Ｑ相参照符号Ｃｑを演算用に格納する巡回符号レ
ジスタ回路であり、拡散率数(Ｎ＝256)個のレジスタで
構成されているが、Ｑ相参照符号を順次帰還シフトして
格納、出力する回路である。
【００５２】参照符号Ｉ相用乗算器３ａは、受信ベース
バンドＩ相信号ｄｉ又は受信ベースバンドＱ相信号ｄｑ
と、Ｉ相参照符号Ｃｉとを乗算する回路である。参照符
号Ｑ相用乗算器３ｂは、受信ベースバンドＱ相信号ｄｑ
又は受信ベースバンドＩ相信号ｄｉとＱ相参照符号Ｃｑ
とを乗算する回路である。
バンドＩ相信号ｄｉ又は受信ベースバンドＱ相信号ｄｑ
と、Ｉ相参照符号Ｃｉとを乗算する回路である。参照符
号Ｑ相用乗算器３ｂは、受信ベースバンドＱ相信号ｄｑ
又は受信ベースバンドＩ相信号ｄｉとＱ相参照符号Ｃｑ
とを乗算する回路である。
【００５３】Ｉ相加算部６ａは、受信ベースバンドＩ相
信号ｄｉとＩ相参照符号Ｃｉとの乗算結果、又は受信ベ
ースバンドＱ相信号ｄｑとＩ相参照符号Ｃｉとの乗算結
果を加算する回路である。Ｑ相加算部６ｂは、受信ベー
スバンドＱ相信号ｄｑとＱ相参照符号Ｃｑとの乗算結
果、又は受信ベースバンドＩ相信号ｄｉとＩ相参照符号
Ｃｉとの乗算結果を加算する回路である。
信号ｄｉとＩ相参照符号Ｃｉとの乗算結果、又は受信ベ
ースバンドＱ相信号ｄｑとＩ相参照符号Ｃｉとの乗算結
果を加算する回路である。Ｑ相加算部６ｂは、受信ベー
スバンドＱ相信号ｄｑとＱ相参照符号Ｃｑとの乗算結
果、又は受信ベースバンドＩ相信号ｄｉとＩ相参照符号
Ｃｉとの乗算結果を加算する回路である。
【００５４】積和演算分離部８ａは、Ｉ相加算部６ａか
ら出力される受信ベースバンドＩ相信号ｄｉとＩ相参照
符号Ｃｉとの乗算結果の総和（第１の総和）と、受信ベ
ースバンドＱ相信号ｄｑとＩ相参照符号Ｃｉとの乗算結
果の総和（第２の総和）とを分離し、第１の総和を出力
加算部７ａに出力し、第２の総和を出力減算部７ｂに出
力する回路である。積和演算分離部８ｂは、Ｑ相加算部
６ｂから出力される受信ベースバンドＱ相信号ｄｑとＱ
相参照符号Ｃｑとの乗算結果の総和（第３の総和）と、
受信ベースバンドＩ相信号ｄｉとＩ相参照符号Ｃｉとの
乗算結果の総和（第４の総和）とを分離し、第３の総和
を出力加算部７ａに出力し、第４の総和を出力減算部７
ｂに出力する回路である。
ら出力される受信ベースバンドＩ相信号ｄｉとＩ相参照
符号Ｃｉとの乗算結果の総和（第１の総和）と、受信ベ
ースバンドＱ相信号ｄｑとＩ相参照符号Ｃｉとの乗算結
果の総和（第２の総和）とを分離し、第１の総和を出力
加算部７ａに出力し、第２の総和を出力減算部７ｂに出
力する回路である。積和演算分離部８ｂは、Ｑ相加算部
６ｂから出力される受信ベースバンドＱ相信号ｄｑとＱ
相参照符号Ｃｑとの乗算結果の総和（第３の総和）と、
受信ベースバンドＩ相信号ｄｉとＩ相参照符号Ｃｉとの
乗算結果の総和（第４の総和）とを分離し、第３の総和
を出力加算部７ａに出力し、第４の総和を出力減算部７
ｂに出力する回路である。
【００５５】出力加算部７ａは、積和演算分離部８ａか
ら出力される受信ベースバンドＩ相信号ｄｉとＩ相参照
符号Ｃｉとの乗算結果の総和（第１の総和）と、積和演
算分離部８ｂから出力されるＱ相加算部６ｂから出力さ
れる受信ベースバンドＱ相信号ｄｑとＱ相参照符号Ｃｑ
との乗算結果の総和（第３の総和）とを加算して、マッ
チドフィルタのＩ相出力MFOUTIを出力する回路である。
出力減算部７ｂは、積和演算分離部８ａから出力される
受信ベースバンドＱ相信号ｄｑとＩ相参照符号Ｃｉとの
乗算結果の総和（第２の総和）から、積和演算分離部８
ｂから出力される受信ベースバンドＩ相信号ｄｉとＩ相
参照符号Ｃｉとの乗算結果の総和（第４の総和）を減算
し、マッチドフィルタのＱ相出力MFOUTQを出力する回路
である。
ら出力される受信ベースバンドＩ相信号ｄｉとＩ相参照
符号Ｃｉとの乗算結果の総和（第１の総和）と、積和演
算分離部８ｂから出力されるＱ相加算部６ｂから出力さ
れる受信ベースバンドＱ相信号ｄｑとＱ相参照符号Ｃｑ
との乗算結果の総和（第３の総和）とを加算して、マッ
チドフィルタのＩ相出力MFOUTIを出力する回路である。
出力減算部７ｂは、積和演算分離部８ａから出力される
受信ベースバンドＱ相信号ｄｑとＩ相参照符号Ｃｉとの
乗算結果の総和（第２の総和）から、積和演算分離部８
ｂから出力される受信ベースバンドＩ相信号ｄｉとＩ相
参照符号Ｃｉとの乗算結果の総和（第４の総和）を減算
し、マッチドフィルタのＱ相出力MFOUTQを出力する回路
である。
【００５６】次に、本発明の第１のデジタルマッチドフ
ィルタの動作について、図２，図３を用いて従来と比較
しながら説明する。図２は、図１２に示した従来の第２
のデジタルマッチドフィルタの動作タイミングを示すタ
イミングチャート概念図であり、図３は、本発明の第１
のデジタルマッチドフィルタの動作タイミングを示すタ
イミングチャート概念図である。図２および図３を用い
て従来技術（図１２）と本発明（図１）が同じ動作をす
ることを示す。
ィルタの動作について、図２，図３を用いて従来と比較
しながら説明する。図２は、図１２に示した従来の第２
のデジタルマッチドフィルタの動作タイミングを示すタ
イミングチャート概念図であり、図３は、本発明の第１
のデジタルマッチドフィルタの動作タイミングを示すタ
イミングチャート概念図である。図２および図３を用い
て従来技術（図１２）と本発明（図１）が同じ動作をす
ることを示す。
【００５７】従来の第２のデジタルマッチドフィルタ
（図１２の構成）の場合、図２に示すように、オーバー
サンプル周期ｔｎ、ｔｎ＋１、ｔｎ＋２、…毎（図で
は、ｔｎのみ示している）に、受信ベースバンドＩ相信
号選択器２ａ、受信ベースバンドＱ相信号選択器２ｂ
（図ではデータ選択器と記載）から各々受信ベースバン
ド信号ｄｉ，ｄｑが出力され、その信号とＩ相参照符号
演算レジスタ５ｃに格納されているＩ相参照符号Ｃｉ又
はＱ相参照符号演算レジスタ５ｄに格納されているＱ相
参照符号Ｃｑが４系統の乗算器３ａ〜３ｄで乗算され
て、各々ｄｉ＊Ｃｉ、ｄｑ＊Ｃｑ、ｄｑ＊Ｃｉそしてｄ
ｉ＊Ｃｑの演算結果が出力され、４系統の乗算器の出力
結果が４系統の加算部６ａ〜６ｄで加算され、最後に出
力加算器７ａ、出力減算器７ｂで演算されて出力される
事により、オーバーサンプル周期ｔｎ、ｔｎ＋１、ｔｎ
＋２…毎に相関演算結果が得られるようになっている。
（図１２の構成）の場合、図２に示すように、オーバー
サンプル周期ｔｎ、ｔｎ＋１、ｔｎ＋２、…毎（図で
は、ｔｎのみ示している）に、受信ベースバンドＩ相信
号選択器２ａ、受信ベースバンドＱ相信号選択器２ｂ
（図ではデータ選択器と記載）から各々受信ベースバン
ド信号ｄｉ，ｄｑが出力され、その信号とＩ相参照符号
演算レジスタ５ｃに格納されているＩ相参照符号Ｃｉ又
はＱ相参照符号演算レジスタ５ｄに格納されているＱ相
参照符号Ｃｑが４系統の乗算器３ａ〜３ｄで乗算され
て、各々ｄｉ＊Ｃｉ、ｄｑ＊Ｃｑ、ｄｑ＊Ｃｉそしてｄ
ｉ＊Ｃｑの演算結果が出力され、４系統の乗算器の出力
結果が４系統の加算部６ａ〜６ｄで加算され、最後に出
力加算器７ａ、出力減算器７ｂで演算されて出力される
事により、オーバーサンプル周期ｔｎ、ｔｎ＋１、ｔｎ
＋２…毎に相関演算結果が得られるようになっている。
【００５８】それに対して、本発明の第１のデジタルマ
ッチドフィルタ（図１の構成）においては、図３に示す
ように、オーバーサンプル周期ｔｎ、ｔｎ＋１、ｔｎ＋
２…毎（図では、ｔｎのみ示している）に、受信ベース
バンド信号選択部（図ではデータ選択器と記載）２ｃか
ら、例えば前半は受信ベースバンドＩ相信号ｄｉ、後半
は受信ベースバンドＱ相信号ｄｑという順で、オーバー
サンプルの２倍、つまりオーバーサンプル周波数×Ｉ，
Ｑ（２）の周波数（速度）で受信ベースバンド信号が出
力される。
ッチドフィルタ（図１の構成）においては、図３に示す
ように、オーバーサンプル周期ｔｎ、ｔｎ＋１、ｔｎ＋
２…毎（図では、ｔｎのみ示している）に、受信ベース
バンド信号選択部（図ではデータ選択器と記載）２ｃか
ら、例えば前半は受信ベースバンドＩ相信号ｄｉ、後半
は受信ベースバンドＱ相信号ｄｑという順で、オーバー
サンプルの２倍、つまりオーバーサンプル周波数×Ｉ，
Ｑ（２）の周波数（速度）で受信ベースバンド信号が出
力される。
【００５９】そして、Ｉ相参照符号用乗算器３ａ（図で
はＩ相用乗算器と記載）では、Ｉ相参照符号演算レジス
タ部５ｃに格納されている同相成分（Ｉ相）参照符号Ｃ
ｉと乗算されてｄｉ＊Ｃｉ，ｄｑ＊Ｃｉの順で出力さ
れ、Ｑ相参照符号用乗算器３ｂ（図ではＱ相用乗算器と
記載）ではＱ相参照符号演算レジスタ部５ｄに格納され
ているＱ相参照符号Ｃｑと乗算されｄｉ＊Ｃｑ、ｄｑ＊
Ｃｑの順に出力される。
はＩ相用乗算器と記載）では、Ｉ相参照符号演算レジス
タ部５ｃに格納されている同相成分（Ｉ相）参照符号Ｃ
ｉと乗算されてｄｉ＊Ｃｉ，ｄｑ＊Ｃｉの順で出力さ
れ、Ｑ相参照符号用乗算器３ｂ（図ではＱ相用乗算器と
記載）ではＱ相参照符号演算レジスタ部５ｄに格納され
ているＱ相参照符号Ｃｑと乗算されｄｉ＊Ｃｑ、ｄｑ＊
Ｃｑの順に出力される。
【００６０】そして、複数のＩ相参照符号用乗算器３ａ
出力並びに複数のＱ相参照符号用乗算器３ｂ出力が、そ
れぞれＩ相加算部６ａ、Ｑ相加算部６ｂで全て加算さ
れ、Ｉ相加算部６ａからは、受信ベースバンドＩ相信号
とＩ相参照符号の乗算結果の総和（Σｄｉ＊Ｃｉ）と、
受信ベースバンド信号Ｑ相信号とＩ相参照符号の乗算結
果の総和（Σｄｑ＊Ｃｉ）とが順に出力され、積和演算
分離部８ａでこの２つの総和が分離されて、受信ベース
バンドＩ相信号とＩ相参照符号の乗算結果の総和（Σｄ
ｉ＊Ｃｉ）は、出力１としてオーバサンプル周期（ｔ
ｎ）の期間に渡って出力加算部７ａに入力され、受信ベ
ースバンド信号Ｑ相信号とＩ相参照符号の乗算結果の総
和（Σｄｑ＊Ｃｉ）は出力２としてオーバサンプル周期
（ｔｎ）／２だけ遅れてｔｎの期間に渡って出力減算部
７ｂに入力される。同様に、Ｑ相加算部６ｂからは、受
信ベースバンドＩ相信号とＱ相参照符号乗算結果の総和
（Σｄｉ＊Ｃｑ）と、受信ベースバンドＱ相信号とＱ相
参照符号の乗算結果の総和（Σｄｑ＊Ｃｑ）とが順に出
力され、積和演算分離部８ｂでこの２つの総和が分離さ
れて、受信ベースバンドＩ相信号とＱ相参照符号乗算結
果の総和（Σｄｉ＊Ｃｑ）は出力１としてオーバサンプ
ル周期（ｔｎ）の期間に渡って出力減算部７ｂに入力さ
れ、受信ベースバンドＱ相信号とＱ相参照符号の乗算結
果の総和（Σｄｑ＊Ｃｑ）は出力２としてオーバサンプ
ル周期（ｔｎ）／２だけ遅れてｔｎの期間に渡って出力
加算部７ａに入力される。
出力並びに複数のＱ相参照符号用乗算器３ｂ出力が、そ
れぞれＩ相加算部６ａ、Ｑ相加算部６ｂで全て加算さ
れ、Ｉ相加算部６ａからは、受信ベースバンドＩ相信号
とＩ相参照符号の乗算結果の総和（Σｄｉ＊Ｃｉ）と、
受信ベースバンド信号Ｑ相信号とＩ相参照符号の乗算結
果の総和（Σｄｑ＊Ｃｉ）とが順に出力され、積和演算
分離部８ａでこの２つの総和が分離されて、受信ベース
バンドＩ相信号とＩ相参照符号の乗算結果の総和（Σｄ
ｉ＊Ｃｉ）は、出力１としてオーバサンプル周期（ｔ
ｎ）の期間に渡って出力加算部７ａに入力され、受信ベ
ースバンド信号Ｑ相信号とＩ相参照符号の乗算結果の総
和（Σｄｑ＊Ｃｉ）は出力２としてオーバサンプル周期
（ｔｎ）／２だけ遅れてｔｎの期間に渡って出力減算部
７ｂに入力される。同様に、Ｑ相加算部６ｂからは、受
信ベースバンドＩ相信号とＱ相参照符号乗算結果の総和
（Σｄｉ＊Ｃｑ）と、受信ベースバンドＱ相信号とＱ相
参照符号の乗算結果の総和（Σｄｑ＊Ｃｑ）とが順に出
力され、積和演算分離部８ｂでこの２つの総和が分離さ
れて、受信ベースバンドＩ相信号とＱ相参照符号乗算結
果の総和（Σｄｉ＊Ｃｑ）は出力１としてオーバサンプ
ル周期（ｔｎ）の期間に渡って出力減算部７ｂに入力さ
れ、受信ベースバンドＱ相信号とＱ相参照符号の乗算結
果の総和（Σｄｑ＊Ｃｑ）は出力２としてオーバサンプ
ル周期（ｔｎ）／２だけ遅れてｔｎの期間に渡って出力
加算部７ａに入力される。
【００６１】そして、出力加算器７ａでは、積和演算分
離部８ａからの出力１（Σｄｉ＊Ｃｉ）と、積和演算分
離部８ｂからの出力２（Σｄｑ＊Ｃｑ）とが加算され
て、Σｄｉ＊Ｃｉ＋Σｄｑ・ＣｑがMFOUTIとして出力さ
れ、出力減算器７ｂでは、積和演算分離部８ａからの出
力２（Σｄｑ＊Ｃｉ）から、積和演算分離部８ｂからの
出力１（Σｄｑ＊Ｃｉ）が減算されて、Σｄｑ＊Ｃｉ＋
Σｄｑ＊ＣｉがMFOUTQとして出力される事により、オー
バーサンプル周期ｔｎ、ｔｎ＋１、ｔｎ＋２…毎に相関
演算結果が得られるようになっている。
離部８ａからの出力１（Σｄｉ＊Ｃｉ）と、積和演算分
離部８ｂからの出力２（Σｄｑ＊Ｃｑ）とが加算され
て、Σｄｉ＊Ｃｉ＋Σｄｑ・ＣｑがMFOUTIとして出力さ
れ、出力減算器７ｂでは、積和演算分離部８ａからの出
力２（Σｄｑ＊Ｃｉ）から、積和演算分離部８ｂからの
出力１（Σｄｑ＊Ｃｉ）が減算されて、Σｄｑ＊Ｃｉ＋
Σｄｑ＊ＣｉがMFOUTQとして出力される事により、オー
バーサンプル周期ｔｎ、ｔｎ＋１、ｔｎ＋２…毎に相関
演算結果が得られるようになっている。
【００６２】上記説明したように、従来の動作（図２）
と本発明の動作（図３）を比べると、データ選択器出力
に対して、出力加算器７ａ、出力減算器７ｂの相関結果
出力タイミングが、オーバサンプル周期（ｔｎ）／２だ
け遅延することになるが、従来技術、本発明共に実際に
回路を設計する場合には、処理遅延が発生し、どれくら
い遅れて結果が得られるかという事を把握して使用すれ
ば装置の仕様に支障をきたすものではなく、本発明が従
来技術と同様の相関出力を得ることができることを示し
ている。また図３において、受信ベースバンド信号選択
部２ｃの出力を受信ベースバンドＩ相信号、受信ベース
バンドｌＱ相信号という順番に表現しているが、この出
力の順番を変更して、それに対応して積和演算分離部８
ａ、８ｂ以降を動作させる様に変更したとしても、上記
で説明した本発明の第１のデジタルマッチドフィルタと
同等の動きをするのは明らかである。
と本発明の動作（図３）を比べると、データ選択器出力
に対して、出力加算器７ａ、出力減算器７ｂの相関結果
出力タイミングが、オーバサンプル周期（ｔｎ）／２だ
け遅延することになるが、従来技術、本発明共に実際に
回路を設計する場合には、処理遅延が発生し、どれくら
い遅れて結果が得られるかという事を把握して使用すれ
ば装置の仕様に支障をきたすものではなく、本発明が従
来技術と同様の相関出力を得ることができることを示し
ている。また図３において、受信ベースバンド信号選択
部２ｃの出力を受信ベースバンドＩ相信号、受信ベース
バンドｌＱ相信号という順番に表現しているが、この出
力の順番を変更して、それに対応して積和演算分離部８
ａ、８ｂ以降を動作させる様に変更したとしても、上記
で説明した本発明の第１のデジタルマッチドフィルタと
同等の動きをするのは明らかである。
【００６３】ここで、図１２に示した従来の第２のデジ
タルマッチドフィルタと、図１に示した本発明の第１の
デジタルマッチドフィルタの回路構成の比較について、
図１５を用いて説明する。図１５は、従来の第２のデジ
タルマッチドフィルタと本発明の第１のデジタルマッチ
ドフィルタの回路構成比較を示す説明図である。本発明
の第１のデジタルマッチドフィルタは、受信ベースバン
ド信号選択部２ｃ〜積和演算分離部８ａ、８ｂまでを従
来の第２のデジタルマッチドフィルタより２倍の周波数
（速度）で動作させる事により、従来、乗算器３ａ〜３
ｄ、加算部６ａ〜６ｄあったものを本発明では、乗算器
３ａ，３ｂ、加算器６ａ，６ｂで構成できる。また、本
発明の参照符号Ｉ相用乗算器３ａ、参照符号Ｑ相乗算器
３ｂ、Ｉ相，Ｑ相加算部６ａ，６ｂの内部の回路構成
は、従来技術のものと同様であり、動作周波数（速度）
が２倍になっただけである。よって、本発明の第１のデ
ジタルマッチドフィルタは、従来の第２のデジタルマッ
チドフィルタに比べて、乗算器、加算器部分の回路比率
を単純に１／２とすることができ、回路規模を軽減でき
るものである。特にＷ−ＣＤＭＡのような拡散率の大き
いシステムにおいては、拡散率に比例して増加する乗算
器、加算器部分における回路規模の軽減が、デジタルマ
ッチドフィルタ全体の回路規模の軽減に大きく影響する
ので、本発明の構成は回路規模の軽減に大変有効である
ことがいえる。
タルマッチドフィルタと、図１に示した本発明の第１の
デジタルマッチドフィルタの回路構成の比較について、
図１５を用いて説明する。図１５は、従来の第２のデジ
タルマッチドフィルタと本発明の第１のデジタルマッチ
ドフィルタの回路構成比較を示す説明図である。本発明
の第１のデジタルマッチドフィルタは、受信ベースバン
ド信号選択部２ｃ〜積和演算分離部８ａ、８ｂまでを従
来の第２のデジタルマッチドフィルタより２倍の周波数
（速度）で動作させる事により、従来、乗算器３ａ〜３
ｄ、加算部６ａ〜６ｄあったものを本発明では、乗算器
３ａ，３ｂ、加算器６ａ，６ｂで構成できる。また、本
発明の参照符号Ｉ相用乗算器３ａ、参照符号Ｑ相乗算器
３ｂ、Ｉ相，Ｑ相加算部６ａ，６ｂの内部の回路構成
は、従来技術のものと同様であり、動作周波数（速度）
が２倍になっただけである。よって、本発明の第１のデ
ジタルマッチドフィルタは、従来の第２のデジタルマッ
チドフィルタに比べて、乗算器、加算器部分の回路比率
を単純に１／２とすることができ、回路規模を軽減でき
るものである。特にＷ−ＣＤＭＡのような拡散率の大き
いシステムにおいては、拡散率に比例して増加する乗算
器、加算器部分における回路規模の軽減が、デジタルマ
ッチドフィルタ全体の回路規模の軽減に大きく影響する
ので、本発明の構成は回路規模の軽減に大変有効である
ことがいえる。
【００６４】次に、消費電力に関し説明すると、消費電
力を求める式は一般的に次式の関係となる。 （消費電力）∝（ゲート規模）×（動作周波数）×（動
作率） 本発明の第１のデジタルマッチドフィルタは、データレ
ジスタ１ｃ，１ｄ、参照用符号レジスタ４ａ，４ｂ，５
ｃ，５ｄは、構成及び動作速度が従来技術と同一であ
り、乗算器、加算器部分は動作周波数が２倍になってい
るが、回路規模が１／２になっており、結果として消費
電力は同程度と考えられる。また、データ選択部２ｃの
回路規模は、従来技術の２ａ，２ｂを合わせたものと同
程度であるが、動作周波数が２倍になるので、その部分
の消費電力が２倍程度になる。よって、本発明の第１の
デジタルマッチドフィルタは、従来技術と比較して消費
電力が若干増加するが、実際のシステムで用いられる拡
散率が大きい場合のデジタルマッチドフィルタにおいて
は、全体回路規模に対して、データ選択部の比率が小さ
いので、それ程大きな消費電力の増加にはならない。
力を求める式は一般的に次式の関係となる。 （消費電力）∝（ゲート規模）×（動作周波数）×（動
作率） 本発明の第１のデジタルマッチドフィルタは、データレ
ジスタ１ｃ，１ｄ、参照用符号レジスタ４ａ，４ｂ，５
ｃ，５ｄは、構成及び動作速度が従来技術と同一であ
り、乗算器、加算器部分は動作周波数が２倍になってい
るが、回路規模が１／２になっており、結果として消費
電力は同程度と考えられる。また、データ選択部２ｃの
回路規模は、従来技術の２ａ，２ｂを合わせたものと同
程度であるが、動作周波数が２倍になるので、その部分
の消費電力が２倍程度になる。よって、本発明の第１の
デジタルマッチドフィルタは、従来技術と比較して消費
電力が若干増加するが、実際のシステムで用いられる拡
散率が大きい場合のデジタルマッチドフィルタにおいて
は、全体回路規模に対して、データ選択部の比率が小さ
いので、それ程大きな消費電力の増加にはならない。
【００６５】次に、受信ベースバンドのＩ送信号とＱ相
信号をビット分割して選択切替することにより、積和演
算部内部の乗算器、加算器構成を縮小する第２の実施の
形態に係るデジタルマッチドフィルタに付いて説明す
る。本発明の第２の実施の形態に係るデジタルマッチド
フィルタは、入力される受信ベースバンドのＩ送信号と
Ｑ相信号を各々ビット分割し、ビット分割された信号を
受信ベースバンド信号選択部で順に選択して高速で参照
符号との積和演算を行い、演算結果をビット復元して相
関結果を得るものなので、積和演算部をＩ相参照符号用
とＱ相参照符号用の２系統に軽減でき、更に積和演算部
内の各乗算器及び各加算器を受信ベースバンド信号のビ
ット数よりも小さいビット数の演算を行うもので構成で
きるため、積和演算部の回路構成を大幅に軽減できるも
のである。
信号をビット分割して選択切替することにより、積和演
算部内部の乗算器、加算器構成を縮小する第２の実施の
形態に係るデジタルマッチドフィルタに付いて説明す
る。本発明の第２の実施の形態に係るデジタルマッチド
フィルタは、入力される受信ベースバンドのＩ送信号と
Ｑ相信号を各々ビット分割し、ビット分割された信号を
受信ベースバンド信号選択部で順に選択して高速で参照
符号との積和演算を行い、演算結果をビット復元して相
関結果を得るものなので、積和演算部をＩ相参照符号用
とＱ相参照符号用の２系統に軽減でき、更に積和演算部
内の各乗算器及び各加算器を受信ベースバンド信号のビ
ット数よりも小さいビット数の演算を行うもので構成で
きるため、積和演算部の回路構成を大幅に軽減できるも
のである。
【００６６】まず、本発明の第２の実施の形態に係るデ
ジタルマッチドフィルタ（以下、本発明の第２のデジタ
ルマッチドフィルタ）の構成について、図４を用いて説
明する。図４は、本発明の第２の実施の形態に係るデジ
タルマッチドフィルタの構成ブロック図である。尚、図
１と同様の構成をとる部分については同一の符号を付し
て説明する。本発明の第２のデジタルマッチドフィルタ
は、図４に示すように、図１に示した第１のデジタルマ
ッチドフィルタと同様の構成である、受信Ｉ相信号デー
タレジスタ部１ｃ，受信Ｑ相信号データレジスタ部１ｄ
と、書き込み制御部１０と、Ｉ相参照符号ロード用レジ
スタ部４ａ，Ｑ相参照符号ロード用レジスタ部４ｂと、
Ｉ相参照符号演算レジスタ部５ｃ，Ｑ相参照符号演算レ
ジスタ部５ｄと、参照符号Ｉ相用乗算器３ｅ，参照符号
Ｑ相用乗算器３ｆと、Ｉ相加算部６ｅと、Ｑ相加算部６
ｆと、出力加算部７ａと、出力減算部７ｂと、積和演算
分離部８ａと、積和演算分離部８ｂと、受信ベースバン
ド信号選択部２ｄとに加えて、第２のデジタルマッチド
フィルタの特徴部分であるビット復元部９ａ，９ｂを備
えて構成されている。尚、ビット復元部９ａが請求項の
Ｉ相ビット復元部，に相当し、ビット復元部９ｂが請求
項のＱ相ビット復元部に相当している。
ジタルマッチドフィルタ（以下、本発明の第２のデジタ
ルマッチドフィルタ）の構成について、図４を用いて説
明する。図４は、本発明の第２の実施の形態に係るデジ
タルマッチドフィルタの構成ブロック図である。尚、図
１と同様の構成をとる部分については同一の符号を付し
て説明する。本発明の第２のデジタルマッチドフィルタ
は、図４に示すように、図１に示した第１のデジタルマ
ッチドフィルタと同様の構成である、受信Ｉ相信号デー
タレジスタ部１ｃ，受信Ｑ相信号データレジスタ部１ｄ
と、書き込み制御部１０と、Ｉ相参照符号ロード用レジ
スタ部４ａ，Ｑ相参照符号ロード用レジスタ部４ｂと、
Ｉ相参照符号演算レジスタ部５ｃ，Ｑ相参照符号演算レ
ジスタ部５ｄと、参照符号Ｉ相用乗算器３ｅ，参照符号
Ｑ相用乗算器３ｆと、Ｉ相加算部６ｅと、Ｑ相加算部６
ｆと、出力加算部７ａと、出力減算部７ｂと、積和演算
分離部８ａと、積和演算分離部８ｂと、受信ベースバン
ド信号選択部２ｄとに加えて、第２のデジタルマッチド
フィルタの特徴部分であるビット復元部９ａ，９ｂを備
えて構成されている。尚、ビット復元部９ａが請求項の
Ｉ相ビット復元部，に相当し、ビット復元部９ｂが請求
項のＱ相ビット復元部に相当している。
【００６７】尚、図４では、図１の本発明の第１のデジ
タルマッチドフィルタと同様に、受信データの更新、な
らびにデジタルマッチドフィルタ出力がチップレートに
対して４倍のオーバーサンプルで動作する例を記してお
り、チップレート動作クロック、および４倍サンプリン
グクロック信号は省略している。これは実際のシステム
で用いられる拡散率、オーバーサンプルに合わせて回路
構成を拡張しても、また回路をより高クロックで作動さ
せても、本発明の効果に変わりが無い事は明らかであ
る。
タルマッチドフィルタと同様に、受信データの更新、な
らびにデジタルマッチドフィルタ出力がチップレートに
対して４倍のオーバーサンプルで動作する例を記してお
り、チップレート動作クロック、および４倍サンプリン
グクロック信号は省略している。これは実際のシステム
で用いられる拡散率、オーバーサンプルに合わせて回路
構成を拡張しても、また回路をより高クロックで作動さ
せても、本発明の効果に変わりが無い事は明らかであ
る。
【００６８】次に、本発明の第２のデジタルマッチドフ
ィルタの各部について説明するが、受信Ｉ相信号データ
レジスタ１ｃと、受信Ｑ相信号シフトレジスタ１ｄと、
Ｉ相参照符号ロード用レジスタ部４ａと、Ｑ相参照符号
ロード用レジスタ部４ｂと、Ｉ相参照符号演算レジスタ
部５ｃと、Ｑ相参照符号演算レジスタ部５ｄと、出力加
算部７ａと、減算出力回路７ｂと、積和演算分離部８ａ
と積和演算分離部８ｂと、書き込み制御部１０は、図１
で説明した本発明の第１のデジタルマッチドフィルタの
それと同じなので説明を省略し、相違する部分について
説明する。
ィルタの各部について説明するが、受信Ｉ相信号データ
レジスタ１ｃと、受信Ｑ相信号シフトレジスタ１ｄと、
Ｉ相参照符号ロード用レジスタ部４ａと、Ｑ相参照符号
ロード用レジスタ部４ｂと、Ｉ相参照符号演算レジスタ
部５ｃと、Ｑ相参照符号演算レジスタ部５ｄと、出力加
算部７ａと、減算出力回路７ｂと、積和演算分離部８ａ
と積和演算分離部８ｂと、書き込み制御部１０は、図１
で説明した本発明の第１のデジタルマッチドフィルタの
それと同じなので説明を省略し、相違する部分について
説明する。
【００６９】受信ベースバンド信号選択部２ｄは、オー
バサンプリング数（図１では４）毎の記憶素子から出力
される受信ベースバンドＩ相信号ｄｉと受信ベースバン
ドＱ相信号ｄｑとを入力する際に、各信号を分割して入
力し、分割された信号を右から順に選択して、受信ベー
スバンドＩ相信号ｄｉ，受信ベースバンドＱ相信号ｄｑ
の順、又はその逆の順で交互に、参照符号Ｉ相用乗算器
３ｅ及び参照符号Ｑ相用乗算器３ｆに出力する回路であ
る。
バサンプリング数（図１では４）毎の記憶素子から出力
される受信ベースバンドＩ相信号ｄｉと受信ベースバン
ドＱ相信号ｄｑとを入力する際に、各信号を分割して入
力し、分割された信号を右から順に選択して、受信ベー
スバンドＩ相信号ｄｉ，受信ベースバンドＱ相信号ｄｑ
の順、又はその逆の順で交互に、参照符号Ｉ相用乗算器
３ｅ及び参照符号Ｑ相用乗算器３ｆに出力する回路であ
る。
【００７０】尚、入力される受信ベースバンドＩ相信号
ｄｉ及び受信ベースバンドＱ相信号ｄｑのビット分割数
については本発明で限定するものではなく、回路の動作
周波数に依存して決定される数である。ビット分割数
は、最小は２であり、回路の動作周波数を上げる事が可
能であれば、最大は入力ビット数まで大きくする事が可
能である。つまり、入力される受信ベースバンドＩ相信
号ｄｉ及び受信ベースバンドＱ相信号ｄｑを１ビットず
つ選択して、乗算部に出力し、受信ベースバンド信号１
ビットと、参照符号１ビットとの積和演算を行うことも
可能である。ここでは、説明を簡単にするために２分割
を例に説明する。
ｄｉ及び受信ベースバンドＱ相信号ｄｑのビット分割数
については本発明で限定するものではなく、回路の動作
周波数に依存して決定される数である。ビット分割数
は、最小は２であり、回路の動作周波数を上げる事が可
能であれば、最大は入力ビット数まで大きくする事が可
能である。つまり、入力される受信ベースバンドＩ相信
号ｄｉ及び受信ベースバンドＱ相信号ｄｑを１ビットず
つ選択して、乗算部に出力し、受信ベースバンド信号１
ビットと、参照符号１ビットとの積和演算を行うことも
可能である。ここでは、説明を簡単にするために２分割
を例に説明する。
【００７１】参照符号Ｉ相用乗算器３ｅは、受信ベース
バンドＩ相信号ｄｉ又は受信ベースバンドＱ相信号ｄｑ
の分割された信号と、Ｉ相参照符号Ｃｉとを乗算する回
路である。尚、この参照符号Ｉ相用乗算器３ｅは、入力
される受信ベースバンド信号が、ビット分割された信号
であるため、第１のデジタルマッチドフィルタ（図１の
構成）の参照符号Ｉ相用乗算器３ａと役割は同一である
が、参照符号Ｉ相用乗算器３ａに比べ各乗算器の構成が
軽減されている。つまり、受信ベースバンド信号のビッ
ト数をＫ、ビット分割数を２とすると、参照符号Ｉ相用
乗算器３ａでは、Ｋビット×１ビット（参照符号）の乗
算を行うが、参照符号Ｉ相用乗算器３ｅでは、Ｋ／２ビ
ット×１ビット（参照符号）の乗算を行えばいいことに
なる。
バンドＩ相信号ｄｉ又は受信ベースバンドＱ相信号ｄｑ
の分割された信号と、Ｉ相参照符号Ｃｉとを乗算する回
路である。尚、この参照符号Ｉ相用乗算器３ｅは、入力
される受信ベースバンド信号が、ビット分割された信号
であるため、第１のデジタルマッチドフィルタ（図１の
構成）の参照符号Ｉ相用乗算器３ａと役割は同一である
が、参照符号Ｉ相用乗算器３ａに比べ各乗算器の構成が
軽減されている。つまり、受信ベースバンド信号のビッ
ト数をＫ、ビット分割数を２とすると、参照符号Ｉ相用
乗算器３ａでは、Ｋビット×１ビット（参照符号）の乗
算を行うが、参照符号Ｉ相用乗算器３ｅでは、Ｋ／２ビ
ット×１ビット（参照符号）の乗算を行えばいいことに
なる。
【００７２】同様に、参照符号Ｑ相用乗算器３ｆは、受
信ベースバンドＱ相信号ｄｑ又は受信ベースバンドＩ相
信号ｄｉの分割された信号と、Ｑ相参照符号Ｃｑとを乗
算する回路であり、第１のデジタルマッチドフィルタ
（図１の構成）の参照符号Ｉ相用乗算器３ｂに比べ各乗
算器の構成が軽減されている。
信ベースバンドＱ相信号ｄｑ又は受信ベースバンドＩ相
信号ｄｉの分割された信号と、Ｑ相参照符号Ｃｑとを乗
算する回路であり、第１のデジタルマッチドフィルタ
（図１の構成）の参照符号Ｉ相用乗算器３ｂに比べ各乗
算器の構成が軽減されている。
【００７３】Ｉ相加算部６ｅは、受信ベースバンドＩ相
信号ｄｉとＩ相参照符号Ｃｉとの乗算結果、又は受信ベ
ースバンドＱ相信号ｄｑとＩ相参照符号Ｃｉとの乗算結
果を加算する回路である。尚、このＩ相加算部６ｅは、
前記参照符号Ｉ相用乗算器３ｅ内の各乗算器出力を加算
するものであり、各乗算器においてビット分割された受
信ベースバンド信号と参照符号との乗算が行われている
ため、第１のデジタルマッチドフィルタ（図１の構成）
のＩ相加算部６ａと役割は同一であるが、Ｉ相加算部６
ａに比べ各加算器の構成が軽減されている。つまり、受
信ベースバンド信号のビット数をＫ、ビット分割数を２
とすると、Ｉ相加算部６ａでは、Ｋビット×１ビット
（参照符号）の乗算結果の加算を行うが、Ｉ相加算部６
ｅでは、Ｋ／２ビット×１ビット（参照符号）の乗算結
果の加算を行えばいいことになる。同様に、Ｑ相加算部
６ｆは、受信ベースバンドＱ相信号ｄｑとＱ相参照符号
Ｃｑとの乗算結果、又は受信ベースバンドＩ相信号ｄｉ
とＩ相参照符号Ｃｉとの乗算結果を加算する回路であ
り、第１のデジタルマッチドフィルタ（図１の構成）の
Ｑ相加算部６ｂに比べ各加算器の構成が軽減されてい
る。
信号ｄｉとＩ相参照符号Ｃｉとの乗算結果、又は受信ベ
ースバンドＱ相信号ｄｑとＩ相参照符号Ｃｉとの乗算結
果を加算する回路である。尚、このＩ相加算部６ｅは、
前記参照符号Ｉ相用乗算器３ｅ内の各乗算器出力を加算
するものであり、各乗算器においてビット分割された受
信ベースバンド信号と参照符号との乗算が行われている
ため、第１のデジタルマッチドフィルタ（図１の構成）
のＩ相加算部６ａと役割は同一であるが、Ｉ相加算部６
ａに比べ各加算器の構成が軽減されている。つまり、受
信ベースバンド信号のビット数をＫ、ビット分割数を２
とすると、Ｉ相加算部６ａでは、Ｋビット×１ビット
（参照符号）の乗算結果の加算を行うが、Ｉ相加算部６
ｅでは、Ｋ／２ビット×１ビット（参照符号）の乗算結
果の加算を行えばいいことになる。同様に、Ｑ相加算部
６ｆは、受信ベースバンドＱ相信号ｄｑとＱ相参照符号
Ｃｑとの乗算結果、又は受信ベースバンドＩ相信号ｄｉ
とＩ相参照符号Ｃｉとの乗算結果を加算する回路であ
り、第１のデジタルマッチドフィルタ（図１の構成）の
Ｑ相加算部６ｂに比べ各加算器の構成が軽減されてい
る。
【００７４】ビット復元部９ａは、ビット分離された受
信ベースバンド信号とＩ相参照符号との積和演算結果の
ビット復元を行なう回路である。ビット復元部９ｂは、
ビット分離された受信ベースバンド信号とＱ相参照符号
との積和演算結果のビット復元を行なう回路である。
信ベースバンド信号とＩ相参照符号との積和演算結果の
ビット復元を行なう回路である。ビット復元部９ｂは、
ビット分離された受信ベースバンド信号とＱ相参照符号
との積和演算結果のビット復元を行なう回路である。
【００７５】次に、本発明の第２のデジタルマッチドフ
ィルタの動作について、図５を用いて従来（図２）及び
本発明の第１の構成の動作（図３）と比較しながら説明
する。図５は、本発明の第２のデジタルマッチドフィル
タの動作タイミングを示すタイミングチャート概念図で
ある。図２、図３および図５を用いて、本発明の第２の
構成（図４）が、本発明の第１の構成（図１）そして、
最終的には従来技術（図１２）と同じ動作をすることを
示していく。尚、図５は、受信ベースバンド信号のビッ
ト分割数が２の場合を示しており、先にも説明したが、
回路の動作周波数を上げる事が可能であれば、ビット分
割数は最大入力ビット数まで大きくする事が可能であ
る。また、図５では、各受信ベースバンド信号の下位ビ
ットに＿Ｌをつけて示し、上位ビットに＿Ｕをつけて示
している。
ィルタの動作について、図５を用いて従来（図２）及び
本発明の第１の構成の動作（図３）と比較しながら説明
する。図５は、本発明の第２のデジタルマッチドフィル
タの動作タイミングを示すタイミングチャート概念図で
ある。図２、図３および図５を用いて、本発明の第２の
構成（図４）が、本発明の第１の構成（図１）そして、
最終的には従来技術（図１２）と同じ動作をすることを
示していく。尚、図５は、受信ベースバンド信号のビッ
ト分割数が２の場合を示しており、先にも説明したが、
回路の動作周波数を上げる事が可能であれば、ビット分
割数は最大入力ビット数まで大きくする事が可能であ
る。また、図５では、各受信ベースバンド信号の下位ビ
ットに＿Ｌをつけて示し、上位ビットに＿Ｕをつけて示
している。
【００７６】本発明の第２のデジタルマッチドフィルタ
（図４の構成）においては、図５に示すように、オーバ
ーサンプル周期ｔｎ、ｔｎ＋１、ｔｎ＋２…毎（図で
は、ｔｎのみ示している）に、受信ベースバンド信号選
択部（図ではデータ選択器と記載）２ｄから、例えば前
半は受信ベースバンドＩ相信号上位ビットｄｉ＿Ｕ、受
信Ｉ相信号下位ビットｄｉ＿Ｌ、後半は受信Ｑ相信号上
位ビットｄｑ＿Ｕ、そして受信Ｑ相信号下位ビットｄｑ
＿Ｌという順で、オーバーサンプルの４倍、つまり（オ
ーバーサンプル周波数）×Ｉ，Ｑ（２）×ビット分割数
（２）の周波数（速度）で受信ベースバンド信号が出力
される。
（図４の構成）においては、図５に示すように、オーバ
ーサンプル周期ｔｎ、ｔｎ＋１、ｔｎ＋２…毎（図で
は、ｔｎのみ示している）に、受信ベースバンド信号選
択部（図ではデータ選択器と記載）２ｄから、例えば前
半は受信ベースバンドＩ相信号上位ビットｄｉ＿Ｕ、受
信Ｉ相信号下位ビットｄｉ＿Ｌ、後半は受信Ｑ相信号上
位ビットｄｑ＿Ｕ、そして受信Ｑ相信号下位ビットｄｑ
＿Ｌという順で、オーバーサンプルの４倍、つまり（オ
ーバーサンプル周波数）×Ｉ，Ｑ（２）×ビット分割数
（２）の周波数（速度）で受信ベースバンド信号が出力
される。
【００７７】そして、Ｉ相参照符号用乗算器３ｅ（図で
はＩ相用乗算器と記載）では、Ｉ相参照符号演算レジス
タ部５ｃに格納されているＩ相参照符号Ｃｉと乗算され
て、ｄｉ＿Ｕ＊Ｃｉ，ｄｉ＿Ｌ＊Ｃｉ，ｄｑ＿Ｕ＊Ｃ
ｉ，ｄｑ＿Ｌ＊Ｃｉの順で出力され、Ｑ相参照符号用乗
算器３ｆ（図ではＱ相用乗算器と記載）ではＱ相参照符
号演算レジスタ部５ｄに格納されているＱ相参照符号Ｃ
ｑと乗算され、ｄｉ＿Ｕ＊Ｃｑ，ｄｉ＿Ｌ＊Ｃｑ，ｄｑ
＿Ｕ＊Ｃｑ，ｄｑ＿Ｌ＊Ｃｑの順に出力される。
はＩ相用乗算器と記載）では、Ｉ相参照符号演算レジス
タ部５ｃに格納されているＩ相参照符号Ｃｉと乗算され
て、ｄｉ＿Ｕ＊Ｃｉ，ｄｉ＿Ｌ＊Ｃｉ，ｄｑ＿Ｕ＊Ｃ
ｉ，ｄｑ＿Ｌ＊Ｃｉの順で出力され、Ｑ相参照符号用乗
算器３ｆ（図ではＱ相用乗算器と記載）ではＱ相参照符
号演算レジスタ部５ｄに格納されているＱ相参照符号Ｃ
ｑと乗算され、ｄｉ＿Ｕ＊Ｃｑ，ｄｉ＿Ｌ＊Ｃｑ，ｄｑ
＿Ｕ＊Ｃｑ，ｄｑ＿Ｌ＊Ｃｑの順に出力される。
【００７８】そして、複数のＩ相参照符号用乗算器３ｅ
出力並びに複数のＱ相参照符号用乗算器３ｆ出力が、そ
れぞれＩ相加算部６ｅ、Ｑ相加算部６ｆで全て加算さ
れ、Ｉ相加算部６ｅからは、受信ベースバンドＩ相信号
とＩ相参照符号の乗算結果の総和（Σｄｉ＿Ｕ＊Ｃｉ，
Σｄｉ＿Ｌ＊Ｃｉ）と、受信ベースバンド信号Ｑ相信号
とＩ相参照符号の乗算結果の総和（Σｄｑ＿Ｕ＊Ｃｉ，
Σｄｑ＿Ｌ＊Ｃｉ）とが順に出力され、Ｑ相加算部６ｆ
からは、受信ベースバンドＩ相信号とＱ相参照符号の乗
算結果の総和（Σｄｉ＿Ｕ＊Ｃｑ，Σｄｉ＿Ｌ＊Ｃｑ）
と、受信ベースバンド信号Ｑ相信号とＱ相参照符号の乗
算結果の総和（Σｄｑ＿Ｕ＊Ｃｑ，Σｄｑ＿Ｌ＊Ｃｑ）
とが順に出力される。
出力並びに複数のＱ相参照符号用乗算器３ｆ出力が、そ
れぞれＩ相加算部６ｅ、Ｑ相加算部６ｆで全て加算さ
れ、Ｉ相加算部６ｅからは、受信ベースバンドＩ相信号
とＩ相参照符号の乗算結果の総和（Σｄｉ＿Ｕ＊Ｃｉ，
Σｄｉ＿Ｌ＊Ｃｉ）と、受信ベースバンド信号Ｑ相信号
とＩ相参照符号の乗算結果の総和（Σｄｑ＿Ｕ＊Ｃｉ，
Σｄｑ＿Ｌ＊Ｃｉ）とが順に出力され、Ｑ相加算部６ｆ
からは、受信ベースバンドＩ相信号とＱ相参照符号の乗
算結果の総和（Σｄｉ＿Ｕ＊Ｃｑ，Σｄｉ＿Ｌ＊Ｃｑ）
と、受信ベースバンド信号Ｑ相信号とＱ相参照符号の乗
算結果の総和（Σｄｑ＿Ｕ＊Ｃｑ，Σｄｑ＿Ｌ＊Ｃｑ）
とが順に出力される。
【００７９】ここで、Ｉ相加算部６ｅ、Ｑ相加算部６ｆ
から出力される演算結果は、（オーバーサンプル周波数
×４）周波数（速度）単位で考えれば、受信ベースバン
ド信号を分割した下位ビットと参照符号の乗算結果の総
和と、受信ベースバンド信号を分割した上位ビットと参
照符号の乗算結果の総和であるので、ビット復元部９ａ
およびビット復元部９ｂにおいて、タイミングを合わせ
て加算されて、受信ベースバンド信号とＩ相参照符号と
の積和演算結果（Σｄｉ＊Ｃｉ、Σｄｑ＊Ｃｉ）、なら
びに受信ベースバンド信号とＱ相参照符号との積和演算
結果（Σｄｉ＊Ｃｑ，Σｄｑ＊Ｃｑ）として出力され
る。
から出力される演算結果は、（オーバーサンプル周波数
×４）周波数（速度）単位で考えれば、受信ベースバン
ド信号を分割した下位ビットと参照符号の乗算結果の総
和と、受信ベースバンド信号を分割した上位ビットと参
照符号の乗算結果の総和であるので、ビット復元部９ａ
およびビット復元部９ｂにおいて、タイミングを合わせ
て加算されて、受信ベースバンド信号とＩ相参照符号と
の積和演算結果（Σｄｉ＊Ｃｉ、Σｄｑ＊Ｃｉ）、なら
びに受信ベースバンド信号とＱ相参照符号との積和演算
結果（Σｄｉ＊Ｃｑ，Σｄｑ＊Ｃｑ）として出力され
る。
【００８０】この場合、ビット復元部９ａおよびビット
復元部９ｂからの出力信号の動作周波数（速度）はオー
バーサンプルの２倍となり、各出力信号は、図３に示し
た本発明の第１のデジタルマッチドフィルタのＩ相加算
部６ａ出力である受信ベースバンド信号とＩ相参照符号
の乗算結果の総和と、Ｑ相加算部６ｄ出力である受信ベ
ースバンド信号とＱ相参照符号乗算結果の総和と同様に
なっている。よって、それ以降の積和演算分離部８ａ、
８ｂ、ならびに出力加算部７ａ、出力減算部７ｂにおけ
る動作は、本発明の第１のデジタルマッチドフィルタに
おける動作（図３）と同様であり、その結果、従来技術
と同様にオーバーサンプル周期ｔｎ、ｔｎ＋１、ｔｎ＋
２…毎にＱＰＳＫを適用したスペクトラム拡散信号の相
関検出が得られるようになっている。
復元部９ｂからの出力信号の動作周波数（速度）はオー
バーサンプルの２倍となり、各出力信号は、図３に示し
た本発明の第１のデジタルマッチドフィルタのＩ相加算
部６ａ出力である受信ベースバンド信号とＩ相参照符号
の乗算結果の総和と、Ｑ相加算部６ｄ出力である受信ベ
ースバンド信号とＱ相参照符号乗算結果の総和と同様に
なっている。よって、それ以降の積和演算分離部８ａ、
８ｂ、ならびに出力加算部７ａ、出力減算部７ｂにおけ
る動作は、本発明の第１のデジタルマッチドフィルタに
おける動作（図３）と同様であり、その結果、従来技術
と同様にオーバーサンプル周期ｔｎ、ｔｎ＋１、ｔｎ＋
２…毎にＱＰＳＫを適用したスペクトラム拡散信号の相
関検出が得られるようになっている。
【００８１】上記説明したように、従来の動作（図２）
と本発明の動作（図５）を比べると、出力加算部７ａ、
出力減算器７ｂの相関結果出力タイミングが、従来動作
波形に対して遅延しているが、従来技術、本発明共に実
際に回路を設計する場合には、処理遅延が発生し、どれ
くらい遅れて結果が得られるかという事を把握して使用
すれば装置の仕様に支障をきたすものではなく、本発明
が従来技術と同様の相関出力を得ることができることを
示している。また図５において、受信ベースバンド信号
選択部２ｄの出力を、受信ベースバンドＩ相信号上位ビ
ット、Ｉ相信号下位ビット、受信ベースバンドＱ相信号
上位ビット、受信ベースバンドＱ相信号下位ビットとい
う順番にしているが、この出力の順番を入れ替えて、そ
れに対応して、ビット復元部９ａ、９ｂ以降を動作させ
る様に変更したとしても、上記で説明した本発明の第２
のデジタルマッチドフィルタと同等の動きをするのは明
らかである。
と本発明の動作（図５）を比べると、出力加算部７ａ、
出力減算器７ｂの相関結果出力タイミングが、従来動作
波形に対して遅延しているが、従来技術、本発明共に実
際に回路を設計する場合には、処理遅延が発生し、どれ
くらい遅れて結果が得られるかという事を把握して使用
すれば装置の仕様に支障をきたすものではなく、本発明
が従来技術と同様の相関出力を得ることができることを
示している。また図５において、受信ベースバンド信号
選択部２ｄの出力を、受信ベースバンドＩ相信号上位ビ
ット、Ｉ相信号下位ビット、受信ベースバンドＱ相信号
上位ビット、受信ベースバンドＱ相信号下位ビットとい
う順番にしているが、この出力の順番を入れ替えて、そ
れに対応して、ビット復元部９ａ、９ｂ以降を動作させ
る様に変更したとしても、上記で説明した本発明の第２
のデジタルマッチドフィルタと同等の動きをするのは明
らかである。
【００８２】ここで、図１２に示した従来の第２のデジ
タルマッチドフィルタと、図４に示した本発明の第２の
デジタルマッチドフィルタの回路構成の比較について、
図１６を用いて説明する。図１６は、従来の第２のデジ
タルマッチドフィルタと本発明の第２のデジタルマッチ
ドフィルタの回路構成比較を示す説明図である。本発明
の第２のデジタルマッチドフィルタは、受信ベースバン
ド信号選択部２ｄ〜ビット復元部９ａ，９ｂまでを従来
の第２のデジタルマッチドフィルタより（２倍×ビット
分割数）倍の周波数（速度）で動作させ、積和演算分離
部８ａ、８ｂをオーバーサンプルの２倍の周波数で動作
させる事により、従来、乗算器３ａ〜３ｄ、加算部６ａ
〜６ｄあったものを、本発明の第２の構成においても第
１の構成と同様に、乗算器３ｅ，３ｆ、加算器６ｅ，６
ｆで構成できる。
タルマッチドフィルタと、図４に示した本発明の第２の
デジタルマッチドフィルタの回路構成の比較について、
図１６を用いて説明する。図１６は、従来の第２のデジ
タルマッチドフィルタと本発明の第２のデジタルマッチ
ドフィルタの回路構成比較を示す説明図である。本発明
の第２のデジタルマッチドフィルタは、受信ベースバン
ド信号選択部２ｄ〜ビット復元部９ａ，９ｂまでを従来
の第２のデジタルマッチドフィルタより（２倍×ビット
分割数）倍の周波数（速度）で動作させ、積和演算分離
部８ａ、８ｂをオーバーサンプルの２倍の周波数で動作
させる事により、従来、乗算器３ａ〜３ｄ、加算部６ａ
〜６ｄあったものを、本発明の第２の構成においても第
１の構成と同様に、乗算器３ｅ，３ｆ、加算器６ｅ，６
ｆで構成できる。
【００８３】そして、更に、本発明の第２の構成の参照
符号Ｉ相用乗算器３ｅ、参照符号Ｑ相乗算器３ｆ、Ｉ
相，Ｑ相加算部６ｅ，６ｆの内部の回路構成は、ビット
分割をする事により本発明の第１の構成と比較して、各
乗算器、加算器が、１／ビット分割数の規模に低減でき
る。よって、本発明の第２のデジタルマッチドフィルタ
は、従来の第２のデジタルマッチドフィルタに比べて、
乗算器、加算器部分の回路比率を１／（２×ビット分割
数）とすることができ、第１の構成よりも更に回路規模
を軽減できるものである。
符号Ｉ相用乗算器３ｅ、参照符号Ｑ相乗算器３ｆ、Ｉ
相，Ｑ相加算部６ｅ，６ｆの内部の回路構成は、ビット
分割をする事により本発明の第１の構成と比較して、各
乗算器、加算器が、１／ビット分割数の規模に低減でき
る。よって、本発明の第２のデジタルマッチドフィルタ
は、従来の第２のデジタルマッチドフィルタに比べて、
乗算器、加算器部分の回路比率を１／（２×ビット分割
数）とすることができ、第１の構成よりも更に回路規模
を軽減できるものである。
【００８４】また、消費電力について考察すると、本発
明の第２のデジタルマッチドフィルタは、データレジス
タ１ｃ，１ｄ、参照用符号レジスタ４ａ，４ｂ，５ｃ，
５ｄは、構成及び動作速度が従来技術と同一であり、乗
算器、加算器部分は動作周波数が（２×ビット分割数）
倍になっているが、回路規模が１／（２×ビット分割
数）になっており、結果として消費電力は同程度と考え
られる。また、データ選択部２ｄの回路規模は従来技術
の２ａ，２ｂを合わせたものと同程度であるが、動作周
波数が（２×ビット分割数）倍になるので、その部分の
消費電力が（２×ビット分割）倍程度になる。よって、
本発明の第２のデジタルマッチドフィルタは、従来技術
と比較して消費電力が若干増加するが、実際のシステム
で用いられる拡散率が大きい場合のデジタルマッチドフ
ィルタにおいては、全体回路規模に対して、データ選択
部の比率が小さいので、それ程大きな消費電力の増加に
はならない。
明の第２のデジタルマッチドフィルタは、データレジス
タ１ｃ，１ｄ、参照用符号レジスタ４ａ，４ｂ，５ｃ，
５ｄは、構成及び動作速度が従来技術と同一であり、乗
算器、加算器部分は動作周波数が（２×ビット分割数）
倍になっているが、回路規模が１／（２×ビット分割
数）になっており、結果として消費電力は同程度と考え
られる。また、データ選択部２ｄの回路規模は従来技術
の２ａ，２ｂを合わせたものと同程度であるが、動作周
波数が（２×ビット分割数）倍になるので、その部分の
消費電力が（２×ビット分割）倍程度になる。よって、
本発明の第２のデジタルマッチドフィルタは、従来技術
と比較して消費電力が若干増加するが、実際のシステム
で用いられる拡散率が大きい場合のデジタルマッチドフ
ィルタにおいては、全体回路規模に対して、データ選択
部の比率が小さいので、それ程大きな消費電力の増加に
はならない。
【００８５】次に、複数アンテナ又はキャリア周波数で
受信された複数の受信ベースバンドのＩ送信号とＱ相信
号を選択切替することにより、積和演算部の構成を縮小
する第３の実施の形態に係るデジタルマッチドフィルタ
に付いて説明する。本発明の第３の実施の形態に係るデ
ジタルマッチドフィルタは、複数のアンテナ又はキャリ
ア周波数で受信され入力される複数の受信ベースバンド
のＩ送信号とＱ相信号を受信ベースバンド信号選択部で
順に選択し、高速で参照符号との積和演算を行って、サ
ンプル周期内に複数の相関結果を得るものなので、複数
のアンテナに対する構成であっても積和演算部をＩ相参
照符号用とＱ相参照符号用の２系統に軽減できるため、
積和演算部の回路構成を大幅に軽減できるものである。
受信された複数の受信ベースバンドのＩ送信号とＱ相信
号を選択切替することにより、積和演算部の構成を縮小
する第３の実施の形態に係るデジタルマッチドフィルタ
に付いて説明する。本発明の第３の実施の形態に係るデ
ジタルマッチドフィルタは、複数のアンテナ又はキャリ
ア周波数で受信され入力される複数の受信ベースバンド
のＩ送信号とＱ相信号を受信ベースバンド信号選択部で
順に選択し、高速で参照符号との積和演算を行って、サ
ンプル周期内に複数の相関結果を得るものなので、複数
のアンテナに対する構成であっても積和演算部をＩ相参
照符号用とＱ相参照符号用の２系統に軽減できるため、
積和演算部の回路構成を大幅に軽減できるものである。
【００８６】まず、本発明の第３の実施の形態に係るデ
ジタルマッチドフィルタ（以下、本発明の第３のデジタ
ルマッチドフィルタ）の構成について、図６を用いて説
明する。図６は、本発明の第３の実施の形態に係るデジ
タルマッチドフィルタの構成ブロック図である。尚、図
１，図１２と同様の構成をとる部分については同一の符
号を付して説明する。また、図６では、直交信号数２
（例としてアンテナ数２、ＲＦ部構成要素数２）の場合
を示している。
ジタルマッチドフィルタ（以下、本発明の第３のデジタ
ルマッチドフィルタ）の構成について、図６を用いて説
明する。図６は、本発明の第３の実施の形態に係るデジ
タルマッチドフィルタの構成ブロック図である。尚、図
１，図１２と同様の構成をとる部分については同一の符
号を付して説明する。また、図６では、直交信号数２
（例としてアンテナ数２、ＲＦ部構成要素数２）の場合
を示している。
【００８７】本発明の第３のデジタルマッチドフィルタ
は、図６に示すように、図１に示した本発明の第１のデ
ジタルマッチドフィルタと同様の部分として、受信Ｉ相
信号データレジスタ部１ｃ，受信Ｑ相信号データレジス
タ部１ｄと、受信ベースバンド信号選択部２ｅ、書き込
み制御部１０と、Ｉ相参照符号ロード用レジスタ部４
ａ，Ｑ相参照符号ロード用レジスタ部４ｂと、Ｉ相参照
符号演算レジスタ部５ｃ，Ｑ相参照符号演算レジスタ部
５ｄと、参照符号Ｉ相用乗算器３ａ，参照符号Ｑ相用乗
算器３ｂと、Ｉ相加算部６ａと、Ｑ相加算部６ｂと、出
力加算部７ａと、出力減算部７ｂと、積和演算分離部８
ａ，積和演算分離部８ｂとから構成され、更に第３の構
成の特徴部分である受信Ｉ相信号データレジスタ部１
ｅ，受信Ｑ相信号データレジスタ部１ｆと、直交信号分
離部１１ａ，１１ｂとを備えて構成されている。尚、図
６では、受信Ｉ相信号データレジスタ部１ｃと受信Ｑ相
信号データレジスタ部１ｄをアンテナ１用とし、受信Ｉ
相信号データレジスタ部１ｅと、受信Ｑ相信号データレ
ジスタ部１ｆをアンテナ２用としている。尚、直交信号
分離部１１ａが請求項のＩ相直交信号分離部に相当し、
直交信号分離部１１ｂが請求項のＱ相直交信号分離部に
相当している。
は、図６に示すように、図１に示した本発明の第１のデ
ジタルマッチドフィルタと同様の部分として、受信Ｉ相
信号データレジスタ部１ｃ，受信Ｑ相信号データレジス
タ部１ｄと、受信ベースバンド信号選択部２ｅ、書き込
み制御部１０と、Ｉ相参照符号ロード用レジスタ部４
ａ，Ｑ相参照符号ロード用レジスタ部４ｂと、Ｉ相参照
符号演算レジスタ部５ｃ，Ｑ相参照符号演算レジスタ部
５ｄと、参照符号Ｉ相用乗算器３ａ，参照符号Ｑ相用乗
算器３ｂと、Ｉ相加算部６ａと、Ｑ相加算部６ｂと、出
力加算部７ａと、出力減算部７ｂと、積和演算分離部８
ａ，積和演算分離部８ｂとから構成され、更に第３の構
成の特徴部分である受信Ｉ相信号データレジスタ部１
ｅ，受信Ｑ相信号データレジスタ部１ｆと、直交信号分
離部１１ａ，１１ｂとを備えて構成されている。尚、図
６では、受信Ｉ相信号データレジスタ部１ｃと受信Ｑ相
信号データレジスタ部１ｄをアンテナ１用とし、受信Ｉ
相信号データレジスタ部１ｅと、受信Ｑ相信号データレ
ジスタ部１ｆをアンテナ２用としている。尚、直交信号
分離部１１ａが請求項のＩ相直交信号分離部に相当し、
直交信号分離部１１ｂが請求項のＱ相直交信号分離部に
相当している。
【００８８】尚、図６では、従来の技術例と同様に、受
信データの更新、ならびにデジタルマッチドフィルタ出
力がチップレートに対して４倍のオーバーサンプルで動
作する例を記しており、チップレート動作クロック、お
よび４倍サンプリングクロック信号は省略している。こ
れは実際のシステムで用いられる拡散率、オーバーサン
プルに合わせて回路構成を拡張しても、また回路をより
高クロックで作動させても、本発明の効果に変わりが無
い事は明らかである。
信データの更新、ならびにデジタルマッチドフィルタ出
力がチップレートに対して４倍のオーバーサンプルで動
作する例を記しており、チップレート動作クロック、お
よび４倍サンプリングクロック信号は省略している。こ
れは実際のシステムで用いられる拡散率、オーバーサン
プルに合わせて回路構成を拡張しても、また回路をより
高クロックで作動させても、本発明の効果に変わりが無
い事は明らかである。
【００８９】次に、本発明の第３のデジタルマッチドフ
ィルタの各部について説明するが、書き込み制御部１
０、Ｉ相参照符号ロード用レジスタ部４ａ，Ｑ相参照符
号ロード用レジスタ部４ｂと、Ｉ相参照符号演算レジス
タ部５ｃ，Ｑ相参照符号演算レジスタ部５ｄと、参照符
号Ｉ相用乗算器３ａ，参照符号Ｑ相用乗算器３ｂと、Ｉ
相加算部６ａと、Ｑ相加算部６ｂと、出力加算部７ａ
と、出力減算部７ｂと、積和演算分離部８ａ，積和演算
分離部８ｂは、図１で説明した本発明の第１のデジタル
マッチドフィルタのそれと同じなので説明を省略し、相
違する部分について説明する。
ィルタの各部について説明するが、書き込み制御部１
０、Ｉ相参照符号ロード用レジスタ部４ａ，Ｑ相参照符
号ロード用レジスタ部４ｂと、Ｉ相参照符号演算レジス
タ部５ｃ，Ｑ相参照符号演算レジスタ部５ｄと、参照符
号Ｉ相用乗算器３ａ，参照符号Ｑ相用乗算器３ｂと、Ｉ
相加算部６ａと、Ｑ相加算部６ｂと、出力加算部７ａ
と、出力減算部７ｂと、積和演算分離部８ａ，積和演算
分離部８ｂは、図１で説明した本発明の第１のデジタル
マッチドフィルタのそれと同じなので説明を省略し、相
違する部分について説明する。
【００９０】受信Ｉ相信号データレジスタ１ｃ〜１ｆ
は、本発明の第１のデジタルマッチドフィルタの受信Ｉ
相信号データレジスタ１ｃ，１ｄと同様の構成である
が、受信Ｉ相信号データレジスタ１ｃは、アンテナ１で
受信された受信ベースバンドＩ相信号ｄｉ−１を記憶
し、受信Ｑ相信号シフトレジスタ１ｄは、アンテナ１で
受信された受信ベースバンドＱ相信号ｄｑ−１を記憶
し、受信Ｉ相信号データレジスタ１ｅは、アンテナ２で
受信された受信ベースバンドＩ相信号ｄｉ−２を記憶
し、受信Ｑ相信号シフトレジスタ１ｆは、オーバーサン
プリングクロック毎にアンテナ２で受信された受信ベー
スバンドＱ相信号ｄｑ−２を記憶する回路である。
は、本発明の第１のデジタルマッチドフィルタの受信Ｉ
相信号データレジスタ１ｃ，１ｄと同様の構成である
が、受信Ｉ相信号データレジスタ１ｃは、アンテナ１で
受信された受信ベースバンドＩ相信号ｄｉ−１を記憶
し、受信Ｑ相信号シフトレジスタ１ｄは、アンテナ１で
受信された受信ベースバンドＱ相信号ｄｑ−１を記憶
し、受信Ｉ相信号データレジスタ１ｅは、アンテナ２で
受信された受信ベースバンドＩ相信号ｄｉ−２を記憶
し、受信Ｑ相信号シフトレジスタ１ｆは、オーバーサン
プリングクロック毎にアンテナ２で受信された受信ベー
スバンドＱ相信号ｄｑ−２を記憶する回路である。
【００９１】受信ベースバンド信号選択部２ｅは、オー
バサンプリング数（図６では４）毎の記憶素子から出力
される直交数（図６では２つ）分の受信ベースバンドＩ
相信号ｄｉと受信ベースバンドＱ相信号ｄｑとを右から
順に選択して、例えばアンテナ１用の受信ベースバンド
Ｉ相信号ｄｉ−１，アンテナ１用の受信ベースバンドＱ
相信号ｄｑ−１，アンテナ２用の受信ベースバンドＩ相
信号ｄｉ−２，アンテナ２用の受信ベースバンドＱ相信
号ｄｑ−２の順に、参照符号Ｉ相用乗算器３ａ及び参照
符号Ｑ相用乗算器３ｂに出力する回路である。
バサンプリング数（図６では４）毎の記憶素子から出力
される直交数（図６では２つ）分の受信ベースバンドＩ
相信号ｄｉと受信ベースバンドＱ相信号ｄｑとを右から
順に選択して、例えばアンテナ１用の受信ベースバンド
Ｉ相信号ｄｉ−１，アンテナ１用の受信ベースバンドＱ
相信号ｄｑ−１，アンテナ２用の受信ベースバンドＩ相
信号ｄｉ−２，アンテナ２用の受信ベースバンドＱ相信
号ｄｑ−２の順に、参照符号Ｉ相用乗算器３ａ及び参照
符号Ｑ相用乗算器３ｂに出力する回路である。
【００９２】直交信号分離部１１ａは、加算出力部７ａ
から出力される信号を直交する信号毎に分離し、アンテ
ナ１用のＩ相出力ANT#1MFOUTI、アンテナ２用のＩ相出
力ANT#2MFOUTIを出力する回路である。直交信号分離部
１１ｂは、減算出力部７ｂから出力される信号を直交す
る信号毎に分離し、アンテナ１用のＱ相出力ANT#1MFOUT
Q、アンテナ２用のＱ相出力ANT#2MFOUTQを出力する回路
である。
から出力される信号を直交する信号毎に分離し、アンテ
ナ１用のＩ相出力ANT#1MFOUTI、アンテナ２用のＩ相出
力ANT#2MFOUTIを出力する回路である。直交信号分離部
１１ｂは、減算出力部７ｂから出力される信号を直交す
る信号毎に分離し、アンテナ１用のＱ相出力ANT#1MFOUT
Q、アンテナ２用のＱ相出力ANT#2MFOUTQを出力する回路
である。
【００９３】次に、本発明の第３のデジタルマッチドフ
ィルタの動作について、図７，図８を用いて従来と比較
しながら説明する。図７は、図１２に示した従来の第２
のデジタルマッチドフィルタを直交信号数だけ設けて動
作させた場合の動作タイミングを示すタイミングチャー
ト概念図であり、図８は、本発明の第３のデジタルマッ
チドフィルタの動作タイミングを示すタイミングチャー
ト概念図である。図７および図８を用いて従来技術（図
１２）と本発明（図６）が同じ動作をすることを示す。
ィルタの動作について、図７，図８を用いて従来と比較
しながら説明する。図７は、図１２に示した従来の第２
のデジタルマッチドフィルタを直交信号数だけ設けて動
作させた場合の動作タイミングを示すタイミングチャー
ト概念図であり、図８は、本発明の第３のデジタルマッ
チドフィルタの動作タイミングを示すタイミングチャー
ト概念図である。図７および図８を用いて従来技術（図
１２）と本発明（図６）が同じ動作をすることを示す。
【００９４】従来の第２のデジタルマッチドフィルタ
（図１２の構成）を、図１３に示すように、直交信号数
（例えば２）だけ設けて動作させた場合、図７に示すよ
うに、アンテナ２０-1で受けたＲＦ（Radio Frequenc
y）周波数信号が、ＲＦ部２１-1で受信ベースバンドＩ
相信号にダウンコンバートされた信号、ｄｉ＿１（ｔ
ｎ）、ｄｉ＿１（ｔｎ＋１）…、受信ベースバンドＱ相
信号にダウンコンバートされた信号、ｄｑ＿１（ｔ
ｎ）、ｄｑ＿１（ｔｎ＋１）…が従来技術のデジタルマ
ッチドフィルタ（ＭＦ２２-1）に入力される。そして、
各ベースバンド信号は、図１２の構成のＭＦ２２-1にお
いて、４系統の乗算器３ａ〜３ｄで参照符号と乗算され
て、各々ｄｉ＿１＊Ｃｉ、ｄｑ＿１＊Ｃｑ、ｄｑ＿１＊
Ｃｉ、そしてｄｉ＿１＊Ｃｑの演算結果が出力され、４
系統の乗算器の出力結果が４系統の加算部６ａ〜６ｄで
加算され、最後に出力加算部７ａ、出力減算器７ｂで演
算されて出力される事により、オーバーサンプル周期毎
にＭＦ２２-1からアンテナ１で受信した信号の相関演算
結果が得られるようになっている。
（図１２の構成）を、図１３に示すように、直交信号数
（例えば２）だけ設けて動作させた場合、図７に示すよ
うに、アンテナ２０-1で受けたＲＦ（Radio Frequenc
y）周波数信号が、ＲＦ部２１-1で受信ベースバンドＩ
相信号にダウンコンバートされた信号、ｄｉ＿１（ｔ
ｎ）、ｄｉ＿１（ｔｎ＋１）…、受信ベースバンドＱ相
信号にダウンコンバートされた信号、ｄｑ＿１（ｔ
ｎ）、ｄｑ＿１（ｔｎ＋１）…が従来技術のデジタルマ
ッチドフィルタ（ＭＦ２２-1）に入力される。そして、
各ベースバンド信号は、図１２の構成のＭＦ２２-1にお
いて、４系統の乗算器３ａ〜３ｄで参照符号と乗算され
て、各々ｄｉ＿１＊Ｃｉ、ｄｑ＿１＊Ｃｑ、ｄｑ＿１＊
Ｃｉ、そしてｄｉ＿１＊Ｃｑの演算結果が出力され、４
系統の乗算器の出力結果が４系統の加算部６ａ〜６ｄで
加算され、最後に出力加算部７ａ、出力減算器７ｂで演
算されて出力される事により、オーバーサンプル周期毎
にＭＦ２２-1からアンテナ１で受信した信号の相関演算
結果が得られるようになっている。
【００９５】同様に、アンテナ２０-2で受けたＲＦ（Ra
dio Frequency）周波数信号が、ＲＦ部２１-2で受信ベ
ースバンドＩ相信号にダウンコンバートされた信号、ｄ
ｉ＿２（ｔｎ）、ｄｉ＿２（ｔｎ＋１）…、受信ベース
バンドＱ相信号にダウンコンバートされた信号、ｄｑ＿
２（ｔｎ）、ｄｑ＿２（ｔｎ＋１）…が従来技術のデジ
タルマッチドフィルタ（ＭＦ２２-2）に入力される。そ
して、各ベースバンド信号は、図１２の構成のＭＦ２２
-2において、４系統の乗算器３ａ〜３ｄで参照符号と乗
算されて、各々ｄｉ＿２＊Ｃｉ、ｄｑ＿２＊Ｃｑ、ｄｑ
＿２＊Ｃｉ、そしてｄｉ＿２＊Ｃｑの演算結果が出力さ
れ、４系統の乗算器の出力結果が４系統の加算部６ａ〜
６ｄで加算され、最後に出力加算部７ａ、出力減算器７
ｂで演算されて出力される事により、オーバーサンプル
周期毎にＭＦ２２-2からアンテナ２で受信した信号の相
関演算結果が得られることが、図７のタイミングチャー
ト概念図よりわかる。
dio Frequency）周波数信号が、ＲＦ部２１-2で受信ベ
ースバンドＩ相信号にダウンコンバートされた信号、ｄ
ｉ＿２（ｔｎ）、ｄｉ＿２（ｔｎ＋１）…、受信ベース
バンドＱ相信号にダウンコンバートされた信号、ｄｑ＿
２（ｔｎ）、ｄｑ＿２（ｔｎ＋１）…が従来技術のデジ
タルマッチドフィルタ（ＭＦ２２-2）に入力される。そ
して、各ベースバンド信号は、図１２の構成のＭＦ２２
-2において、４系統の乗算器３ａ〜３ｄで参照符号と乗
算されて、各々ｄｉ＿２＊Ｃｉ、ｄｑ＿２＊Ｃｑ、ｄｑ
＿２＊Ｃｉ、そしてｄｉ＿２＊Ｃｑの演算結果が出力さ
れ、４系統の乗算器の出力結果が４系統の加算部６ａ〜
６ｄで加算され、最後に出力加算部７ａ、出力減算器７
ｂで演算されて出力される事により、オーバーサンプル
周期毎にＭＦ２２-2からアンテナ２で受信した信号の相
関演算結果が得られることが、図７のタイミングチャー
ト概念図よりわかる。
【００９６】図７からアンテナ２０-1、アンテナ２０-2
用デジタルマッチドフィルタから出力される相関演算結
果（加算部出力、減算器出力）は乗算する参照符号は同
一であり、参照符号と乗算を行う受信ベースバンド信号
がアンテナ（ＲＦ部）毎に相違している。
用デジタルマッチドフィルタから出力される相関演算結
果（加算部出力、減算器出力）は乗算する参照符号は同
一であり、参照符号と乗算を行う受信ベースバンド信号
がアンテナ（ＲＦ部）毎に相違している。
【００９７】それに対して、本発明の第３のデジタルマ
ッチドフィルタ（図６の構成）においては、図８に示す
ように、オーバーサンプル周期ｔｎ、ｔｎ＋１…毎（図
では、ｔｎのみ示している）に、受信信号選択部（図で
はデータ選択器と記載）２ｅから、直交数分の受信ベー
スバンドＩ相信号、ならびに直交数分の受信ベースバン
ドＱ相信号が順に、オーバーサンプルの４倍、つまりオ
ーバーサンプル周波数×Ｉ，Ｑ（２）×直交数分（２）
の周波数（速度）で信号が出力される。ちなみに、図８
の例では、ｄｉ＿１，ｄｑ＿１，ｄｉ＿２，ｄｑ＿２の
順に出力される。
ッチドフィルタ（図６の構成）においては、図８に示す
ように、オーバーサンプル周期ｔｎ、ｔｎ＋１…毎（図
では、ｔｎのみ示している）に、受信信号選択部（図で
はデータ選択器と記載）２ｅから、直交数分の受信ベー
スバンドＩ相信号、ならびに直交数分の受信ベースバン
ドＱ相信号が順に、オーバーサンプルの４倍、つまりオ
ーバーサンプル周波数×Ｉ，Ｑ（２）×直交数分（２）
の周波数（速度）で信号が出力される。ちなみに、図８
の例では、ｄｉ＿１，ｄｑ＿１，ｄｉ＿２，ｄｑ＿２の
順に出力される。
【００９８】そして、Ｉ相参照符号用乗算器３ａ（図で
はＩ相用乗算器と記載）では、Ｉ相参照符号演算レジス
タ部５ｃに格納されているＩ相参照符号Ｃｉと乗算され
てｄｉ＿１＊Ｃｉ，ｄｑ＿１＊Ｃｉ，ｄｉ＿２＊Ｃｉ，
ｄｑ＿２＊Ｃｉの順で出力され、Ｑ相参照符号用乗算器
３ｂ（図ではＱ相用乗算器と記載）ではＱ相参照符号演
算レジスタ部５ｄに格納されているＱ相参照符号Ｃｑと
乗算されｄｉ＿１＊Ｃｑ，ｄｑ＿１＊Ｃｑ，ｄｉ＿２＊
Ｃｑ，ｄｑ＿２＊Ｃｑの順で出力され、それぞれＩ相加
算部６ａ、Ｑ相加算部６ｂで全て加算されて、Ｉ相加算
部６ａからは、Σｄｉ＿１＊Ｃｉ，Σｄｑ＿１＊Ｃｉ，
Σｄｉ＿２＊Ｃｉ，Σｄｑ＿２＊Ｃｉの順で出力され、
Ｑ相加算部６ｂからは、Σｄｉ＿１＊Ｃｑ，Σｄｑ＿１
＊Ｃｑ，Σｄｉ＿２＊Ｃｑ，Σｄｑ＿２＊Ｃｑの順で出
力される。
はＩ相用乗算器と記載）では、Ｉ相参照符号演算レジス
タ部５ｃに格納されているＩ相参照符号Ｃｉと乗算され
てｄｉ＿１＊Ｃｉ，ｄｑ＿１＊Ｃｉ，ｄｉ＿２＊Ｃｉ，
ｄｑ＿２＊Ｃｉの順で出力され、Ｑ相参照符号用乗算器
３ｂ（図ではＱ相用乗算器と記載）ではＱ相参照符号演
算レジスタ部５ｄに格納されているＱ相参照符号Ｃｑと
乗算されｄｉ＿１＊Ｃｑ，ｄｑ＿１＊Ｃｑ，ｄｉ＿２＊
Ｃｑ，ｄｑ＿２＊Ｃｑの順で出力され、それぞれＩ相加
算部６ａ、Ｑ相加算部６ｂで全て加算されて、Ｉ相加算
部６ａからは、Σｄｉ＿１＊Ｃｉ，Σｄｑ＿１＊Ｃｉ，
Σｄｉ＿２＊Ｃｉ，Σｄｑ＿２＊Ｃｉの順で出力され、
Ｑ相加算部６ｂからは、Σｄｉ＿１＊Ｃｑ，Σｄｑ＿１
＊Ｃｑ，Σｄｉ＿２＊Ｃｑ，Σｄｑ＿２＊Ｃｑの順で出
力される。
【００９９】そして、積和演算分離部８ａでは、この４
つの総和が２つに分離されて、受信ベースバンドＩ相信
号とＩ相参照符号の乗算結果の総和（Σｄｉ＿１＊Ｃ
ｉ，Σｄｉ＿２＊Ｃｉ）は、出力１としてオーバサンプ
ル周期（ｔｎ）／２の期間ずつ出力加算部７ａに入力さ
れ、受信ベースバンド信号Ｑ相信号とＩ相参照符号の乗
算結果の総和（Σｄｑ＿１＊Ｃｉ，Σｄｑ＿２＊Ｃｉ）
は出力２としてオーバサンプル周期（ｔｎ）／４だけ遅
れてｔｎ／２の期間に渡って出力減算部７ｂに入力され
る。同様に、積和演算分離部８ｂでは、この４つの総和
が２つに分離されて、受信ベースバンドＩ相信号とＱ相
参照符号乗算結果の総和（Σｄｉ＿１＊Ｃｑ，Σｄｉ＿
２＊Ｃｑ）は、出力１としてオーバサンプル周期（ｔ
ｎ）／２の期間に渡って出力減算部７ｂに入力され、受
信ベースバンドＱ相信号とＱ相参照符号の乗算結果の総
和（Σｄｑ＿１＊Ｃｑ，Σｄｑ＿２＊Ｃｑ）は出力２と
してオーバサンプル周期（ｔｎ）／４だけ遅れてｔｎ／
２の期間に渡って出力加算部７ａに入力される。
つの総和が２つに分離されて、受信ベースバンドＩ相信
号とＩ相参照符号の乗算結果の総和（Σｄｉ＿１＊Ｃ
ｉ，Σｄｉ＿２＊Ｃｉ）は、出力１としてオーバサンプ
ル周期（ｔｎ）／２の期間ずつ出力加算部７ａに入力さ
れ、受信ベースバンド信号Ｑ相信号とＩ相参照符号の乗
算結果の総和（Σｄｑ＿１＊Ｃｉ，Σｄｑ＿２＊Ｃｉ）
は出力２としてオーバサンプル周期（ｔｎ）／４だけ遅
れてｔｎ／２の期間に渡って出力減算部７ｂに入力され
る。同様に、積和演算分離部８ｂでは、この４つの総和
が２つに分離されて、受信ベースバンドＩ相信号とＱ相
参照符号乗算結果の総和（Σｄｉ＿１＊Ｃｑ，Σｄｉ＿
２＊Ｃｑ）は、出力１としてオーバサンプル周期（ｔ
ｎ）／２の期間に渡って出力減算部７ｂに入力され、受
信ベースバンドＱ相信号とＱ相参照符号の乗算結果の総
和（Σｄｑ＿１＊Ｃｑ，Σｄｑ＿２＊Ｃｑ）は出力２と
してオーバサンプル周期（ｔｎ）／４だけ遅れてｔｎ／
２の期間に渡って出力加算部７ａに入力される。
【０１００】そして、出力加算部７ａでは、積和演算分
離部８ａからの出力１（Σｄｉ＿１＊Ｃｉ、Σｄｉ＿２
＊Ｃｉ）と、積和演算分離部８ｂからの出力２（Σｄｑ
＿１＊Ｃｑ，Σｄｑ＿２＊Ｃｑ）とが加算されて、Σｄ
ｉ＿１＊Ｃｉ＋Σｄｑ＿１＊Ｃｑ、Σｄｉ＿２＊Ｃｉ＋
Σｄｑ＿２＊Ｃｑが順に出力され、直交信号分離部１１
ａで直交する信号毎に分離され、アンテナ１用のＩ相出
力ANT#1MFOUTI、アンテナ２用のＩ相出力ANT#2MFOUTIが
出力される。同様に、出力減算器７ｂでは、積和演算分
離部８ａからの出力２（Σｄｑ＿１＊Ｃｉ，Σｄｑ＿２
＊Ｃｉ）と、積和演算分離部８ｂからの出力１（Σｄｉ
＿１＊Ｃｑ，Σｄｉ＿２＊Ｃｑ）とが減算されて、Σｄ
ｑ＿１＊Ｃｉ−Σｄｉ＿１＊Ｃｑ、Σｄｑ＿２＊Ｃｉ−
Σｄｉ＿２＊Ｃｑが順に出力され、直交信号分離部１１
ｂで直交する信号毎に分離され、アンテナ１用のＱ相出
力ANT#1MFOUTQ、アンテナ２用のＱ相出力ANT#2MFOUTQが
出力される事により、オーバーサンプル周期ｔｎ、ｔｎ
＋１、ｔｎ＋２…毎にアンテナ１，アンテナ２で受信し
た信号の相関演算結果が順に得られることが、図８のタ
イミングチャート概念図よりわかる。相関演算結果が得
られるようになっている。
離部８ａからの出力１（Σｄｉ＿１＊Ｃｉ、Σｄｉ＿２
＊Ｃｉ）と、積和演算分離部８ｂからの出力２（Σｄｑ
＿１＊Ｃｑ，Σｄｑ＿２＊Ｃｑ）とが加算されて、Σｄ
ｉ＿１＊Ｃｉ＋Σｄｑ＿１＊Ｃｑ、Σｄｉ＿２＊Ｃｉ＋
Σｄｑ＿２＊Ｃｑが順に出力され、直交信号分離部１１
ａで直交する信号毎に分離され、アンテナ１用のＩ相出
力ANT#1MFOUTI、アンテナ２用のＩ相出力ANT#2MFOUTIが
出力される。同様に、出力減算器７ｂでは、積和演算分
離部８ａからの出力２（Σｄｑ＿１＊Ｃｉ，Σｄｑ＿２
＊Ｃｉ）と、積和演算分離部８ｂからの出力１（Σｄｉ
＿１＊Ｃｑ，Σｄｉ＿２＊Ｃｑ）とが減算されて、Σｄ
ｑ＿１＊Ｃｉ−Σｄｉ＿１＊Ｃｑ、Σｄｑ＿２＊Ｃｉ−
Σｄｉ＿２＊Ｃｑが順に出力され、直交信号分離部１１
ｂで直交する信号毎に分離され、アンテナ１用のＱ相出
力ANT#1MFOUTQ、アンテナ２用のＱ相出力ANT#2MFOUTQが
出力される事により、オーバーサンプル周期ｔｎ、ｔｎ
＋１、ｔｎ＋２…毎にアンテナ１，アンテナ２で受信し
た信号の相関演算結果が順に得られることが、図８のタ
イミングチャート概念図よりわかる。相関演算結果が得
られるようになっている。
【０１０１】上記説明したように、従来の動作（図７）
と本発明の動作（図８）を比べると、出力加算部７ａ、
出力減算器７ｂの相関結果出力タイミングが、従来動作
波形に対して遅延しているが、従来技術、本発明共に実
際に回路を設計する場合には、処理遅延が発生し、どれ
くらい遅れて結果が得られるかという事を把握して使用
すれば装置の仕様に支障をきたすものではなく、本発明
が従来技術と同様の相関出力を得ることができることを
示している。また図８において受信ベースバンド信号選
択部２ｅの出力を、アンテナ１用受信ベースバンドＩ相
信号、アンテナ１用受信ベースバンドＱ相信号、アンテ
ナ２用受信ベースバンドＩ相信号、アンテナ２用受信ベ
ースバンドＱ相信号という順番にしているが、この出力
の順番を入れ替えて、それに対応して、積和演算分離部
８ａ、８ｂ以降を動作させる様に変更したとしても、上
記で説明した本発明の第３のデジタルマッチドフィルタ
と同等の動きをするのは明らかである。
と本発明の動作（図８）を比べると、出力加算部７ａ、
出力減算器７ｂの相関結果出力タイミングが、従来動作
波形に対して遅延しているが、従来技術、本発明共に実
際に回路を設計する場合には、処理遅延が発生し、どれ
くらい遅れて結果が得られるかという事を把握して使用
すれば装置の仕様に支障をきたすものではなく、本発明
が従来技術と同様の相関出力を得ることができることを
示している。また図８において受信ベースバンド信号選
択部２ｅの出力を、アンテナ１用受信ベースバンドＩ相
信号、アンテナ１用受信ベースバンドＱ相信号、アンテ
ナ２用受信ベースバンドＩ相信号、アンテナ２用受信ベ
ースバンドＱ相信号という順番にしているが、この出力
の順番を入れ替えて、それに対応して、積和演算分離部
８ａ、８ｂ以降を動作させる様に変更したとしても、上
記で説明した本発明の第３のデジタルマッチドフィルタ
と同等の動きをするのは明らかである。
【０１０２】従って、本発明の第３のデジタルマッチド
フィルタは、受信ベースバンド信号選択部〜積和演算分
離部８ａ、８ｂまでを、従来の第２のデジタルマッチド
フィルタより（２×直交信号数）倍の周波数で動作さ
せ、それ以降の直交信号分離部出力までを（直交信号
数）倍の周波数で動作させる事により、直交数分の乗算
器以降の回路が共用可能となるので、本発明の実施の形
態に係わる第１の回路構成並びに第２の回路構成と同様
に、拡散率に比例して増加する乗算器、加算器部分の大
幅な軽減が可能となるので、デジタルマッチドフィルタ
全体の回路規模の軽減が可能となる。
フィルタは、受信ベースバンド信号選択部〜積和演算分
離部８ａ、８ｂまでを、従来の第２のデジタルマッチド
フィルタより（２×直交信号数）倍の周波数で動作さ
せ、それ以降の直交信号分離部出力までを（直交信号
数）倍の周波数で動作させる事により、直交数分の乗算
器以降の回路が共用可能となるので、本発明の実施の形
態に係わる第１の回路構成並びに第２の回路構成と同様
に、拡散率に比例して増加する乗算器、加算器部分の大
幅な軽減が可能となるので、デジタルマッチドフィルタ
全体の回路規模の軽減が可能となる。
【０１０３】次に、上記説明した本発明の第２のデジタ
ルマッチドフィルタの技術と第３のデジタルマッチドフ
ィルタの技術を組み合わせることにより、積和演算部内
部の乗算器、加算器構成を縮小する第４の実施の形態に
係るデジタルマッチドフィルタに付いて説明する。本発
明の第４の実施の形態に係るデジタルマッチドフィルタ
は、複数のアンテナ又はキャリア周波数で受信され入力
される複数の受信ベースバンドのＩ送信号とＱ相信号を
各々ビット分割し、ビット分割された信号を受信ベース
バンド信号選択部で順に選択して高速で参照符号との積
和演算を行い、演算結果をビット復元してサンプル周期
内に複数の相関結果を得るものなので、複数のアンテナ
に対する構成であっても、積和演算部をＩ相参照符号用
とＱ相参照符号用の２系統に軽減でき、更に積和演算部
内の各乗算器及び各加算器を受信ベースバンド信号のビ
ット数よりも小さいビット数の演算を行うもので構成で
きるため、積和演算部の回路構成を大幅に軽減できるも
のである。
ルマッチドフィルタの技術と第３のデジタルマッチドフ
ィルタの技術を組み合わせることにより、積和演算部内
部の乗算器、加算器構成を縮小する第４の実施の形態に
係るデジタルマッチドフィルタに付いて説明する。本発
明の第４の実施の形態に係るデジタルマッチドフィルタ
は、複数のアンテナ又はキャリア周波数で受信され入力
される複数の受信ベースバンドのＩ送信号とＱ相信号を
各々ビット分割し、ビット分割された信号を受信ベース
バンド信号選択部で順に選択して高速で参照符号との積
和演算を行い、演算結果をビット復元してサンプル周期
内に複数の相関結果を得るものなので、複数のアンテナ
に対する構成であっても、積和演算部をＩ相参照符号用
とＱ相参照符号用の２系統に軽減でき、更に積和演算部
内の各乗算器及び各加算器を受信ベースバンド信号のビ
ット数よりも小さいビット数の演算を行うもので構成で
きるため、積和演算部の回路構成を大幅に軽減できるも
のである。
【０１０４】まず、本発明の第４の実施の形態に係るデ
ジタルマッチドフィルタ（以下、本発明の第４のデジタ
ルマッチドフィルタ）の構成について、図９を用いて説
明する。図９は、本発明の第４の実施の形態に係るデジ
タルマッチドフィルタの構成ブロック図である。尚、図
４，図６と同様の構成をとる部分については同一の符号
を付して説明する。また、図９では、直交信号数２（例
としてアンテナ数２、ＲＦ部構成要素数２）の場合を示
している。本発明の第４のデジタルマッチドフィルタ
は、図９に示すように、アンテナ１用受信Ｉ相信号デー
タレジスタ部１ｃと、アンテナ１用受信Ｑ相信号データ
レジスタ部１ｄと、アンテナ２用受信Ｉ相信号データレ
ジスタ部１ｅと、アンテナ２用受信Ｑ相信号データレジ
スタ部１ｆと、書き込み制御部１０と、受信ベースバン
ド信号選択部２ｆと、Ｉ相参照符号ロード用レジスタ部
４ａと、Ｑ相参照符号ロード用レジスタ部４ｂと、Ｉ相
参照符号演算レジスタ部５ｃと、Ｑ相参照符号演算レジ
スタ部５ｄと、参照符号Ｉ相用乗算器３ｅと、参照符号
Ｑ相用乗算器３ｆと、Ｉ相加算部６ｅと、Ｑ相加算部６
ｆと、ビット復元部９ａ、９ｂと、積和演算分離部８
ａ，８ｂと、出力加算部７ａと、出力減算部７ｂと、直
交信号分離部１１ａ,１１ｂとを備えて構成されてい
る。
ジタルマッチドフィルタ（以下、本発明の第４のデジタ
ルマッチドフィルタ）の構成について、図９を用いて説
明する。図９は、本発明の第４の実施の形態に係るデジ
タルマッチドフィルタの構成ブロック図である。尚、図
４，図６と同様の構成をとる部分については同一の符号
を付して説明する。また、図９では、直交信号数２（例
としてアンテナ数２、ＲＦ部構成要素数２）の場合を示
している。本発明の第４のデジタルマッチドフィルタ
は、図９に示すように、アンテナ１用受信Ｉ相信号デー
タレジスタ部１ｃと、アンテナ１用受信Ｑ相信号データ
レジスタ部１ｄと、アンテナ２用受信Ｉ相信号データレ
ジスタ部１ｅと、アンテナ２用受信Ｑ相信号データレジ
スタ部１ｆと、書き込み制御部１０と、受信ベースバン
ド信号選択部２ｆと、Ｉ相参照符号ロード用レジスタ部
４ａと、Ｑ相参照符号ロード用レジスタ部４ｂと、Ｉ相
参照符号演算レジスタ部５ｃと、Ｑ相参照符号演算レジ
スタ部５ｄと、参照符号Ｉ相用乗算器３ｅと、参照符号
Ｑ相用乗算器３ｆと、Ｉ相加算部６ｅと、Ｑ相加算部６
ｆと、ビット復元部９ａ、９ｂと、積和演算分離部８
ａ，８ｂと、出力加算部７ａと、出力減算部７ｂと、直
交信号分離部１１ａ,１１ｂとを備えて構成されてい
る。
【０１０５】尚、図９では、従来の技術例と同様に、受
信データの更新、ならびにデジタルマッチドフィルタ出
力がチップレートに対して４倍のオーバーサンプルで動
作する例を記しており、チップレート動作クロック、お
よび４倍サンプリングクロック信号は省略している。こ
れは実際のシステムで用いられる拡散率、オーバーサン
プルに合わせて回路構成を拡張しても、また回路をより
高クロックで作動させても、本発明の効果に変わりが無
い事は明らかである。
信データの更新、ならびにデジタルマッチドフィルタ出
力がチップレートに対して４倍のオーバーサンプルで動
作する例を記しており、チップレート動作クロック、お
よび４倍サンプリングクロック信号は省略している。こ
れは実際のシステムで用いられる拡散率、オーバーサン
プルに合わせて回路構成を拡張しても、また回路をより
高クロックで作動させても、本発明の効果に変わりが無
い事は明らかである。
【０１０６】次に、本発明の第４のデジタルマッチドフ
ィルタの各部について説明するが、Ｉ相参照符号ロード
用レジスタ部４ａと、Ｑ相参照符号ロード用レジスタ部
４ｂと、Ｉ相参照符号演算レジスタ部５ｃと、Ｑ相参照
符号演算レジスタ部５ｄと、出力加算部７ａと、出力減
算部７ｂと、積和演算分離部８ａと、積和演算分離部８
ｂと、書き込み制御部１０は、図１で説明した本発明の
第１のデジタルマッチドフィルタのそれと同じなので説
明を省略する。また、参照符号Ｉ相用乗算器３ｅと、参
照符号Ｑ相用乗算器３ｆと、Ｉ相加算部６ｅと、Ｑ相加
算部６ｆと、ビット復元部９ａと、ビット復元部９ｂ
は、図４で説明した本発明の第２のデジタルマッチドフ
ィルタのそれと同じであるので説明を省略する。また、
受信Ｉ相信号データレジスタ１ｃと、受信Ｑ相信号シフ
トレジスタ１ｄと、受信Ｉ相信号データレジスタ１ｅ
と、受信Ｑ相信号シフトレジスタ１ｆと、直交信号分離
部１１ａと、直交信号分離部１１ｂは、図６で説明した
本発明の第３のデジタルマッチドフィルタのそれと同じ
であるので説明を省略し、相違する部分について説明す
る。
ィルタの各部について説明するが、Ｉ相参照符号ロード
用レジスタ部４ａと、Ｑ相参照符号ロード用レジスタ部
４ｂと、Ｉ相参照符号演算レジスタ部５ｃと、Ｑ相参照
符号演算レジスタ部５ｄと、出力加算部７ａと、出力減
算部７ｂと、積和演算分離部８ａと、積和演算分離部８
ｂと、書き込み制御部１０は、図１で説明した本発明の
第１のデジタルマッチドフィルタのそれと同じなので説
明を省略する。また、参照符号Ｉ相用乗算器３ｅと、参
照符号Ｑ相用乗算器３ｆと、Ｉ相加算部６ｅと、Ｑ相加
算部６ｆと、ビット復元部９ａと、ビット復元部９ｂ
は、図４で説明した本発明の第２のデジタルマッチドフ
ィルタのそれと同じであるので説明を省略する。また、
受信Ｉ相信号データレジスタ１ｃと、受信Ｑ相信号シフ
トレジスタ１ｄと、受信Ｉ相信号データレジスタ１ｅ
と、受信Ｑ相信号シフトレジスタ１ｆと、直交信号分離
部１１ａと、直交信号分離部１１ｂは、図６で説明した
本発明の第３のデジタルマッチドフィルタのそれと同じ
であるので説明を省略し、相違する部分について説明す
る。
【０１０７】受信ベースバンド信号選択部２ｆは、オー
バサンプリング数（図９では４）毎の記憶素子から出力
される直交数（図９では２つ）分の受信ベースバンドＩ
相信号ｄｉと受信ベースバンドＱ相信号ｄｑとを入力す
る際に、各信号を分割して入力し、分割された信号を右
から順に選択して、例えばアンテナ１用の受信ベースバ
ンドＩ相信号ｄｉ−１，アンテナ１用の受信ベースバン
ドＱ相信号ｄｑ−１，アンテナ２用の受信ベースバンド
Ｉ相信号ｄｉ−２，アンテナ２用の受信ベースバンドＱ
相信号ｄｑ−２の順に、参照符号Ｉ相用乗算器３ａ及び
参照符号Ｑ相用乗算器３ｂに出力する回路である。
バサンプリング数（図９では４）毎の記憶素子から出力
される直交数（図９では２つ）分の受信ベースバンドＩ
相信号ｄｉと受信ベースバンドＱ相信号ｄｑとを入力す
る際に、各信号を分割して入力し、分割された信号を右
から順に選択して、例えばアンテナ１用の受信ベースバ
ンドＩ相信号ｄｉ−１，アンテナ１用の受信ベースバン
ドＱ相信号ｄｑ−１，アンテナ２用の受信ベースバンド
Ｉ相信号ｄｉ−２，アンテナ２用の受信ベースバンドＱ
相信号ｄｑ−２の順に、参照符号Ｉ相用乗算器３ａ及び
参照符号Ｑ相用乗算器３ｂに出力する回路である。
【０１０８】尚、入力される各アンテナの受信ベースバ
ンドＩ相信号ｄｉ及び受信ベースバンドＱ相信号ｄｑの
ビット分割数については本発明で限定するものではな
く、回路の動作周波数に依存して決定される数である。
ビット分割数は、最小は２であり、回路の動作周波数を
上げる事が可能であれば、最大は入力ビット数まで大き
くする事が可能である。つまり、入力される受信ベース
バンドＩ相信号ｄｉ及び受信ベースバンドＱ相信号ｄｑ
を１ビットずつ選択して、乗算部に出力し、受信ベース
バンド信号１ビットと、参照符号１ビットとの積和演算
を行うことも可能である。ここでは、説明を簡単にする
ために２分割を例に説明する。
ンドＩ相信号ｄｉ及び受信ベースバンドＱ相信号ｄｑの
ビット分割数については本発明で限定するものではな
く、回路の動作周波数に依存して決定される数である。
ビット分割数は、最小は２であり、回路の動作周波数を
上げる事が可能であれば、最大は入力ビット数まで大き
くする事が可能である。つまり、入力される受信ベース
バンドＩ相信号ｄｉ及び受信ベースバンドＱ相信号ｄｑ
を１ビットずつ選択して、乗算部に出力し、受信ベース
バンド信号１ビットと、参照符号１ビットとの積和演算
を行うことも可能である。ここでは、説明を簡単にする
ために２分割を例に説明する。
【０１０９】次に、本発明の第４のデジタルマッチドフ
ィルタの動作について、図１０を用いて従来（図７）及
び本発明の第３の構成の動作（図８）と比較しながら説
明する。図１０は、本発明の第４のデジタルマッチドフ
ィルタの動作タイミングを示すタイミングチャート概念
図である。尚、図１０は、受信ベースバンド信号のビッ
ト分割数が２の場合を示しており、先にも説明したが、
回路の動作周波数を上げる事が可能であれば、ビット分
割数は最大入力ビット数まで大きくする事が可能であ
る。また、図１０では、各受信ベースバンド信号の下位
ビットに＿Ｌをつけて示し、上位ビットに＿Ｕをつけて
示している。
ィルタの動作について、図１０を用いて従来（図７）及
び本発明の第３の構成の動作（図８）と比較しながら説
明する。図１０は、本発明の第４のデジタルマッチドフ
ィルタの動作タイミングを示すタイミングチャート概念
図である。尚、図１０は、受信ベースバンド信号のビッ
ト分割数が２の場合を示しており、先にも説明したが、
回路の動作周波数を上げる事が可能であれば、ビット分
割数は最大入力ビット数まで大きくする事が可能であ
る。また、図１０では、各受信ベースバンド信号の下位
ビットに＿Ｌをつけて示し、上位ビットに＿Ｕをつけて
示している。
【０１１０】本発明の第４のデジタルマッチドフィルタ
（図９の構成）においては、図１０に示すように、オー
バーサンプル周期ｔｎ、ｔｎ＋１、ｔｎ＋２…毎（図で
は、ｔｎのみ示している）に、受信信号選択部（図では
データ選択器と記載）２ｆから、例えば直交信号数分の
受信Ｉ相信号上位ビット、受信Ｉ相信号下位ビット、受
信Ｑ相信号上位ビット、受信Ｑ相信号下位ビットという
順で、オーバーサンプルの８倍、つまりオーバーサンプ
ル周波数×Ｉ，Ｑ（２）×ビット分割数（２）×直交信
号数（２）の周波数（速度）で受信ベースバンド信号が
出力される。
（図９の構成）においては、図１０に示すように、オー
バーサンプル周期ｔｎ、ｔｎ＋１、ｔｎ＋２…毎（図で
は、ｔｎのみ示している）に、受信信号選択部（図では
データ選択器と記載）２ｆから、例えば直交信号数分の
受信Ｉ相信号上位ビット、受信Ｉ相信号下位ビット、受
信Ｑ相信号上位ビット、受信Ｑ相信号下位ビットという
順で、オーバーサンプルの８倍、つまりオーバーサンプ
ル周波数×Ｉ，Ｑ（２）×ビット分割数（２）×直交信
号数（２）の周波数（速度）で受信ベースバンド信号が
出力される。
【０１１１】そして、Ｉ相参照符号用乗算器３ｅ（図で
はＩ相用乗算器と記載）では、Ｉ相参照符号演算レジス
タ部５ｃに格納されているＩ相参照符号Ｃｉと乗算され
て、ｄｉ＿１Ｕ＊Ｃｉ，ｄｉ＿１Ｌ＊Ｃｉ，ｄｑ＿１Ｕ
＊Ｃｉ，ｄｑ＿１Ｌ＊Ｃｉ、ｄｉ＿２Ｕ＊Ｃｉ，ｄｉ＿
２Ｌ＊Ｃｉ，ｄｑ＿２Ｕ＊Ｃｉ，ｄｑ＿２Ｌ＊Ｃｉの順
で出力される。同様に、Ｑ相参照符号用乗算器３ｆ（図
ではＱ相用乗算器と記載）ではＱ相参照符号演算レジス
タ部５ｄに格納されているＱ相参照符号Ｃｑと乗算さ
れ、ｄｉ＿１Ｕ＊Ｃｑ，ｄｉ＿１Ｌ＊Ｃｑ，ｄｑ＿１Ｕ
＊Ｃｑ，ｄｑ＿１Ｌ＊Ｃｑ，ｄｉ＿２Ｕ＊Ｃｑ，ｄｉ＿
２Ｌ＊Ｃｑ，ｄｑ＿２Ｕ＊Ｃｑ，ｄｑ＿２Ｌ＊Ｃｑの順
に出力される。
はＩ相用乗算器と記載）では、Ｉ相参照符号演算レジス
タ部５ｃに格納されているＩ相参照符号Ｃｉと乗算され
て、ｄｉ＿１Ｕ＊Ｃｉ，ｄｉ＿１Ｌ＊Ｃｉ，ｄｑ＿１Ｕ
＊Ｃｉ，ｄｑ＿１Ｌ＊Ｃｉ、ｄｉ＿２Ｕ＊Ｃｉ，ｄｉ＿
２Ｌ＊Ｃｉ，ｄｑ＿２Ｕ＊Ｃｉ，ｄｑ＿２Ｌ＊Ｃｉの順
で出力される。同様に、Ｑ相参照符号用乗算器３ｆ（図
ではＱ相用乗算器と記載）ではＱ相参照符号演算レジス
タ部５ｄに格納されているＱ相参照符号Ｃｑと乗算さ
れ、ｄｉ＿１Ｕ＊Ｃｑ，ｄｉ＿１Ｌ＊Ｃｑ，ｄｑ＿１Ｕ
＊Ｃｑ，ｄｑ＿１Ｌ＊Ｃｑ，ｄｉ＿２Ｕ＊Ｃｑ，ｄｉ＿
２Ｌ＊Ｃｑ，ｄｑ＿２Ｕ＊Ｃｑ，ｄｑ＿２Ｌ＊Ｃｑの順
に出力される。
【０１１２】そして、複数のＩ相参照符号用乗算器３ｅ
出力並びに複数のＱ相参照符号用乗算器３ｆ出力が、そ
れぞれＩ相加算部６ｅ、Ｑ相加算部６ｆで全て加算さ
れ、Ｉ相加算部６ｅからは、受信ベースバンドＩ相信号
とＩ相参照符号の乗算結果の総和（Σｄｉ＿Ｕ＊Ｃｉ，
Σｄｉ＿Ｌ＊Ｃｉ）と、受信ベースバンド信号Ｑ相信号
とＩ相参照符号の乗算結果の総和（Σｄｑ＿Ｕ＊Ｃｉ，
Σｄｑ＿Ｌ＊Ｃｉ）とがアンテナ１用、アンテナ２用の
順に出力され、Ｑ相加算部６ｆからは、受信ベースバン
ドＩ相信号とＱ相参照符号の乗算結果の総和（Σｄｉ＿
Ｕ＊Ｃｑ，Σｄｉ＿Ｌ＊Ｃｑ）と、受信ベースバンド信
号Ｑ相信号とＱ相参照符号の乗算結果の総和（Σｄｑ＿
Ｕ＊Ｃｑ，Σｄｑ＿Ｌ＊Ｃｑ）とがアンテナ１用、アン
テナ２用の順に出力される。
出力並びに複数のＱ相参照符号用乗算器３ｆ出力が、そ
れぞれＩ相加算部６ｅ、Ｑ相加算部６ｆで全て加算さ
れ、Ｉ相加算部６ｅからは、受信ベースバンドＩ相信号
とＩ相参照符号の乗算結果の総和（Σｄｉ＿Ｕ＊Ｃｉ，
Σｄｉ＿Ｌ＊Ｃｉ）と、受信ベースバンド信号Ｑ相信号
とＩ相参照符号の乗算結果の総和（Σｄｑ＿Ｕ＊Ｃｉ，
Σｄｑ＿Ｌ＊Ｃｉ）とがアンテナ１用、アンテナ２用の
順に出力され、Ｑ相加算部６ｆからは、受信ベースバン
ドＩ相信号とＱ相参照符号の乗算結果の総和（Σｄｉ＿
Ｕ＊Ｃｑ，Σｄｉ＿Ｌ＊Ｃｑ）と、受信ベースバンド信
号Ｑ相信号とＱ相参照符号の乗算結果の総和（Σｄｑ＿
Ｕ＊Ｃｑ，Σｄｑ＿Ｌ＊Ｃｑ）とがアンテナ１用、アン
テナ２用の順に出力される。
【０１１３】ここで、Ｉ相加算部６ｅ、Ｑ相加算部６ｆ
から出力される演算結果は、（オーバーサンプル周波数
×８）周波数（速度）単位で考えれば、受信ベースバン
ド信号を分割した下位ビットと参照符号の乗算結果の総
和と、受信ベースバンド信号を分割した上位ビットと参
照符号の乗算結果の総和であるので、ビット復元部９ａ
およびビット復元部９ｂにおいて、タイミングを合わせ
て加算されて、直交信号が時間多重された状態で、受信
ベースバンド信号とＩ相参照符号との積和演算結果（Σ
ｄｉ＊Ｃｉ、Σｄｑ＊Ｃｉ）、ならびに受信ベースバン
ド信号とＱ相参照符号との積和演算結果（Σｄｉ＊Ｃ
ｑ，Σｄｑ＊Ｃｑ）としてアンテナ１用、アンテナ２用
の順に出力される。
から出力される演算結果は、（オーバーサンプル周波数
×８）周波数（速度）単位で考えれば、受信ベースバン
ド信号を分割した下位ビットと参照符号の乗算結果の総
和と、受信ベースバンド信号を分割した上位ビットと参
照符号の乗算結果の総和であるので、ビット復元部９ａ
およびビット復元部９ｂにおいて、タイミングを合わせ
て加算されて、直交信号が時間多重された状態で、受信
ベースバンド信号とＩ相参照符号との積和演算結果（Σ
ｄｉ＊Ｃｉ、Σｄｑ＊Ｃｉ）、ならびに受信ベースバン
ド信号とＱ相参照符号との積和演算結果（Σｄｉ＊Ｃ
ｑ，Σｄｑ＊Ｃｑ）としてアンテナ１用、アンテナ２用
の順に出力される。
【０１１４】この場合、ビット復元部９ａおよびビット
復元部９ｂからの出力信号の動作周波数（速度）はオー
バーサンプルの（２×直交信号数）倍となり、各出力信
号は、図８に示した本発明の第３のデジタルマッチドフ
ィルタのＩ相加算部６ａ出力である受信ベースバンド信
号とＩ相参照符号の乗算結果の総和と、Ｑ相加算部６ｄ
出力である受信ベースバンド信号とＱ相参照符号乗算結
果の総和と同様になっている。よって、それ以降の積和
演算分離部８ａ、８ｂ、ならびに出力加算部７ａ、出力
減算部７ｂにおける動作は、本発明の第３のデジタルマ
ッチドフィルタにおける動作（図８）と同様であり、更
に直交信号分離部１１ａ、１１ｂで直交信号の分離を行
う事により、従来技術と同様にオーバサンプル周期ｔ
ｎ、ｔｎ＋１、ｔｎ＋２…毎にＱＰＳＫを適用したスペ
クトラム拡散信号の相関検出が得られるようになってい
る。
復元部９ｂからの出力信号の動作周波数（速度）はオー
バーサンプルの（２×直交信号数）倍となり、各出力信
号は、図８に示した本発明の第３のデジタルマッチドフ
ィルタのＩ相加算部６ａ出力である受信ベースバンド信
号とＩ相参照符号の乗算結果の総和と、Ｑ相加算部６ｄ
出力である受信ベースバンド信号とＱ相参照符号乗算結
果の総和と同様になっている。よって、それ以降の積和
演算分離部８ａ、８ｂ、ならびに出力加算部７ａ、出力
減算部７ｂにおける動作は、本発明の第３のデジタルマ
ッチドフィルタにおける動作（図８）と同様であり、更
に直交信号分離部１１ａ、１１ｂで直交信号の分離を行
う事により、従来技術と同様にオーバサンプル周期ｔ
ｎ、ｔｎ＋１、ｔｎ＋２…毎にＱＰＳＫを適用したスペ
クトラム拡散信号の相関検出が得られるようになってい
る。
【０１１５】上記説明したように、従来の動作（図７）
と本発明の動作（図１０）を比べると、出力加算部７
ａ、出力減算器７ｂの相関結果出力タイミングが、従来
動作波形に対して遅延しているが、従来技術、本発明共
に実際に回路を設計する場合には、処理遅延が発生し、
どれくらい遅れて結果が得られるかという事を把握して
使用すれば装置の仕様に支障をきたすものではなく、本
発明が従来技術と同様の相関出力を得ることができるこ
とを示している。また図１０において、受信ベースバン
ド信号選択部２ｆの出力を、アンテナ１用受信ベースバ
ンドＩ相信号、アンテナ１用受信ベースバンドＱ相信
号、アンテナ２用受信ベースバンドＩ相信号、アンテナ
２用受信ベースバンドＱ相信号という順番にしている
が、この出力の順番を入れ替えて、それに対応して、積
和演算分離部８ａ、８ｂ以降を動作させる様に変更した
としても、上記で説明した本発明の第４の回路構成と同
等の動きをするのは明らかである。また図１０におい
て、受信ベースバンド信号選択部２ｆの出力を、各受信
ベースバンド信号とも上位ビット、下位ビットの順番に
しているが、この出力の順番を入れ替えて、それに対応
して、ビット復元部９ａ、９ｂ以降を動作させる様に変
更したとしても、上記で説明した本発明の第４の回路構
成と同等の動きをするのは明らかである。
と本発明の動作（図１０）を比べると、出力加算部７
ａ、出力減算器７ｂの相関結果出力タイミングが、従来
動作波形に対して遅延しているが、従来技術、本発明共
に実際に回路を設計する場合には、処理遅延が発生し、
どれくらい遅れて結果が得られるかという事を把握して
使用すれば装置の仕様に支障をきたすものではなく、本
発明が従来技術と同様の相関出力を得ることができるこ
とを示している。また図１０において、受信ベースバン
ド信号選択部２ｆの出力を、アンテナ１用受信ベースバ
ンドＩ相信号、アンテナ１用受信ベースバンドＱ相信
号、アンテナ２用受信ベースバンドＩ相信号、アンテナ
２用受信ベースバンドＱ相信号という順番にしている
が、この出力の順番を入れ替えて、それに対応して、積
和演算分離部８ａ、８ｂ以降を動作させる様に変更した
としても、上記で説明した本発明の第４の回路構成と同
等の動きをするのは明らかである。また図１０におい
て、受信ベースバンド信号選択部２ｆの出力を、各受信
ベースバンド信号とも上位ビット、下位ビットの順番に
しているが、この出力の順番を入れ替えて、それに対応
して、ビット復元部９ａ、９ｂ以降を動作させる様に変
更したとしても、上記で説明した本発明の第４の回路構
成と同等の動きをするのは明らかである。
【０１１６】従って、本発明の第４のデジタルマッチド
フィルタは、受信ベースバンド信号選択部〜ビット復元
部までを、従来の第２のデジタルマッチドフィルタより
（２×ビット分割数×直交信号数）倍の周波数で動作さ
せ、ビット復元部出力〜積和演算分離部８ａ、８ｂをオ
ーバーサンプルの（２×直交信号数）倍の周波数で動作
させ、それ以降直交信号分離部１１ａ、１１ｂ出力まで
をオーバーサンプルの直交数倍の周波数で動作させる事
により、従来技術と同様な相関出力結果が得られ、従来
技術と比較して直交数分の乗算器以降の回路が共用可能
となると同時に、本発明の第２の回路構成と同様に、ビ
ット分割して積和演算を行っているので、本発明の第３
の回路構成よりも積和演算部分の各乗算器、加算器を、
１／ビット分割数の規模に低減できるため、更に本発明
の第３の構成よりも更にデジタルマッチドフィルタ全体
の回路規模を低減できるものである。
フィルタは、受信ベースバンド信号選択部〜ビット復元
部までを、従来の第２のデジタルマッチドフィルタより
（２×ビット分割数×直交信号数）倍の周波数で動作さ
せ、ビット復元部出力〜積和演算分離部８ａ、８ｂをオ
ーバーサンプルの（２×直交信号数）倍の周波数で動作
させ、それ以降直交信号分離部１１ａ、１１ｂ出力まで
をオーバーサンプルの直交数倍の周波数で動作させる事
により、従来技術と同様な相関出力結果が得られ、従来
技術と比較して直交数分の乗算器以降の回路が共用可能
となると同時に、本発明の第２の回路構成と同様に、ビ
ット分割して積和演算を行っているので、本発明の第３
の回路構成よりも積和演算部分の各乗算器、加算器を、
１／ビット分割数の規模に低減できるため、更に本発明
の第３の構成よりも更にデジタルマッチドフィルタ全体
の回路規模を低減できるものである。
【０１１７】本発明の第１〜第４の実施の形態に係るデ
ジタルマッチドフィルタによれば、受信ベースバンド信
号のサンプリング周波数より高速に一部の回路を動作さ
せることで、従来技術では拡散率または物理的に直交す
る信号数に比例して構成しなければならなかった乗算
器、加算器等による積和演算部分の回路規模の増加を抑
制でき、デジタルマッチドフィルタ全体の回路規模を低
減して小型受信装置等に適用できる効果がある。
ジタルマッチドフィルタによれば、受信ベースバンド信
号のサンプリング周波数より高速に一部の回路を動作さ
せることで、従来技術では拡散率または物理的に直交す
る信号数に比例して構成しなければならなかった乗算
器、加算器等による積和演算部分の回路規模の増加を抑
制でき、デジタルマッチドフィルタ全体の回路規模を低
減して小型受信装置等に適用できる効果がある。
【０１１８】また、本発明の第２，第４の実施の形態に
係るデジタルマッチドフィルタによれば、受信ベースバ
ンド信号のサンプリング周波数より高速に一部の回路を
動作させ、更に受信ベースバンド信号をビット分割して
小さいビット数の積和演算を高速に行うことによって、
乗算器、加算器の回路規模を軽減でき、デジタルマッチ
ドフィルタ全体の回路規模を更に低減して小型受信装置
等に適用できる効果がある。
係るデジタルマッチドフィルタによれば、受信ベースバ
ンド信号のサンプリング周波数より高速に一部の回路を
動作させ、更に受信ベースバンド信号をビット分割して
小さいビット数の積和演算を高速に行うことによって、
乗算器、加算器の回路規模を軽減でき、デジタルマッチ
ドフィルタ全体の回路規模を更に低減して小型受信装置
等に適用できる効果がある。
【０１１９】
【発明の効果】本発明によれば、受信Ｉ相信号データレ
ジスタ部及び受信Ｑ相信号データレジスタ部に保持され
た受信ベースバンドのＩ相信号、又はＱ相信号を、受信
ベースバンド信号選択部が交互に選択して出力し、参照
符号Ｉ相用乗算部、参照符号Ｉ相用乗算部、Ｉ相加算
部、Ｑ相加算部が、受信ベースバンド信号選択部が出力
する受信ベースバンドの信号とＩ相参照符号又はＱ相参
照符号との積和演算を受信ベースバンド信号のサンプリ
ング速度の２倍で行い、Ｉ相積和演算分離部及びＱ相積
和演算分離部が、各受信ベースバンド信号と各参照符号
の組み合わせによる積和演算結果を分離して出力し、加
算出力部及び減算出力部が加算又は減算して相関結果を
出力するデジタルマッチドフィルタとしているので、拡
散率に比例して構成が増加する乗算部及び加算部の回路
規模を軽減し、小型受信装置に適用できる効果がある。
ジスタ部及び受信Ｑ相信号データレジスタ部に保持され
た受信ベースバンドのＩ相信号、又はＱ相信号を、受信
ベースバンド信号選択部が交互に選択して出力し、参照
符号Ｉ相用乗算部、参照符号Ｉ相用乗算部、Ｉ相加算
部、Ｑ相加算部が、受信ベースバンド信号選択部が出力
する受信ベースバンドの信号とＩ相参照符号又はＱ相参
照符号との積和演算を受信ベースバンド信号のサンプリ
ング速度の２倍で行い、Ｉ相積和演算分離部及びＱ相積
和演算分離部が、各受信ベースバンド信号と各参照符号
の組み合わせによる積和演算結果を分離して出力し、加
算出力部及び減算出力部が加算又は減算して相関結果を
出力するデジタルマッチドフィルタとしているので、拡
散率に比例して構成が増加する乗算部及び加算部の回路
規模を軽減し、小型受信装置に適用できる効果がある。
【０１２０】本発明によれば、受信Ｉ相信号データレジ
スタ部又は受信Ｑ相信号データレジスタ部に保持された
受信ベースバンド信号のデータビット列を、受信ベース
バンド信号選択部が各々複数にビット分割して順番に選
択して出力し、参照符号Ｉ相用乗算部、参照符号Ｉ相用
乗算部、Ｉ相加算部、Ｑ相加算部が、受信ベースバンド
信号選択部が出力する受信ベースバンドの信号とＩ相参
照符号又はＱ相参照符号との積和演算を受信ベースバン
ド信号のサンプリング速度の２倍の更にビット分割数倍
で行い、Ｉ相ビット復元部，Ｑ相ビット復元部が、分割
されたビットの積和演算結果を復元し、Ｉ相積和演算分
離部及びＱ相積和演算分離部が、各受信ベースバンド信
号と各参照符号の組み合わせによる積和演算結果を分離
して出力し、加算出力部及び減算出力部が加算又は減算
して相関結果を出力する請求項１記載のデジタルマッチ
ドフィルタとしているので、乗算部における各乗算器及
び加算部における各加算器の回路規模を軽減し、小型受
信装置に適用できる効果がある。
スタ部又は受信Ｑ相信号データレジスタ部に保持された
受信ベースバンド信号のデータビット列を、受信ベース
バンド信号選択部が各々複数にビット分割して順番に選
択して出力し、参照符号Ｉ相用乗算部、参照符号Ｉ相用
乗算部、Ｉ相加算部、Ｑ相加算部が、受信ベースバンド
信号選択部が出力する受信ベースバンドの信号とＩ相参
照符号又はＱ相参照符号との積和演算を受信ベースバン
ド信号のサンプリング速度の２倍の更にビット分割数倍
で行い、Ｉ相ビット復元部，Ｑ相ビット復元部が、分割
されたビットの積和演算結果を復元し、Ｉ相積和演算分
離部及びＱ相積和演算分離部が、各受信ベースバンド信
号と各参照符号の組み合わせによる積和演算結果を分離
して出力し、加算出力部及び減算出力部が加算又は減算
して相関結果を出力する請求項１記載のデジタルマッチ
ドフィルタとしているので、乗算部における各乗算器及
び加算部における各加算器の回路規模を軽減し、小型受
信装置に適用できる効果がある。
【０１２１】本発明によれば、物理的に直交された受信
ベースバンド信号と参照符号との相関検出において、受
信ベースバンド信号選択部が、直交信号数分の受信Ｉ相
信号データレジスタ部又は直交信号数分の受信Ｑ相信号
データレジスタ部に保持された受信ベースバンド信号を
順番に選択して出力し、参照符号Ｉ相用乗算部、参照符
号Ｉ相用乗算部、Ｉ相加算部、Ｑ相加算部が、受信ベー
スバンド信号選択部が出力する受信ベースバンドの信号
とＩ相参照符号又はＱ相参照符号との積和演算を受信ベ
ースバンド信号のサンプリング速度の２倍の更に直交信
号数倍で行い、Ｉ相積和演算分離部及びＱ相積和演算分
離部が、サンプリング速度の直交信号数倍で各受信ベー
スバンド信号と各参照符号の組み合わせによる積和演算
結果を分離して出力し、加算出力部及び減算出力部がサ
ンプリング速度の直交信号数倍で加算又は減算して相関
結果を出力する請求項１記載のデジタルマッチドフィル
タとしているので、直交信号数に比例して構成が増加す
る乗算部及び加算部の回路規模を軽減し、小型受信装置
に適用できる効果がある。
ベースバンド信号と参照符号との相関検出において、受
信ベースバンド信号選択部が、直交信号数分の受信Ｉ相
信号データレジスタ部又は直交信号数分の受信Ｑ相信号
データレジスタ部に保持された受信ベースバンド信号を
順番に選択して出力し、参照符号Ｉ相用乗算部、参照符
号Ｉ相用乗算部、Ｉ相加算部、Ｑ相加算部が、受信ベー
スバンド信号選択部が出力する受信ベースバンドの信号
とＩ相参照符号又はＱ相参照符号との積和演算を受信ベ
ースバンド信号のサンプリング速度の２倍の更に直交信
号数倍で行い、Ｉ相積和演算分離部及びＱ相積和演算分
離部が、サンプリング速度の直交信号数倍で各受信ベー
スバンド信号と各参照符号の組み合わせによる積和演算
結果を分離して出力し、加算出力部及び減算出力部がサ
ンプリング速度の直交信号数倍で加算又は減算して相関
結果を出力する請求項１記載のデジタルマッチドフィル
タとしているので、直交信号数に比例して構成が増加す
る乗算部及び加算部の回路規模を軽減し、小型受信装置
に適用できる効果がある。
【０１２２】本発明によれば、直交信号数分の受信Ｉ相
信号データレジスタ部又は受信Ｑ相信号データレジスタ
部に保持された受信ベースバンド信号のデータビット列
を、受信ベースバンド信号選択部が各々複数にビット分
割して順番に選択して出力し、参照符号Ｉ相用乗算部、
参照符号Ｉ相用乗算部、Ｉ相加算部、Ｑ相加算部が、受
信ベースバンド信号選択部が出力する受信ベースバンド
の信号とＩ相参照符号又はＱ相参照符号との積和演算を
受信ベースバンド信号のサンプリング速度の２倍のビッ
ト分割数倍の更に直交信号数倍で行い、Ｉ相ビット復元
部，Ｑ相ビット復元部が、分割されたビットの積和演算
結果をサンプリング速度の直交信号数倍で復元し、Ｉ相
積和演算分離部及びＱ相積和演算分離部が、各受信ベー
スバンド信号と各参照符号の組み合わせによる積和演算
結果を分離して出力し、加算出力部及び減算出力部が加
算又は減算して相関結果を出力する請求項３記載のデジ
タルマッチドフィルタとしているので、直交信号数に比
例して構成が増加する乗算部及び加算部の回路規模を軽
減し、更に乗算部における各乗算器及び加算部における
各加算器の回路規模を軽減し、小型受信装置に適用でき
る効果がある。
信号データレジスタ部又は受信Ｑ相信号データレジスタ
部に保持された受信ベースバンド信号のデータビット列
を、受信ベースバンド信号選択部が各々複数にビット分
割して順番に選択して出力し、参照符号Ｉ相用乗算部、
参照符号Ｉ相用乗算部、Ｉ相加算部、Ｑ相加算部が、受
信ベースバンド信号選択部が出力する受信ベースバンド
の信号とＩ相参照符号又はＱ相参照符号との積和演算を
受信ベースバンド信号のサンプリング速度の２倍のビッ
ト分割数倍の更に直交信号数倍で行い、Ｉ相ビット復元
部，Ｑ相ビット復元部が、分割されたビットの積和演算
結果をサンプリング速度の直交信号数倍で復元し、Ｉ相
積和演算分離部及びＱ相積和演算分離部が、各受信ベー
スバンド信号と各参照符号の組み合わせによる積和演算
結果を分離して出力し、加算出力部及び減算出力部が加
算又は減算して相関結果を出力する請求項３記載のデジ
タルマッチドフィルタとしているので、直交信号数に比
例して構成が増加する乗算部及び加算部の回路規模を軽
減し、更に乗算部における各乗算器及び加算部における
各加算器の回路規模を軽減し、小型受信装置に適用でき
る効果がある。
【図１】本発明の第１の実施の形態に係るデジタルマッ
チドフィルタの構成ブロック図である。
チドフィルタの構成ブロック図である。
【図２】図１２に示した従来の第２のデジタルマッチド
フィルタの動作タイミングを示すタイミングチャート概
念図である。
フィルタの動作タイミングを示すタイミングチャート概
念図である。
【図３】本発明の第１のデジタルマッチドフィルタの動
作タイミングを示すタイミングチャート概念図である。
作タイミングを示すタイミングチャート概念図である。
【図４】本発明の第２の実施の形態に係るデジタルマッ
チドフィルタの構成ブロック図である。
チドフィルタの構成ブロック図である。
【図５】本発明の第２のデジタルマッチドフィルタの動
作タイミングを示すタイミングチャート概念図である。
作タイミングを示すタイミングチャート概念図である。
【図６】本発明の第３の実施の形態に係るデジタルマッ
チドフィルタの構成ブロック図である。
チドフィルタの構成ブロック図である。
【図７】図１２に示した従来の第２のデジタルマッチド
フィルタを直交信号数だけ設けて動作させた場合の動作
タイミングを示すタイミングチャート概念図である。
フィルタを直交信号数だけ設けて動作させた場合の動作
タイミングを示すタイミングチャート概念図である。
【図８】本発明の第３のデジタルマッチドフィルタの動
作タイミングを示すタイミングチャート概念図である。
作タイミングを示すタイミングチャート概念図である。
【図９】本発明の第４の実施の形態に係るデジタルマッ
チドフィルタの構成ブロック図である。
チドフィルタの構成ブロック図である。
【図１０】本発明の第４のデジタルマッチドフィルタの
動作タイミングを示すタイミングチャート概念図であ
る。
動作タイミングを示すタイミングチャート概念図であ
る。
【図１１】従来のデジタルマッチドフィルタの第１の構
成例を示す構成ブロック図である。
成例を示す構成ブロック図である。
【図１２】従来のデジタルマッチドフィルタの第２の構
成例を示す構成ブロック図である。
成例を示す構成ブロック図である。
【図１３】、複数のアンテナ入力により物理的に直交さ
れたシステムに従来デジタルマッチドフィルタを適用し
た構成例を示すブロック図である。
れたシステムに従来デジタルマッチドフィルタを適用し
た構成例を示すブロック図である。
【図１４】複数のキャリアにより物理的に直交されたシ
ステムに従来デジタルマッチドフィルタを適用した構成
例を示すブロック図である。
ステムに従来デジタルマッチドフィルタを適用した構成
例を示すブロック図である。
【図１５】従来の第２のデジタルマッチドフィルタと本
発明の第１のデジタルマッチドフィルタの回路構成比較
を示す説明図である。
発明の第１のデジタルマッチドフィルタの回路構成比較
を示す説明図である。
【図１６】従来の第２のデジタルマッチドフィルタと本
発明の第２のデジタルマッチドフィルタの回路構成比較
を示す説明図である。
発明の第２のデジタルマッチドフィルタの回路構成比較
を示す説明図である。
１ａ…Ｉ相信号シフトレジスタ、 １ｂ…Ｑ相信号シフ
トレジスタ、 １ｃ、１ｅ…Ｉ相信号データレジスタ
部、 １ｄ、１ｆ…Ｑ相信号データレジスタ部、２ａ〜
２ｄ…ベースバンド信号選択部、 ３ａ〜３ｆ…乗算器
（Ｉ相参照符号用乗算器、Ｑ相参照符号用乗算器も含
む）、 ４ａ…Ｉ相参照符号ロード用レジスタ部、 ４
ｂ…Ｑ相参照符号ロード用レジスタ部、 ５ａ、５ｃ…
Ｉ相参照符号演算レジスタ部、 ５ｂ、５ｄ…Ｑ相参照
符号演算レジスタ部、 ６ａ〜６ｄ…加算部（Ｉ相加算
部、Ｑ相加算部も含む）、 ７ａ…出力加算部、 ７ｂ
…出力減算部、 ８ａ、８ｂ…積和演算分離部、 ９
ａ、９ｂ…ビット復元部、 １０…書き込み制御部、
１１ａ、１１ｂ…直交信号分離部、 ２０−１〜２０−
Ｎ…アンテナ、 ２１−１〜２１−Ｎ…ＲＦ部、 ２２
−１〜２２−Ｎ…従来のデジタルマッチドフィルタ
トレジスタ、 １ｃ、１ｅ…Ｉ相信号データレジスタ
部、 １ｄ、１ｆ…Ｑ相信号データレジスタ部、２ａ〜
２ｄ…ベースバンド信号選択部、 ３ａ〜３ｆ…乗算器
（Ｉ相参照符号用乗算器、Ｑ相参照符号用乗算器も含
む）、 ４ａ…Ｉ相参照符号ロード用レジスタ部、 ４
ｂ…Ｑ相参照符号ロード用レジスタ部、 ５ａ、５ｃ…
Ｉ相参照符号演算レジスタ部、 ５ｂ、５ｄ…Ｑ相参照
符号演算レジスタ部、 ６ａ〜６ｄ…加算部（Ｉ相加算
部、Ｑ相加算部も含む）、 ７ａ…出力加算部、 ７ｂ
…出力減算部、 ８ａ、８ｂ…積和演算分離部、 ９
ａ、９ｂ…ビット復元部、 １０…書き込み制御部、
１１ａ、１１ｂ…直交信号分離部、 ２０−１〜２０−
Ｎ…アンテナ、 ２１−１〜２１−Ｎ…ＲＦ部、 ２２
−１〜２２−Ｎ…従来のデジタルマッチドフィルタ
Claims (4)
- 【請求項１】 ４相変調されたスペクトラム拡散信号の
受信ベースバンド信号と参照用拡散符号との相関演算を
行うデジタルマッチドフィルタであって、 サンプリングされた受信ベースバンド同相成分（Ｉ相）
信号を保持する受信Ｉ相信号データレジスタ部と、 サンプリングされた受信ベースバンド直交成分（Ｑ相）
信号を保持する受信Ｑ相信号データレジスタ部と、 サンプリングされた受信ベースバンドのＩ相信号、又は
Ｑ相信号を、各々前記受信Ｉ相信号データレジスタ部又
は前記受信Ｑ相信号データレジスタ部の所定レジスタへ
書き込む制御を行う書き込み制御部と、 前記受信Ｉ相信号データレジスタ部又は前記受信Ｑ相信
号データレジスタ部に保持された受信ベースバンド信号
を交互に選択して出力する受信ベースバンド信号選択部
と、 Ｉ相参照符号を保持して出力するＩ相参照符号演算レジ
スタ部と、 Ｑ相参照符号を保持して出力するＱ相参照符号演算レジ
スタ部と、 前記受信ベースバンド信号選択部から出力される受信ベ
ースバンド信号と、前記Ｉ相参照符号演算レジスタ部の
Ｉ相参照符号との乗算を行う複数の乗算器で構成される
参照符号Ｉ相用乗算部と、 前記受信ベースバンド信号選択部から出力される受信ベ
ースバンド信号と、前記Ｑ相参照符号演算レジスタ部の
Ｑ相参照符号との乗算を行う複数の乗算器で構成される
参照符号Ｑ相用乗算部と、 前記参照符号Ｉ相用乗算部の複数乗算器出力を全て加算
するＩ相加算部と、 前記参照符号Ｑ相用乗算部の複数乗算器出力を全て加算
するＱ相加算部と、 前記Ｉ相加算部から出力される受信ベースバンドＩ相信
号とＩ相参照符号の乗算結果の総和と、受信ベースバン
ドＱ相信号とＩ相参照符号の乗算結果の総和とを分離す
るＩ相積和演算分離部と、 前記Ｑ相加算部出力から出力される受信ベースバンドＩ
相信号とＱ相参照符号の乗算結果の総和と、受信ベース
バンドＱ相信号とＱ相参照符号の乗算結果の総和とを分
離するＱ相積和演算分離部と、 前記Ｉ相積和演算分離部から出力される受信ベースバン
ドＩ相信号とＩ相参照符号の乗算結果の総和と、前記Ｑ
相積和演算分離部から出力される受信ベースバンドＱ相
信号とＱ相参照符号の乗算結果の総和とを加算してＩ相
の積和演算結果を出力する加算出力部と、 前記Ｉ相積和演算分離部から出力される受信ベースバン
ドＱ相信号とＩ相参照符号の乗算結果の総和から前記Ｑ
相積和演算分離部から出力される受信ベースバンドＩ相
信号とＱ相参照符号の乗算結果の総和を減算してＱ相の
積和演算結果を出力する減算出力部とを有し、 前記受信ベースバンド信号選択部、及び前記参照符号Ｉ
相用乗算部，前記参照符号Ｑ相用乗算部、及び前記Ｉ相
加算部，前記Ｑ相加算部、及び前記Ｉ相積和演算分離
部，前記Ｑ相積和演算分離部が、前記受信ベースバンド
信号のサンプリング速度の２倍で動作することを特徴と
するデジタルマッチドフィルタ。 - 【請求項２】 受信ベースバンド信号選択部が、受信Ｉ
相信号データレジスタ部又は受信Ｑ相信号データレジス
タ部に保持された受信ベースバンド信号のデータビット
列を、各々複数にビット分割して順番に選択して出力す
る受信ベースバンド信号選択部であり、 参照符号Ｉ相用乗算部及び参照符号Ｑ相用乗算部の各乗
算器が、前記受信ベースバンド信号選択部出力される分
割された受信ベースバンド信号と、Ｉ相参照符号又はＱ
相参照符号との乗算を行う乗算器であり、 Ｉ相加算部から出力される前記乗算器出力の総和をビッ
ト復元するＩ相ビット復元部と、 Ｑ相加算部から出力される前記乗算器出力の総和をビッ
ト復元して出力するＱ相ビット復元部とを備え、 Ｉ相積和演算分離部が、前記Ｉ相ビット復元部からの出
力を受信ベースバンドＩ相信号とＩ相参照符号の乗算結
果の総和と、受信ベースバンドＱ相信号とＩ相参照符号
の乗算結果の総和とに分離するＩ相積和演算分離部であ
り、 Ｑ相積和演算分離部が、前記Ｑ相ビット復元部からの出
力を受信ベースバンドＩ相信号とＱ相参照符号の乗算結
果の総和と、受信ベースバンドＱ相信号とＱ相参照符号
の乗算結果の総和とを分離するＱ相積和演算分離部であ
り、 前記受信ベースバンド信号選択部、及び前記参照符号Ｉ
相用乗算部，前記参照符号Ｑ相用乗算部、及び前記Ｉ相
加算部，前記Ｑ相加算部、及び前記Ｉ相ビット復元部，
前記Ｑ相ビット復元部が、前記受信ベースバンド信号の
サンプリング速度の２倍の更にビット分割数倍で動作
し、 前記Ｉ相積和演算分離部，前記Ｑ相積和演算分離部が、
前記受信ベースバンド信号のサンプリング速度の２倍で
動作することを特徴とする請求項１記載のデジタルマッ
チドフィルタ。 - 【請求項３】 ４相変調されたスペクトラム拡散信号の
物理的に直交された受信ベースバンド信号と参照用拡散
符号との相関演算を行うデジタルマッチドフィルタであ
って、 受信Ｉ相信号データレジスタ部及び受信Ｑ相信号データ
レジスタ部を、直交信号数分備え、 受信ベースバンド信号選択部が、前記直交信号数分の受
信Ｉ相信号データレジスタ部又は前記直交信号数分の受
信Ｑ相信号データレジスタ部に保持された受信ベースバ
ンド信号を順番に選択して出力する受信ベースバンド信
号選択部であり、 加算出力部から出力されるＩ相の積和演算結果を直交成
分毎に分離するＩ相直交信号分離部と、 減算出力部から出力されるＱ相の積和演算結果を直交成
分毎に分離するＱ相直交信号分離部とを有し、 前記受信ベースバンド信号選択部、及び前記参照符号Ｉ
相用乗算部，前記参照符号Ｑ相用乗算部、及び前記Ｉ相
加算部，前記Ｑ相加算部、及び前記Ｉ相積和演算分離
部，前記Ｑ相積和演算分離部が、前記受信ベースバンド
信号のサンプリング速度の２倍の更に直交信号数倍で動
作し、 前記Ｉ相直交信号分離部及び前記Ｑ相直交信号分離部
が、前記受信ベースバンド信号のサンプリング速度の直
交信号数倍で動作することを特徴とする請求項１記載の
デジタルマッチドフィルタ。 - 【請求項４】 受信ベースバンド信号選択部が、直交信
号数分の受信Ｉ相信号データレジスタ部又は直交信号数
分の受信Ｑ相信号データレジスタ部に保持された受信ベ
ースバンド信号のデータビット列を、各々複数にビット
分割して順番に選択して出力する受信ベースバンド信号
選択部であり、 参照符号Ｉ相用乗算部及び参照符号Ｑ相用乗算部の各乗
算器が、前記受信ベースバンド信号選択部から出力され
るビット分割された受信ベースバンド信号と、Ｉ相参照
符号又はＱ相参照符号との乗算を行う乗算器であり、 Ｉ相加算部から出力される前記乗算器出力の総和をビッ
ト復元するＩ相ビット復元部と、 Ｑ相加算部から出力される前記乗算器出力の総和をビッ
ト復元して出力するＱ相ビット復元部とを備え、 Ｉ相積和演算分離部が、前記Ｉ相ビット復元部からの出
力を受信ベースバンドＩ相信号とＩ相参照符号の乗算結
果の総和と、受信ベースバンドＱ相信号とＩ相参照符号
の乗算結果の総和とに分離するＩ相積和演算分離部であ
り、 Ｑ相積和演算分離部が、前記Ｑ相ビット復元部からの出
力を受信ベースバンドＩ相信号とＱ相参照符号の乗算結
果の総和と、受信ベースバンドＱ相信号とＱ相参照符号
の乗算結果の総和とを分離するＱ相積和演算分離部であ
り、 前記受信ベースバンド信号選択部、及び参照符号Ｉ相用
乗算部，参照符号Ｑ相用乗算部、及びＩ相加算部，Ｑ相
加算部、及びＩ相ビット復元部，Ｑ相ビット復元部が、
前記受信ベースバンド信号のサンプリング速度の２倍の
ビット分割数倍の更に直交信号数倍で動作することを特
徴とする請求項３記載のデジタルマッチドフィルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001211742A JP2003032143A (ja) | 2001-07-12 | 2001-07-12 | デジタルマッチドフィルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001211742A JP2003032143A (ja) | 2001-07-12 | 2001-07-12 | デジタルマッチドフィルタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003032143A true JP2003032143A (ja) | 2003-01-31 |
Family
ID=19047004
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001211742A Pending JP2003032143A (ja) | 2001-07-12 | 2001-07-12 | デジタルマッチドフィルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003032143A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7424050B2 (en) | 2003-10-24 | 2008-09-09 | Matsushita Electric Industrial Co., Ltd. | Matched filter circuit and correlation calculation method |
-
2001
- 2001-07-12 JP JP2001211742A patent/JP2003032143A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7424050B2 (en) | 2003-10-24 | 2008-09-09 | Matsushita Electric Industrial Co., Ltd. | Matched filter circuit and correlation calculation method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4642264B2 (ja) | スペクトル拡散通信用相関回路 | |
| JP3764827B2 (ja) | マルチキャリアスペクトル拡散通信における受信機、及び受信方法 | |
| JPH06104949A (ja) | Ｆｉｒフィルタ | |
| JP3722844B2 (ja) | デジタルマッチトフィルタ | |
| JP2000082973A (ja) | パスサーチ装置及び該装置を用いたｃｄｍａ受信機 | |
| JPH06121286A (ja) | 高精細度テレビジョン受信機 | |
| JPH06133273A (ja) | Ｑａｍ信号処理装置 | |
| JPH10285077A (ja) | 複素型逆拡散処理装置 | |
| US6345077B1 (en) | Correlation detecting method and matched filter unit | |
| JP2003032143A (ja) | デジタルマッチドフィルタ | |
| JP3503433B2 (ja) | スペクトル拡散受信機 | |
| CN102685055B (zh) | 一种多数据流插值与抽取复用装置及方法 | |
| US6259720B1 (en) | Versatile digital signal processing system | |
| US7031377B2 (en) | Receiver and low power digital filter therefor | |
| JP3499460B2 (ja) | 拡散符号発生回路および拡散符号発生方法 | |
| JP2002290273A (ja) | スペクトラム拡散通信用スライディングコリレータ | |
| JP3503409B2 (ja) | スペクトル拡散受信機 | |
| JP3771390B2 (ja) | マッチドフィルタ | |
| Zhu et al. | ASIC implementation architecture for pulse shaping FIR filters in 3G mobile communications | |
| US20020061057A1 (en) | Digital filter | |
| JP2000244367A (ja) | スペクトル拡散受信装置 | |
| JP2003008475A (ja) | Ｒａｃｈ受信装置 | |
| JP2002064406A (ja) | 複素ディジタル整合フィルタ | |
| JP2000269855A (ja) | マッチドフィルタ | |
| JP2002118495A (ja) | スペクトル拡散通信用相関器 |