JP2000082973A - パスサーチ装置及び該装置を用いたｃｄｍａ受信機 - Google Patents
パスサーチ装置及び該装置を用いたｃｄｍａ受信機Info
- Publication number
- JP2000082973A JP2000082973A JP25103298A JP25103298A JP2000082973A JP 2000082973 A JP2000082973 A JP 2000082973A JP 25103298 A JP25103298 A JP 25103298A JP 25103298 A JP25103298 A JP 25103298A JP 2000082973 A JP2000082973 A JP 2000082973A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- timing
- oversampling
- unit
- speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B7/00—Radio transmission systems, i.e. using radiation field
- H04B7/14—Relay systems
- H04B7/15—Active relay systems
- H04B7/185—Space-based or airborne stations; Stations for satellite systems
- H04B7/18578—Satellite systems for providing broadband data service to individual earth stations
- H04B7/18584—Arrangements for data networking, i.e. for data packet routing, for congestion control
Landscapes
- Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- Astronomy & Astrophysics (AREA)
- Aviation & Aerospace Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
(57)【要約】
【課題】 経済的なパスサーチ装置及び該装置を用いた
ＣＤＭＡ受信機に関し、回路規模の縮小と演算量の削減
とを図る。 【解決手段】 直接拡散ＣＤＭＡ通信方式に於けるアン
テナ１，高周波増幅器２，バンドパスフィルタ３，復調
器４，５等を含む受信復調部と、ＡＤ変換器と、逆拡散
部と、判定部とを含むＣＤＭＡ受信機二於けるパスサー
チ装置１０であって、チップレートの整数倍の低速オー
バーサンプリングと、この低速オーバーサンプリングよ
り高速の高速オーバーサンプリングとにより、入力信号
をサンプリングするサンプリング部１５と、低速オーバ
ーサンプリングによる信号を入力して拡散符号との相関
値を求め、この相関値の最大値に対応するタイミングを
求めるマッチト・フィルタ構成の第１の回路部１６と、
高速オーバーサンプリングによる信号を入力して、第１
の回路部１６により求めたタイミングを基に発生させた
拡散符号との相関値を基に、逆拡散タイミングを求める
第２の回路部１７とを備えている。
ＣＤＭＡ受信機に関し、回路規模の縮小と演算量の削減
とを図る。 【解決手段】 直接拡散ＣＤＭＡ通信方式に於けるアン
テナ１，高周波増幅器２，バンドパスフィルタ３，復調
器４，５等を含む受信復調部と、ＡＤ変換器と、逆拡散
部と、判定部とを含むＣＤＭＡ受信機二於けるパスサー
チ装置１０であって、チップレートの整数倍の低速オー
バーサンプリングと、この低速オーバーサンプリングよ
り高速の高速オーバーサンプリングとにより、入力信号
をサンプリングするサンプリング部１５と、低速オーバ
ーサンプリングによる信号を入力して拡散符号との相関
値を求め、この相関値の最大値に対応するタイミングを
求めるマッチト・フィルタ構成の第１の回路部１６と、
高速オーバーサンプリングによる信号を入力して、第１
の回路部１６により求めたタイミングを基に発生させた
拡散符号との相関値を基に、逆拡散タイミングを求める
第２の回路部１７とを備えている。
Description
【０００１】
【発明の属する技術分野】本発明は、直接拡散ＣＤＭＡ
（Ｃode Ｄivision Ｍultiple Ａccess ；符号分割多元
接続）通信方式に於けるパスサーチ装置及び該装置を用
いたＣＤＭＡ受信機に関する。直接拡散ＣＤＭＡ通信方
式に於けるＣＤＭＡ受信機は、逆拡散タイミングを求め
る為のパスサーチ装置（又はサーチャ）を備えており、
スライディング相関器（Ｓliding Ｃorrelator ）を用
いて構成することもできるが、マッチト・フィルタ（Ｍ
ached Ｆilter ）を用いた構成が一般的である。このよ
うなパスサーチ装置の回路規模の縮小が要望されてい
る。
（Ｃode Ｄivision Ｍultiple Ａccess ；符号分割多元
接続）通信方式に於けるパスサーチ装置及び該装置を用
いたＣＤＭＡ受信機に関する。直接拡散ＣＤＭＡ通信方
式に於けるＣＤＭＡ受信機は、逆拡散タイミングを求め
る為のパスサーチ装置（又はサーチャ）を備えており、
スライディング相関器（Ｓliding Ｃorrelator ）を用
いて構成することもできるが、マッチト・フィルタ（Ｍ
ached Ｆilter ）を用いた構成が一般的である。このよ
うなパスサーチ装置の回路規模の縮小が要望されてい
る。
【０００２】
【従来の技術】図５はＣＤＭＡ受信機の要部説明図であ
り、１０１はアンテナ、１０２は受信復調部、１０３は
ＡＤ変換部、１０４はサーチャ部（パスサーチ装置）、
１０５は逆拡散部、１０６は判定部を示す。サーチャ部
１０４は、マッチト・フィルタ又はスライディング相関
器を有するものであるが、マッチト・フィルタにより構
成する場合が一般的である。又逆拡散部１０５は、逆拡
散用の符号発生器を有する場合を示す。
り、１０１はアンテナ、１０２は受信復調部、１０３は
ＡＤ変換部、１０４はサーチャ部（パスサーチ装置）、
１０５は逆拡散部、１０６は判定部を示す。サーチャ部
１０４は、マッチト・フィルタ又はスライディング相関
器を有するものであるが、マッチト・フィルタにより構
成する場合が一般的である。又逆拡散部１０５は、逆拡
散用の符号発生器を有する場合を示す。
【０００３】直接拡散ＣＤＭＡ通信方式に於ける基地局
又は移動局のアンテナ１０１により受信した拡散変調信
号を受信復調部１０２により復調し、ＡＤ変換部１０３
によりディジタル信号に変換し、逆拡散部１０５により
逆拡散復調し、判定部１０６により受信ビット列を再生
する。この逆拡散部１０５に於ける逆拡散復調の為の拡
散符号を同期して発生させる為に、サーチャ部１０４に
於いてタイミング信号を求めるものである。
又は移動局のアンテナ１０１により受信した拡散変調信
号を受信復調部１０２により復調し、ＡＤ変換部１０３
によりディジタル信号に変換し、逆拡散部１０５により
逆拡散復調し、判定部１０６により受信ビット列を再生
する。この逆拡散部１０５に於ける逆拡散復調の為の拡
散符号を同期して発生させる為に、サーチャ部１０４に
於いてタイミング信号を求めるものである。
【０００４】図６は従来例のサーチャ部の要部説明図で
あり、１１１1 〜１１１n はシフトレジスタを構成する
遅延素子（ＤＬ）、１１２1 〜１１２n+1 は乗算器、１
１３は加算器、１１４はメモリ、１１５は制御部であ
る。シフトレジスタを構成する遅延素子１１１1 〜１１
１n と、乗算器１１２1 〜１１２n+1 と、加算器１１３
とによりマッチト・フィルタを構成することになる。
あり、１１１1 〜１１１n はシフトレジスタを構成する
遅延素子（ＤＬ）、１１２1 〜１１２n+1 は乗算器、１
１３は加算器、１１４はメモリ、１１５は制御部であ
る。シフトレジスタを構成する遅延素子１１１1 〜１１
１n と、乗算器１１２1 〜１１２n+1 と、加算器１１３
とによりマッチト・フィルタを構成することになる。
【０００５】又シフトレジスタを構成する各遅延素子１
１１1 〜１１１n は、図５に於けるＡＤ変換部１０３に
於いて、チップレートに従ったサンプリングの場合、チ
ップレートに従った遅延時間を有する構成とし、又チッ
プレートの数倍のオーバーサンプリングを行う場合は、
そのオーバーサンプリングの周期に相当する遅延時間を
有する構成とし、且つオーバーサンプリングの倍数に従
った遅延素子数を設けることになる。
１１1 〜１１１n は、図５に於けるＡＤ変換部１０３に
於いて、チップレートに従ったサンプリングの場合、チ
ップレートに従った遅延時間を有する構成とし、又チッ
プレートの数倍のオーバーサンプリングを行う場合は、
そのオーバーサンプリングの周期に相当する遅延時間を
有する構成とし、且つオーバーサンプリングの倍数に従
った遅延素子数を設けることになる。
【０００６】この遅延素子１１１1 〜１１１n からなる
シフトレジスタに、ＡＤ変換部１０３によりサンプリン
グして変換したディジタル信号を入力信号ｉｎとして入
力し、各タップの出力信号と、符号発生器（図示を省
略）からの拡散符号ｃｄ1 〜ｃｄn+1 とを、乗算器１１
２1 〜１１２n+1 により乗算し、その出力信号を加算器
１１３により加算する。
シフトレジスタに、ＡＤ変換部１０３によりサンプリン
グして変換したディジタル信号を入力信号ｉｎとして入
力し、各タップの出力信号と、符号発生器（図示を省
略）からの拡散符号ｃｄ1 〜ｃｄn+1 とを、乗算器１１
２1 〜１１２n+1 により乗算し、その出力信号を加算器
１１３により加算する。
【０００７】この加算器１１３の出力信号は、拡散変調
信号の拡散符号と逆拡散用の拡散符号との相関値に相当
し、メモリ１１４を用いて平均値を求め、この相関値の
平均値を基に、制御部１１５により逆拡散タイミングを
決定し、そのタイミング信号を逆拡散部１０５に入力す
る。逆拡散部１０５は、このタイミング信号に従って符
号発生器（図示を省略）の拡散符号の発生タイミングを
制御する。
信号の拡散符号と逆拡散用の拡散符号との相関値に相当
し、メモリ１１４を用いて平均値を求め、この相関値の
平均値を基に、制御部１１５により逆拡散タイミングを
決定し、そのタイミング信号を逆拡散部１０５に入力す
る。逆拡散部１０５は、このタイミング信号に従って符
号発生器（図示を省略）の拡散符号の発生タイミングを
制御する。
【０００８】
【発明が解決しようとする課題】ＣＤＭＡ受信機のサー
チャ部１０４のマッチト・フィルタを構成するシフトレ
ジスタは、拡散符号の長さに対応した段数を必要とし、
又オーバーサンプリングを適用する場合は、オーバーサ
ンプリングの倍数に対応したタップ数を有する構成とな
る。即ち、拡散符号長とオーバーサンプリング数との積
に相当する段数のシフトレジスタを必要とすることにな
る。従って、マッチト・フィルタの回路規模が非常に大
きくなる問題がある。本発明は、回路規模の縮小及び処
理量の削減を図ることを目的とする。
チャ部１０４のマッチト・フィルタを構成するシフトレ
ジスタは、拡散符号の長さに対応した段数を必要とし、
又オーバーサンプリングを適用する場合は、オーバーサ
ンプリングの倍数に対応したタップ数を有する構成とな
る。即ち、拡散符号長とオーバーサンプリング数との積
に相当する段数のシフトレジスタを必要とすることにな
る。従って、マッチト・フィルタの回路規模が非常に大
きくなる問題がある。本発明は、回路規模の縮小及び処
理量の削減を図ることを目的とする。
【０００９】
【課題を解決するための手段】本発明のパスサーチ装置
は、（１）直接拡散ＣＤＭＡ通信方式に於ける逆拡散タ
イミングを決定するパスサーチ装置であって、チップレ
ートの整数倍の低速オーバーサンプリングと、この低速
オーバーサンプリングより高速の高速オーバーサンプリ
ングとにより、入力信号をサンプリングするサンプリン
グ部１５と、低速オーバーサンプリングによる信号を入
力して拡散符号との相関値を求め、この相関値の最大値
に対応するタイミングを求めるマッチト・フィルタ構成
の第１の回路部１６と、高速オーバーサンプリングによ
る信号を入力して、第１の回路部１６により求めたタイ
ミングを基に発生させた拡散符号との相関値を基に、逆
拡散タイミングを求める第２の回路部１７とを備えてい
る。
は、（１）直接拡散ＣＤＭＡ通信方式に於ける逆拡散タ
イミングを決定するパスサーチ装置であって、チップレ
ートの整数倍の低速オーバーサンプリングと、この低速
オーバーサンプリングより高速の高速オーバーサンプリ
ングとにより、入力信号をサンプリングするサンプリン
グ部１５と、低速オーバーサンプリングによる信号を入
力して拡散符号との相関値を求め、この相関値の最大値
に対応するタイミングを求めるマッチト・フィルタ構成
の第１の回路部１６と、高速オーバーサンプリングによ
る信号を入力して、第１の回路部１６により求めたタイ
ミングを基に発生させた拡散符号との相関値を基に、逆
拡散タイミングを求める第２の回路部１７とを備えてい
る。
【００１０】又（２）パスサーチ装置の第２の回路部１
７は、第１の回路部１６からのタイミングを基に発生さ
せた拡散符号を、高速オーバーサンプリングの周期で位
相をシフトし、拡散符号と高速オーバーサンプリングに
よる信号との相関値を求めて積分し、この積分値が最大
となる位相を逆拡散タイミングとする構成を備えること
ができる。
７は、第１の回路部１６からのタイミングを基に発生さ
せた拡散符号を、高速オーバーサンプリングの周期で位
相をシフトし、拡散符号と高速オーバーサンプリングに
よる信号との相関値を求めて積分し、この積分値が最大
となる位相を逆拡散タイミングとする構成を備えること
ができる。
【００１１】又（３）パスサーチ装置の第２の回路部１
７は、第１の回路部１６からのタイミングを基に時系列
に従って発生させた拡散符号を、高速オーバーサンプリ
ングの周期で位相をシフトする遅延素子と、この遅延素
子を介した拡散符号と高速オーバーサンプリングによる
信号との相関値を求める乗算器と、この乗算器の出力信
号を積分する加算器と遅延素子と、この遅延素子からの
積分出力信号の最大値を基に逆拡散タイミングを求める
タイミング信号出力部とを備えることができる。
７は、第１の回路部１６からのタイミングを基に時系列
に従って発生させた拡散符号を、高速オーバーサンプリ
ングの周期で位相をシフトする遅延素子と、この遅延素
子を介した拡散符号と高速オーバーサンプリングによる
信号との相関値を求める乗算器と、この乗算器の出力信
号を積分する加算器と遅延素子と、この遅延素子からの
積分出力信号の最大値を基に逆拡散タイミングを求める
タイミング信号出力部とを備えることができる。
【００１２】又（４）パスサーチ装置の第２の回路部
は、高速オーバーサンプリングによる信号の１チップ長
分程度の信号を入力して相関値を求めるマッチト・フィ
ルタにより構成することができる。
は、高速オーバーサンプリングによる信号の１チップ長
分程度の信号を入力して相関値を求めるマッチト・フィ
ルタにより構成することができる。
【００１３】又（５）パスサーチ装置の第１の回路部を
構成するマッチト・フィルタと、第２の回路部を構成す
るマッチト・フィルタとを共用化したマッチト・フィル
タを備え、このマッチト・フィルタに、高速オーバーサ
ンプリングによる信号と低速オーバーサンプリングによ
る信号とを時分割的に切替えて入力する切替スイッチ
と、高速オーバーサンプリングによる信号の入力時に得
られたタイミングを逆拡散タイミングとする構成を備え
ることができる。
構成するマッチト・フィルタと、第２の回路部を構成す
るマッチト・フィルタとを共用化したマッチト・フィル
タを備え、このマッチト・フィルタに、高速オーバーサ
ンプリングによる信号と低速オーバーサンプリングによ
る信号とを時分割的に切替えて入力する切替スイッチ
と、高速オーバーサンプリングによる信号の入力時に得
られたタイミングを逆拡散タイミングとする構成を備え
ることができる。
【００１４】又ＣＤＭＡ受信機は、（６）受信復調部
と、ＡＤ変換部と、逆拡散部と、判定部と、バスサーチ
装置とを含むＣＤＭＡ受信機であって、パスサーチ装置
１０を、チップレートの整数倍の低速オーバーサンプリ
ングと、該低速オーバーサンプリングより高速の高速オ
ーバーサンプリングとにより入力信号をサンプリングす
るサンプリング部と、低速オーバーサンプリングによる
信号を入力して拡散符号との相関値を求め、この相関値
の最大値に対応するタイミングを求めるマッチト・フィ
ルタ構成の第１の回路部と、高速オーバーサンプリング
による信号を入力して、第１の回路部により求めたタイ
ミングを基に発生させた拡散符号との相関値を基に、逆
拡散タイミングを求める第２の回路部とにより構成す
る。
と、ＡＤ変換部と、逆拡散部と、判定部と、バスサーチ
装置とを含むＣＤＭＡ受信機であって、パスサーチ装置
１０を、チップレートの整数倍の低速オーバーサンプリ
ングと、該低速オーバーサンプリングより高速の高速オ
ーバーサンプリングとにより入力信号をサンプリングす
るサンプリング部と、低速オーバーサンプリングによる
信号を入力して拡散符号との相関値を求め、この相関値
の最大値に対応するタイミングを求めるマッチト・フィ
ルタ構成の第１の回路部と、高速オーバーサンプリング
による信号を入力して、第１の回路部により求めたタイ
ミングを基に発生させた拡散符号との相関値を基に、逆
拡散タイミングを求める第２の回路部とにより構成す
る。
【００１５】又ＣＤＭＡ受信機は、（７）そのパスサー
チ装置として、前述の各項に於いて説明した構成を備え
ることができる。
チ装置として、前述の各項に於いて説明した構成を備え
ることができる。
【００１６】
【発明の実施の形態】図１は本発明の第１の実施の形態
の説明図であり、パスサーチ装置を用いたＣＤＭＡ受信
機の要部を示し、１はアンテナ、２は高周波増幅器、３
はバンドパスフィルタ、４，５は復調器、６は局部発振
器、７は移相器、８，９はＡＤ変換器（Ａ／Ｄ）、１０
はパスサーチ装置、１１ａ〜１１ｃは逆拡散部、１２
ａ，１２ｂは加算器、１３はフェージング補償部、１４
は判定部、１５はサンプリング部（ＳＭＰ）、１６は低
速オーバーサンプリングによる信号を入力するマッチト
・フィルタ（ＭＦ）構成の第１の回路部、１７は高速オ
ーバーサンプリングによる信号を入力する積分回路やマ
ッチト・フィルタ等の第２の回路部を示す。なお、パス
サーチ装置１０に於けるサンプリング部１５は、高速オ
ーバーサンプリングと低速オーバーサンプリングとを行
うＡＤ変換部であり、ＡＤ変換器８，９の機能と兼用で
きるものであるが、説明の便宜上、別個の構成として示
している。
の説明図であり、パスサーチ装置を用いたＣＤＭＡ受信
機の要部を示し、１はアンテナ、２は高周波増幅器、３
はバンドパスフィルタ、４，５は復調器、６は局部発振
器、７は移相器、８，９はＡＤ変換器（Ａ／Ｄ）、１０
はパスサーチ装置、１１ａ〜１１ｃは逆拡散部、１２
ａ，１２ｂは加算器、１３はフェージング補償部、１４
は判定部、１５はサンプリング部（ＳＭＰ）、１６は低
速オーバーサンプリングによる信号を入力するマッチト
・フィルタ（ＭＦ）構成の第１の回路部、１７は高速オ
ーバーサンプリングによる信号を入力する積分回路やマ
ッチト・フィルタ等の第２の回路部を示す。なお、パス
サーチ装置１０に於けるサンプリング部１５は、高速オ
ーバーサンプリングと低速オーバーサンプリングとを行
うＡＤ変換部であり、ＡＤ変換器８，９の機能と兼用で
きるものであるが、説明の便宜上、別個の構成として示
している。
【００１７】又アンテナ１により受信し、高周波増幅器
２により増幅し、バンドパスフィルタ３により不要帯域
の信号を除去したＱＰＳＫ等よるＣＤＭＡ変調信号は、
復調器４，５に於いて局部発振器６からの局部発振信号
と、π／２の移相を行う移相器７を介した局部発振信号
とにより復調してベースバンド信号とする。以上の構成
が図５に示す従来例の受信復調部に相当する。
２により増幅し、バンドパスフィルタ３により不要帯域
の信号を除去したＱＰＳＫ等よるＣＤＭＡ変調信号は、
復調器４，５に於いて局部発振器６からの局部発振信号
と、π／２の移相を行う移相器７を介した局部発振信号
とにより復調してベースバンド信号とする。以上の構成
が図５に示す従来例の受信復調部に相当する。
【００１８】又ＡＤ変換器８，９によりディジタル信号
に変換し、逆拡散部１１ａ〜１１ｄに入力する。この逆
拡散部１１ａ〜１１ｄは、拡散符号を発生する符号発生
部を含むもので、パスサーチ装置１０からのタイミング
信号に従って拡散符号を発生し、その拡散符号を用いて
逆拡散復調し、加算器１２ａ，１２ｂに於いて逆拡散復
調信号を加算し、フェージング補償部１３によりフェー
ジングによる変動を補償し、判定部１４に於いて判定処
理する。この逆拡散部１１ａ〜１１ｄと加算器１２ａ，
１２ｂとを含む構成が、図５に示す従来例の逆拡散部に
相当し、フェージング補償部１３と判定部１４とを含む
構成が、図５に示す従来例の判定部に相当する。
に変換し、逆拡散部１１ａ〜１１ｄに入力する。この逆
拡散部１１ａ〜１１ｄは、拡散符号を発生する符号発生
部を含むもので、パスサーチ装置１０からのタイミング
信号に従って拡散符号を発生し、その拡散符号を用いて
逆拡散復調し、加算器１２ａ，１２ｂに於いて逆拡散復
調信号を加算し、フェージング補償部１３によりフェー
ジングによる変動を補償し、判定部１４に於いて判定処
理する。この逆拡散部１１ａ〜１１ｄと加算器１２ａ，
１２ｂとを含む構成が、図５に示す従来例の逆拡散部に
相当し、フェージング補償部１３と判定部１４とを含む
構成が、図５に示す従来例の判定部に相当する。
【００１９】又パスサーチ装置１０は、図５に示す従来
例のサーチャ部に相当するものであるが、この実施の形
態に於いては、サンプリング部１５に於いて受信復調信
号をチップレートに対して例えば８倍の高速オーバーサ
ンプリングと、チップレートに対して例えば４倍或いは
２倍のオーバーサンプリングとによりサンプリングし
て、高速オーバーサンプリングによる信号を第２の回路
部１７に入力し、低速オーバーサンプリングによる信号
を第１の回路部１６に入力する。この場合、高速オーバ
ーサンプリングした信号を間引く処理、即ち、ダウンサ
ンプリングにより低速オーバーサンプリングによる信号
を得ることができる。
例のサーチャ部に相当するものであるが、この実施の形
態に於いては、サンプリング部１５に於いて受信復調信
号をチップレートに対して例えば８倍の高速オーバーサ
ンプリングと、チップレートに対して例えば４倍或いは
２倍のオーバーサンプリングとによりサンプリングし
て、高速オーバーサンプリングによる信号を第２の回路
部１７に入力し、低速オーバーサンプリングによる信号
を第１の回路部１６に入力する。この場合、高速オーバ
ーサンプリングした信号を間引く処理、即ち、ダウンサ
ンプリングにより低速オーバーサンプリングによる信号
を得ることができる。
【００２０】第１の回路部１６は、マッチト・フィルタ
構成を有し、低速オーバーサンプリングによる信号につ
いてマッチト・フィルタによる最大相関値を基に逆拡散
タイミングを求めるもので、粗い逆拡散タイミングを求
めることになる。又第２の回路部１７は、積分器やマッ
チト・フィルタ構成等として、第１の回路部１６による
粗い逆拡散タイミングを基に発生させた拡散符号を用い
て、高速オーバーサンプリングによる精度の逆拡散タイ
ミングを求めるものである。
構成を有し、低速オーバーサンプリングによる信号につ
いてマッチト・フィルタによる最大相関値を基に逆拡散
タイミングを求めるもので、粗い逆拡散タイミングを求
めることになる。又第２の回路部１７は、積分器やマッ
チト・フィルタ構成等として、第１の回路部１６による
粗い逆拡散タイミングを基に発生させた拡散符号を用い
て、高速オーバーサンプリングによる精度の逆拡散タイ
ミングを求めるものである。
【００２１】従って、第１の回路部１６は、低速サンプ
リングを適用したマッチト・フィルタ構成であるから、
高速サンプリングを適用したマッチト・フィルタに比較
して回路規模の縮小及び演算量の削減が可能となる。又
第２の回路部１７は、大体の逆拡散タイミングの前後の
１個或いは数個のチップ分程度の範囲で精度良く逆拡散
タイミングを求めることになるから、その回路規模及び
演算量は少ないもので充分である。
リングを適用したマッチト・フィルタ構成であるから、
高速サンプリングを適用したマッチト・フィルタに比較
して回路規模の縮小及び演算量の削減が可能となる。又
第２の回路部１７は、大体の逆拡散タイミングの前後の
１個或いは数個のチップ分程度の範囲で精度良く逆拡散
タイミングを求めることになるから、その回路規模及び
演算量は少ないもので充分である。
【００２２】図２は本発明の第１の実施の形態のパスサ
ーチ装置の説明図であり、２１はオーバーサンプリング
部（ＯＶＳ）、２２はダウンサンプリング部（ＤＷ
Ｓ）、２３1 〜２３m はダウンサンプリング周期に従っ
た遅延時間を有し且つシフトレジスタを構成する遅延素
子（ＤＬ）、２４1 〜２４m+1 は乗算器、２５は加算
部、２６は平均化部、２７はタイミング制御部、２８は
符号発生部、２９1 〜２９kは乗算器、３０1 〜３０
k-1 はオーバーサンプリング周期に従った遅延時間を有
する遅延素子（ＤＬ）、３１1 〜３１k は加算器、３２
1 〜３２k はオーバーサンプリング周期に従った遅延時
間を有する遅延素子（ＤＬ）、３３はタイミング信号出
力部を示す。
ーチ装置の説明図であり、２１はオーバーサンプリング
部（ＯＶＳ）、２２はダウンサンプリング部（ＤＷ
Ｓ）、２３1 〜２３m はダウンサンプリング周期に従っ
た遅延時間を有し且つシフトレジスタを構成する遅延素
子（ＤＬ）、２４1 〜２４m+1 は乗算器、２５は加算
部、２６は平均化部、２７はタイミング制御部、２８は
符号発生部、２９1 〜２９kは乗算器、３０1 〜３０
k-1 はオーバーサンプリング周期に従った遅延時間を有
する遅延素子（ＤＬ）、３１1 〜３１k は加算器、３２
1 〜３２k はオーバーサンプリング周期に従った遅延時
間を有する遅延素子（ＤＬ）、３３はタイミング信号出
力部を示す。
【００２３】遅延素子２３1 〜２３m と乗算器２４1 〜
２４m+1 と加算部２５と平均化部２６とタイミング制御
部２７とは、マッチト・フィルタ構成の図１に示す第１
の回路部１６に相当し、又乗算器２９1 〜２９k と遅延
素子３０1 〜３０k-1 と加算器３１1 〜３１k と遅延素
子３２1 〜３２k とは、積分器構成の図１に示す第２の
回路部１７に相当する。
２４m+1 と加算部２５と平均化部２６とタイミング制御
部２７とは、マッチト・フィルタ構成の図１に示す第１
の回路部１６に相当し、又乗算器２９1 〜２９k と遅延
素子３０1 〜３０k-1 と加算器３１1 〜３１k と遅延素
子３２1 〜３２k とは、積分器構成の図１に示す第２の
回路部１７に相当する。
【００２４】又符号発生部２８は、所定長の拡散符号を
並列的に出力すると共に、その拡散符号を直列的（時系
列的）に出力する構成を有するもので、並列的な拡散符
号と直列的な拡散符号とを発生する基本構成を共用化す
るか、或いは全く別個の構成とすることができる。何れ
の場合も、直列的な拡散符号については、第１の回路部
のタイミング制御部２７によるタイミングに従って発生
タイミングが制御される構成とする。
並列的に出力すると共に、その拡散符号を直列的（時系
列的）に出力する構成を有するもので、並列的な拡散符
号と直列的な拡散符号とを発生する基本構成を共用化す
るか、或いは全く別個の構成とすることができる。何れ
の場合も、直列的な拡散符号については、第１の回路部
のタイミング制御部２７によるタイミングに従って発生
タイミングが制御される構成とする。
【００２５】又乗算器２４1 〜２４m+1 には、ダウンサ
ンプリング部２２によりダウンサンプリングされた信号
及び遅延素子２３1 〜２３m により遅延された信号がそ
れぞれ入力され、スロットの先頭等のパスサーチをすべ
きタイミングにあった拡散符号が入力されて、乗算され
る。又符号発生部２８から直列的な拡散符号を乗算器２
９1 〜２９k の先頭の乗算器２９1 には直接、それ以降
の順番の乗算器２９2〜２９k には、順次遅延素子３０
1 〜３０k-1 を介してそれぞれ加える。従って、乗算器
２９1 〜２９k には高速オーバーサンプリングの周期分
の位相差を有する時系列に従った拡散符号がそれぞれ入
力されることになる。なお、乗算器２４ 1 〜２４m+1 に
加える拡散符号は符号発生部２８から発生させる構成と
することもきる。
ンプリング部２２によりダウンサンプリングされた信号
及び遅延素子２３1 〜２３m により遅延された信号がそ
れぞれ入力され、スロットの先頭等のパスサーチをすべ
きタイミングにあった拡散符号が入力されて、乗算され
る。又符号発生部２８から直列的な拡散符号を乗算器２
９1 〜２９k の先頭の乗算器２９1 には直接、それ以降
の順番の乗算器２９2〜２９k には、順次遅延素子３０
1 〜３０k-1 を介してそれぞれ加える。従って、乗算器
２９1 〜２９k には高速オーバーサンプリングの周期分
の位相差を有する時系列に従った拡散符号がそれぞれ入
力されることになる。なお、乗算器２４ 1 〜２４m+1 に
加える拡散符号は符号発生部２８から発生させる構成と
することもきる。
【００２６】又オーバーサンプリング部２１による高速
オーバーサンプリング出力信号を、第２の回路部の乗算
器２９2 〜２９k に入力し、ダウンサンプリング部２２
による低速オーバーサンプリング出力信号を、第１の回
路部のマッチト・フィルタに入力するもので、第１の回
路部に於ける平均化部２６により時系列上の相関値を拡
散符号の複数周期にわたって平均化し、タイミング制御
部２７は、平均化された時系列上の最大相関値が得られ
たタイミングを符号発生部２８に加え、符号発生部２８
は、直列的な拡散符号の発生タイミングを制御し、その
直列的な拡散符号を第２の回路部の乗算器２９2 〜２９
k に入力する。
オーバーサンプリング出力信号を、第２の回路部の乗算
器２９2 〜２９k に入力し、ダウンサンプリング部２２
による低速オーバーサンプリング出力信号を、第１の回
路部のマッチト・フィルタに入力するもので、第１の回
路部に於ける平均化部２６により時系列上の相関値を拡
散符号の複数周期にわたって平均化し、タイミング制御
部２７は、平均化された時系列上の最大相関値が得られ
たタイミングを符号発生部２８に加え、符号発生部２８
は、直列的な拡散符号の発生タイミングを制御し、その
直列的な拡散符号を第２の回路部の乗算器２９2 〜２９
k に入力する。
【００２７】各乗算器２９2 〜２９k の出力信号は、高
速オーバーサンプリングされた信号と、おおよその逆拡
散タイミングに制御されると共に、高速オーバーサンプ
リングの周期毎に位相がそれぞれ異なる直列的な拡散符
号との相関値を示すことになり、それぞれ加算器３１1
〜３１k と遅延素子３２1 〜３２k とにより積分し、タ
イミング信号出力部３３は、遅延素子３２1 〜３２k を
介した積分出力信号を比較して、最大値となる積分出力
信号に対応したタイミングを逆拡散部へ逆拡散タイミン
グとして通知する。
速オーバーサンプリングされた信号と、おおよその逆拡
散タイミングに制御されると共に、高速オーバーサンプ
リングの周期毎に位相がそれぞれ異なる直列的な拡散符
号との相関値を示すことになり、それぞれ加算器３１1
〜３１k と遅延素子３２1 〜３２k とにより積分し、タ
イミング信号出力部３３は、遅延素子３２1 〜３２k を
介した積分出力信号を比較して、最大値となる積分出力
信号に対応したタイミングを逆拡散部へ逆拡散タイミン
グとして通知する。
【００２８】この場合、加算器３１1 〜３１k と遅延素
子３２1 〜３２k とによる積分器により充分な時間にわ
たってそれぞれ積分し、タイミング信号出力部３３に於
いて最大相関値を示す積分器を選択する。即ち、前段に
於けるタイミングに対して前後にｋ／２個の積分器を設
けた構成となるから、ｉ＝１〜ｋの積分器の中の最大相
関値を示す積分器ｉを検出することにより、前段のタイ
ミング制御部２７により得られたタイミングｔa に対し
て、（ｉ−ｋ／２）Δhighを加算したタイミングｔb が
逆拡散部へ通知される逆拡散タイミングとなる。即ち、
ｔb ＝｛ｔa ＋（ｉ−ｋ／２）Δhigh｝となる。なお、
Δhigh＝チップ周期／後段のオーバーサンプリング数で
あり、この場合の後段のオーバーサンプリング数は、オ
ーバーサンプリング部２１によるサンプリング数を示す
ものとなる。
子３２1 〜３２k とによる積分器により充分な時間にわ
たってそれぞれ積分し、タイミング信号出力部３３に於
いて最大相関値を示す積分器を選択する。即ち、前段に
於けるタイミングに対して前後にｋ／２個の積分器を設
けた構成となるから、ｉ＝１〜ｋの積分器の中の最大相
関値を示す積分器ｉを検出することにより、前段のタイ
ミング制御部２７により得られたタイミングｔa に対し
て、（ｉ−ｋ／２）Δhighを加算したタイミングｔb が
逆拡散部へ通知される逆拡散タイミングとなる。即ち、
ｔb ＝｛ｔa ＋（ｉ−ｋ／２）Δhigh｝となる。なお、
Δhigh＝チップ周期／後段のオーバーサンプリング数で
あり、この場合の後段のオーバーサンプリング数は、オ
ーバーサンプリング部２１によるサンプリング数を示す
ものとなる。
【００２９】従って、第１の回路部のマッチト・フィル
タは、低速オーバーサンプリングに対応した構成とする
ことにより、高速オーバーサンプリングに対応した構成
に比較して回路規模を小さくすることができる。又高速
オーバーサンプリングに対応した第２の回路部は、第１
の回路部により得られたタイミングを中心として、その
前後に最大相関値が得られるタイミングを求めるもの
で、小規模の回路構成により、高速オーバーサンプリン
グの周期の正確さで逆拡散タイミングを求めることがで
きる。
タは、低速オーバーサンプリングに対応した構成とする
ことにより、高速オーバーサンプリングに対応した構成
に比較して回路規模を小さくすることができる。又高速
オーバーサンプリングに対応した第２の回路部は、第１
の回路部により得られたタイミングを中心として、その
前後に最大相関値が得られるタイミングを求めるもの
で、小規模の回路構成により、高速オーバーサンプリン
グの周期の正確さで逆拡散タイミングを求めることがで
きる。
【００３０】図３は本発明の第２の実施の形態のパスサ
ーチ装置の説明図であり、図２と同一符号は同一部分を
示し、５１1 〜５１k は高速オーバーサンプリング周期
に対応した遅延時間を有する遅延素子、５２1 〜５２
K+1 は乗算器、５３は加算部、５４は平均化部、５５は
タイミング信号出力部、５８は符号発生部である。
ーチ装置の説明図であり、図２と同一符号は同一部分を
示し、５１1 〜５１k は高速オーバーサンプリング周期
に対応した遅延時間を有する遅延素子、５２1 〜５２
K+1 は乗算器、５３は加算部、５４は平均化部、５５は
タイミング信号出力部、５８は符号発生部である。
【００３１】この実施の形態は、第１の回路部は前述の
実施の形態と同様に低速オーバーサンプリングによる信
号を入力するマッチト・フィルタ構成を有し、又第２の
回路部は高速オーバーサンプリングによる信号を入力す
るマッチト・フィルタ構成を有する場合を示す。
実施の形態と同様に低速オーバーサンプリングによる信
号を入力するマッチト・フィルタ構成を有し、又第２の
回路部は高速オーバーサンプリングによる信号を入力す
るマッチト・フィルタ構成を有する場合を示す。
【００３２】又符号発生部５８は、低速オーバーサンプ
リングによる信号を基に求めたタイミングに従って、第
２の回路部のマッチト・フィルタの乗算器５２1 〜５２
k+1に加える拡散符号ｃｄｂｊを出力する構成を有する
ものである。又乗算器２４1〜２４m+1 に入力する拡散
符号ｃｄａｉは、スロット先頭等のパスサーチをすべき
タイミングにあったもので、符号発生部５８から発生さ
せる構成とすることも可能である。
リングによる信号を基に求めたタイミングに従って、第
２の回路部のマッチト・フィルタの乗算器５２1 〜５２
k+1に加える拡散符号ｃｄｂｊを出力する構成を有する
ものである。又乗算器２４1〜２４m+1 に入力する拡散
符号ｃｄａｉは、スロット先頭等のパスサーチをすべき
タイミングにあったもので、符号発生部５８から発生さ
せる構成とすることも可能である。
【００３３】この符号発生部５８は、前述のように、第
１の回路部のタイミング制御部２７からのタイミング信
号に従った拡散符号ｃｄｂｊを出力する構成を備えるも
ので、低速オーバーサンプリングによる第１の回路部の
マッチト・フィルタ構成によって、おおよそのタイミン
グを求め、このタイミングに従った拡散符号ｃｄｂｊを
出力するから、高速オーバーサンプリングによる第２の
回路部のマッチト・フィルタ構成による最大相関値を基
に、高速オーバーサンプリングによる精度で、逆拡散タ
イミングを求めることができる。
１の回路部のタイミング制御部２７からのタイミング信
号に従った拡散符号ｃｄｂｊを出力する構成を備えるも
ので、低速オーバーサンプリングによる第１の回路部の
マッチト・フィルタ構成によって、おおよそのタイミン
グを求め、このタイミングに従った拡散符号ｃｄｂｊを
出力するから、高速オーバーサンプリングによる第２の
回路部のマッチト・フィルタ構成による最大相関値を基
に、高速オーバーサンプリングによる精度で、逆拡散タ
イミングを求めることができる。
【００３４】この場合の第２の回路部のマッチト・フィ
ルタは、第１の回路部のタイミング制御部２７による最
大相関値に対応するタイミングを中心にした１チップ分
又は数チップ分の高速オーバーサンプリングに対応した
拡散符号を入力する構成とすることができる。従って、
第２の回路部のマッチト・フィルタも小規模の回路で実
現することができる。
ルタは、第１の回路部のタイミング制御部２７による最
大相関値に対応するタイミングを中心にした１チップ分
又は数チップ分の高速オーバーサンプリングに対応した
拡散符号を入力する構成とすることができる。従って、
第２の回路部のマッチト・フィルタも小規模の回路で実
現することができる。
【００３５】図４は本発明の第３の実施の形態のパスサ
ーチ装置の説明図であり、６１はオーバーサンプリング
部、６２はダウンサンプリング部、６３1 〜６３P は遅
延素子（ＤＬ）、６４1 〜６４k+1 は乗算器、６５は加
算部、６６は平均化部、６７はタイミング信号出力部、
６８は符号発生部、６９は切替スイッチである。
ーチ装置の説明図であり、６１はオーバーサンプリング
部、６２はダウンサンプリング部、６３1 〜６３P は遅
延素子（ＤＬ）、６４1 〜６４k+1 は乗算器、６５は加
算部、６６は平均化部、６７はタイミング信号出力部、
６８は符号発生部、６９は切替スイッチである。
【００３６】この実施の形態は、第１の回路部のマッチ
ト・フィルタ構成と、第２の回路部のマッチト・フィル
タ構成とを共用化し、切替スイッチ６９により、高速オ
ーバーサンプリングによる信号と、低速オーバーサンプ
リングによる信号とを切替えて、マッチト・フィルタに
入力するものである。この切替スイッチ６９は、トラン
ジスタ等により構成した切替スイッチや、或いはセレク
タ構成等を適用することができる。或いは、ダウンサン
プリング部６２に於ける高速オーバーサンプリングによ
る信号のダウンサンプリングの機能と切替スイッチ６９
との機能とを兼用させることも可能である。
ト・フィルタ構成と、第２の回路部のマッチト・フィル
タ構成とを共用化し、切替スイッチ６９により、高速オ
ーバーサンプリングによる信号と、低速オーバーサンプ
リングによる信号とを切替えて、マッチト・フィルタに
入力するものである。この切替スイッチ６９は、トラン
ジスタ等により構成した切替スイッチや、或いはセレク
タ構成等を適用することができる。或いは、ダウンサン
プリング部６２に於ける高速オーバーサンプリングによ
る信号のダウンサンプリングの機能と切替スイッチ６９
との機能とを兼用させることも可能である。
【００３７】この切替スイッチ６９の切替周期は、平均
化部６６に於ける平均化処理周期に対応して、例えば、
拡散符号の複数周期とすることができる。或いは、平均
化処理を行う為のメモリを、高速オーバーサンプリング
用と低速オーバーサンプリング用とに分けて、時分割的
に平均化処理を行う場合は、拡散符号の１周期毎に切替
えることもできる。
化部６６に於ける平均化処理周期に対応して、例えば、
拡散符号の複数周期とすることができる。或いは、平均
化処理を行う為のメモリを、高速オーバーサンプリング
用と低速オーバーサンプリング用とに分けて、時分割的
に平均化処理を行う場合は、拡散符号の１周期毎に切替
えることもできる。
【００３８】そして、ダウンサンプリング部６２からの
低速オーバーサンプリングによる信号を、切替スイッチ
６９を介してマッチト・フィルタに入力し、最大相関値
に対応するタイミング信号をタイミング信号出力部６７
から符号発生部６８に入力し、符号発生部６８は、その
タイミング信号を基に、高速オーバーサンプリングによ
る信号を切替スイッチ６９を介してマッチト・フィルタ
に入力する時の拡散符号の発生タイミングを制御し、マ
ッチト・フィルタによる最大相関値に対応するタイミン
グ信号をタイミング信号出力部６７から逆拡散部へ逆拡
散タイミングとして通知する。
低速オーバーサンプリングによる信号を、切替スイッチ
６９を介してマッチト・フィルタに入力し、最大相関値
に対応するタイミング信号をタイミング信号出力部６７
から符号発生部６８に入力し、符号発生部６８は、その
タイミング信号を基に、高速オーバーサンプリングによ
る信号を切替スイッチ６９を介してマッチト・フィルタ
に入力する時の拡散符号の発生タイミングを制御し、マ
ッチト・フィルタによる最大相関値に対応するタイミン
グ信号をタイミング信号出力部６７から逆拡散部へ逆拡
散タイミングとして通知する。
【００３９】この時、例えば、チップレートの８倍の高
速オーバーサンプリングを行い、又２倍の低速オーバー
サンプリングを行う場合に、拡散符号を前述のように、
８ビット構成とすると、低速オーバーサンプリングによ
る信号を入力して相関値を求めるマッチト・フィルタを
構成するシフトレジスタのタップ数は、８×２＝１６と
することができる。そして、高速オーバーサンプリング
による信号を入力して相関値を求めるマッチト・フィル
タを構成するシフトレジスタの場合、タップ数が前述の
ように１６であるから、高速オーバーサンプリング対応
の拡散符号は、８ビット構成の中の２ビットを、低速オ
ーバーサンプリングに従って求めたタイミングを中心と
して選択して乗算器６４1 〜６４k+1 に入力することに
なる。即ち、同一構成のマッチト・フィルタを、高速オ
ーバーサンプリングと低速オーバーサンプリングとの両
方に時分割的に使用して、逆拡散タイミングを求めるこ
とができる。
速オーバーサンプリングを行い、又２倍の低速オーバー
サンプリングを行う場合に、拡散符号を前述のように、
８ビット構成とすると、低速オーバーサンプリングによ
る信号を入力して相関値を求めるマッチト・フィルタを
構成するシフトレジスタのタップ数は、８×２＝１６と
することができる。そして、高速オーバーサンプリング
による信号を入力して相関値を求めるマッチト・フィル
タを構成するシフトレジスタの場合、タップ数が前述の
ように１６であるから、高速オーバーサンプリング対応
の拡散符号は、８ビット構成の中の２ビットを、低速オ
ーバーサンプリングに従って求めたタイミングを中心と
して選択して乗算器６４1 〜６４k+1 に入力することに
なる。即ち、同一構成のマッチト・フィルタを、高速オ
ーバーサンプリングと低速オーバーサンプリングとの両
方に時分割的に使用して、逆拡散タイミングを求めるこ
とができる。
【００４０】本発明は、前述の各実施の形態にのみ限定
されるものではなく、種々付加変更することができるも
のであり、直接拡散ＣＤＭＡ通信方式の基地局や移動局
の受信機に適用し、そのＣＤＭＡ受信機のパスサーチ装
置として、各実施の形態を適用することができる。
されるものではなく、種々付加変更することができるも
のであり、直接拡散ＣＤＭＡ通信方式の基地局や移動局
の受信機に適用し、そのＣＤＭＡ受信機のパスサーチ装
置として、各実施の形態を適用することができる。
【００４１】
【発明の効果】以上説明したように、本発明は、低速オ
ーバーサンプリングによる信号を入力して、マッチト・
フィルタ構成により最大相関値に対応するタイミングを
求める第１の回路部１６と、高速オーバーサンプリング
による信号を入力し、第１の回路部１６からのタイミン
グに従って発生させた拡散符号との相関値を求めて、高
速オーバーサンプリングによる精度に従った逆拡散タイ
ミングを求める第２の回路部１７とを備えている。
ーバーサンプリングによる信号を入力して、マッチト・
フィルタ構成により最大相関値に対応するタイミングを
求める第１の回路部１６と、高速オーバーサンプリング
による信号を入力し、第１の回路部１６からのタイミン
グに従って発生させた拡散符号との相関値を求めて、高
速オーバーサンプリングによる精度に従った逆拡散タイ
ミングを求める第２の回路部１７とを備えている。
【００４２】従って、第１の回路部１６は、低速オーバ
ーサンプリングに対応したマッチト・フィルタ構成であ
るから、高速オーバーサンプリングに対応したマッチト
・フィルタ構成に比較して数分の１の回路規模に縮小す
ることが可能となり、又第２の回路部１７は、積分器構
成やマッチト・フィルタ構成を適用した場合、第１の回
路部１６によるタイミングを基に１チップ分或いは数チ
ップ分程度にわたる高速オーバーサンプリングによる信
号との相関値を求める構成で済むから、回路規模は通常
の高速オーバーサンプリングによる構成に比較して大幅
な縮小が可能である利点がある。
ーサンプリングに対応したマッチト・フィルタ構成であ
るから、高速オーバーサンプリングに対応したマッチト
・フィルタ構成に比較して数分の１の回路規模に縮小す
ることが可能となり、又第２の回路部１７は、積分器構
成やマッチト・フィルタ構成を適用した場合、第１の回
路部１６によるタイミングを基に１チップ分或いは数チ
ップ分程度にわたる高速オーバーサンプリングによる信
号との相関値を求める構成で済むから、回路規模は通常
の高速オーバーサンプリングによる構成に比較して大幅
な縮小が可能である利点がある。
【００４３】又第１の回路部１６と第２の回路部１７と
をマッチト・フィルタ構成とすると共に共用化し、高速
オーバーサンプリングによる信号と低速オーバーサンプ
リングによる信号とを時分割的に切替えて入力すること
により、高速オーバーサンプリングによる精度で逆拡散
タイミングを求めることも可能である。従って、全体と
しても回路規模の縮小を図ることができる利点がある。
その為、直接拡散ＣＤＭＡ通信方式の基地局や移動局の
ＣＤＭＡ受信機に適用して小型化並びに低消費電力化を
図ることができる利点もある。
をマッチト・フィルタ構成とすると共に共用化し、高速
オーバーサンプリングによる信号と低速オーバーサンプ
リングによる信号とを時分割的に切替えて入力すること
により、高速オーバーサンプリングによる精度で逆拡散
タイミングを求めることも可能である。従って、全体と
しても回路規模の縮小を図ることができる利点がある。
その為、直接拡散ＣＤＭＡ通信方式の基地局や移動局の
ＣＤＭＡ受信機に適用して小型化並びに低消費電力化を
図ることができる利点もある。
【図１】本発明の第１の実施の形態の説明図である。
【図２】本発明の第１の実施の形態のパスサーチ装置の
説明図である。
説明図である。
【図３】本発明の第２の実施の形態のパスサーチ装置の
説明図である。
説明図である。
【図４】本発明の第３の実施の形態のパスサーチ装置の
説明図である。
説明図である。
【図５】ＣＤＭＡ受信機の要部説明図である。
【図６】従来例のサーチャ部の要部説明図である。
１ アンテナ ２ 高周波増幅器 ３ バンドパスフィルタ ４ ，５ 復調器 ６ 局部発振器 ７ 移相器 ８，９ ＡＤ変換器（Ａ／Ｄ） １０ パスサーチ装置 １１ａ〜１１ｄ 逆拡散部 １２ａ，１２ｂ 加算器 １３ フェージング補償部 １４ 判定部 １５ サンプリング部 １６ 第１の回路部 １７ 第２の回路部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 長谷 和男 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 中村 道春 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 松山 幸二 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 Ｆターム(参考） 5K022 EE02 EE33 EE36 5K047 AA16 BB01 GG11 GG16 GG34 GG37 HH03 HH15 MM35 MM38 MM59
Claims (7)
- 【請求項１】 直接拡散ＣＤＭＡ通信方式に於ける逆拡
散タイミングを決定するパスサーチ装置に於いて、 チップレートの整数倍の低速オーバーサンプリングと、
該低速オーバーサンプリングより高速の高速オーバーサ
ンプリングとにより、入力信号をサンプリングするサン
プリング部と、 前記低速オーバーサンプリングによる信号を入力して拡
散符号との相関値を求め、該相関値の最大値に対応する
タイミングを求めるマッチト・フィルタ構成の第１の回
路部と、 前記高速オーバーサンプリングによる信号を入力して、
前記第１の回路部により求めたタイミングを基に発生さ
せた拡散符号との相関値を基に、逆拡散タイミングを求
める第２の回路部とを備えたことを特徴とするパスサー
チ装置。 - 【請求項２】 前記第２の回路部は、前記第１の回路部
からのタイミングを基に発生させた拡散符号を、前記高
速オーバーサンプリングの周期で位相をシフトし、該拡
散符号と前記高速オーバーサンプリングによる信号との
相関値を求めて積分し、該積分値が最大となる位相を逆
拡散タイミングとする構成を有することを特徴とする請
求項１記載のパスサーチ装置。 - 【請求項３】 前記第２の回路部は、前記第１の回路部
からのタイミングを基に時系列に従って発生させた拡散
符号を、前記高速オーバーサンプリングの周期で位相を
シフトする遅延素子と、該遅延素子を介した前記拡散符
号と前記高速オーバーサンプリングによる信号との相関
値を求める乗算器と、該乗算器の出力信号を積分する加
算器と遅延素子と、該遅延素子からの積分出力信号の最
大値を基に逆拡散タイミングを求めるタイミング信号出
力部とを備えたことを特徴とする請求項１又は２記載の
パスサーチ装置。 - 【請求項４】 前記第２の回路部は、前記高速オーバー
サンプリングによる信号の１チップ長分程度の信号を入
力して相関値を求めるマッチト・フィルタにより構成し
たことを特徴とする請求項１記載のパスサーチ装置。 - 【請求項５】 前記第１の回路部を構成するマッチト・
フィルタと、前記第２の回路部を構成するマッチト・フ
ィルタとを共用化したマッチト・フィルタを備え、該マ
ッチト・フィルタに前記高速オーバーサンプリングによ
る信号と低速オーバーサンプリングによる信号とを時分
割的に切替えて入力する切替スイッチと、前記高速オー
バーサンプリングによる信号の入力時に得られたタイミ
ングを逆拡散タイミングとする構成を備えたことを特徴
とする請求項１記載のパスサーチ装置。 - 【請求項６】 受信復調部と、ＡＤ変換部と、逆拡散部
と、判定部と、バスサーチ装置とを含むＣＤＭＡ受信機
に於いて、 前記パスサーチ装置を、チップレートの整数倍の低速オ
ーバーサンプリングと、該低速オーバーサンプリングよ
り高速の高速オーバーサンプリングとにより入力信号を
サンプリングするサンプリング部と、前記低速オーバー
サンプリングによる信号を入力して拡散符号との相関値
を求め、該相関値の最大値に対応するタイミングを求め
るマッチト・フィルタ構成の第１の回路部と、前記高速
オーバーサンプリングによる信号を入力して、前記第１
の回路部により求めたタイミングを基に発生させた拡散
符号との相関値を基に、逆拡散タイミングを求める第２
の回路部とにより構成したことを特徴とするＣＤＭＡ受
信機。 - 【請求項７】 前記ＣＤＭＡ受信機の前記パスサーチ装
置は、前記請求項２乃至５の何れか１項記載の構成を備
えたことを特徴とするＣＤＭＡ受信機。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25103298A JP2000082973A (ja) | 1998-09-04 | 1998-09-04 | パスサーチ装置及び該装置を用いたｃｄｍａ受信機 |
| US09/378,265 US6487193B1 (en) | 1998-09-04 | 1999-08-20 | Path searched device and CDMA receiver with the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25103298A JP2000082973A (ja) | 1998-09-04 | 1998-09-04 | パスサーチ装置及び該装置を用いたｃｄｍａ受信機 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000082973A true JP2000082973A (ja) | 2000-03-21 |
Family
ID=17216609
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25103298A Withdrawn JP2000082973A (ja) | 1998-09-04 | 1998-09-04 | パスサーチ装置及び該装置を用いたｃｄｍａ受信機 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6487193B1 (ja) |
| JP (1) | JP2000082973A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG108257A1 (en) * | 2001-06-15 | 2005-01-28 | Oki Electric Ind Co Ltd | Receiving circuit |
| WO2006123832A1 (ja) * | 2005-05-18 | 2006-11-23 | Nec Corporation | パスサーチ処理回路及びパスサーチ方法並びに制御プログラム |
| US7424050B2 (en) | 2003-10-24 | 2008-09-09 | Matsushita Electric Industrial Co., Ltd. | Matched filter circuit and correlation calculation method |
| US7443942B2 (en) | 2000-06-15 | 2008-10-28 | Sanyo Electric Co., Ltd. | Receiving device and receiving method |
| US7835423B2 (en) | 2006-07-27 | 2010-11-16 | Sony Corporation | Receiving device to determine the sampling rate for a received signal using a plurality of sampling rates |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000052863A1 (fr) * | 1999-03-01 | 2000-09-08 | Fujitsu Limited | Recepteur amrc |
| JP2001244848A (ja) * | 2000-02-28 | 2001-09-07 | Kawasaki Steel Corp | スペクトラム拡散通信受信装置 |
| JP3565199B2 (ja) * | 2001-10-19 | 2004-09-15 | 日本電気株式会社 | Ｃｄｍａ受信装置、基地局、携帯端末、パス選定方法及びプログラム |
| JP2003198427A (ja) * | 2001-12-28 | 2003-07-11 | Fujitsu Ltd | Ｃｄｍａ受信装置 |
| TW201002122A (en) * | 2002-04-12 | 2010-01-01 | Interdigital Tech Corp | Access burst detector correlator pool |
| US6785322B1 (en) * | 2002-04-12 | 2004-08-31 | Interdigital Technology Corporation | Node-B/base station rake finger pooling |
| US7126981B2 (en) * | 2002-04-25 | 2006-10-24 | Accton Technology Corporation | Method and apparatus for cell search for W-CDMA with effect of clock offset |
| AU2003259590A1 (en) * | 2003-01-23 | 2004-08-12 | Nec Australia Pty Ltd | Cell search method and apparatus in a WCDMA system |
| JP4304632B2 (ja) * | 2006-10-12 | 2009-07-29 | ソニー株式会社 | 受信装置、受信方法、プログラム、並びに、記録媒体 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5881058A (en) * | 1996-11-25 | 1999-03-09 | Motorola, Inc. | Method for performing a signal search in a wireless communication system |
| US5949812A (en) * | 1996-12-12 | 1999-09-07 | Trimble Navigation Limited | Method and system for conserving battery reserves in a navigation receiver by slowing and/or stopping the system clock during low demand |
| US6144649A (en) * | 1997-02-27 | 2000-11-07 | Motorola, Inc. | Method and apparatus for acquiring a pilot signal in a CDMA receiver |
| US6064690A (en) * | 1997-05-13 | 2000-05-16 | Yozan Inc. | Spread spectrum communication system |
| US6226315B1 (en) * | 1998-03-09 | 2001-05-01 | Texas Instruments Incorporated | Spread-spectrum telephony with accelerated code acquisition |
-
1998
- 1998-09-04 JP JP25103298A patent/JP2000082973A/ja not_active Withdrawn
-
1999
- 1999-08-20 US US09/378,265 patent/US6487193B1/en not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7443942B2 (en) | 2000-06-15 | 2008-10-28 | Sanyo Electric Co., Ltd. | Receiving device and receiving method |
| SG108257A1 (en) * | 2001-06-15 | 2005-01-28 | Oki Electric Ind Co Ltd | Receiving circuit |
| US7424050B2 (en) | 2003-10-24 | 2008-09-09 | Matsushita Electric Industrial Co., Ltd. | Matched filter circuit and correlation calculation method |
| WO2006123832A1 (ja) * | 2005-05-18 | 2006-11-23 | Nec Corporation | パスサーチ処理回路及びパスサーチ方法並びに制御プログラム |
| JP4807527B2 (ja) * | 2005-05-18 | 2011-11-02 | 日本電気株式会社 | パスサーチ処理回路及びパスサーチ方法並びに制御プログラム |
| US7835423B2 (en) | 2006-07-27 | 2010-11-16 | Sony Corporation | Receiving device to determine the sampling rate for a received signal using a plurality of sampling rates |
Also Published As
| Publication number | Publication date |
|---|---|
| US6487193B1 (en) | 2002-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2263676C (en) | Symbol-matched filter having a low silicon and power requirement | |
| EP1075089B1 (en) | Correlation detector and communication apparatus | |
| US6459883B2 (en) | Generic finger architecture for spread spectrum applications | |
| JP3937380B2 (ja) | パスサーチ回路 | |
| JP4642264B2 (ja) | スペクトル拡散通信用相関回路 | |
| EP0874471B1 (en) | Direct sequence spread spectrum correlator | |
| JP2000252866A (ja) | マルチキャリアスペクトル拡散通信における受信機、及び受信方法 | |
| JP4253703B2 (ja) | 受信装置 | |
| JP2000082973A (ja) | パスサーチ装置及び該装置を用いたｃｄｍａ受信機 | |
| US7251268B2 (en) | Rake receiver | |
| KR100361408B1 (ko) | Cdma 통신을 위한 동기포착회로 | |
| US7031377B2 (en) | Receiver and low power digital filter therefor | |
| KR20010028099A (ko) | 코드 분할 다중 접속방식을 이용한 수신기에서의 동기 추적장치 및 그 방법 | |
| JP2000244367A (ja) | スペクトル拡散受信装置 | |
| KR950007434B1 (ko) | 디지탈 얼리-레이트 트래킹 루프회로 | |
| JPH1155160A (ja) | スペクトル拡散受信機 | |
| JP2000269855A (ja) | マッチドフィルタ | |
| JP2002353859A (ja) | Ｗ−ｃｄｍａ通信方式の周波数制御方法および移動局 | |
| US6400757B1 (en) | Symbol-matched filter having a low silicon and power management | |
| KR100287913B1 (ko) | 통신 시스템에서 디지털 신호 처리 장치 및 방법. | |
| JP3310163B2 (ja) | スペクトル拡散受信機 | |
| JP2764152B2 (ja) | スライディング相関検出器 | |
| EP1182815A1 (en) | Matched filter and method for determining correlation | |
| EP1095466A1 (en) | Method for determining the start of a pulse in a spread spectrum system | |
| JP3869760B2 (ja) | マッチトフィルタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060110 |