KR100287913B1 - 통신 시스템에서 디지털 신호 처리 장치 및 방법. - Google Patents

통신 시스템에서 디지털 신호 처리 장치 및 방법. Download PDF

Info

Publication number
KR100287913B1
KR100287913B1 KR1019990003142A KR19990003142A KR100287913B1 KR 100287913 B1 KR100287913 B1 KR 100287913B1 KR 1019990003142 A KR1019990003142 A KR 1019990003142A KR 19990003142 A KR19990003142 A KR 19990003142A KR 100287913 B1 KR100287913 B1 KR 100287913B1
Authority
KR
South Korea
Prior art keywords
signal
output
mux
signal processing
feedback path
Prior art date
Application number
KR1019990003142A
Other languages
English (en)
Other versions
KR20000052224A (ko
Inventor
김종윤
이상우
김현정
Original Assignee
서평원
엘지정보통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서평원, 엘지정보통신주식회사 filed Critical 서평원
Priority to KR1019990003142A priority Critical patent/KR100287913B1/ko
Publication of KR20000052224A publication Critical patent/KR20000052224A/ko
Application granted granted Critical
Publication of KR100287913B1 publication Critical patent/KR100287913B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/24—Radio transmission systems, i.e. using radiation field for communication between two or more posts
    • H04B7/26—Radio transmission systems, i.e. using radiation field for communication between two or more posts at least one of which is mobile
    • H04B7/2628—Radio transmission systems, i.e. using radiation field for communication between two or more posts at least one of which is mobile using code-division multiple access [CDMA] or spread spectrum multiple access [SSMA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

본 발명은 부호 분할 다중 접속(CDMA)방식의 이동 통신 시스템에서 CDMA 신호처리를 위하여 여러 연산을 효율적으로 결합하여 처리할 수 있는 디지털 신호 처리 장치 및 방법에 관한 것이다. 이와 같은 본 발명은 입력되는 복수개의 신호중 하나의 신호를 선택하여 출력하는 다수의 먹스(MUX)로 이루어진 먹스부와, 상기 다수의 먹스로부터 출력되는 신호를 다음 신호 처리를 위해 저장하거나, 피드백시키기 위해 저장하는 다수의 레지스터와, 상기 다수의 레지스터에서 출력되는 신호를 승산하는 적어도 2개 이상의 곱셈기와, 상기 곱셈기의 출력신호 또는 다른 입력신호를 상기 피드백 경로로 받아들이는 1차 가감부와, 상기 1차 가감부의 출력신호 또는 다른 입력신호 상기 피드백 경로의 신호를 받아들이는 2차 가감부와, 상기 2차 가감부의 출력신호를 원하는 범위를 갖도록 데이터의 표시 자리수를 조정하는 가변 포화기(Variable Saturator)와, 상기 트랜케이터에서 출력되는 신호를 가변하는 트랜케이터(Trancator)와, 상기 피드백 경로에 의해 제공되는 심볼 단위의 데이터를 저장하여 상기 특정 먹스로 제공하는 심볼-레이트 레지스터 뱅크를 포함하여 구성된다.

Description

통신 시스템에서 디지털 신호 처리 장치 및 방법.{Digital Signal Processing Apparatus and Method}
본 발명은 부호 분할 다중 접속(CDMA)방식의 이동 통신 시스템에서 디지털 신호 처리 장치 및 방법에 관한 것으로서, 특히 CDMA 신호처리에 효율적인 구조를 갖기에 적당하도록 한 통신 시스템에서 디지털 신호 처리 장치 및 방법에 관한 것이다.
기존 IS-95 표준안에 따르면, CDMA 통신 시스템의 순방향 링크 복조 방식은 순방향 링크의 파일럿 신호를 이용하여 위상 정보를 추출하는 코히어런트(Coherent) 방식이 사용된다.
CDMA 신호 복조 장치로 수신된 파일럿 신호는 다중 경로에 의한 각 경로의 신호 위상, 신호 세기에 대한 정보를 포함하고 있으며, 이 때문에 파일럿 신호는 타이밍 동기를 위한 기준 신호로 사용된다.
이러한 수신 파일럿 신호를 I채널 및 Q채널에 대해 평균(Averaging)하는 모듈이 파일럿 필터(Pilot Filter)이며, 다중 경로에 의한 각 경로의 신호 세기는 I채널 및 Q채널에 대해 파일럿 필터로부터 출력되는 출력 벡터의 진폭(Magnitude)이고, 신호 위상은 출력 벡터의 극좌표(polar coordination)상의 각이다.
여기서 다중 경로에 의한 각 경로의 신호 위상은 수신신호의 주파수 에러를 추정하는데도 사용된다.
일반적으로 신호 복조 장치는 올바른 신호 수신을 위하여 지속적으로 타이밍 동기를 유지해 주어야 하는데, 이를 위해 Early 수신기 및 Late 수신기를 이용한다.
Early 수신기는 원래의 타이밍보다 신호를 일찍 수신하는 수신기이고, Late 수신기는 원래의 타이밍보다 신호를 늦게 수신하는 수신기이다.
또한 신호 복조 장치에는 이들 두 수신기의 오차를 이용하여 수신신호의 타이밍 에러를 검출하고, 이 검출된 타이밍 에러를 이용하여 위상 동기 루프(PLL : Phase Locked Loop)와 같은 폐쇄 루프 제어 방식(closed-loop control)에 의해 타이밍 오차를 보정하는 Early-Late 동기회로가 있다.
일반적으로 이동 통신 시스템의 기지국 또는 단말기에는 수신단이 각각 구비되어 있어, 무선 수신된 신호를 사용자가 알아들을 수 있게 들려주거나 복원하는 역할을 수행한다. 이러한, 각 수신단에는 복조장치가 구비되어 있어야한다.
도 1 은 종래 기술에 따른 CDMA 신호 복조 장치의 일부 구성을 나타낸 블록구성도이다.
도 1을 참조하면, 도시된 장치 구성에서는 CDMA 신호처리를 위해 PN 칩 단위로 처리하는 부분과, 다수의 PN 칩을 누산한 심볼(Symbol) 단위로 처리하는 부분으로 크게 나눌 수 있다.
PN 칩 단위로 처리하는 부분은 월쉬 심볼 누산부(13,14), 파일럿 필터(11), Early 칩 누산부(21,22) 및 Late 칩 누산부(31,32)가 있다.
여기서 월쉬 심볼 누산부(13,14)의 주기는 심볼 길이와 같은데, IMT-2000과 같은 CDMA 방식에서는 음성 서비스 뿐만 아니라 데이터 서비스도 동시에 제공해 주어야 하기 때문에, 데이터 처리시에는 월쉬 심볼 누산부(13,14)의 주기가 데이터 속도에 따라 가변된다.
예로써, 데이터 속도는 통상 수 Kbps에서 수 Mbps까지 있으며, 이에 따라 심볼 길이도 1.2288㎒의 PN 칩 속도에서 수 칩에서 수천 칩까지 가변된다.
이에 반해 파일럿 필터(11), Early 칩 누산부(21,22) 및 Late 칩 누산부(31,32)에서 파일럿 신호를 처리할 때는 가장 빨리 변하는 무선 환경에 맞도록 수십 칩 주기로 신호처리를 수행한다.
그밖에도 기존의 CDMA 신호 복조 장치에는 복합 직교 위상 쉬프트 키잉 역확산기(Complex QPSK Despreader)를 사용하는 역확산부(10,20,30)가 있다.
이 역확산부(10,20,30)는 수신신호에 동기가 맞는 PN 코드를 사용하여, 후단의 누산부들(Accumulator)(13,14,21,22,31,32)와 함께 상관기(Correlator)의 역할을 수행한다.
현재 고속의 무선 데이터 통신 환경은 무선 채널의 특성상 저속으로 이동중에만 데이터 서비스가 가능하며, 음성과 같은 저속의 통신 서비스는 고속으로 이동중에도 서비스가 가능해야 한다. 이와 같은 CDMA 처리는 처리의 관점에서 볼대 PN 칩 단위로 처리하는 부분과 다수개의 PN 찹을 누산한 심볼 단위의 처리하는 부분으로 구분된다.
그러나, 이와 같은 종래의 기술에서는 CDMA 신호 처리를 위하여 DSP에서 많이 사용하는 MAC(Multiply And aCumulation) 연산장치를 사용할 수 있다. 그러나 차세대 이동 통신 시스템(IMT-2000)과 같은 많은 신호 처리량을 필요로하는 시스템을 위해서는 보다 효율적이고 향상된 신호 처리용 연산장치가 필요하다.
본 발명의 목적은 이상에서 언급된 종래 기술의 문제점을 감안하여 안출한 것으로서, 부호 분할 다중 접속(CDMA)방식의 이동 통신 시스템에서 CDMA 신호처리를 위하여 여러 연산을 효율적으로 결합하여 처리할 수 있는 디지털 신호 처리 장치 및 방법을 제공하기 위한 것이다.
이와 같은 목적을 달성하기 위하여 본 발명의 특징에 따르면, 통신 시스템에서 디지털 신호 처리 장치가 입력되는 복수개의 신호중 하나의 신호를 선택하여 출력하는 다수의 먹스(MUX)로 이루어진 먹스부와, 상기 다수의 먹스로부터 출력되는 신호를 다음 신호 처리를 위해 저장하거나, 피드백시키기 위해 저장하는 다수의 레지스터와, 상기 다수의 레지스터에서 출력되는 신호를 승산하는 적어도 2개 이상의 곱셈기와, 상기 곱셈기의 출력신호 또는 다른 입력신호를 상기 피드백 경로로 받아들이는 1차 가감부와, 상기 1차 가감부의 출력신호 또는 다른 입력신호 상기 피드백 경로의 신호를 받아들이는 2차 가감부와, 상기 2차 가감부의 출력신호를 원하는 범위를 갖도록 데이터의 표시 자리수를 조정하는 가변 포화기(Variable Saturator)와, 상기 트랜케이터에서 출력되는 신호를 가변하는 트랜케이터(Trancator)와, 상기 피드백 경로에 의해 제공되는 심볼 단위의 데이터를 저장하여 상기 특정 먹스로 제공하는 심볼-레이트 레지스터 뱅크를 포함하여 구성된다.
또한, 본 발명의 다른 특징에 따르면, 통신 시스템에서 디지털 신호 처리 방법이 입력되는 신호를 수신하여 I, Q 심볼을 구하는 단계와, 상기 입력신호의 주파수 에러를 구하는 단계와, 상기 입력신호의 수신 신호 세기 지시(RSSI)값을 구하는 단계와, 상기 입력신호의 시간 추적 위상을 구하는 단계로 이루어진다.
도 1 은 종래 기술에 따른 CDMA 신호 복조 장치의 일부 구성을 나타낸 블록구성도.
도 2은 본 발명에 따른 디지털 신호 처리장치의 블럭 구성도.
*도면의 주요 부분에 대한 부호의 설명*
10, 20 : 프론트-앤드 데이터 버퍼
30 : 심볼-레이트 레지스터 뱅크
41-51 : 먹스
61-69 : 레지스터
71,72 : 곱셈기
73, 74 : 덧셈/뺄셈기
75 : 가변 포화기
76 : 베럴 쉬프터
81-84 : 앤드 게이트
100 : 1차 가감부
200 : 2차 가감부
이하, 본 발명의 일 실시 예에 따른 디지털 신호 처리용 연산장치의 구성과 작용을 첨부된 도면을 참조하여 설명한다.
도 2은 본 발명에 따른 디지털 신호 처리장치의 블럭 구성도이다.
도 2을 참조하면, 본 발명의 디지털 신호 처리장치는 도면에 도시되지 않은 A/D 변환기를 통하여 수신된 무선 주파수 신호를 I,Q 채널별로 각각 나누어 저장하는 프론트-앤드 데이터 버퍼(10,20)와, 프론트-앤드 데이터 버퍼(10,20)에서 출력되는 신호를 각각 입력되는 두개의 신호중 하나의 신호를 선택하여 출력하거나, 피드백되는 신호와 프론트-앤드 데이터 버퍼(10,20)에서 출력되는 신호중 한 신호를 입력신호로하여 하나의 신호를 선택하여 출력하는 먹스(MUX)(41-51)와, 다수의 먹스로부터 출력되는 신호를 다음 신호 처리를 위해 저장하거나, 피드백시키기 위해 저장하는 다수의 레지스터(61-69)와, 다수의 레지스터(61-69)중 특정 레지스터(61-64)에서 출력되는 신호를 곱셈처리하는 곱셈기(67,68)와, 곱셈기(67,68)의 출력신호 또는 다른 입력신호를 상기 피드백 경로로 받아들이는 1차 가감부(100)와, 1차 가감부(100)의 출력신호 또는 다른 입력신호 피드백 경로의 신호를 받아들이는 2차 가감부(200)와, 2차 가감부(200)의 출력신호를 저장하는 특정 레지스터의 출력을 원하는 범위를 갖도록 데이터의 표시 자리수를 조정하는 가변 포화기(Variable Saturator)(75)와, 가변 포화기의 출력신호를 가변하는 트랜케이터(Trancator)(76)와, 피드백 경로에 의해 제공되는 심볼 단위의 데이터를 저장하여 상기 특정 먹스로 제공하는 심볼-레이트 레지스터 뱅크(30)를 포함하여 구성된다.
여기서, 레지스터(62,69)는 연산의 중간 결과를 피드백 처리하기 위한 것이고, 레지스터(61-68)는 신호 연산시 파이프라인 방식으로 처리하기 위한 것이다.
본 발명에 따른 통신 시스템에서 디지털 신호 처리 방법에서 CDMA 신호를 처리하기 위해서는 프론트-앤드 데이터 버퍼(10,20)에는 I 채널의 왈시 심볼과, 파일럿 필터의 신호와, Q 채널의 왈시 심볼과, 파일럿 필터의 신호가 저장된다. CDMA 신호는 도 2에 도시된 연산장치를 통해 위에서 언급한 데이터들로부터 I, Q 채널 심볼, 주파수 에러, 시간 추적 위상, RSSI(Received Signal Strength Indication)의 결과가 연산되어진다. 이와 같은 결과를 연산하기 위해서는 에너지 연산, 복소수 곱셈(Complex Multiplication), IIR 필터 등의 연산이 이루어져야한다.
본 발명의 일 실시 예에 따른 통신 시스템에서 디지털 신호 처리 방법은 입력되는 신호를 수신하여 I, Q 심볼을 구하기 위해 4 싸이클, 입력신호의 주파수 에러를 구하기 위해 3 싸이클, 입력신호의 수신 신호 세기 지시(RSSI)값을 구하기 위해 4 싸이클, 입력신호의 시간 추적 위상을 구하기 위해 7 싸이클을 이용하여 아래의 표 1에 도시된 바와 같이 총 16 싸이클로 연산장치가 동작된다.
이와 같은 표 1에서, 첫 번째 클럭 싸이클에서는 레지스터(61-64)에 각각 I 채널 왈시 심볼, 파일롯 필터 결과, Q 채널 왈시 심볼, 파일롯 필터 결과가 저장된다.
두 번째 클럭 싸이클에서는 레지스터(62,64)에 Q 채널 파일롯 필터 결과와, I 채널 파일롯 필터 결과가 각각 저장되며, 레지스터(67,68)에는 첫 번째 클럭 싸이클의 레지스터(61-64)에 있던 결과가 곱셈처리되어 저장된다. 이때, 레지스터(65)에는 다음에 처리될 이전의 Q 채널 파일롯 필터 결과가 저장된다.
세 번째 클럭 싸이클에는 레지스터(61,63)에는 이전 파일롯 필터 결과가 저장되며, 레지스터(67,68)에는 두 번째 싸이클에 레지스터(61-64)에 있는 내용이 곱셈처리된다. 레지스터(69)에는 두 번째 사이클이 레지스터(67,68)에 있는 내용, 즉 I 채널 왈시 심볼과 I 채널 파일롯 필터 결과의 승산된 결과와, Q 채널 왈시 심볼과 Q 채널 파일롯 필터 결과의 승산된 결과가 가산되어 저장되며, 이 결과가 I 채널의 심볼이 된다.
네 번째 클럭 싸이클에서 레지스터(61,62)에는 I 채널 파일롯 필터 결과가, 레지스터(63)에는 세 번째 클럭 싸이클의 레지스터(65)의 저장되어 있던 Q 채널 파일롯 필터 결과가, 레지스터(64)에는 Q 채널 파일롯 필터 결과가 각각 저장된다. 또한, 레지스터(67)에는 세 번째 클럭 싸이클의 레지스터(61,62)의 내용이, 레지스터(68)에는 세 번째 클럭 싸이클이 레지스터(63,64)의 내용이 승산되어 저장된다. 이 결과는 다음 싸이클에서 레지스터(69)를 통해 주파수 에러로 출력된다. 레지스터(69)에는 세번째 클럭 싸이클의 레지스터(67,68)에 있는 내용, 즉 I 채널 왈시 심볼과 Q 채널 파일롯 필터 결과의 승산된 결과와 Q 채널 왈시 심볼과 I 채널 파일롯 필터 결과의 승산된 결과가 감산되어 저장되며, 이 결과가 Q 채널의 심볼이 된다.
다섯 번째 클럭 싸이클에서는 레지스터(67,68)에 각각 네 번째 클럭 싸이클의 레지스터(61,62)와 레지스터(63,64)의 내용이 승산되어지며, 레지스터(65)에는 기존의 RSSI 값이 심볼-레이트 레지스터 뱅크(30)를 통해 로드된다. 레지스터(65,67,68)의 내용은 가산, 감산을 통한 IIR 필터동작으로 다음 싸이클에 레지스터(69)를 통해 새로운 RSSI 값을 출력한다. 이때, 7번째와 8번째 클럭 싸이클에서 레지스터(65)에 핑거의 수신 에너지의 상태를 판단할 수 있는 임계값(예를 들어, 표 1의 I, OUT LOCK)이 저장되어 레지스터(69)값과 감산되어 핑거가 LOCK 상태 또는 OUT_LOCK 상태를 읽을 수 있게한다.
일곱 번째 클럭 싸이클부터 열 네번째 클럭 싸이클은 시간 추적 위상을 구하기 위한 동작으로 이른(Early) 심볼과 늦은(Late) 심볼의 연산을 통해 시간 추적 위상값을 구한다. 이러한 동작은 위에서 보인 표 1에 따른 동작순서로 진행된다. 본 발명의 실시 예에 제시된 16 클럭 싸이클의 동작은 파이프라인 방식으로 처리되어, 다음번 16 클럭 싸이클 동안은 새로운 값들이 I 채널 심볼, Q 채널 심볼, 주파수 에러, RSSI, 시간 추적 등의 순서로 출력된다.
이상에서의 설명에 따르면, 본 발명에 따른 디지털 신호 처리용 연산장치는 이중의 곱셈기를 이용하고, 이중의 곱셈기의 결과를 다른 연산과 효율적으로 결합하기 위하여 파이프라인 형태로 처리한다. 또한, 중간 계산 결과를 궤환 경로(Feedback Path)를 제공함으로써 메모리를 리드/라이트하는 동작이 최소화시킬 수 있다. 따라서, 멀티미디어 정보를 근간으로 하는 차세대 통신 시스템에 적용하여 사용하기가 적절하다.

Claims (4)

  1. 입력되는 복수개의 신호중 하나의 신호를 선택하여 출력하는 다수의 먹스(MUX)로 이루어진 먹스부와,
    상기 다수의 먹스로부터 출력되는 신호를 다음 신호 처리를 위해 저장하거나, 피드백시키기 위해 저장하는 다수의 레지스터와,
    상기 다수의 레지스터에서 출력되는 신호를 승산하는 적어도 2개 이상의 곱셈기와,
    상기 곱셈기의 출력신호 또는 다른 입력신호를 상기 피드백 경로로 받아들이는 1차 가감부와,
    상기 1차 가감부의 출력신호 또는 다른 입력신호 상기 피드백 경로의 신호를 받아들이는 2차 가감부와,
    상기 2차 가감부의 출력신호를 원하는 범위를 갖도록 데이터의 표시 자리수를 조정하는 가변 포화기(Variable Saturator)와,
    상기 트랜케이터에서 출력되는 신호를 가변하는 트랜케이터(Trancator)와,
    상기 피드백 경로에 의해 제공되는 심볼 단위의 데이터를 저장하여 상기 특정 먹스로 제공하는 심볼-레이트 레지스터 뱅크를 포함하여 구성된 것을 특징으로 하는 통신 시스템에서 디지털 신호 처리 장치.
  2. 제 1항에 있어서, 상기 피드백 경로를 제공하는 먹스(MUX)에는 상기 레지스터와 상기 가변 포화기의 출력신호가 입력되는 것을 특징으로 하는 통신 시스템에서 디지털 신호 처리 장치.
  3. 입력되는 신호를 수신하여 I, Q 심볼을 구하는 단계와,
    상기 입력신호의 주파수 에러를 구하는 단계와,
    상기 입력신호의 수신 신호 세기 지시(RSSI)값을 구하는 단계와,
    상기 입력신호의 시간 추적 위상을 구하는 단계로 이루어진 것을 특징으로 하는 통신 시스템에서 디지털 신호 처리 방법.
  4. 제 3항에 있어서, 상기 디지털 신호 처리시 중간 결과를 미리 저장하여, 저장된 데이터가 필요할 경우에 이용하는 것을 특징으로 하는 통신 시스템에서 디지털 신호 처리 방법.
KR1019990003142A 1999-01-30 1999-01-30 통신 시스템에서 디지털 신호 처리 장치 및 방법. KR100287913B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990003142A KR100287913B1 (ko) 1999-01-30 1999-01-30 통신 시스템에서 디지털 신호 처리 장치 및 방법.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990003142A KR100287913B1 (ko) 1999-01-30 1999-01-30 통신 시스템에서 디지털 신호 처리 장치 및 방법.

Publications (2)

Publication Number Publication Date
KR20000052224A KR20000052224A (ko) 2000-08-16
KR100287913B1 true KR100287913B1 (ko) 2001-04-16

Family

ID=19572896

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990003142A KR100287913B1 (ko) 1999-01-30 1999-01-30 통신 시스템에서 디지털 신호 처리 장치 및 방법.

Country Status (1)

Country Link
KR (1) KR100287913B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100459120B1 (ko) * 2000-03-21 2004-12-03 엘지전자 주식회사 신호처리를 위한 연산 장치

Also Published As

Publication number Publication date
KR20000052224A (ko) 2000-08-16

Similar Documents

Publication Publication Date Title
US5715276A (en) Symbol-matched filter having a low silicon and power requirement
US6459883B2 (en) Generic finger architecture for spread spectrum applications
US6788731B2 (en) Flexible correlation and queueing in CDMA communication systems
EP1109323B1 (en) Apparatus producing a continous stream of correlation values
EP2003789B1 (en) Cdma receiver and cdma receiving method
US8576952B2 (en) Configurable all-digital coherent demodulator system for spread spectrum applications
US5793796A (en) Apparatus for use in equipment providing a digital radio link between a fixed and a mobile radio unit
US7003022B2 (en) Matched filter and receiver for mobile radio communication system
JP2000082973A (ja) パスサーチ装置及び該装置を用いたｃｄｍａ受信機
EP0884856A2 (en) Spread spectrum communication system
KR100287913B1 (ko) 통신 시스템에서 디지털 신호 처리 장치 및 방법.
US7031377B2 (en) Receiver and low power digital filter therefor
KR100441733B1 (ko) 확산 스펙트럼 수신기용 경로 탐색기
JP2002050982A (ja) Ｃｄｍａ受信装置及びその方法
JPH1117652A (ja) フレーム同期検出回路
US7903722B2 (en) Hardware-efficient searcher architecture for code division multiple access (CDMA) cellular receivers
US6400757B1 (en) Symbol-matched filter having a low silicon and power management
KR100958472B1 (ko) 시디엠에이 신호 복조 연산장치
KR100459120B1 (ko) 신호처리를 위한 연산 장치
KR20000052222A (ko) 신호 복조 장치
JP2002033681A (ja) ディジタル相関器
KR19990058269A (ko) 코드 분할 다원 접속 시스템에서의 주파수 트래커
KR20000052223A (ko) 저전력 신호 복조 방법
JP2004007779A (ja) Ｃｄｍａ受信装置及びその方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130117

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140115

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20150116

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20160112

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee