JP2764152B2

JP2764152B2 - スライディング相関検出器

Info

Publication number: JP2764152B2
Application number: JP50858094A
Authority: JP
Inventors: 衛佐和橋; 文幸安達
Original assignee: NTT Mobile Communications Networks Inc
Current assignee: NTT Docomo Inc
Priority date: 1993-09-06
Filing date: 1994-09-05
Publication date: 1998-06-11
Anticipated expiration: 2013-06-11

Description

【発明の詳細な説明】技術分野この発明は、例えば移動通信においてスペクトル拡散
を用いてマルチプルアクセスを行うCDMA方式における無
戦機受信部に用いられ、スペクトル逆拡散して狭帯域信
号に戻すために、初期同期を確立するスライディング相
関検出器に関するものである。

背景技術 CDMA伝送には従来の変調信号を高速レートの拡散符号
で拡散する直接拡散（DS）方式と、周波数ホッピング
（FH）方式に分類できる。FH方式では１シンボルをチッ
プと呼ばれる単位に分解してチップ毎に異なる中心周波
数の信号に高速に切り替える必要があり、装置の実現性
が困難であるため、通常はDS方式が用いられる。スペク
トル拡散（SS）の無線機では、SCPC（Single Channel P
er Carrier）/FDMA（Frequency Division Multiple Acc
ess）、あるいはTDMA（Time Division Multiple Acces
s）の無線機に比較して送信側では通常の変調の後に拡
散系列符号で２次変調を行い、信号帯域を拡散して伝送
する。受信側ではまず広帯域の受信入力信号を逆拡散と
いう過程で元の狭帯域の信号に戻してから従来の復調処
理を行う。この受信側の逆拡散という過程において、受
信信号の拡散系列符号と受信機側で発生する拡散系列符
号のレプリカとの間で同期をとる必要がある。

この受信信号の拡散系列符号と受信機側の拡散系列符
号のレプリカとの同期のプロセスは、初期同期（Acquis
ition）という過程と同期保持（Tracking）と言う過程
に分類できる。拡散系列符号は±１チップの範囲でしか
自己相関が得られないため、まず初期同期の過程で受信
した拡散系列符号と参照する拡散系列符号のレプリカの
位相差が±１チップより十分小さい範囲に入るように捕
捉し、次のトラッキングの処理では相互の符号をこの範
囲に保持する。この発明は特に初期同期に係わるもので
ある。以下従来の初期同期方法について説明する。

拡散系列符号における初期同期は大きく分類すると、
コヒーレント、ノンコヒーレントに分けられる。コヒー
レント同期では、受信信号の搬送波の位相がわかってい
なければならない。通常、搬送波は送受の信号間の同期
していないため、逆拡散の前に搬送波の位相を求めるこ
とは困難である。このため、従来は、受信機側の拡散系
列符号のレプリカで逆変調し、帯域制限後振幅２乗検波
器で検波して、しきい値判定を行うノンコヒーレントな
方法が多く用いられてきた。

一般的な拡散系列符号のノンコヒーレントによる初期
同期は、受信信号の拡散系列符号と受信機側の拡散系列
符号のレプリカとを乗算し、２つの信号の相関をとる。
この相関出力を検波し、検波出力がしきい値を越えるか
否かで同期が確立したか否かを判定する。同期が確立し
ていない場合は、受信機側の拡散系列符号のレプリカの
位相を変えて、再度同期がとれたかを判定する。これを
同期がとれるまで行う。これをスライディング相関とい
う。

スライディグ相関による初期同期は、相関信号を積分
する時間τｄ（この時間をdwell timeという）が固定で
あるが、可変であるかに分類できる。また、固定積分時
間の方法もさらにシングルデュエル（single dwell）タ
イプとマルチプルデュエル（multiple dwell）タイプに
分けられる。これらは検波器の出力信号の判定が１回の
積分時間で行われるか、あるいは複数に時間積分の判定
で行われるかに対応する。初期同期検出の精度を高める
ためにはこのデュエル時間を長くとる必要がある。

まずシングルデュエルタイプのスライディング相関に
よる初期同期について説明する。

第１図に従来のスライディング相関によるシングルデ
ュエル同期システムのブロック構成を示す。非同期検波
の場合、逆拡散の過程では搬送波信号の位相は未知であ
る。入力端子11からの雑音成分を含んだ受信信号は、拡
散系列符号レプリカ生成部12からの拡散系列符号のレプ
リカと、乗算回路13で乗算され相関がとられる。乗算回
路13の出力は、帯域通過フィルタ14を通過後、振幅２乗
検波器15で振幅検波される。この検波出力は積分−ダン
プ回路16でデュエル時間τｄだけ積分される。この積分
出力はしきい値判定回路17でしきい値判定され、しきい
値以下の場合は、電圧制御クロック発生器18が制御さ
れ、そのクロックで動作するレプリカ生成部12の動作速
度が制御される。

スライディング相関によるシングルデュエル同期シス
テムの低域通過型等価表現のブロック構成を第２図に示
す。受信入力信号は直交検波器21でＩ、Ｑチャネルの信
号に直交検波される。これらＩ、Ｑチャネル信号は低域
通過フィルタ22、23を通じ、A/D変換回路24、25でそれ
ぞれディジタル信号に変換される。この直交検波出力
は、拡散系列符号で直接変調されているがこの拡散系列
符号の位相は未知である。直交検波出力は、乗算器13
I、13Qへ供給され、拡散系列符号レプリカ生成部12のレ
プリカと乗算される。逆拡散を受けたＩ、Ｑチャネル信
号はそれぞれ低域通過フィルタ26、27を通じて通過され
た後、振幅２乗検波器15I、15Qで振幅２乗検波される。
これら振幅検波された信号は加算回路28で振幅合成され
て積分−ダンプ回路16で積分され、しきい値判定回路17
でしきい値と比較される。

マルチプルデュエル同期システムのブロック構成をを
第３図に示す。入力端子11からの受信信号は、拡散系列
符号レプリカ生成部12からのが拡散系列符号のレプリカ
と乗算器13で乗算される。乗算器13の出力は振幅２乗検
波器15で振幅検波される。そして、Ｎ個の積分−ダンプ
回路16₁〜16_Nに入力する。これらの積分−ダンプ回路16
₁〜16_Nのデュエル時間をτd1〜τdNとすると、このＮ個
の積分−ダンプ回路16₁〜16_Nのデュエル時間の関係は τ_d1≦τ_d2≦τ_d3≦・・・≦τ_dN である。そして、その各出力信号Z_iがしきい値を越える
確率は、Zk（k:1,i−１）がそれぞれのしきい値を越え
る確率に依存する。したがって、同期判定部32におい
て、（ｉ−１）以前の積分−ダンプ回路16₁から16_i-1の
出力信号レベルが全てしきい値を越えた場合にのみ、ｉ
番目の積分−ダンプ回路16iの出力信号はしきい値と比
較される。途中の積分−ダンプ回路16_kの出力信号がし
きい値以下の場合には、拡散系列符号のレプリカの位相
を更新し、全ての積分−ダンプ回路16をリセットし、次
のサーチ過程に進む。

同期識別のためのサーチを終了するためには、最初の
積分ダンプ回路16₁から順番に検査を行って、Ｎ個目の
積分ダンプ回路16_Nの出力の検査まで完了する必要があ
る。

まとめると、同期判定部32は、次のアルゴリズムに従
って同期判定を行っている。

（１）Ｎ個の積分−ダンプ回路16₁〜16_Nの出力信号Z₁〜
Z_Nがしきい値を越えて同期状態と判定した場合には、同
期したものとしサーチを終了する。

（２）ある検波器出力Z_iがしきい値判定に失敗し、現在
の位置状態が正しくないと判定したならばサーチを継続
し、拡散系列符号レプリカ生成部12から出力される拡散
系列符号のレプリカの位相を定められた分遅延させる。

第３図の構成のマルチプルデュエル同期システムにお
いては、ある位相の拡散系列符号に対して、同期がとれ
ているかを判定するための最大時間はτdNである、最小
時間はτ_d1である。したがって、デュエル時間τ_dk（ｋ
＜Ｎ）の検査時点で、拡散系列符号のレプリカのほとん
どの位相に対して同期判定を行うことができる。一方シ
ングルヂュエル同期システムでは全てのセルにおける検
査時間はτdNに等しい。従ってマルチプルデュエル同期
システムでは、シングルデュエルに比較して初期同期時
間を短縮できる。

なお、マルチプルデュエル同期システムにおいて、そ
れぞれの積分−ダンプ回路16₁〜16_Nの積分時間はオーバ
ーラップしている。このため、実際の構成では、Ｎ個の
積分−ダンプ回路16₁〜16_Nは並列に構成さえる必要はな
く、１つの積分回路で構成することもできる。１つの積
分回路から、ｔ＝τ_d1，τ_d2，・・・τ_dNの各時点で中
間値が出力され、出力された積分値は、順次しきい値比
較が行われる。この積分回路は、同期がとれていないと
判定され、次の位相の拡散系列符号のサーチに進むこと
を決定した場合にリセットされる。

スライディング相関器は、時間積分により受信信号の
拡散系列符号と受信側で生成する拡散系列符号のレプリ
カとの相関を得るため、回路規模としては十分小さい回
路規模で構成でき、LSI化に適した回路構成ができる。
しかし、スライディング相関器では、前述の通り時間積
分する必要があり、初期同期が確立するまでには時間が
かかる。

この発明では高速同期が可能なスライディング相関検
出器を提供することを目的とする。

発明の開示本発明は、受信信号を蓄積するメモリ回路と、受信信
号の蓄積速度に比較して十分高速の周波数で前記メモリ
回路に記憶した受信信号を読みだすクロック信号を発生
するタイミング生成回路と、拡散系列符号のレプリカを
発生する拡散系列符号レプリカ生成部と、読み出された
受信信号と前記拡散系列符号レプリカとの乗算を行う乗
算回路と、乗算回路の出力信号を所定時間にわたって積
算する積算回路と、積算回路の出力信号が所定のしきい
値を越えたか否かを判定するしきい値判定回路と、拡散
系列符号レプリカ生成部を制御して前記クロック信号と
同一速度で拡散系列符号を発生させるとともに、しきい
値判定回路の判定出力がしきい値以下の場合、拡散系列
符号レプリカの位相を変化させるクロック発生回路とを
具備するスライディング相関検出器である。

また、別の発明は、受信信号を蓄積するメモリ回路
と、受信信号の蓄積速度に比較して十分高速の周波数で
前記メモリ回路に記憶した受信信号を読みだすクロック
信号を発生するタイミング生成回路と、複数の異なる位
相の拡散系列符号のレプリカを発生する拡散系列符号レ
プリカ生成部と、読み出された受信信号と複数の拡散系
列符号レプリカと、それぞれ乗算を行う複数の乗算回路
と、複数の乗算回路の出力信号を所定時間にわたってそ
れぞれ積算する複数の積算回路と、複数の積算回路の出
力信号がそれぞれ所定のしきい値を越えたか否かを判定
するしきい値判定回路と、拡散系列符号レプリカ生成部
を制御して前記クロック信号と同一速度で拡散系列符号
を発生させるとともに、前記複数の計算回路の出力信号
がすべてしきい値以下の場合、しきい値判定回路の出力
により、拡散系列符号レプリカの位相を変化させるクロ
ック発生回路とを具備するスライディング相関検出器で
ある。

この発明のスライディング相関検出器は、例えば移動
通信においてスペクトル拡散を用いてマルチプルアクセ
スを行うCDMA方式における受信部に用いられ、スペクト
ル逆拡散して狭帯域信号に戻すために、速く初期同期を
確立することができる。

図面の簡単な説明第１図は、従来のシングルデュエル同期システムのブ
ロック図である。

第２図は、従来の直交検波型スライディング相関器の
ブロック図である。

第３図は、従来のマルチプルデュエル同期システムを
示すブロック図である。

第４図はこの発明のスライディング相関器の実施例を
示すブロック図である。

第５図は、第４図のスライディング相関器の動作を説
明する図である。

第６図はこの発明のスライディング相関器の他の実施
例を示すブロック図である。

第７図は、第６図のスライディング相関器の動作を説
明する図である。

発明を実施するための最良の形態図面を参照して、本発明の実施例を説明する。

第４図は、この発明のスライディング相関検出器の基
本的な実施例のブロック図である。第４図において、43
はメモリ回路であり、A/D変換された受信信号をデュエ
ル時間τｄ＋α分記憶している。42はタイミング回路
で、制御部41により制御されており、メモリ回路43に書
き込みタイミング信号と読み出しタイミング信号を発生
する。読み出しタイミング信号は、書き込みタイミング
信号よりＫ倍速い信号を用いている。45は乗算回路でメ
モリ回路から読み出された受信信号と拡散系列符号レプ
リカ生成部44からの拡散系列符号のレプリカとを乗算す
る。46は乗算回路で、受信信号と拡散系列符号のレプリ
カとを乗算したものをデュエル時間τｄ積算する。47は
しきい値判定回路で、デュエル時間τｄ積算された受信
信号と拡散系列符号のレプリカとを乗算したもので、初
期同期がとれているかを判定する。48は電圧制御クロッ
ク発生回路で、しきい値判定回路47からの出力を受けて
拡散系列符号レプリカ生成部44へ供給するクロックを発
生する。しきい値判定回路47の出力はタイミング発生回
路42へも入力され、メモリ回路の読み出しタイミング信
号を制御している。53は振幅２乗積算回路で、初期同期
がとれた後に、受信信号と拡散系列符号のレプリカとを
乗算したものを１シルボル分積算する。54はシンボルタ
イミング生成回路で、DPLL（Degital Phase−locked Lo
op）で構成されており、振幅２乗積算回路53からの出力
とタイミング発生回路からの出力でシンボルタイミング
を生成している。

第５図は、第４図の構成の実施例の初期同期の動作を
説明する図であり、第４図、第５図を用いてこの実施例
の初期同期のためのスライディング相関の動作を説明す
る。

さて、説明するに際し、以下のことを前提とする。デ
ュエル時間τｄは一般的に１シンボル周期と同じとする
場合が多いので、この実施例においてもデュエル時間を
１シンボル時間としている。また、メモリ回路に43に
は、１シンボル＋α分の受信信号が格納することのでき
る容量がある。また、タイミング発生回路42からの書き
込みタイミング信号、読み出しタイミング信号の周波数
をそれぞれ1/TC,K/TC（TC:1チップ周期）とする。この
ため、Ｍ＝１シンボル周期/TC個の相関値（乗算値）の
積算が行われる。この前提は、任意に変更できる。

制御部41からの起動により、タイミング発生回路42か
ら書き込みタイミング信号が出力され、A/D変換された
受信信号がメモリ回路43に格納される（第５図（Ａ）参
照）。受信信号がデュエル時間τｄ分（この場合１シン
ボル分）格納されると、書き込みタイミング信号のＫ倍
の周波数の読み出しタイミング信号がタイミング発生回
路42から出力される。この読み出しタイミング信号によ
り、受信信号がメモリ回路43からＫ倍の速さで読み出さ
れる（第５図（Ｂ）参照）。拡散系列符号レプリカ生成
部44から読み出しタイミング信号と同じ周波数で生成さ
れる拡散系列符号のレプリカ（第５図（Ｃ）参照）と、
読み出された受信信号とを乗算回路45で乗算して、積算
回路46でデュエル時間τ_ｄ（この場合は１シンボル時
間）積算する。積算回路46の出力はしきい値判定回路47
に入力され、初期同期がとれたかを判定される。

初期同期がとれていないときは、しきい値判定回路47
の出力により、電圧制御クロック回路48で拡散系列符号
レプリカ生成部44からの拡散系列符号のレプリカの位相
を１チップ分ずらせて発生させる。また、しきい値判定
回路47の出力によりタイミング発生回路42からの読み出
しタイミング信号が出力されて同じ受信信号が再度読み
出される。そして、乗算、積算が行われ、しきい値判定
回路47へ入力される。そして、初期同期がとれていると
しきい値判定回路47が判定するまで、上記の動作が繰り
返される。

しきい値判定回路47が初期同期がとれていると判定し
たときは、その出力がタイミング発生回路42,電圧制御
クロック発生回路48へ送られ、初期同期のためのスライ
ディング動作を停止する。以後は、タイミング発生回路
42,電圧制御クロック発生回路48からは、Ｋ倍ではな
く、チップ周期のタイミング信号等が出力される。

このように、相関検出動作をチップの周波数のＫ倍で
行うため、従来のスライディング相関に比較して、初期
同期確立時間が1/Kになり、高速同期が可能になる。

同期された受信信号のシンボルのタイミング信号は、
振幅２乗積算回路53で振幅２乗され、１シンボル分積算
されて、その出力がシンボルタイミング生成回路54へ供
給され、シンボルタイミングが形成される。

メモリ回路の容量は、繰返し読み出されるデュエル時
間τ_ｄ分の受信信号（上記の場合は１シンボル分の受信
信号）と、初期同期確立までの最悪ケース分の受信信号
が記憶できるだけの容量があればよい。

CDMA方式の移動通信に適用するためには、高速同期確
立が必要である。特に通信に入る前の制御チャネル確立
では、基地局は移動局からの上り制御チャンネルを１発
目で受信する必要がある。このとき、おおよその基地局
における制御チャネルを受信するタイミングは、基地局
から移動局への制御チャネル信号送信タイミングから推
定できる。このタイミングでメモリ回路43への蓄積を開
始するように、制御部41はタイミング発生回路42を制御
する。

第４図のスライディング相関検出器は、シングルデュ
エルタイプであるが、この発明は、マルチプルデュエル
タイプにも適用できる。この場合は、第４図において、
積算回路46を複数設け、それぞれが異なるデュエル時間
積算するようにし、複数の積算回路から並列にしきい値
判定回路に入力してそれぞれ判定されるように構成すれ
ばよい。また、積算回路46から中間値を発生させ、それ
を判定する様にしてもよい。なお、A/D変換、メモリへ
の読み込みを１チップ周期で説明したが、もっと速い周
期で行うことも当然できる。

また、第４図のスライディング相関検出器において、
乗算回路45,積算回路46を複数の回路で構成し、並列演
算をすることにより、もっと高速に初期同期を確立する
ことができる。この例を第６図に示す。

第６図において、11は入力端子、21は直交検波回路、
22,23はローパスフィルタ、24,25はA/D変換回路であ
る。43はメモリ回路,56はＮ個の複素乗算回路,57はＮ個
の積算回路で、並列演算ができる。58はしきい値判定回
路で、複数の積算回路からの積算値のしきい値を並列に
判定する。51は振幅２乗検波回路,25はループフィルタ,
48は電圧制御クロック発生回路であり、これらの構成で
トラッキング（追従）動作を行う。電圧制御クロック発
生回路48は初期同期確立のためにも用いられている。55
は拡散系列符号レプリカ生成部で、並列に複数の位相の
拡散符号系列符号のレプリカを生成できる。制御部41、
タイミング発生回路42,振幅２乗積算回路53,シンボルタ
イミング生成回路54は、第６図に示した実施例と同様の
ものである。

この第６図に示された並列動作のスライディング相関
器の初期同期確立の動作を、第７図を用いて説明する。
この場合の前提も第４図，第５図とおなじとする。

入力端子11からの受信信号は、直交検波回路21で直交
検波されベースバンドの信号となった後、ローパスフィ
ルタ22,23を介して、A/D変換回路24,25でデジタル信号
に変換されて、メモリ回路43に入力する（第７図（Ａ）
参照）。メモリ回路43は、第７図に示したメモリ回路と
同様に、制御部41で制御されるタイミング発生回路42か
らの書き込みタイミング信号，読み出しタイミング信号
により書き込み、読み出しが行われる。読み出しタイミ
ング信号は書き込みタイミング信号（この例ではチップ
周期TC）より、Ｋ倍速い信号が用いられている。メモリ
回路43から、Ｎの複素乗算回路56に同じ受信信号が入力
される。拡散系列符号レプリカ生成部55から、同じ拡散
系列符号の位相の異なる符号が、それぞれの乗算回路56
に入力される。それぞれの乗算回路56の出力は、それぞ
れの積算回路56でデュエル時間τｄ積算され、しきい値
判定回路47でそれぞれ積算された信号が同期しているか
判定する。拡散系列符号レプリカ生成部55の出力、複素
乗算回路56,積算回路57,そしてしきい値判定回路の入力
は並列で、Ｎ個のバスを構成している。

さて、メモリ回路43からは、チップ周期のＫ倍の読み
出しタイミング信号で読み出された同一の受信信号が、
それぞれ複素乗算回路56に並列に入力される（第７図
（Ｂ）参照）。また、Ｎ個の複素乗算回路56には、それ
ぞれ、拡散系列符号レプリカ生成部55から、読み出しタ
イミング信号と同じ周波数で生成される同一の拡散符号
系列のレプリカの異なる位相の符号が入力されている。
たとえば第１の複素乗算回路には、位相がずれていない
拡散符号系列のレプリカが拡散符号系列レプリカ生成部
55から生成されて入力されている（第７図（Ｃ−１）参
照）。第２の複素乗算回路には、M/Nチップ位相がずれ
た拡散符号系列のレプリカが入力されている（第７図
（Ｃ−２）参照）。そして、第Ｎの複素乗算回路には、
（Ｎ−１）M/Nチップ分位相がずれた拡散符号系列のレ
プリカが入力されている（第７図（Ｃ−Ｎ）参照）。そ
れぞれの複素乗算回路56では１チップづつ複素乗算さ
れ、積算回路57で乗算値がそれぞれ積算される。そして
デュエル時間τｄ分複素乗算され積算されるとしきい値
判定回路58でそれぞれの積算毎（それぞれのパス毎）に
初期同期がとれているか判定される。

しきい値判定回路58で全てのバスが初期同期がとれて
いないと判定された場合は、その出力により、電圧制御
クロック発生回路48を制御して拡散系列符号レプリカ生
成部55から生成される全ての拡散系列符号のレプリカを
１チップ分位相をずらす。しきい値判定回路58の出力は
タイミング発生回路42にも印加され、またメモリ回路43
から受信信号の読み出しを再開する。これを初期同期が
とれたと判定されるまで続ける。この様に、Ｎ個のパス
で並列に計算されるため、この回路においては、1/Nの
時間で初期同期が終了する。

しきい値判定回路58で、どれか１つのパスの初期同期
がとれたと判定されたときは、電圧制御クロック発生回
路48を制御して、その同期がとれたパスの位相を以後の
逆拡散に用いる拡散系列符号のレプリカの位相とする。
そして、初期同期のためのスライディング動作を終了す
る。以後は、メモリ回路43からの読み出し、拡散系列符
号のレプリカの発生もチップも周期T_Cで行う。

初期同期確立のためのスライディングが終了すると、
トラッキング動作に入る。トラッキングは、拡散符号系
列レプリカ生成部55から、初期同期で同期が確立した拡
散系列符号のレプリカに対して１チップ位相が進んだ符
号と、１チップ位相が遅れた符号も発生するようにし
て、それらとの相関を検出することにより行われる。初
期同期確立後、拡散系列符号のレプリカに対して１チッ
プ位相が進んだ符号と、１チップ位相が遅れた符号とを
複素乗算器56で受信信号とそれぞれ乗算し、積算回路57
で１シンボル分積算し、位相差を求める。この２つの位
相差の信号を振幅２乗検波回路51でそれぞれ振幅２乗し
て伝送情報成分を取り除き加算する。これにより、Ｓ−
曲線の特性を利用したトラッキングが可能になる。この
振幅２乗検波回路51出力をループフィルタ52で数シンボ
ルにわたって平均化して位相誤差信号を求める。この位
相誤差信号を電圧制御クロック発生回路48に入力して、
位相誤差信号にしたがって１チップ分位相をずらすこと
でトラッキングを行う。

産業上の利用可能性以上のように、この発明のスライディング相関検出器
は、例えば移動通信においてスペクトル拡散を用いてマ
ルチプルアクセスを行うCDMA方式における受信部に用い
られ、スペクトル逆拡散して狭帯域信号に戻すために、
速く初期同期を確立することができる。

フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) H04J 13/00

Claims

(57)【特許請求の範囲】

【請求項１】受信信号を蓄積するメモリ回路と、受信信号の蓄積速度に比較して十分高速の周波数で前記
メモリ回路に記憶した受信信号を読みだすクロック信号
を発生するタイミング生成回路と、拡散系列符号のレプリカを発生する拡散系列符号レプリ
カ生成部と、前記読み出された受信信号と前記拡散系列符号レプリカ
との乗算を行う乗算回路と、該乗算回路の出力信号を所定時間にわたって積算する積
算回路と、該積算回路の出力信号が所定のしきい値を越えたか否か
を判定するしきい値判定回路と、前記拡散系列符号レプリカ生成部を制御して前記クロッ
ク信号と同一速度で拡散系列符号を発生させるととも
に、該しきい値判定回路の判定出力がしきい値以下の場
合、拡散系列符号レプリカの位相を変化させるクロック
発生回路と、を具備するスライディング相関検出器。
【請求項２】受信信号を蓄積するメモリ回路と、受信信号の蓄積速度に比較して十分高速の周波数で前記
メモリ回路に記憶した受信信号を読みだすクロック信号
を発生するタイミング生成回路と、複数の異なる位相の拡散系列符号のレプリカを発生する
拡散系列符号レプリカ生成部と、前記読み出された受信信号と前記複数の拡散系列符号レ
プリカと、それぞれ乗算を行う複数の乗算回路と、該複数の乗算回路の出力信号を所定時間にわたってそれ
ぞれ積算する複数の積算回路と、該複数の積算回路の出力信号がそれぞれ所定のしきい値
を越えたか否かを判定するしきい値判定回路と、前記拡散系列符号レプリカ生成部を制御して前記クロッ
ク信号と同一速度で拡散系列符号を発生させるととも
に、前記複数の積算回路の出力信号がすべてしきい値以
下の場合、該しきい値判定回路の出力により、拡散系列
符号レプリカの位相を変化させるクロック発生回路と、を具備するスライディング相関検出器。