KR0143825B1 - 슬라이딩 상관기 - Google Patents

슬라이딩 상관기

Info

Publication number
KR0143825B1
KR0143825B1 KR95701796A KR19957001796A KR0143825B1 KR 0143825 B1 KR0143825 B1 KR 0143825B1 KR 95701796 A KR95701796 A KR 95701796A KR 19957001796 A KR19957001796 A KR 19957001796A KR 0143825 B1 KR0143825 B1 KR 0143825B1
Authority
KR
South Korea
Prior art keywords
code sequence
spreading code
received signal
copy
output
Prior art date
Application number
KR95701796A
Other languages
English (en)
Inventor
마모루 사와하시
후미유끼 아다찌
Original Assignee
고지 오보시
엔.티.티 이도오쓰으신모오 가부시까가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP22110493 priority Critical
Priority to JP221104/1993 priority
Application filed by 고지 오보시, 엔.티.티 이도오쓰으신모오 가부시까가이샤 filed Critical 고지 오보시
Priority to PCT/JP1994/001461 priority patent/WO1995007577A1/ja
Application granted granted Critical
Publication of KR0143825B1 publication Critical patent/KR0143825B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69Spread spectrum techniques
    • H04B1/707Spread spectrum techniques using direct sequence modulation
    • H04B1/7073Synchronisation aspects
    • H04B1/7075Synchronisation aspects with code phase acquisition
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69Spread spectrum techniques
    • H04B1/707Spread spectrum techniques using direct sequence modulation
    • H04B1/7073Synchronisation aspects
    • H04B1/7075Synchronisation aspects with code phase acquisition
    • H04B1/708Parallel implementation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69Spread spectrum techniques
    • H04B1/707Spread spectrum techniques using direct sequence modulation
    • H04B1/709Correlator structure
    • H04B1/7095Sliding correlator type

Abstract

스펙트럼 확산 CDMA 시스템의 무선 수긴기에서 수신 신호를 협대역 신호로 스펙트럼 역확산시키기 위해서 초기 동기 설정을 위한 슬라이딩 상관기. 본 발명은 고속의 동기를 얻을 수 있는 슬라이딩 상관기를 제공하는데 목적이 있다. 수신 신호는 메모리 회로(43)에 저장된다. 수신신호는 수신신호를 저장할때의 속도보다 충분히 높은 주파수에서 메모리로부터 읽혀진다. 읽혀진 수신 신호는 곱셈기(45)에 의해 확산코드 시퀀스의 사본과 곱해지고, 곱셈기(45)의 출력은 누산기(46)에 의해 미리 정해진 시간 주기동안 누적된다. 누산기(46)의 출력은 임계치 검출기(47)에 의해 미리 결정된 임계치를 초과하는지의 여부가 결정된다. 임계치 검출기(47)의 출력이 임계치보다 작을때, 확산 코드 시퀀스의 위상은 편이되고, 검출이 반복된다. 상관이 고속에서 메모리 회로(43)로부터의 수신 신호를 읽음으로써 이루어지므로, 초기 동기가 빨리 설정될 수 있다.

Description

[발명의 명칭]

슬라이딩 상관기

[기술분야]

본 발명은 이동통신에서 스펙트럼 확산 기술을 이용하여 다중 접속을 수행하는 CDMA 시스템의 무선 장치의 수신부에 사용된 슬라이딩 상관기(sliding correlator)에 관련된 것으로, 슬라이딩 상관기는 스펙트럼 확산 수신 신호를 협대역 신호로 역확산하기 위한 초기 동기를 설정하기 위해 재공된다.

[배경기술]

CDMA 시스템은 크게 직접 확산(DS) 시스템과 주파수 도약(FH) 시스템으로 나눌 수 있다. FH 시스템에서, 각 심볼은 칩(chip)이라고 하는 작은 성분으로 나뉘어야만 하고, 신호를 발생하기 위해서는 칩의 중심주파수가 고속으로 변화되어야만 한다. 이것 때문에 FH 시스템은 구현이 어려우므로, DS 시스템이 일반적으로 사용된다. SCPC/FDMA(Single Channel Per Carrier/Frequency Division Multiple Access, 반송파 단일 채널/주파수 분할 다중 접속) 시스템 무선 장치나 TDMA(Time Division Multiple Access, 시간 분할 다중 접속) 시스템과는 대조적으로, 스펙트럼 확산(SS) 무선 장치는 송신측에서 일반적 변조를 행한 후에, 확산 코드 시퀀스를 사용한 2차 변조에 의한 대역폭 확산 신호를 전송한다. 한편, 수신측에서는 원래의 협대역 신호를 복원하기 위해 광대역 수신 신호는 역확산된 후에 전형적인 복조가 된다. 수신측의 이 역확산 처리과정에서, 수신 신호의 확산 코드 시퀀스는 수신측에서 발생된 확산 코드 시퀀스의 사본과 동기되어야만 한다.

수신 신호의 확산 시퀀스를 이용한 수신측의 확산 코드 시퀀스의 사본의 동기는 초기 취득 위상 및 트렉킹 위상이라고 하는, 2개의 명확한 위상으로 분리된다. 확산 코드 시퀀스의 자기상관은 ±1 칩의 범위내에서만 얻어질 수 있으므로, 초기 취득 위상은 확산 코드 시퀀스와 참조 사본의 위상차를 칩간격 ±TC의 극히 일부인 범위내에 두어야만 한다. 이때, 트렉킹 위상은 코드 시퀀스를 이 범위내에 유지한다. 본 발명은 특히 초기 동기에 관련된 것이므로, 종래의 초기 동기 방법을 다음에 설명한다.

확산 코드 시퀀스의 초기 동기는 코히어런트(coherent)와 인코히어런트(incoherent)로 크게 구분된다. 코히어런트 동기에서, 수신 신호의 반송파의 위상은 미리 알려져야만 한다. 일반적으로, 수신단의 반송파와 송신단의 반송파가 동기되지 않으므로 역확산전에 반송파의 위상을 얻기는 어렵다. 따라서, 인코히어런트 동기가 일반적으로 사용되며, 여기서 수신단에서 수신 신호는 확산 코드 시퀀스의 사본에 의해 역확산되고, 대역 제한후에 진폭 제곱 검출기를 사용한 검출이 행해지고, 임계치 검출이 행해진다.

일반적인 확산 코드 시퀀스의 인코히어런트 초기 동기는 수신 신호의 확산 코드 시퀀스와 수신단의 확산 코드 시퀀스의 사본을 곱하여, 두 코드 시퀀스의 상관을 얻음으로써 수행된다. 이때, 상관 출력이 검출되고, 동기 설정은 검출 출력이 임계치를 초과하는지의 여부를 테스트함으로써 검출된다. 동기가 설정되지 않았으면, 확산 코드 시퀀스의 사본의 위상이 편이되고, 동기 검출이 다시 테스트된다. 이것은 동기가 설정될때까지 수행된다. 이 방법을 슬라이딩 상관이라고 한다.

슬라이딩 상관을 이용한 초기 동기는 상관 신호를 적분하기 위한 시간 간격(dwell time) τd가 고정되었는가 가변되는가에 따라 등급이 나뉘어진다. 고정 적분 시간 방법은 단일 드웰(dwell) 타입과 다중 드웰 타입으로 더 나눌 수 있다. 이들 타입은 검출기로부터의 출력 신호 검출이 단일 시간 적분에 의해, 또는 다수의 시간 적분에 의해 이루어지느가에 따라 대응된다. 초기 동기 검출의 정확성을 개선시키기 위해서는 드웰 타임의 증가가 필요하다.

우선, 단일 드웰 타입 슬라이딩 상관을 이용한 초기 동기를 설명한다.

제1도는 슬라이딩 상관을 이용한 종래의 단일 드웰 동기 시스템의 블럭 다이어그램을 보여준다. 인코히어런트 검출에서, 역확산 과정에는 반송파의 위상에 관한 정보가 제공되지 않는다. 잡음성분을 포함한 입력 터미널(11)로부터의 수신신호는 곱셈기(13)에 의해 확산 코드 시퀀스 사본 발생기(12)로부터 급전된 확산 코드 시퀀스의 사본과 곱해져서, 상관이 계산된다. 곱셈기(13)의 출력은 대역 통과 필터(14)를 통과하여, 진폭 제곱 검출기(제곱법칙 검출기)(15)에 의해 진폭 검출된다. 검출된 출력은 적분 덤프 회로(16)에 의해 드웰 타임 τd동안 적분된다. 적분된 출력은 임계치 검출기(17)에 의해 임계치 검출되고, 적분된 출력이 임계치보다 작으면, 전압 제어 클럭 발생기(18)가 제어된다. 따라서, 사본 발생기(12)의 동작률은 전압 제어 클럭 발생기(18)로부터의 클럭에 의해 제어된다.

제2도는 슬라이딩 상관을 이용한 저역 통과 단일 드웰 동기 시스템과 등가인 블럭 다이어그램을 보여준다.

수신 입력 신호는 I 채널 신호 및 Q 채널 신호를 발생하기 위하여 직교 검출기를 통과한다. I 및 Q 채널 신호는 각각 저역 통과 필터(22, 23)를 통과한 후에, A/D 컨버터(24, 25)에 의해 디지틀 신호로 변환된다. 비록 직교 검출된 출력이 확산 코드 시퀀스에 의해 직접 변조된다 하여도, 확산 코드 시퀀스의 위상은 알려지지 않는다. 직교 검출된 출력은 곱셈기(13I, 13Q)에 공급되어, 확산 코드 시퀀스 사본 발생기(12)로부터 급전된 사본과 곱해진다. 역확산 I 및 Q 채널 신호는 저역 통과 필터(26, 27)를 통과하여, 진폭 제곱 검출기(15I, 15Q)에 의해 진폭 제곱 검출된다. 진폭 검출된 신호는 덧셈기(28)에 의해 진폭 결합된 후에, 적분 덤프 회로(16)에 의해 적분되고, 임계치 검출기(17)에 의해 임계치와 비교된다.

제3도는 다중 드웰 동기 시스템의 블럭 다이어그램을 보여준다. 입력 터미널(11)로부터의 수신 신호는 곱셈기(13)에 의해 확산 코드 시퀀스 사본 발생기(12)로부터 급전된 확산 코드 시퀀스의 사본과 곱해진다. 곱셈기(13)의 출력은 진폭 제곱 검출기(15)에 의해 진폭 검출되어, 이 출력은 N개의 적분 덤프 회로(161-16N)에 입력된다. 적분 덤프 회로(161-16N)의 드웰 타임은 각각 τddN으로 표시하고, N개의 적분 덤프 회로(161-16N)의 드웰 타임의 관계는 다음과 같이 가정한다.

각 출력 신호 Z1가 자신의 임계치를 초과할 확률은 이전의 각 출력Zk(k:1, i-1)가 자신의 임계치를 초과할 확률에 의존한다. 이 도면에서, 이전적분 덤프 회로(161-16i-1)의 출력 신호의 모든 레벨이 자신의 임계치를 초과할 경우에만 i번째 적분 덤프 회로(16i)가 자신의 출력 신호와 자신의 임계치를 비교한다. 이전 적분 덤프 회로(16k)중에 최고한 하나의 출력이 자신의 임계치보다 작으면, 확산 코드 시퀀스의 사본의 위상이 갱신되며, 모든 적분 덤프 회로(16)는 다음 탐색을 하도록 재설정된다.

동기를 검출하기 위한 탐색을 완성하기 위해서, 제1 적분 덤프 회로(161)에서부터 테스트를 시작하여 N번째 적분 덤프 회로(16N)의 출력의 테스트를 완성하기까지 순차적으로 계속한다.

한마디로, 동기 검출기(코히어런트 검출기)(32)는 다음 알고리즘에 따라 동기를 검출한다.

(1) 동기가 설정되고, N개의 적분 덤프 회로(161-16N)의 모든 출력 신호(Zi-ZN)가 자신의 임계치를 초과하는 것을 검출할 때 탐색을 완료한다고 판단한다.

(2) 검출기 출력 Zi중의 하나가 임계치 테스트를 통과하지 못한 것을 검출하면, 현재 위상이 틀렸다고 판단하고, 탐색을 계속한다. 이런 경우, 확산 코드 시퀀스 사본 발생기(12)로부터 생성된 확산 코드 시퀀스의 사본의 위상을 미리 결정된 양만큼 지연한다.

제3도와 같은 배치를 갖는 다중 드웰 동기 시스템에서 특정한 위상의 확산 코드 시퀀스에 대한 동기의 설정 여부를 검출하기 위한 최대 시간은 τdN이고, 최소 시간은 τdl이다. 따라서, 드웰 타임 τdK(KN)의 테스트 간격동안에 동기는 확산 코드 시퀀스의 사본의 대부분 모든 위상을 위해 검출될 수 있다. 한편, 단일 드웰 동기 시스템에서 테스트 간격은 모든 셀에서 τdN로 동일하다. 따라서, 다중 드웰 동기 시스템은 초기 동기 시간을 단일 드웰 동기 시스템과 비교하여 단축시킬 수 있다.

다중 드웰 동기 시스템에서, 각 적분 덤프 회로(161-16N)의 적분 시간 간격은 서로 겹쳐진다. 따라서, 실제 회로는 N개의 병렬 적분 덤프 회로를 사용하지 않는 단일 적분기로 구현될 수 있다. 단일 적분기는 시간 t=τd1d2, …τdN에서 중간값을 출력하고, 출력된 적분값은 순차적으로 임계치와 비교된다. 적분기는 동기가 검출되지 않으면 재설정되며, 따라서 확산 코드 시퀀스의 다음 위상의 탐색이 시작되어야만 한다.

슬라이딩 상관기들은 적분될때까지 수신 신호의 확산 코드 시퀀스와 수신단에서 발생되는 확산 코드 시퀀스의 사본과의 상관을 갖기 때문에, LSI 회로에 설치되기에 적당한 아주 소형 회로에 배치될 수 있다. 그러나, 슬라이딩 상관기는 위에서 설명한 것처럼 시간 적분 때문에 초기 동기를 설정하는데 시간이 오래 걸린다.

따라서, 본 발명은 동기 설정을 빨리 할 수 있는 슬라이딩 상관기를 제공하는데 그 목적이 있다.

[발명의 개시]

본 발명의 제1실시예에서,

수신 신호를 저장하기 위한 메모리 회로;

수신 신호 저장 속도보다 충분히 높은 주파수에서 상기 메모리 회로에 저장된 수신 신호를 읽기위해 사용되는 클럭 신호를 발생하기 위한 타이밍 발생기;

확산 코드 시퀀스의 사본을 발생하기 위한 확산 코드 시퀀스 사본 발생기;

읽혀진 수신 신호를 상기 확산 코드 시퀀스의 사본과 곱하기 위한 곱셈기;

미리 정해진 시간 주기동안 상기 곱셈기의 출력 신호를 누적하기 위한 누산기;

상기 누산기의 출력 신호가 미리 정해진 임계치를 초과하는지의 여부를 검출하기 위한 임계치 검출기; 및

상기 확산 코드 시퀀스를 상기 클럭 신호와 같은 속도로 발생하도록 상기 확산 코드 시퀀스 사본 발생기를 제어하고, 상기 임계치 검출기의 검출 출력이 임계치보다 작을때 상기 확산 코드 시퀀스의 상기 사본의 위상을 변화시큰 클럭 발생기를 구비하는 슬라이딩 상관기가 제공된다.

슬라이딩 상관기는,

본 발명의 제2 실시예에서,

수신 신호를 저장하기 위한 메모리 회로;

수신 신호 저장 속도보다 충분히 높은 주파수에서 상기 메모리 회로에 저장된 수신 신호를 읽는데 사용되는 클럭 신호를 발생하기 위한 타이밍 발생기;

확산 코드 시퀀스의 각기 다른 위상을 가진 다수의 사본을 발생하기 위한 확산 코드 시퀀스 사본 발생기;

각 곱셈기가 읽혀진 수신 신호를 확산 코드 시퀀스의 상기 다수의 사본중 하나와 곱하는 다수의 곱셈기;

각 누산기가 미리 정해진 시간 주기동안 상기 다수의 곱셈기중의 하나의 출력 신호를 누적하는 다수의 누산기;

상기 다수의 누산기의 각 출력 신호가 미리 정해진 임계치를 초과하는지의 여부를 검출하는 임계치 검출기; 및

상기 확산 코드 시퀀스를 상기 클럭 신호와 같은 속도로 발생하도록 상기 확산 코드 시퀀스 사본 발생기를 제어하고, 상기 누산기의 다수의 출력 신호 모두가 임계치보다 작을때 상기 임계치 검출기의 출력을 이용하여 상기 확산 코드 시퀀스의 상기 사본의 위상을 변화시키는 클럭 발생기를 구비하는 슬라이딩 상관기가 제공된다.

예를 들어, 본 발명에 따른 슬라이딩 상관기는, 이동통신시스템에서 스펙트럼 확산을 이용하여 다중을 접속을 수행하는 CDMA 시스템의 수신기에 적용될 수 있고, 수신 신호를 협대역 신호로 역확산을 위한 초기 동기를 빨리 설정시킬 수 있다.

[도면의 간단한 설명]

제1도는 종래의 단일 드웰 동기 시스템을 보여주는 블럭 다이어그램,

제2도는 종래의 직교 검출 슬라이딩 상관기를 보여주는 블럭 다이어그램,

제3도는 종래의 다중 드웰 동기 시스템을 보여주는 블럭 다이어그램,

제4도는 본 발명에 따른 슬라이딩 상관기의 실시예를 보여주는 블럭 다이어그램,

제5도는 제4도의 슬라이딩 상관기의 동작을 설명하는 다이어그램,

제6도는 본 발명에 따른 슬라이딩 상관기의 다른 실시예를 보여주는 블럭 다이어그램,

제7도는 제6도의 슬라이딩 상관기의 동작을 설명하는 다이어그램.

[본 발명을 실행하기 위한 최적 모드]

첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.

제4도는 본 발명에 따른 슬라이딩 상관기의 기본 실시예의 블럭 다이어그램이다. 이 도면에서, 도면부호 43은 드웰 타임 τd와 미리 결정된 양 α를 합한 시간만큼에 대응되는 A/D 변환된 수신 신호를 저장하기 위한 메모리 회로를 가리킨다. 42는 제어회로(41)의 제어하에서, 메모리 회로(43)에 공급되는 쓰기 타이밍 신호 및 읽기 타이밍 신호를 발생하는 타이밍 발생기(41)를 가리킨다. 일기 타이밍 신호의 속도는 라이트 타이밍 신호의 속도의 K배이다. 45는 메모리 회로로부터 읽어 온 수신 신호를 확산 코드 시퀀스 사본 생성기(44)로부터 급전된 확산코드 시퀀스의 사본과 곱하는 곱셈기를 가리킨다. 46은 사본과 드웰 타임 τd동안의 수신 신호의 확산 코드 시퀀스의 곱을 누적하는 누산기를 가리킨다. 47은 사본과 드웰 타임 τd동안의 수신 신호의 확산 코드 시퀀스의 곱의 누적값을 기본으로 초기 동기가 설정되었는지 여부를 검출하는 임계치 검출기를 가리킨다. 48은 임계치 검출기(47)의 출력에 따라 확산 코드 시퀀스 사본 발생기(44)에 공급되는 클럭 신호를 발생하기 위한 전압 제어 클럭 발생기를 가리킨다. 임계치 검출기(47)의 출력은 또한 메모리 회로에 공급되는 읽기 타이밍 신호를 제어하기 위해 타이밍 발생기(42)에도 입력된다. 53은 초기 동기가 설정된 후에 한 심볼 간격동안의 확산 코드 시퀀스의 사본과 곱해진 수신 신호를 누적하는 진폭 제곱 누산기를 가리킨다. 54는 진폭 제곱 누산기(53)로부터의 출력 및 타이밍 발생기(42)로부터의 출력을 기초로 심볼 타이밍을 발생하는 DPLL(Digital Phase-Locked Loop, 디지틀 위상 잠금 루프)로 구성된 심볼 타이밍 발생기를 가리킨다.

제5도는 제4도에 나타낸 배치를 갖는 실시예의 초기 동기의 동작을 설명하는 다이어그램이다. 초기 동기를 위한 실시예의 슬라이딩 상관 동작을 제4도 및 제5도를 참조하여 설명한다.

이하의 설명에서는, 다음과 같이 가정한다.:드웰 타임은 보통 1 심볼 간격으로 설정되므로, 이 실시예에서 드웰 타임 τd은 1 심볼 간격과 동일하게 만들어진다. 메모리 회로(43)는 1 심볼+α에 대응되는 수신 신호를 저장할 수 있는 용량을 갖는다. 더우기, 타이밍 발생기(42)에 의해 생성되는 쓰기 타이밍 신호의 주파수 및 읽기 타이밍 신호의 주파수는 1/TC 및 K/TC로 각각 설정되는데, TC는 1칩 주기이다. 따라서, M 사오간 값(곱셈)은 M=1심볼 주기/TC일때, 누적에 의해 얻어질 수 있다. 이런 가정은 다소 임의적으로 변할 수 있다.

타이밍 발생기(42)는 제어 회로(41)로부터의 시작 신호에 따라 쓰기 타이밍 신호의 출력을 시작하고, A/D 변환된 수신 신호는 메모리 회로(43)에 저장된다(제5도의 (A) 참조). 수신 신호가 드웰 타임 τd에 대응되는 양(즉, 이 경우에 1심볼에 대응되는 양)만큼 저장될 때, 쓰기 타이밍 신호 주파수의 K배인 주파수를 갖는 읽기 타이밍 신호가 타이밍 발생기(42)로부터 출력된다. 따라서, 수신 신호는 쓰기 속도보다 K배 빠른 속도로 메모리 회로(43)로부터 읽혀진다(제5도의 (B) 참조). 읽혀진 수신 신호 및 확산 코드 시퀀스의 사본(제5도의 (C) 참조)은 곱셈기에 의해 곱해지는 데, 사본은 읽기 타이밍 신호와 같은 주파수에서 확산 코드 시퀀스 사본 발생기(44)에 의해 발생되고, 곱은 드웰 타임 τd동안(이 경우 1 심볼 주기)에 누산기에 의해 누적된다. 누산기(46)의 출력을 수신하는 임계치 검출기(47)는 초기 동기가 설정되었는지의 여부를 검출한다.

동기가 설정되지 않았다면, 전압 제어 클럭 발생기(48)는 임계치 검출기의 출력에 따라 확산 코드 시퀀스의 사본의 위상이 그곳에서 1칩 간격만큼 지연되도록 확산 코드 시퀀스 사본 발생기(44)를 제어한다. 게다가, 동일한 수신 신호가 임계치 검출기의 출력에 따라 타이밍 발생기(42)로부터 출력된 읽기 타이밍 신호에 의해 다시 읽혀진다. 이때, 곱셈 및 누적이 다시 수행되고, 결과는 임계치 검출기(47)에 입력된다. 위에서 언급된 동작은 임계치 검출기(47)가 초기 동기가 설정되었음을 검출할때까지 반복된다.

임계치 검출기(47)가 초기 동기가 설정되었음을 검출하면, 출력이 타이밍 발생기(42) 및 전압 제어 클럭 발생기(48)로 공급되어, 초기 동기를 위한 슬라이딩 동작을 정지한다. 그 직후에, 타이밍 발생기(42) 및 전압 제어 클럭 발생기(48)은 칩 주기 또는 보통 속도보다 K배인 타이밍 신호를 출력한다.

본 발명은 칩 주파수보다 K배 빠른 속도로 상관 검출 동작을 수행하므로, 초기 동기를 설정하기 위해 필요한 간격은 종래의 슬라이딩 상관과 비교하여 K의 인수로 감소되는데, 슬라이딩 상관은 고속의 동기를 가능하게 한다.

동기된 수신 신호의 심볼의 타이밍 신호는, 진폭 제곱 누산기(53)에 의해 진폭-제곱된 후에, 1심볼 간격동안 누적되고, 따라서 그 결과가 심볼 타이밍 발생기(54)에 공급되고 심볼 타이밍이 형성된다.

수신 신호가 계속 읽혀지는 동안의 드웰 타임 τd에 대응되는 수신신호를 저장할 수 있는 용량(이 경우 1심볼 간격동안의 수신 신호에 대응되는 양) 및 초기 동기를 설정하기 위한 최악의 경우에 수신 신호를 저장할 수 있는 용량을 갖는 것은 메모리 회로로 충분하다.

고속 동기 설정은 CDMA 이동통신에 적용되는 슬라이딩 상관기를 위해 필요하다. 특히, 통신을 시작하기 전의 제어 채널 설정에서, 기지국은 시작부터 이동국으로부터의 역제어 채널 신호를 정확한 수신해야 한다.

이런 경우, 기지국에서 제어 채널 신호의 수신 타이밍은 기지국으로 부터 이동국으로부터의 제어 채널 신호의 송신 타이밍을 기초로 하여 대략 측정될 수 있다. 제어회로(41)는 메모리 회로(43)에 쓰는 것이 이 타이밍에 시작되도록 타이밍 발생기(42)를 제어한다.

비록 제4도의 슬라이딩 상관기는 단일 드웰 타입이지만, 본 발명은 다중 드웰 타입에도 적용될 수 있다. 이런 경우, 제4도의 배치는 다른 드웰 타임동안에 누적하기 위해 각각 제공되는 다수의 누산기(46)를 포함하도록 수정되고, 각 입력에 의해 검출되도록 누산기의 출력은 병렬로 임계치 검출기로 입력된다. 선택적으로 누산기(46)는 검출을 위해 사용되는 중간값을 생성하도록 구성된다. 양자택일적으로, 누산기(46)는 검출시 사용된 중간 값들을 발생시키도록 구성될 수 있다. 비록 A/D 변환 및 메모리 회로에 쓰기가 1칩 주기에 수행된다고 가정해도, 이 동작은 고속에서 수행될 수 있는 것이 명백하다.

더우기, 초기 동기는 고속에서 제4도의 슬라이딩 상관기에서 곱셈기(45) 및 누산기(46)를 다수의 곱셈기 및 다수의 누산기로 대치하여 병렬 계산을 수행함으로써 설정될 수 있다. 이 예는 제6도에 나타낸다.

제6도에서, 도면부호 11은 입력 터미널을 가리키고, 21은 직교 검출기, 22 및 23은 저역 통과 필터, 24 및 25는 A/D 컨버터를 가리킨다. 43은 메모리 회로를, 56은 N개의 복소수 곱셈기, 57은 병렬 동작을 수행할 수 있는 N개의 누산기를 가리킨다. 58은 다수의 누산기로부터의 누적된 값의 임계치를 병렬로 검출하는 임계치 검출기를 가리킨다. 51은 진폭 제곱 검출기, 52는 루프 필터(loop filter), 48은 그 모두가 트렉킹을 수행하는 전압 제어 클럭 발생기를 가리킨다. 전압 제어 클럭 발생기(48)는 물론 초기 동기를 설정하는데도 사용된다. 55는 확산 코드 시퀀스의 다수의 위상에 대응되는 사본을 병렬로 발생할 수 있는 확산 코드 시퀀스 사본 발생기를 가리킨다. 제어 회로(41), 타이밍 발생기(42), 진폭 제곱 검출기(53), 및 심볼 타이밍 발생기(54)는 제4도와 동일하다.

제6도에 나타낸 것과 같이 병렬로 동작하는 슬라이딩 상관기의 초기 동기 설정 동작을 제7도를 참조하여 설명한다. 이런 경우에, 이것들은 제4도 및 제5도와 관련하여 동일한 조건으로 가정한다.

입력 터미널(11)로부터의 수신 신호는 직교 검출기(21)에 의해 직교 검출을 통하여 베이스 밴드 신호로 변환된다. 베이스 밴드 신호는 저대역 통과 필터(22, 23)를 통과한 후에, A/D 컨버터(24, 25)에 의해 디지틀 신호로 변환되는데, 이 디지틀 신호는 메모리 회로(43)로 입력된다(제7도의 (A) 참조). 메모리 회로(43)는 제4도의 메모리 회로가 하는 것처럼, 제어 회로(41)에 의해 제어되는 타이밍 발생기(42)로부터의 읽기 타이밍 신호 및 쓰기 타이밍 신호에 따라 읽기 및 쓰기를 수행한다. 읽기 타이밍 신호의 속도는 쓰기 타이밍 신호(이 예에서 신호의 주기는 칩 주기 TCK와 같다)의 속도보다 K배 빠르다. 같은 수신 신호는 메모리 회로(43)로부터 N개의 복소수 곱셈기(56)으로 제공한다. 확산코드 시퀀스 사본 발생부(55)는 각 곱셈기에 다른 위상을 갖는 그러나 같은 확산 코드 시퀀스 대응되는 코드를 제공한다. 곱셈기(56)의 출력은 드웨 탕미 τd동안에 개별적으로 누산기(57)들에 의해 각각 누적된다. 이때, 임계치 검출기(47)는 개별적으로 누적된 신호로 동기를 검출한다. 확산 코드 시퀀스 발생기(55), 복소수 곱셈기(56), 및 누산기(57)의 출력 및 임계치 검출기(58)의 입력은 모두 병렬이미로 N개의 경로를 형성한다.

각 복소수 곱셈기(56)는 신호의 속도가 칩 속도의 K배인 읽기 타이밍 신호에 의해 읽혀지는 동일한 수신 신호를 메모리 회로(43)로부터 병렬로 제공받는다(제7도의 (B) 참조). 더욱이 N개의 복소수 곱셈기(56)는 확산 코드 시퀀스 사본 발생부(55)로부터 다른 위상을 갖지만 읽기 타이밍 신호와 같은 주파수에서 발생된 확산 코드 시퀀스와 일치하는 사본을 제공받는다. 예를 들어, 제1 복소수 곱셈기는 확산 코드 시퀀스 사본 발생기(55)로부터 확산 코드 시퀀스의 사본을 제공받는데, 이 사본은 위상이 같다(제7도의 (C-1) 참조). 제2 복소수 곱셈기는 확산 코드 시퀀스의 사본을 제공받는데, 이 사본은 M/N 칩의 위상차를 갖는 사본이다(제7도의 (C-2) 참조). 마지막으로 제N 복소수 곱셈기는 확산 코드 시퀀스의 사본을 제공받는데, 이 사본은 (N-1)M/N 칩의 위상차를 갖는 사본이다(제7도의 (C-2) 참조). 복소수 곱셈기는 칩단위로 복소수 곱셈을 수행하고, 누산기(57)는 각각의 곱을 누적한다. 이때, 임계치 검출기(58)는 복소수 곱셈후의 각 누적(즉, 각 경로)에 의해 초기 동기가 설정되었는가를 검출하고 누적은 드웰 타임 τd동안에 수행된다.

임계치 검출기(58)는 어떤 경로에서도 초기 동기가 설정되지 않았음을 검출하면, 자신의 출력으로 전압 제어 클럭 발생기(48)를 제어하고, 이것에 의해 확산 코드 시퀀스의 모든 사본을 1칩만큼 위상을 편이하여, 그 사본을 확산 코드 시퀀스 발생기(55)에 의해 발생된다. 임계치 검출기(58)의 출력은 또한 메모리 회로(43)으로부터의 수신 신호를 다시 읽기 시작하도록 타이밍 발생기(42)에 적용된다. 동작은 초기 동기가 설정되었다고 판정될 때까지 계속된다. 회로는 N개의 경로를 통해 병렬로 계산이 수행되므로, 초기 동기 설정을 위한 시간이 이 회로에서는 N 요소에 의해 단축될 수 있다.

임계치 검출기(58)가 경로중의 어떤 하나에서 초기동기가 설정되었다는 것을 검출하면, 전압 제어 클럭 발생기(48)를 제어하고, 그때부터 역확산을을 위하여 사용된 확산 코드 시퀀스의 사본의 위상으로서 동기가 설정된 경로의 위상을 적용한다. 따라서, 초기 동기를 위한 슬라이딩 동작이 완성된다. 이후에, 메모리 회로(43) 읽기 및 확산 코드 시퀀스의 사본 발생은 칩간격 TC에서 수행된다.

초기 동기를 설정하기 위한 슬라이딩을 완료하고 곧 트렉킹 동작이 시작된다. 트렉킹은 초기 동기가 설정되었던 확산 코드 시퀀스의 사본에 대해 1칩만큼 앞선 위상을 가진 코드 및 확산 코드 시퀀스 사본 발생기(55)에 의한 같은 사본에 대해 1칩만큼의 위상 지연을 가진 코드를 발생하여, 두 코드 사이의 상관을 검출함으로써 수행된다. 초기 동기가 설정된 후에, 복소수 곱셈기(56)는 확산 코드 시퀀스의 사본에 대해 1칩만큼 앞선 위상을 가진 코드 및 1칩만큼의 위상 지연을 가진 코드에 수신신호를 각각 곱한다. 곱은 위상 차이가 얻어질 수 있도록 누산기(57)에 의해 1심볼 간격동안 누적된다. 다른 위상을 가진 두 신호는 송신 정보 성분을 제거하기 위해서 진폭 제곱 검출기(51)에 의해 각각 진폭-제곱되고, 그 후에 더해진다. 이것은 S 커브 특성을 이용한 트렉킹을 얻을 수 있다. 진폭 제곱 검출기(51)의 출력은 약간의 심볼 간격동안 루프 필터(52)에 의해 평균되어, 위상 에러 신호를 얻을 수 있다. 사본을 위상 에러 신호에 따라 1칩만큼 편이함으로써 트렉킹이 수행되도록 위상 에러 신호는 전압 제어 클럭 발생기(48)에 입력된다.

[산업 이용 가능성]

위에서 설명한 바와 같이, 본 발명에 따른 슬라이딩 상관기는 이동통신에서 스펙트럼 확산을 이용하여 다중 접속을 수행하는 CDMA 시스템의 수신부에서 사용되며, 스펙트럼 역확산으로 협대역 신호를 복원하기 위한 초기 동기를 빨리 설정할 수 있다.

Claims (2)

  1. 슬라이딩 상관기는, 수신 신호를 저장하기 위한 메모리 회로; 수신 신호 저장 속도보다 충분히 높은 주파수에서 상기 메모리 회로에 저장된 수신 신호를 읽기 위해 사용되는 클럭 신호를 발생하기 위한 타이밍 발생기; 확산 코드 시퀀스의 사본을 발생하기 위한 확산 코드 시퀀스 사본 발생기; 읽혀진 수신 신호를 상기 확산 코드 시퀀스의 사본과 곱하기 위한 곱셈기; 미리 정해진 시간 주기동안 상기 곱셈기의 출력 신호를 누적하기 위한 누산기; 상기 누산기의 출력 신호가 미리 정해진 임계치를 초과하는지의 여부를 검출하기 위한 임계치 검출기; 및 상기 확산 코드 시퀀스를 상기 클럭 신호와 같은 속도로 발생하도록 상기 확산 코드 시퀀스 사본 발생기를 제어하고, 상기 임계치 검출기의 검출 출력이 임계치보다 작을때 상기 확산 코드 시퀀스의 상기 사본의 위상을 변화시는 클럭 발생기를 구비하는 것을 특징으로 하는 슬라이딩 상관기.
  2. 슬라이딩 상관기는, 수신 신호를 저장하기 위한 메모리 회로; 수신 신호 저장 속도보다 충분히 높은 주파수에서 상기 메모리 회로에 저장된 수신 신호를 읽는데 사용되는 클럭 신호를 발생하기 위한 타이밍 발생기; 확산 코드 시퀀스의 각기 다른 위상을 가진 다수의 사본을 발생하기 위한 확산 코드 시퀀스 사본 발생기; 각 곱셈기가 읽혀진 수신 신호를 확산 코드 시퀀스의 상기 다수의 사본중 하나와 곱하는 다수의 곱셈기; 각 누산기가 미리 정해진 시간 주기동안 상기 다수의 곱셈기중의 하나의 출력 신호를 누적하는 다수의 누산기; 상기 다수의 누산기의 각 출력 신호가 미리 정해진 임계치를 초과하는지의 여부를 검출하는 임계치 검출기; 및 상기 확산 코드 시퀀스를 상기 클럭 신호와 같은 속도로 발생하도록 상기 확산 코드 시퀀스 사본 발생기를 제어하고, 상기 누산기의 다수의 출력 신호 모두가 임계치보다 작을때 상기 임계치 검출기의 출력을 이용하여 상기 확산 코드 시퀀스의 상기 사본의 위상을 변환시키는 클럭 발생기를 구비하는 것을 특징으로 하는 슬라이딩 상관기.
KR95701796A 1993-09-06 1994-09-05 슬라이딩 상관기 KR0143825B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP22110493 1993-09-06
JP221104/1993 1993-09-06
PCT/JP1994/001461 WO1995007577A1 (fr) 1993-09-06 1994-09-05 Detecteur de correlation de type progressif

Publications (1)

Publication Number Publication Date
KR0143825B1 true KR0143825B1 (ko) 1998-08-01

Family

ID=16761554

Family Applications (2)

Application Number Title Priority Date Filing Date
KR95701796A KR0143825B1 (ko) 1993-09-06 1994-09-05 슬라이딩 상관기
KR1019950701796A KR950704865A (ko) 1993-09-06 1994-09-05 슬라이딩 상관기

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1019950701796A KR950704865A (ko) 1993-09-06 1994-09-05 슬라이딩 상관기

Country Status (6)

Country Link
EP (1) EP0668663B1 (ko)
KR (2) KR0143825B1 (ko)
CN (1) CN1052355C (ko)
CA (1) CA2148594C (ko)
DE (2) DE69423039T2 (ko)
WO (1) WO1995007577A1 (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2298342B (en) * 1995-02-16 1999-04-28 Roke Manor Research Apparatus for aquiring code phase lock in direct sequence spread spectrum systems
JP3000037B2 (ja) * 1995-09-08 2000-01-17 エヌ・ティ・ティ移動通信網株式会社 通信方法及び同通信方法のための装置
US6118808A (en) * 1996-07-12 2000-09-12 General Electric Company GPS receiver with efficient signal acquisition
US5982811A (en) * 1996-07-12 1999-11-09 General Electric Company Method for efficient sampling in a correlator
EP1426782B1 (en) * 1996-07-12 2016-06-01 General Electric Company Parallel correlator for a spread spectrum receiver
US6151353A (en) * 1996-07-12 2000-11-21 General Electric Company Pre-acquisition frequency offset removal in a GPS receiver
US5987059A (en) * 1996-07-12 1999-11-16 General Electric Company Method for Doppler-replica harmonic avoidance
US6009118A (en) * 1996-07-12 1999-12-28 General Electric Company Parallel correlator for a spread spectrum receiver
US6028887A (en) * 1996-07-12 2000-02-22 General Electric Company Power efficient receiver
US6289041B1 (en) * 1997-02-11 2001-09-11 Snaptrack, Inc. Fast Acquisition, high sensitivity GPS receiver
JP2861985B2 (ja) 1997-06-16 1999-02-24 日本電気株式会社 Cdma用高速セルサーチ方式
JP2856249B2 (ja) * 1997-06-24 1999-02-10 日本電気株式会社 Cdma同期捕捉回路
JP2858573B1 (ja) * 1997-07-30 1999-02-17 日本電気株式会社 スペクトラム拡散受信装置
US6147982A (en) * 1997-12-30 2000-11-14 Ericsson, Inc. System and method for synchronizing acquisition for a code modulated communication system
JP3856261B2 (ja) * 1998-03-18 2006-12-13 ソニー株式会社 同期検出装置
EP0945992A1 (en) * 1998-03-27 1999-09-29 TTP Communications Limited CDMA array processor
JP3397695B2 (ja) * 1998-07-16 2003-04-21 松下電器産業株式会社 相関検出装置及びcdma受信装置
DE19832850A1 (de) 1998-07-21 2000-02-10 Siemens Ag Akquisitionsverfahren und Vorrichtung zur Durchführung des Verfahrens
JP3883713B2 (ja) 1998-10-05 2007-02-21 富士通株式会社 拡散符号及びタイミング検出装置及びその方法
US6363108B1 (en) * 1999-03-31 2002-03-26 Qualcomm Inc. Programmable matched filter searcher
US7085246B1 (en) * 1999-05-19 2006-08-01 Motorola, Inc. Method and apparatus for acquisition of a spread-spectrum signal
US7031271B1 (en) * 1999-05-19 2006-04-18 Motorola, Inc. Method of and apparatus for activating a spread-spectrum radiotelephone
US7003015B2 (en) * 2000-07-31 2006-02-21 Infineon Technologies Ag Apparatus and method for configurable multi-dwell search engine for spread spectrum applications
JP3415579B2 (ja) 2000-11-09 2003-06-09 松下電器産業株式会社 マッチドフィルタおよび相関検出演算方法
GB2369017B8 (en) 2000-11-10 2006-04-06 Ubinetics Ltd Time alignment
DE10061988C2 (de) * 2000-12-13 2003-02-27 Deutsch Zentr Luft & Raumfahrt Vorrichtung und Verfahren zum Berechnen einer Korrelation zwischen einem Empfangssignal und einem Referenzsignal und Simulator
JP4034571B2 (ja) 2002-02-08 2008-01-16 松下電器産業株式会社 同期検出回路
DE10241691A1 (de) * 2002-09-09 2004-03-25 Infineon Technologies Ag Einrichtung und Verfahren zur Durchführung von Korrelationen in einem Mobilfunksystem
JP4237705B2 (ja) * 2002-11-15 2009-03-11 テレコム・イタリア・エッセ・ピー・アー デジタル通信受信器のチャンネル評価のためのメモリベースのデバイス及び方法
JP4603559B2 (ja) * 2006-01-31 2010-12-22 パナソニック株式会社 無線受信装置および無線受信方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4400790A (en) * 1981-01-06 1983-08-23 E-Systems, Inc. Transversal correlator
JPH01124730U (ko) * 1988-02-19 1989-08-24
US5022047A (en) * 1989-08-07 1991-06-04 Omnipoint Data Corporation Spread spectrum correlator
JPH0388526A (en) * 1989-08-31 1991-04-12 Nec Eng Ltd Spectrum diffusion demodulating device
US5222100A (en) * 1992-06-24 1993-06-22 Unisys Corporation Range based acquisition system

Also Published As

Publication number Publication date
WO1995007577A1 (fr) 1995-03-16
KR950704865A (ko) 1995-11-20
CA2148594C (en) 1999-08-10
EP0668663B1 (en) 2000-02-16
CN1114118A (zh) 1995-12-27
CN1052355C (zh) 2000-05-10
CA2148594A1 (en) 1995-03-16
EP0668663A1 (en) 1995-08-23
EP0668663A4 (en) 1996-11-27
DE69423039D1 (de) 2000-03-23
DE69423039T2 (de) 2000-07-13

Similar Documents

Publication Publication Date Title
US6144649A (en) Method and apparatus for acquiring a pilot signal in a CDMA receiver
EP0940927B1 (en) Cellular system, mobile portable apparatus, base station apparatus and method for optimum path detecting
JP3697268B2 (ja) スペクトラム拡散cdma通信用の直交符号同期システムおよび方法
DE69534524T2 (de) Verfahren und Gerät zur Synchronisierung in einem Direktsequenzspreizspektrumkommunikationssystem
JP3600529B2 (ja) Cdma用受信機
US6574205B1 (en) CDMA cellular system and method of detecting spreading code in CDMA cellular system
EP0944178B1 (en) Synchronization detection device and method in DS-CDMA
US5414730A (en) Asynchronous samples data demodulation system
EP0708534B1 (en) Spread spectrum receiving apparatus
JP3454569B2 (ja) 符号分割多重アクセス無線通信のための同期化方法
EP0848503B1 (en) CDMA chip synchronization circuit
JP4617618B2 (ja) スペクトラム拡散信号の拡散符号同期検出方法および装置
US5914943A (en) Apparatus and method for establishing acquisition of spreading code in CDMA transmission system
US6813478B2 (en) Method and apparatus for searching a gated pilot
EP1209818B1 (en) Multi-path detection circuit and method for a CDMA receiver
US6044105A (en) Doppler corrected spread spectrum matched filter
CA2116601C (en) Mobile station and cell selecting method for code division multiplex access mobile communication
JP3214860B2 (ja) 移動通信システムにおける信号の伝送方法、送信機、受信機および拡散符号同期法
US6442193B1 (en) Combining sub-chip resolution samples in arms of a spread-spectrum rake receiver
CA2294219C (en) Acquiring a spread spectrum signal
KR100464879B1 (ko) 직접확산형부호분할다원접속기지국간비동기셀룰러방식에있어서의초기동기방법및수신기
US5898665A (en) Coherent tracking apparatus and method for CDMA receiver
US7130331B2 (en) Method and apparatus for searching time-division multiplexed synchronization sequences
KR100552076B1 (ko) Cdma통신시스템에있어서의신호수신장치
US5349606A (en) Apparatus for multipath DSSS communications

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination