JPH1198116A - Ｃｄｍａ通信システム用受信装置 - Google Patents
Ｃｄｍａ通信システム用受信装置Info
- Publication number
- JPH1198116A JPH1198116A JP27225197A JP27225197A JPH1198116A JP H1198116 A JPH1198116 A JP H1198116A JP 27225197 A JP27225197 A JP 27225197A JP 27225197 A JP27225197 A JP 27225197A JP H1198116 A JPH1198116 A JP H1198116A
- Authority
- JP
- Japan
- Prior art keywords
- code
- matched filter
- sliding
- outputs
- multipath
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Mobile Radio Communication Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】 マッチドフィルタとスライディング相関器を
併用する構成において、一層の回路規模縮小および省電
力化を実現する。 【構成】 マッチドフィルタとスライディング相関器を
併用し、初期同期およびマルチパス位相変動検出のため
にマッチドフィルタを使用する構成において、スライデ
ィング相関器への入力信号を遅延させて相互に同期をと
り、マルチパスに対応する各スライデング相関器別の拡
散符号（ＰＮ符号）生成器を不要とし、またパスの位相
変動をマッチドフィルタを用いて検出することにより、
スライディング相関器のためのトラッキング回路（例え
ばＤＬＬ：ＤｅｌａｙＬｏｃｋｅｄ Ｌｏｏｐ）も必要
としない。
併用する構成において、一層の回路規模縮小および省電
力化を実現する。 【構成】 マッチドフィルタとスライディング相関器を
併用し、初期同期およびマルチパス位相変動検出のため
にマッチドフィルタを使用する構成において、スライデ
ィング相関器への入力信号を遅延させて相互に同期をと
り、マルチパスに対応する各スライデング相関器別の拡
散符号（ＰＮ符号）生成器を不要とし、またパスの位相
変動をマッチドフィルタを用いて検出することにより、
スライディング相関器のためのトラッキング回路（例え
ばＤＬＬ：ＤｅｌａｙＬｏｃｋｅｄ Ｌｏｏｐ）も必要
としない。
Description
【０００１】
【産業上の利用分野】本発明は、スペクトル拡散通信に
おけるＣＤＭＡ通信システムのための受信装置に関す
る。
おけるＣＤＭＡ通信システムのための受信装置に関す
る。
【０００２】
【従来の技術】スペクトル拡散通信方法はその周波数効
率の高さ、守秘性等多くの優れた特長を持ち、移動体通
信や無線ＬＡＮ等の分野において有望視されており、そ
の復調に際してはマッチドフィルタやスライディング相
関器が使用される。
率の高さ、守秘性等多くの優れた特長を持ち、移動体通
信や無線ＬＡＮ等の分野において有望視されており、そ
の復調に際してはマッチドフィルタやスライディング相
関器が使用される。
【０００３】マッチドフィルタ（整合フィルタ）は、２
つの信号の同一性を判定するためのフィルタであり、Ｃ
ＤＭＡ通信システムにおいて、信号を受信すべきユーザ
は受信信号を自らのＰＮ符号を用いたマッチドフィルタ
で処置し、その相関ピークを検出して、同期捕捉および
保持を行う。
つの信号の同一性を判定するためのフィルタであり、Ｃ
ＤＭＡ通信システムにおいて、信号を受信すべきユーザ
は受信信号を自らのＰＮ符号を用いたマッチドフィルタ
で処置し、その相関ピークを検出して、同期捕捉および
保持を行う。
【０００４】ここにマッチドフィルタは多くの積和演算
を行う必要があるため回路規模が大となり、また同期捕
捉のためにダブルサンプリングあるいはより多くのオー
バーサンプリングを行う場合、さらに回路規模が拡大し
た。このためマッチドフィルタは膨大な電力を消費する
という問題があり、携帯通信端末にとって重大な欠点で
あった。一方スライディング相関器は、入力信号に対し
て１個の積和演算器により逐次ＰＮ符号を乗ずるもので
あり、マッチドフィルタに比較して消費電力は少ない
が、初期同期のために長時間を要する。
を行う必要があるため回路規模が大となり、また同期捕
捉のためにダブルサンプリングあるいはより多くのオー
バーサンプリングを行う場合、さらに回路規模が拡大し
た。このためマッチドフィルタは膨大な電力を消費する
という問題があり、携帯通信端末にとって重大な欠点で
あった。一方スライディング相関器は、入力信号に対し
て１個の積和演算器により逐次ＰＮ符号を乗ずるもので
あり、マッチドフィルタに比較して消費電力は少ない
が、初期同期のために長時間を要する。
【０００５】そこで本願出願人は特願平０７−２１５３
８９号（以下先行出願１という。）および特願平０８−
２９７８５９号（以下先行出願２という。）においてマ
ッチドフィルタとスライディング相関器を併用し、初期
同期のみ、あるいは２段階高速初期同期におけるショー
トコードの逆拡散のみにマッチドフィルタを使用する受
信装置を提案している。しかし現在一層の回路規模の縮
小と省電力化が望まれている。
８９号（以下先行出願１という。）および特願平０８−
２９７８５９号（以下先行出願２という。）においてマ
ッチドフィルタとスライディング相関器を併用し、初期
同期のみ、あるいは２段階高速初期同期におけるショー
トコードの逆拡散のみにマッチドフィルタを使用する受
信装置を提案している。しかし現在一層の回路規模の縮
小と省電力化が望まれている。
【０００６】
【発明が解決しようとする課題】本発明はこのような背
景のもとに創案されたもので、マッチドフィルタとスラ
イディング相関器を併用する構成において、一層の回路
規模縮小および省電力化を実現することを目的とする。
景のもとに創案されたもので、マッチドフィルタとスラ
イディング相関器を併用する構成において、一層の回路
規模縮小および省電力化を実現することを目的とする。
【０００７】
【課題を解決するための手段】本発明に係るＣＤＭＡ通
信システム用受信装置は、マッチドフィルタとスライデ
ィング相関器を併用し、初期同期、マルチパスの位相変
動検出等の高速動作を要するときにのみマッチドフィル
タを用い、その他の場合にはマッチドフィルタを停止し
てスライディング相関器を使用するものであり、マルチ
パスの位相に応じてスライディング相関器への入力信号
を遅延させて同期をとり、レーク合成復調部に対する出
力を整合させるものである。あるいは各スライデング相
関器へのＰＮ符号の供給を遅延させて入力信号に対する
同期をとり、符号生成回路を共通化する。
信システム用受信装置は、マッチドフィルタとスライデ
ィング相関器を併用し、初期同期、マルチパスの位相変
動検出等の高速動作を要するときにのみマッチドフィル
タを用い、その他の場合にはマッチドフィルタを停止し
てスライディング相関器を使用するものであり、マルチ
パスの位相に応じてスライディング相関器への入力信号
を遅延させて同期をとり、レーク合成復調部に対する出
力を整合させるものである。あるいは各スライデング相
関器へのＰＮ符号の供給を遅延させて入力信号に対する
同期をとり、符号生成回路を共通化する。
【０００８】
【発明の実施の形態】次に本発明に係るＣＤＭＡ通信シ
ステム用受信装置の一実施例を図面に基づいて説明す
る。
ステム用受信装置の一実施例を図面に基づいて説明す
る。
【０００９】
【実施例】図１において、アンテナおよびＲＦ受信部に
よって受信された受信信号Ａｉｎ１（中間周波ＩＦ信
号）は分配器Ｄによって２系統の信号に分離され、それ
ぞれ直交検波器を経てＩ成分とＱ成分に分離される。さ
らに、これら成分はローパスフィルタＬＰＦ１、ＬＰＦ
２によって搬送波成分が除去されて、Ｉ成分、Ｑ成分が
抽出され、マッチドフィルタＭＦに入力される。
よって受信された受信信号Ａｉｎ１（中間周波ＩＦ信
号）は分配器Ｄによって２系統の信号に分離され、それ
ぞれ直交検波器を経てＩ成分とＱ成分に分離される。さ
らに、これら成分はローパスフィルタＬＰＦ１、ＬＰＦ
２によって搬送波成分が除去されて、Ｉ成分、Ｑ成分が
抽出され、マッチドフィルタＭＦに入力される。
【００１０】ＬＰＦ１、ＬＰＦ２の出力は、遅延回路Ｄ
１〜Ｄｎをそれぞれ介して、マッチドフィルタＭＦと並
列な複数のスライディング相関器ＳＣ１〜ＳＣｎに入力
され、ＭＦにおいては初期同期捕捉及びマルチパス位相
変動検出が実行され、ＳＣ１〜ＳＣｎはデータ復調に使
用される。スライデイング相関器はＩ、Ｑ各成分につい
て１個の乗算回路で相関演算を行うため、初期同期捕捉
及びマルチパス検出を高速に行うことは困難である。そ
こで、初期同期捕捉をマッチドフィルタで行う、その後
のデータ復調をスラディング相関器により行う。これに
よって、受信装置の消費電力を節減しつつ、高速初期同
期を実現し得る。またスライディング相関器の併用によ
りデータ復調の性能も高い。
１〜Ｄｎをそれぞれ介して、マッチドフィルタＭＦと並
列な複数のスライディング相関器ＳＣ１〜ＳＣｎに入力
され、ＭＦにおいては初期同期捕捉及びマルチパス位相
変動検出が実行され、ＳＣ１〜ＳＣｎはデータ復調に使
用される。スライデイング相関器はＩ、Ｑ各成分につい
て１個の乗算回路で相関演算を行うため、初期同期捕捉
及びマルチパス検出を高速に行うことは困難である。そ
こで、初期同期捕捉をマッチドフィルタで行う、その後
のデータ復調をスラディング相関器により行う。これに
よって、受信装置の消費電力を節減しつつ、高速初期同
期を実現し得る。またスライディング相関器の併用によ
りデータ復調の性能も高い。
【００１１】マッチドフィルタＭＦの出力は電力計算部
ＰＣに入力されて、ＭＦ出力の電力が算出され、パス検
出部ＰＤにおいて、一定の時間にわたって巡回積分した
後、電力のレベルの高いものから所定個数の信号パスが
選択される。ＰＤの出力は相関器制御部ＣＣに入力さ
れ、ＳＣ１〜ＳＣｎは選択されたパスに同期するよう
に、それぞれの入力信号遅延時間がコントロールされ
る。これは反射波等によるマルチパスを後段のレーク合
成復調部ＲＡＫＥにおいて合成するための処理である。
相関器ＳＣ１〜ＳＣｎの出力はレーク合成復調部ＲＡＫ
Ｅに入力され、レーク合成される。図中Ｄｏｉ、Ｄｏｑ
はレーク合成された後の復調データである。
ＰＣに入力されて、ＭＦ出力の電力が算出され、パス検
出部ＰＤにおいて、一定の時間にわたって巡回積分した
後、電力のレベルの高いものから所定個数の信号パスが
選択される。ＰＤの出力は相関器制御部ＣＣに入力さ
れ、ＳＣ１〜ＳＣｎは選択されたパスに同期するよう
に、それぞれの入力信号遅延時間がコントロールされ
る。これは反射波等によるマルチパスを後段のレーク合
成復調部ＲＡＫＥにおいて合成するための処理である。
相関器ＳＣ１〜ＳＣｎの出力はレーク合成復調部ＲＡＫ
Ｅに入力され、レーク合成される。図中Ｄｏｉ、Ｄｏｑ
はレーク合成された後の復調データである。
【００１２】前記遅延回路Ｄ１〜Ｄｎは各スライディン
グ相関器の出力ピークが同時に生じるように遅延タイミ
ングが設定され、したがってレーク合成に際して、スラ
イディング相関器出力の同期をとる必要がなく、そのた
めの遅延回路を必要としない。またマルチパスの位相変
動はマッチドフィルタを用いて検出しているため、従来
スライディング相関器に使用されたトラッキング回路、
例えばＤＬＬ（Ｄｅｌａｙ Ｌｏｃｋｅｄ Ｌｏｏｐ）
は省略される。これによって回路規模縮小と省電力化が
図られている。
グ相関器の出力ピークが同時に生じるように遅延タイミ
ングが設定され、したがってレーク合成に際して、スラ
イディング相関器出力の同期をとる必要がなく、そのた
めの遅延回路を必要としない。またマルチパスの位相変
動はマッチドフィルタを用いて検出しているため、従来
スライディング相関器に使用されたトラッキング回路、
例えばＤＬＬ（Ｄｅｌａｙ Ｌｏｃｋｅｄ Ｌｏｏｐ）
は省略される。これによって回路規模縮小と省電力化が
図られている。
【００１３】図２は同様の受信装置を２段階高速初期同
期法（樋口健一他著「ＤＳ−ＣＤＭＡ基地局間非同期セ
ルラ方式におけるロングコードの２段階高速初期同期
法」信学技法、ＣＳ−９６、ＲＣＳ９６−１２、１９９
６−５）に使用する他の受信装置を示す。
期法（樋口健一他著「ＤＳ−ＣＤＭＡ基地局間非同期セ
ルラ方式におけるロングコードの２段階高速初期同期
法」信学技法、ＣＳ−９６、ＲＣＳ９６−１２、１９９
６−５）に使用する他の受信装置を示す。
【００１４】２段階高速初期同期法は、基地局共通のシ
ョートコードと、各基地局固有のロングコードを設定
し、制御チャンネルの送信に際して、ショートコードと
ロングコードとによる２段階の拡散変調を行う。そして
所定の周期でショートコードのみによる拡散変調した制
御チャンネルを送信する。受信装置においては、ショー
トコードによる逆拡散によってロングコードのタイミン
グを抽出し、ロングコードに対する同期をとる。これに
よってロングコードに対する初期同期捕捉を高速化でき
る。
ョートコードと、各基地局固有のロングコードを設定
し、制御チャンネルの送信に際して、ショートコードと
ロングコードとによる２段階の拡散変調を行う。そして
所定の周期でショートコードのみによる拡散変調した制
御チャンネルを送信する。受信装置においては、ショー
トコードによる逆拡散によってロングコードのタイミン
グを抽出し、ロングコードに対する同期をとる。これに
よってロングコードに対する初期同期捕捉を高速化でき
る。
【００１５】図２において、分配器、ローパスフィルタ
を経た受信信号ＲＳがスイッチＳＷに入力され、スイッ
チＳＷにおいて２系統に切替出力される。その第１の系
統はショートコード処理部ＳＰであり、第２の系統は複
数のロングコード処理部ＬＰ１〜ＬＰ３である。これら
ロングコード処理部ＬＰ１〜ＬＰ３はマッチドフィルタ
において検出された複数のピークに対応して使用され、
例えば最大値ピークのタイミングに対してロングコード
処理部ＬＰ１、第２番目、第３番目のピークのタイミン
グに対しロングコード処理部ＬＰ２、ＬＰ３をそれぞれ
使用する。これらロングコード処理部の個数は予想され
るマルチパス数等により決定される。ショートコード処
理部ＳＰは図１のマッチドフィルタＭＦと、このＭＦに
ショートコードを入力するショートコード生成部ＳＧを
有し、受信信号ＲＳとショートコードの相関を算出し
て、初期セルサーチや周辺セルサーチのためのロングコ
ードのタイミングを検出する。ロングコード処理部ＬＰ
１はスライディング相関器ＳＣ、およびこのＳＣにロン
グコードを入力するロングコード生成部ＬＧを有し、受
信信号ＲＳとロングコードおよびショートコードの合成
コードとの相関を算出して逆拡散を行う。なおロングコ
ード処理部ＬＰ２、ＬＰ３はＬＰ１と同様の構成である
ため、ここでは説明を省略する。
を経た受信信号ＲＳがスイッチＳＷに入力され、スイッ
チＳＷにおいて２系統に切替出力される。その第１の系
統はショートコード処理部ＳＰであり、第２の系統は複
数のロングコード処理部ＬＰ１〜ＬＰ３である。これら
ロングコード処理部ＬＰ１〜ＬＰ３はマッチドフィルタ
において検出された複数のピークに対応して使用され、
例えば最大値ピークのタイミングに対してロングコード
処理部ＬＰ１、第２番目、第３番目のピークのタイミン
グに対しロングコード処理部ＬＰ２、ＬＰ３をそれぞれ
使用する。これらロングコード処理部の個数は予想され
るマルチパス数等により決定される。ショートコード処
理部ＳＰは図１のマッチドフィルタＭＦと、このＭＦに
ショートコードを入力するショートコード生成部ＳＧを
有し、受信信号ＲＳとショートコードの相関を算出し
て、初期セルサーチや周辺セルサーチのためのロングコ
ードのタイミングを検出する。ロングコード処理部ＬＰ
１はスライディング相関器ＳＣ、およびこのＳＣにロン
グコードを入力するロングコード生成部ＬＧを有し、受
信信号ＲＳとロングコードおよびショートコードの合成
コードとの相関を算出して逆拡散を行う。なおロングコ
ード処理部ＬＰ２、ＬＰ３はＬＰ１と同様の構成である
ため、ここでは説明を省略する。
【００１６】ＭＦの出力はメモリＭＥＭに入力され、複
数の出力の電力レベルが記録される。ＭＥＭ内の出力レ
ベルは最大値抽出部ＭＳによってその最大値が検出さ
れ、ＭＳの出力は前記ＬＧに入力されている。ＭＳはセ
ルサーチの結果に基づいて、ＳＣによるＲＳとロングコ
ードとの相関演算のタイミング、すなわちロングコード
生成のタイミングを設定する。ショートコードは排他的
論理和ゲートＧにおいてロングコードと合成され、合成
結果がスライディング相関器ＳＣの乗算部Ｍに入力され
る。
数の出力の電力レベルが記録される。ＭＥＭ内の出力レ
ベルは最大値抽出部ＭＳによってその最大値が検出さ
れ、ＭＳの出力は前記ＬＧに入力されている。ＭＳはセ
ルサーチの結果に基づいて、ＳＣによるＲＳとロングコ
ードとの相関演算のタイミング、すなわちロングコード
生成のタイミングを設定する。ショートコードは排他的
論理和ゲートＧにおいてロングコードと合成され、合成
結果がスライディング相関器ＳＣの乗算部Ｍに入力され
る。
【００１７】乗算部Ｍの出力は積分器ＩＮＤに入力さ
れ、乗算結果が積算される。ＩＮＤの出力は２乗検波器
（ｓｑｕａｒｅ−ｌａｗ ｄｅｔｅｃｔｏｒ）ＳＬＤに
入力される。各ロングコード処理部ＬＰ１〜ＬＰ３のＳ
ＬＤの出力（相関電力）は加算器ＡＤＤにより統合さ
れ、その統合結果は比較器ＣＯＭＰに入力されている。
このように複数のスライディング相関器の出力の相関電
力の統合結果を使用することにより、ノイズの影響を低
減し、以下の判定精度を高め得る。
れ、乗算結果が積算される。ＩＮＤの出力は２乗検波器
（ｓｑｕａｒｅ−ｌａｗ ｄｅｔｅｃｔｏｒ）ＳＬＤに
入力される。各ロングコード処理部ＬＰ１〜ＬＰ３のＳ
ＬＤの出力（相関電力）は加算器ＡＤＤにより統合さ
れ、その統合結果は比較器ＣＯＭＰに入力されている。
このように複数のスライディング相関器の出力の相関電
力の統合結果を使用することにより、ノイズの影響を低
減し、以下の判定精度を高め得る。
【００１８】前記ＭＳの出力はさらに閾値決定回路ＴＤ
に入力され、前記ＣＯＭＰは、ＡＤＤの出力をＴＤの出
力と比較する。これによってショートコードとの相関結
果を電力に対応付け、これをＴＤによって決定された閾
値と比較する。ＴＤはＳＰにおける電力検出結果に基づ
いて閾値を決定するので、逆拡散における適性な閾値が
与えられ、適正なロングコード同期信号Ｌｏが生成され
る。
に入力され、前記ＣＯＭＰは、ＡＤＤの出力をＴＤの出
力と比較する。これによってショートコードとの相関結
果を電力に対応付け、これをＴＤによって決定された閾
値と比較する。ＴＤはＳＰにおける電力検出結果に基づ
いて閾値を決定するので、逆拡散における適性な閾値が
与えられ、適正なロングコード同期信号Ｌｏが生成され
る。
【００１９】以上のように、ロングコードの同期のため
のショートコードによるタイミング検出をマッチドフィ
ルタで実行するので、その処理を著しく高速化でき、ま
たロングコードおよびショートコードによる２段階逆拡
散をスライディング相関器で実行するので、回路規模を
抑えながら高速なロングコード同期が可能である。
のショートコードによるタイミング検出をマッチドフィ
ルタで実行するので、その処理を著しく高速化でき、ま
たロングコードおよびショートコードによる２段階逆拡
散をスライディング相関器で実行するので、回路規模を
抑えながら高速なロングコード同期が可能である。
【００２０】図３は図１の受信装置における遅延回路Ｄ
１〜Ｄｎの詳細を示すものであり、マッチドフィルタＭ
Ｆはデジタルの入力信号Ｄｉｎをサンプルホールド回路
Ｓ１〜ＳＮで順次保持し、これらサンプルホールド回路
の出力ｄ１〜ｄＮは乗算回路に導かれるとともに、複数
のＮ入力１出力のマルチプレクサＭＵＸ１〜ＭＵＸｎに
入力されている。各マルチプレクサは、スライディング
相関器出力のピークが所定の位置に生じるように入力選
択され、これによって入力信号の遅延の効果が得られ
る。データｄ１〜ｄＮは新たなＤｉｎの入力に呼応して
シフトされ、結果的に遅延データが順次スライディング
相関器に入力される。なお以上のデジタルタイプの処理
系に替えて、前記先行出願１、２に示すようなアナログ
タイプの処理系においても同様の構成を採用でき、以下
の変形例、実施例においても同様である。
１〜Ｄｎの詳細を示すものであり、マッチドフィルタＭ
Ｆはデジタルの入力信号Ｄｉｎをサンプルホールド回路
Ｓ１〜ＳＮで順次保持し、これらサンプルホールド回路
の出力ｄ１〜ｄＮは乗算回路に導かれるとともに、複数
のＮ入力１出力のマルチプレクサＭＵＸ１〜ＭＵＸｎに
入力されている。各マルチプレクサは、スライディング
相関器出力のピークが所定の位置に生じるように入力選
択され、これによって入力信号の遅延の効果が得られ
る。データｄ１〜ｄＮは新たなＤｉｎの入力に呼応して
シフトされ、結果的に遅延データが順次スライディング
相関器に入力される。なお以上のデジタルタイプの処理
系に替えて、前記先行出願１、２に示すようなアナログ
タイプの処理系においても同様の構成を採用でき、以下
の変形例、実施例においても同様である。
【００２１】図４は前記遅延回路Ｄ１〜Ｄｎに替えて１
個のメモリＭＥＭを使用した変形例を示す。前記入力信
号Ｖｉは、メモリＭＥＭの所定のデータエリアに所定個
数順次入力され、最も古いデータが最新のデータに置き
かえられる。あるデータの入力後、次のデータの入力前
に、スライディング相関器ＳＣ１〜ＳＣｎにおける遅延
に応じた読出しアドレス信号ＡＤＤ１〜ＡＤＤｎが順次
ＭＥＭに入力され、所定のタイミングの信号が読み出さ
れる。これによって図３よりも単純な構成によりスライ
ディング相関器の入力側の遅延を実現できる。
個のメモリＭＥＭを使用した変形例を示す。前記入力信
号Ｖｉは、メモリＭＥＭの所定のデータエリアに所定個
数順次入力され、最も古いデータが最新のデータに置き
かえられる。あるデータの入力後、次のデータの入力前
に、スライディング相関器ＳＣ１〜ＳＣｎにおける遅延
に応じた読出しアドレス信号ＡＤＤ１〜ＡＤＤｎが順次
ＭＥＭに入力され、所定のタイミングの信号が読み出さ
れる。これによって図３よりも単純な構成によりスライ
ディング相関器の入力側の遅延を実現できる。
【００２２】図５は本発明の第２実施例を示し、スライ
ディング相関器ＳＣ１〜ＳＣｎへの入力信号遅延に替え
て、ＰＮ符号遅延を行う。ＰＮ符号はシフトレジスタよ
りなる符号生成器ＰＮＧに格納され、その終端を始端に
帰還させることにより、循環する。符号生成器は各段の
データＰＮ１〜ＰＮＮを並列出力し、これら全てのデー
タは、スライディング相関器ＳＣ１〜ＳＣｎに接続され
たマルチプレクサＭＵＸ４１〜ＭＵＸ４ｎに並列入力さ
れている。マルチプレクサＭＵＸ４１〜ＭＵＸ４ｎはス
ライディング相関器出力にピークが生じるように入力選
択され、これによってＰＮ符号遅延の効果が得られる。
従来符号生成器はスライディング相関器ごとに設けられ
ていたが、このように１個の符号生成器を共用すれば従
来よりも回路規模は縮小される。
ディング相関器ＳＣ１〜ＳＣｎへの入力信号遅延に替え
て、ＰＮ符号遅延を行う。ＰＮ符号はシフトレジスタよ
りなる符号生成器ＰＮＧに格納され、その終端を始端に
帰還させることにより、循環する。符号生成器は各段の
データＰＮ１〜ＰＮＮを並列出力し、これら全てのデー
タは、スライディング相関器ＳＣ１〜ＳＣｎに接続され
たマルチプレクサＭＵＸ４１〜ＭＵＸ４ｎに並列入力さ
れている。マルチプレクサＭＵＸ４１〜ＭＵＸ４ｎはス
ライディング相関器出力にピークが生じるように入力選
択され、これによってＰＮ符号遅延の効果が得られる。
従来符号生成器はスライディング相関器ごとに設けられ
ていたが、このように１個の符号生成器を共用すれば従
来よりも回路規模は縮小される。
【００２３】この実施例ではスライディング相関器の出
力のピークは同時には生じないので、従来同様ＳＣ１〜
ＳＣｎの出力に遅延回路ＤＬ１〜ＤＬｎをそれぞれ接続
する必要がある。
力のピークは同時には生じないので、従来同様ＳＣ１〜
ＳＣｎの出力に遅延回路ＤＬ１〜ＤＬｎをそれぞれ接続
する必要がある。
【発明の効果】前述のとおり、本発明に係るＣＤＭＡ通
信システム用受信装置は、マッチドフィルタとスライデ
ィング相関器を併用し、初期同期、マルチパスの位相変
動検出等の高速動作を要するときにのみマッチドフィル
タを用い、その他の場合にはマッチドフィルタを停止し
てスライディング相関器を使用するものであり、スライ
ディング相関器への入力信号を遅延させて同期をとり、
レーク合成復調部に対する出力を整合させ、あるいは、
各スライデング相関器へのＰＮ符号の供給を遅延させて
入力信号に対する同期をとり、符号生成回路を共通化
し、またパスの位相変動マッチドフィルタを用いて検出
することにより、スライディング相関器のためのトラッ
キング回路も必要としないので、回路規模が縮小されこ
れにともなって省電力化が図られるという優れた効果を
有する。
信システム用受信装置は、マッチドフィルタとスライデ
ィング相関器を併用し、初期同期、マルチパスの位相変
動検出等の高速動作を要するときにのみマッチドフィル
タを用い、その他の場合にはマッチドフィルタを停止し
てスライディング相関器を使用するものであり、スライ
ディング相関器への入力信号を遅延させて同期をとり、
レーク合成復調部に対する出力を整合させ、あるいは、
各スライデング相関器へのＰＮ符号の供給を遅延させて
入力信号に対する同期をとり、符号生成回路を共通化
し、またパスの位相変動マッチドフィルタを用いて検出
することにより、スライディング相関器のためのトラッ
キング回路も必要としないので、回路規模が縮小されこ
れにともなって省電力化が図られるという優れた効果を
有する。
【図１】 本発明に係るＣＤＭＡ通信システム用受信装
置の第１実施例を示すブロック図である。
置の第１実施例を示すブロック図である。
【図２】 同実施例を２段階高速初期同期法に適用する
ための受信装置を示すブロック図である。
ための受信装置を示すブロック図である。
【図３】 同実施例の遅延回路の接続関係の詳細を示す
ブロック図である。
ブロック図である。
【図４】 同実施例の変形例を示すブロック図である。
【図５】 第２実施例を示すブロック図である。
ＲＳ、Ａｉｎ１、Ｖｉ ．．．受信信号 ＡＤＤ．．．加算回路 ＭＵＬ ．．． 乗算回路 Ｓ１〜ＳＮ ．．． サンプルホールド回路 Ｄ ．．． 分配器 ＬＰＦ、ＬＰＦ１、ＬＰＦ２ ．．． ローパスフィル
タ ＰＣ ．．． 電力計算部 ＰＤ ．．． パス検出部 ＣＣ ．．． 相関器制御部 ＳＣ、ＳＣ１〜ＳＣｎ ．．． スライディング相関器 ＳＷ ．．．スイッチ ＲＡＫＥ ．．． レーク合成復調部 ＭＥＭ ．．． メモリ ＭＳ ．．．最大値抽出部 ＴＤ ．．．閾値決定回路 ＬＧ ．．．ロングコード生成部 ＬＰ ．．． ロングコード処理部 ＳＧ ．．． ショートコード生成部 ＳＰ ．．． ショートコード処理部 Ｇ ．．．ＥＸ−ＯＲゲート ＳＬＤ ．．．２乗検波器 ＣＯＭＰ ．．． 比較器 ＭＦ．．． マッチドフィルタ ＰＮＧ．．． 符号発生器 Ｄ１〜Ｄｎ、ＤＬ１〜ＤＬｎ．．．遅延回路。 1 1 整理番号＝ＹＺ１９９７０４６Ａ
タ ＰＣ ．．． 電力計算部 ＰＤ ．．． パス検出部 ＣＣ ．．． 相関器制御部 ＳＣ、ＳＣ１〜ＳＣｎ ．．． スライディング相関器 ＳＷ ．．．スイッチ ＲＡＫＥ ．．． レーク合成復調部 ＭＥＭ ．．． メモリ ＭＳ ．．．最大値抽出部 ＴＤ ．．．閾値決定回路 ＬＧ ．．．ロングコード生成部 ＬＰ ．．． ロングコード処理部 ＳＧ ．．． ショートコード生成部 ＳＰ ．．． ショートコード処理部 Ｇ ．．．ＥＸ−ＯＲゲート ＳＬＤ ．．．２乗検波器 ＣＯＭＰ ．．． 比較器 ＭＦ．．． マッチドフィルタ ＰＮＧ．．． 符号発生器 Ｄ１〜Ｄｎ、ＤＬ１〜ＤＬｎ．．．遅延回路。 1 1 整理番号＝ＹＺ１９９７０４６Ａ
Claims (6)
- 【請求項１】 入力信号を時系列で保持する信号保持手
段と、この信号保持手段の出力にＰＮ符号を乗ずる複数
の乗算回路と、これら乗算回路の出力の総和を算出する
加算回路とを備えたマッチドフィルタと；前記信号保持
手段のすべての出力が入力された複数のマルチプレクサ
と；各マルチプレクサに対応して設けられ、対応するマ
ルチプレクサの出力が入力された複数のスライディング
相関器と；これらスライディング相関器の出力が接続さ
れたレーク合成復調部と；を備え、初期同期、マルチパ
ス検出及びマルチパスの位相変動の検出をマッチドフィ
ルタで行い、マルチパスの位相に応じて前記マルチプレ
クサをコントロールして各スライディング相関器を入力
信号に同期させつつデータ復調を行うことを特徴とする
ＣＤＭＡ通信システム用受信装置。 - 【請求項２】 入力信号を時系列で保持する信号保持手
段と、この信号保持手段の出力にＰＮ符号を乗ずる複数
の乗算回路と、これら乗算回路の出力の総和を算出する
加算回路とを備えたマッチドフィルタと；このマッチド
フィルタに対して並列に前記入力信号に接続された複数
のスライディング相関器と；前記ＰＮ符号が格納され、
全てのＰＮ符号を並列に出力するとともにＰＮ符号を巡
回的にシフトする符号生成器と；前記各スライディング
相関器に対応して設けられた複数のマルチプレクサであ
って、前記符号生成器に接続され、全てのＰＮ符号が並
列に入力されかつ択一的にＰＮ符号が出力されるマルチ
プレクサと；前記スライディング相関器の出力にそれぞ
れ接続された遅延回路と；これら遅延回路の出力が入力
されたレーク合成復調部と；を備え、初期同期、マルチ
パス検出及びマルチパスの位相変動の検出をマッチドフ
ィルタで行い、マルチパスの位相に応じて前記マルチプ
レクサをコントロールして各スライディング相関器に対
するＰＮ符号を入力信号に同期させつつデータ復調を行
うことを特徴とするＣＤＭＡ通信システム用受信装置。 - 【請求項３】 入力信号を時系列で保持する信号保持手
段と、この信号保持手段の出力にＰＮ符号を乗ずる複数
の乗算回路と、これら乗算回路の出力の総和を算出する
加算回路とを備えたマッチドフィルタと；このマッチド
フィルタに並列に接続されたメモリと；このメモリの出
力が並列に接続された複数のスライディング相関器と；
これらスライディング相関器の出力が接続されたレーク
合成復調部と；を備え、初期同期、マルチパス検出及び
マルチパスの位相変動の検出をマッチドフィルタで行
い、前記メモリには入力信号を順次入力し、マルチパス
の位相に応じて前記メモリの読出しアドレスをコントロ
ールして各スライディング相関器を入力信号に同期させ
つつデータ復調を行うことを特徴とするＣＤＭＡ通信シ
ステム用受信装置。 - 【請求項４】 ２段階高速初期同期法におけるロングコ
ード同期のためのショートコードによる逆拡散にマッチ
ドフィルタを使用し、ロングコード及びショートコード
による逆拡散に複数のスライディング相関器を並列に使
用し、マッチドフィルタによってマルチパスを検出した
ときには、各スライディング相関器を別個のパスに同期
させ、全てのスライディング相関器の出力の相関電力を
足し合せ、これによってロングコードの同期を判定する
ことを特徴とする請求項１〜３のいずれか１項に記載の
ＣＤＭＡ通信システム用受信装置。 - 【請求項５】 信号保持手段はサンプルホールド回路
であることを特徴とする請求項１〜４のいずれか１項に
記載のＣＤＭＡ通信用受信装置。 - 【請求項６】 信号保持手段はシフトレジスタである
ことを特徴とする請求項１〜４のいずれか１項に記載の
ＣＤＭＡ通信用受信装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27225197A JPH1198116A (ja) | 1997-09-18 | 1997-09-18 | Ｃｄｍａ通信システム用受信装置 |
| EP98110472A EP0884856A3 (en) | 1997-06-09 | 1998-06-08 | Spread spectrum communication system |
| CN98109592A CN1202050A (zh) | 1997-06-09 | 1998-06-08 | 扩频通信系统 |
| US09/092,914 US6370130B1 (en) | 1997-06-09 | 1998-06-08 | Spread spectrum communication system |
| KR1019980021241A KR19990006788A (ko) | 1997-06-09 | 1998-06-09 | 고주파확산 통신시스템 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27225197A JPH1198116A (ja) | 1997-09-18 | 1997-09-18 | Ｃｄｍａ通信システム用受信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1198116A true JPH1198116A (ja) | 1999-04-09 |
Family
ID=17511249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27225197A Pending JPH1198116A (ja) | 1997-06-09 | 1997-09-18 | Ｃｄｍａ通信システム用受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1198116A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11127132A (ja) * | 1997-10-20 | 1999-05-11 | Takatori Ikueikai:Kk | Ｃｄｍａ通信システム用受信装置 |
| KR100409209B1 (ko) * | 1999-12-03 | 2003-12-11 | 주식회사 팬택앤큐리텔 | 정합필터와 능동 코릴레이터를 이용한 단말기 서처 초기동기 검출 장치 |
-
1997
- 1997-09-18 JP JP27225197A patent/JPH1198116A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11127132A (ja) * | 1997-10-20 | 1999-05-11 | Takatori Ikueikai:Kk | Ｃｄｍａ通信システム用受信装置 |
| KR100409209B1 (ko) * | 1999-12-03 | 2003-12-11 | 주식회사 팬택앤큐리텔 | 정합필터와 능동 코릴레이터를 이용한 단말기 서처 초기동기 검출 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2263676C (en) | Symbol-matched filter having a low silicon and power requirement | |
| US6363108B1 (en) | Programmable matched filter searcher | |
| EP1082819B1 (en) | Combining sub-chip resolution samples in fingers of a spread-spectrum rake receiver | |
| US5627855A (en) | Programmable two-part matched filter for spread spectrum | |
| US5910948A (en) | Acquisition scheme and receiver for an asynchronous DS-CDMA cellular communication system | |
| US6038250A (en) | Initial synchronization method and receiver for DS-CDMA inter base station asynchronous cellular system | |
| EP1075089B1 (en) | Correlation detector and communication apparatus | |
| US5894494A (en) | Parallel correlator architecture for synchronizing direct sequence spread-spectrum signals | |
| US6650689B1 (en) | Correlator and delay lock loop circuit | |
| EP0994573A2 (en) | Method and apparatus for generating multiple matched-filter PN vectors in a CDMA demodulator | |
| KR0173904B1 (ko) | 직접 확산 부호 분할 다중 접속 시스템용 레이크수신장치 | |
| JPH10190528A (ja) | スペクトル拡散受信機 | |
| EP0884856A2 (en) | Spread spectrum communication system | |
| JP2000004211A (ja) | Ｒａｋｅ受信回路 | |
| JP2002064407A (ja) | 同期追跡回路 | |
| JPH1198116A (ja) | Ｃｄｍａ通信システム用受信装置 | |
| KR0183002B1 (ko) | 코드분할다중접속 통신방식에서의 파일럿신호를 이용한 동시획득 및 추적장치와 그 방법 | |
| KR100332064B1 (ko) | 순환코드를 이용한 파일럿/트래픽 채널신호 전송장치 및 그 방법과 그에 따른 기지국 코드 획득장치 및 그 방법 | |
| JP3824482B2 (ja) | Ｃｄｍａ受信装置 | |
| KR100362558B1 (ko) | 멀티캐리어 부호분할다중접속 방식의 이동통신 시스템에서의사잡음시퀀스 포착장치 및 방법 | |
| JP2000286768A (ja) | Ｃｄｍａ移動局装置 | |
| JP4022732B2 (ja) | 遅延プロファイル決定方法および装置 | |
| JPH07154296A (ja) | スペクトル拡散通信システムおよびスペクトル拡散受信装置 | |
| JPH1155159A (ja) | 通信方法および同通信方法のための受信装置 | |
| JP2002141830A (ja) | マッチトフィルタ |