JP2003008475A - Ｒａｃｈ受信装置 - Google Patents

Abstract

(57)【要約】 【課題】 広範囲のセルに対応してＲＡＣＨを検出で
き、回路規模を縮小できるＲＡＣＨ受信装置を提供す
る。 【解決手段】 複素変調されたＲＡＣＨの受信データに
対して２段階に分けて復調処理を行う構成とし、第１の
復調処理において、複数のコードレジスタ１３から、シ
ンボル時間単位で分割したロングコード及び位相回転情
報の拡散符号をコード乗算部１４に出力し、コード乗算
部１４において、時分割で受信データとの乗算を行うＲ
ＡＣＨ受信装置である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、スペクトラム拡散
通信の受信機においてＲＡＣＨを検出するＲＡＣＨ受信
装置に係り、特に基地局のセル半径が大きい場合にも対
応してＲＡＣＨを検出できる、簡単且つ小規模な構成の
ＲＡＣＨ受信装置に関する。

【０００２】

【従来の技術】一般に移動体通信又は無線ＬＡＮ（Loca
l Area Network）等に用いられるスペクトラム拡散（Sp
read Spectrum ：ＳＳ）通信システムでは、送信側で送
信データに対して狭帯域変調（１次変調）を行い、更に
拡散変調（２次変調）を行う、２段階の変調を行ってデ
ータを送信する。受信側では、受信データに対して逆拡
散を行って１次変調に戻してから、通常の検波回路でベ
ースバンド信号の再生を行うようになっている。

【０００３】しかし、Ｗ−ＣＤＭＡの３ＧＰＰで決まっ
たＲＡＣＨ（Random Access CHannel）に関するPreambl
e部分の変調方式では、データレートが常に一定である
送信データに対し、セクタ毎に決められた１種のロング
コードと、４種の位相回転（４５度、１３５度、２２５
度、３１５度の様に）により変調を行い、さらに１６種
類のシグネチュア（１６種類の拡散コード）により変調
を行っている。シグネチュアは１６チップ長であり、そ
れが単に２５６回繰り返される（参考文献：３ＧＰＰ仕
様書：３ＧＴＳ２５．２１３等）。

【０００４】ＲＡＣＨは、Preamble部と、Message部に
分かれており、移動機は基地局との登録が済んでいない
場合には最初に仕様で決められた手順で、Preamble部を
バースト的に基地局に対して送信する。基地局では、そ
れを検出し、見つかった場合には、返事をＡＩＣＨ（Ac
quisition Indication CHannel）にて送信する。移動機
はこれを受け、その後Message部を送信することにな
る。ここで基地局として重要なことは、バースト的に送
られてくるPreamble部を如何に検出するかにある。

【０００５】バースト送信のため位相が確立されていな
いことから、ＲＡＣＨの受信には、図８に示すようなＭ
Ｆ（Matched Filter）が従来用いられている。図８は、
ＭＦを用いた従来のＲＡＣＨの復調部の構成ブロック図
である。ＭＦはシグネチュアとロングコード、及び位相
回転設定を施した符号コードをもって、ある範囲の窓に
て入力信号を待ちかまえる。

【０００６】通常、位相回転は複素であるので、ＭＦは
入力信号の同相成分と直交成分（以下、Ｉ成分とＱ成分
という）毎に２個用意された受信データレジスタ８２、
Ｉ成分とＱ成分毎に２個用意されたコードレジスタ８
３、４種の積和演算を行うコード積和演算器８４と、４
種の積和演算の結果を加減算し、複素演算を完成させる
複素演算部８９により構成されている。

【０００７】なお、シグネチュアの種類は全部で１６種
存在するが、一時に１６種全部に対応する必要がなく、
そのうちの何種かを用意しておけばよい。その種類数だ
けコードレジスタ８３、コード積和演算器８４及び複素
演算部８９が必要となる。

【０００８】ＭＦの窓の大きさは、基地局がら移動機ま
での往復に要する時間により決まり、いわゆる基地局が
カバーするセル半径によって決まる。たとえば、セル半
径を１５ｋｍとすると、その時間（基地局→移動機→基
地局に信号が行き来する時間）はおよそ１００μｓとな
る。これはチップ数でいうと約２５６チップとなり、Ｍ
Ｆとして必要な窓は２５６チップ以上となる。つまり、
１６チップ長のシグネチュアを２５６チップ長分繰り返
し待ち受けることになる。図８のＭＦでは、窓の大きさ
は２５６チップとしてある。ＭＦとしては、この窓時間
だけ経過すると、次に続くロングコードに換えて同じ動
作を２５６回繰り返すことにより、Preamble部分を検出
する。

【０００９】尚、移動機がPreamble部を送信出来るタイ
ミングは決められており、基地局から常時送られている
Ｐ‐ＣＣＰＣＨを基準に作られる上りアクセススロット
に限定されている。これにより、基地局のセル半径に応
じてＲＡＣＨを検出することができる。

【００１０】上記従来のＲＡＣＨの復調部について図を
用いて説明する。入力信号は、符号分割多重（Code Div
ision Multiple Access ：ＣＤＭＡ）変調されて送信さ
れ、アンテナ（図示せず）で受信されたアナログ信号
（Ｉ成分とＱ成分の２個の信号）を、Ａ／Ｄ変換器（ア
ナログ／デジタル変換器）８１でデジタル信号の受信デ
ータに変換している。

【００１１】変換の際に、Ａ／Ｄ変換器８１はチップ時
間間隔に比べ高速のクロックを用いており、入力信号は
オーバーサンプルされる。サンプリングレートである
が、図８では４倍オーバーサンプルとしている。そのた
め２５６チップの信号は１０２４サンプルの信号になっ
ている。尚、Ａ／Ｄ変換器８１の出力ビット数は複数で
あり、４〜８ビットが用いられる。

【００１２】コードレジスタ８３は、送信側でＣＤＭＡ
変調に用いられたのと同じ拡散符号である符号コードを
出力するレジスタを有しており、１個のレジスタは２５
６タップのＦ／Ｆ（Flip Flop）で構成されている。コ
ードレジスタ８３にはすでにロングコードとシグネチュ
アと位相回転を演算した符号コードが入っており、２５
６チップ時間毎に、続くコードと入れ替えられる。コー
ドレジスタ８３は、Ｉ成分とＱ成分の符号コードをそれ
ぞれ出力する２個のレジスタを有する。またコードレジ
スタ８３は、符号発生器そのものであってもよい。

【００１３】受信データレジスタ８２は、受信データを
入力し、サンプル時間毎に順次シフトするレジスタを有
している。１個のレジスタは１０２４タップのＦ／Ｆで
構成され、４タップ毎にコード積和演算器８４に出力す
る出力端子を有している。入力信号にはＩ成分とＱ成分
の２組があるので、受信データレジスタ８２では、レジ
スタは２個必要である。

【００１４】コード積和演算器８４は、受信データレジ
スタ８２の４タップ毎の値と、コードレジスタ（２５６
タップ）８３の値を乗算し、その乗算結果をすべて加算
する。このためハード規模は大きくなる。尚、複素演算
のため、コード積和演算器８４では４種類の積和演算を
行うための積和演算器が必要である。コード積和演算器
８４では、入力信号のＩ成分とコードのＩ成分の積和演
算、入力信号のＱ成分とコードのＩ成分の積和演算、入
力信号のＱ成分とコードのＱ成分の積和演算、入力信号
のＩ成分とコードのＱ成分の積和演算がそれぞれ実行さ
れる。

【００１５】複素演算部８９は、コード積和演算器８４
の４出力を加減算し、複素演算を完成させる。すなわ
ち、入力信号のＩ成分とコードのＩ成分の積和演算結果
と入力信号のＱ成分とコードのＱ成分の積和演算結果を
加算、入力信号のＱ成分とコードのＩ成分の積和演算結
果と入力信号のＩ成分とコードのＱ成分の積和演算結果
との減算を行う。

【００１６】図に示したＭＦの構成では、１種のシグネ
チュアに対応して入力信号の相関出力を得ることが出来
る。従って、シグネチュアの数が増えれば、その数だけ
点線で囲まれた部分の構成を増やさねばならない。但
し、受信データレジスタ８２は、シグネチュアの数によ
らず、共通に使用可能である。

【００１７】尚、図８の従来の復調部の各部の動作速度
は、以下のようになっている。アンテナで受信された受
信データのアナログ信号は元々送信側でＣＤＭＡ変調さ
れているが、そのチップレートは約４Ｍｃｐｓ（正確に
は３．８４Ｍｃｐｓ）であり、通常Ａ／Ｄ変換器でデジ
タル信号に変換される場合は、その４倍の約１６ＭＨｚ
（１５．３６ＭＨｚ）のサンプルレートで変換される。
したがって、それ以後のコードレジスタ８３、積和演算
器８４などの演算速度はいずれも約１６ＭＨｚである。

【００１８】ＣＤＭＡ変調を施す符号のビット数は１で
あるので、図のＭＦのハード規模としては、コード積和
演算器８４内の加算器が大半を占めている。乗算器は、
符号が１の場合には、そのまま入力信号を出力し、０の
場合は入力信号を符号反転して出すだけの論理回路で構
成可能である。これに対し、加算器は長ビット（６ビッ
トがら十数ビット）の加算を実行しなければならず、ハ
ード規模が大きくなる。レジスタすなわちＦ／Ｆは、入
力信号のビット数だけＦ／Ｆを並列にならべればよい。

【００１９】

【発明が解決しようとする課題】しかしながら、上記従
来のＲＡＣＨ受信装置では、基地局のカバーするセルが
広範囲になるにつれ、回路規模が増大するという問題点
があった。上述したＲＡＣＨ受信装置において、基地局
のセル半径が５０ｋｍに及ぶ場合には、ＭＦの窓の大き
さは１２８４チップ以上必要となる。これは基地局から
みると、移動機がカバーする範囲のどこに存在するかは
分かっていないので、一番近くの移動機も、一番遠くの
移動機に対してもＲＡＣＨを検出しなければならないか
らである。

【００２０】以下、広範囲のセル半径に対応した従来の
ＲＡＣＨの検出方法について、図を用いて説明する。図
９は５０ｋｍのセル半径に対応してＲＡＣＨを検出す
る、従来のＲＡＣＨ受信装置におけるＭＦと各ＭＦで用
いられる拡散符号の関係を表した図である。従来の検出
方法では、２５６チップ長のＭＦを６個用いたＲＡＣＨ
受信装置の復調部によって、各々のＭＦに異なる種類の
符号コードを割り当てて相関処理を行うことで、窓の大
きさを拡大している。また復調部にはコードレジスタが
設けられており、図９の関係図に従って各ＭＦに対応し
た符号コードを出力する。

【００２１】図９で表される関係図によれば、コードレ
ジスタは、シンボル単位、すなわち２５６チップずつ分
割された符号コードを格納しており、ＭＦ毎に分割した
符号コードを出力する。つまり、６＊ｎ＋１番目（ｎは
正の整数）のシンボルに相等する符号コードは１番目の
ＭＦであるＭＦ１に、６＊ｎ＋２番目のシンボルに相等
する符号コードはＭＦ２に割り当てられ、このような割
り当て方法がＭＦ６まで続く。またＭＦ１には最初のシ
ンボル時間Ｔ１から、ＭＦ２には次のシンボル時間Ｔ２
から符号コードが入力され、以降のＭＦについてもシン
ボル時間ずつずれて符号コードの入力が始まる。

【００２２】図９において、「Ｔ」はシンボル時間単位
を表しており、また「符号」は、ロングコードとシグネ
チュアと位相回転を演算した符号コードを表している。
まず最初のシンボル時間Ｔ１において、Ａ／Ｄ変換器か
ら出力された受信データは１番目のＭＦであるＭＦ１に
入力され、１番目の符号である符号１との相関演算が行
われる。次のシンボル時間Ｔ２では、受信データは１番
目及び２番目のＭＦ、すなわちＭＦ１及びＭＦ２に入力
され、相関演算が行われる。ＭＦ１では符号１と、ＭＦ
２では符号２との相関演算が行われる。

【００２３】以後、シンボル時間毎に受信データは他の
ＭＦにも入力され、各ＭＦでは対応した符号コードでの
相関演算が行われる。シンボル時間Ｔ６までには全ての
ＭＦにおいて相関演算が行われる。シンボル時間Ｔ７の
とき、ＭＦ１には符号コードが符号７に切り替わって出
力され、以後符号７を用いて相関演算が行われる。次の
シンボル時間Ｔ８では、ＭＦ２において符号コードが符
号８に切り替わり、他のＭＦでも以後同様の切り替え処
理が行われる。図９の関係図によれば、各ＭＦは同一の
符号コードで６シンボル時間相関演算を行い、その後新
たな符号コードに切り替えて同様に相関演算を行う。

【００２４】また図１０は、図９の関係図に従って相関
演算を行う場合の相関演算処理のタイムチャート図であ
る。図１０のタイムチャート図によれば、各ＭＦは同一
の符号コードで連続して６シンボル時間分相関演算を行
っている。まず受信機から最も近傍にいる移動機からの
受信データについては、ＭＦ１においてシンボル時間Ｔ
１からＴ６まで符号コード符号１が出力されて相関処理
が行われ、最も遠くにいる移動機からの受信データにつ
いては、ＭＦ６においてシンボル時間Ｔ６からＴ１１ま
で符号コード符号６が出力されて相関処理が行われる。
以降の符号コードについても、同様の処理が行われる。

【００２５】すなわち各ＭＦは、同一の符号コードでセ
ル半径分の窓の大きさに相当する時間分の相関処理を行
うことができ、また符合コードはシンボル単位で分割さ
れて各ＭＦに割り当てられているため、図９の関係図に
従って相関演算を行うことで、５０ｋｍのセル半径内の
受信データからもれなくＲＡＣＨを検出できる。

【００２６】また図１１は、５０ｋｍのセル半径に対応
した従来のＲＡＣＨ受信装置におけるＭＦと各ＭＦで用
いられる拡散符号の他の関係を表した図である。図１１
の関係図によれば、シンボル単位で分割された全ての拡
散符号は、分割された順に各ＭＦに出力される。また複
数あるＭＦのうち、ＭＦ１はシンボル時間Ｔ１から、Ｍ
Ｆ２はシンボル時間Ｔ２から符号コード符号１が入力さ
れ、以降のＭＦについてもシンボル時間ずつずれて符号
コードが順に入力される。

【００２７】図１１の関係図に従い各ＭＦで相関演算を
行うようにしても、５０ｋｍのセル半径内の受信データ
からもれなくＲＡＣＨを検出できる。図９の関係図によ
れば、同一符号による相関演算は同一のＭＦで行われて
いたが、図１１では同一符号による相関演算はシンボル
時間毎にＭＦをずらして行われており、それぞれのＭＦ
で行われた同一符号についての相関結果を追うことで、
ＲＡＣＨを検出することができる。

【００２８】しかし、上述した従来の検出方法では、Ｍ
Ｆを複数設けた復調部が必要となるため、復調部及び受
信機の回路規模が増大するという問題点があった。例え
ば図８の復調部を用いて上述した検出方法を実現するに
は、点線で示す部分の構成が複数必要となる。

【００２９】本発明は上記実情に鑑みて為されたもの
で、広範囲のセルに対応してＲＡＣＨを検出でき、回路
構成を簡単且つ小規模にできるＲＡＣＨ受信装置を提供
することを目的とする。

【００３０】

【課題を解決するための手段】上記従来例の問題点を解
決するための本発明は、ロングコード、位相回転情報及
びシグネチュアによりスペクトラム拡散された受信信号
を復調するＲＡＣＨ受信装置において、受信信号を格納
し、入力信号のサンプリング速度で出力する受信データ
レジスタと、スペクトラム拡散で用いられたロングコー
ド及び位相回転情報を特定時間単位で分割した第１の逆
拡散符号を制御信号に基づいて出力する複数の拡散符号
レジスタと、受信データレジスタから出力された受信信
号と、複数の拡散符号レジスタから出力された第１の逆
拡散符号とを制御信号に基づいて、入力信号のサンプリ
ング速度の整数倍の速度で時分割で乗算する第１の乗算
部と、拡散符号レジスタ及び第１の乗算部に制御信号を
出力し、拡散符号レジスタにおける第１の逆拡散符号の
出力タイミングと、第１の乗算部における乗算のタイミ
ングを制御する制御部と、第１の乗算部からの出力を、
第１の逆拡散符号毎に整数倍の速度で特定間隔で加算す
る第１の加算部と、スペクトラム拡散で用いられたシグ
ネチュアを第２の逆拡散符号として格納し、出力するシ
グネチュアレジスタと、第１の加算部からの出力と、第
２の逆拡散符号とを整数倍の速度で乗算する第２の乗算
部と、第２の乗算部から出力される乗算結果を前記整数
倍の速度で加算し、第１の逆拡散符号毎に相関出力を得
る第２の加算部とを有することを特徴とするものであ
り、広範囲のセルに対応してＲＡＣＨを検出でき、回路
構成を簡単且つ小規模にすることができる。

【００３１】また、本発明のＲＡＣＨ受信装置におい
て、第１の加算部と第２の乗算部との間に、受信信号に
対する複素演算を入力信号のサンプリング速度の整数倍
の速度で行う複素演算部を設け、受信データレジスタ
は、受信信号を入力信号のサンプリング速度で順に書き
込みながら第１の乗算部に出力し、拡散符号レジスタ
は、第１の逆拡散符号を巡回シフトさせつつ第１の乗算
部に出力し、第１の乗算部は、受信信号における同相成
分及び直交成分と第１の逆拡散符号との乗算を、入力信
号のサンプリング速度の整数倍の速度をさらに整数倍し
た速度でそれぞれ時分割に行い、第１の加算部は、さら
に整数倍した速度で加算を行うことを特徴とするもので
あり、広範囲のセルに対応してＲＡＣＨを検出でき、一
層回路構成を簡単且つ小規模にすることができ、消費電
力を低減することができる。

【００３２】また、ロングコード、位相回転情報及びシ
グネチュアによりスペクトラム拡散された受信信号を復
調するＲＡＣＨ受信装置において、受信信号に対して複
素演算処理を行う複素演算処理部と、複素演算処理にお
ける複素演算結果の同相成分及び直交成分を入力信号の
サンプリング速度で出力する受信データレジスタと、ス
ペクトラム拡散で用いられたロングコードを特定時間単
位で分割した第１の逆拡散符号を制御信号に基づいて出
力する複数の拡散符号レジスタと、受信データレジスタ
から出力された複素演算結果における同相成分及び直交
成分と、複数の拡散符号レジスタから出力された第１の
逆拡散符号との乗算を制御信号に基づいて、入力信号の
サンプリング速度の整数倍の速度で時分割で各々行う第
１の乗算部と、拡散符号レジスタ及び第１の乗算部に制
御信号を出力し、拡散符号レジスタにおける第１の逆拡
散符号の出力タイミングと、第１の乗算部における乗算
のタイミングを制御する制御部と、第１の乗算部から出
力される同相成分及び直交成分の各々に対して、第１の
逆拡散符号毎に整数倍の速度で特定間隔で加算する第１
の加算部と、スペクトラム拡散で用いられたシグネチュ
アを第２の逆拡散符号として格納し、出力するシグネチ
ュアレジスタと、第１の加算部からの出力と第２の逆拡
散符号とを整数倍の速度で乗算する第２の乗算部と、第
２の乗算部から出力される乗算結果を整数倍の速度で加
算して第１の逆拡散符号毎に相関出力を得る第２の加算
部とを有することを特徴とするものであり、広範囲のセ
ルに対応してＲＡＣＨを検出でき、回路構成を簡単且つ
小規模にすることができる。

【００３３】また、本発明のＲＡＣＨ受信装置におい
て、受信データレジスタは、複素演算結果における同相
成分及び直交成分を入力信号のサンプリング速度で順に
書き込みながら第１の乗算部に出力し、拡散符号レジス
タは、第１の逆拡散符号を巡回シフトさせつつ第１の乗
算部に出力し、第１の乗算部は、複素演算結果の同相成
分及び直交成分と第１の逆拡散符号との乗算を、入力信
号のサンプリング速度の整数倍の速度をさらに整数倍し
た速度でそれぞれ時分割に行い、第１の加算部は、さら
に整数倍した速度で加算を行うことを特徴とするもので
あり、広範囲のセルに対応してＲＡＣＨを検出でき、一
層回路構成を簡単且つ小規模にすることができ、消費電
力を低減することができる。

【００３４】また、本発明のＲＡＣＨ受信装置におい
て、第２の乗算部は、入力される演算結果と第２の逆拡
散符号との乗算を、入力信号のサンプリング速度の整数
倍の速度をさらに第２の逆拡散符号の種類数倍した速度
で行い、第２の加算部は第２の乗算部から出力される乗
算結果の加算を、さらに第２の逆拡散符号の種類数倍し
た速度で行うことを特徴とするものであり、広範囲のセ
ルに対応してＲＡＣＨを検出でき、一層回路構成を簡単
且つ小規模にすることができる。

【００３５】

【発明の実施の形態】本発明の実施の形態について図面
を参照しながら説明する。本発明の実施の形態に係るＲ
ＡＣＨ受信装置は、受信信号の復調処理を、ロングコー
ド及び位相回転処理の演算処理を施した符号コードによ
る第１の復調処理と、シグネチュアコードによる第２の
復調処理の２段階に分けて行い、且つ第１の復調処理に
おいて、符号コードをシンボル単位で分割して乗算部に
出力し、乗算部において時分割で受信データと符号コー
ドとの乗算処理を行うものであり、これにより広範囲の
セルに対応してＲＡＣＨを検出することができ、回路規
模を簡単且つ小規模にすることができる。尚、請求項に
おける複素演算処理部は図３の複素乗算器３１１及び位
相回転器３１２に相当する。

【００３６】まず、本発明のＲＡＣＨ受信装置で用いる
復調部の原理について説明する。従来の技術で既述した
ように、ＲＡＣＨで扱う無線送信信号のPreamble部は、
ロングコード及び位相回転により変調された後、さらに
シグネチュアによって変調されている。シグネチュアは
３ＧＰＰ仕様書で規定されているように、１６チップ長
の符号コードからなり、この符号コードが２５６回繰り
返して用いられる。またシグネチュアは全部で１６種類
規定されている。

【００３７】よってＲＡＣＨ受信機では最低限、１６チ
ップ分の受信データに対して相関出力を行うＭＦを用い
て復調処理を行うことが可能であるといえるが、基地局
のセル内の通信を行うには不充分であること、雑音の影
響により確度の高い検出が行えない等の通信上の理由に
より、１６チップ以上の受信データに対応したＭＦを用
意する必要がある。

【００３８】上記従来のＭＦでは、コードレジスタにお
いて、ロングコード、位相回転及びシグネチュアコード
の演算処理を既に施した符号コードを記憶しており、こ
の符号コードを用いて受信データの復調処理を行ってい
た。本発明のＲＡＣＨ受信装置では、復調処理を２段階
に分けて行い、段階別に異なるＭＦを用いる。すなわち
第１の復調処理では、ロングコード及び位相回転分に対
する復調処理を行い、第２の復調処理でシグネチュアコ
ードに対する復調処理を行うＭＦを用いる。

【００３９】具体的には、コードレジスタにはロングコ
ード及び位相回転の演算処理を施した符号コードを記憶
させておき、１チップ毎に受信データとの乗算処理、す
なわち第１の復調処理を行う。この復調処理で得られた
１チップ毎の乗算結果を１６チップ置きに加算してい
き、それぞれの加算結果に対してシグネチュアコードを
乗算することで第２の復調処理を行い、第２の復調処理
の処理結果を加算し、相関出力を行う。

【００４０】このような処理を行うことで、ＭＦ回路の
大半を占める加算器の数を低減することができるため、
結果的にＲＡＣＨ受信装置の回路規模を縮小することが
できる。

【００４１】また、本発明のＲＡＣＨ受信装置では、ロ
ングコード及び位相回転の演算処理を施した符号コード
は、シンボル時間単位で分割され、複数のレジスタに格
納されている。これらのレジスタに格納されている符号
コードはＭＦに出力され、ＭＦにおいて時分割で第１の
復調処理が行われる。これにより一つのＭＦによって第
１の復調処理を行うことができるため、広範囲のセルに
対応してＲＡＣＨを検出でき、一層ＲＡＣＨ受信装置の
回路規模を縮小することができる。

【００４２】本発明の第１の実施の形態に係る復調部の
構成について、図１及び図６を用いて説明する。図１
は、本発明の第１の実施の形態（以下、実施の形態１と
いう）に係る復調部の構成ブロック図である。図１の復
調部は、４倍オーバーサンプリングで取得した２５６チ
ップ分のＲＡＣＨの複素変調受信データに対して、相関
出力を行うものである。また、図１の復調部は、２種類
のシグネチュアコードを用いて相関出力を行うものであ
る。

【００４３】本発明の実施の形態１に係る復調部は、Ａ
／Ｄ変換器１１と、受信データレジスタ１２と、コード
レジスタ１３−１〜１３−ｎと、コード乗算部１４と、
コード加算部１５と、シグネチュアレジスタ１６−１及
び１６−２と、シグネチュア乗算部１７−１及び１７−
２と、シグネチュア加算部１８−１及び１８−２と、複
素演算部１９−１及び１９−２とから構成される。

【００４４】Ａ／Ｄ変換器１１は、ＲＡＣＨ受信機のア
ンテナ（図示せず）で受信したアナログ信号を、アナロ
グ信号の送信レートの４倍の速度でデジタル受信信号に
変換する。ここでアナログ信号の送信速度は４Ｍｃｐｓ
であり、Ａ／Ｄ変換器１１は、同相成分（以下、Ｉ成分
という）及び直交成分（以下、Ｑ成分という）の１ビッ
トのアナログ信号に対し、それぞれ４倍の速度の１６Ｍ
ｂｐｓで多ビットのデジタル受信信号に変換する。

【００４５】受信データレジスタ１２は、直列に接続し
た１０２４タップのＦ／Ｆを有し、Ａ／Ｄ変換器から受
信データが入力されると、各々のＦ／Ｆに格納されてい
る受信データを順次、次段のＦ／Ｆにシフトする。ま
た、受信データレジスタ１２は、４タップ置きのＦ／Ｆ
に出力端子を有しており、サンプル時間毎に出力端子か
ら受信データをコード乗算部１４にタップ出力する。受
信データレジスタ１２は、Ｉ成分ならびにＱ成分の受信
データを格納するため、上述した動作を行うＦ／Ｆ列が
２個設けられている。

【００４６】すなわち、受信データレジスタ１２は、４
倍オーバーサンプリングされた２５６チップ分の受信デ
ータを格納でき、サンプル時間毎に各チップにおける２
５６個の受信データを出力する。実施の形態１の受信デ
ータレジスタ１２は、Ｆ／Ｆを直列接続した構成である
が、上述した受信データの格納機能を有するものであれ
ば、他の構成、例えばメモリ等であってもよい。

【００４７】コードレジスタ１３−１〜１３−ｎはそれ
ぞれ、２５６タップのＦ／Ｆを有しており、受信データ
の変調時に用いられた変調符号コードのうち、ロングコ
ード及び位相回転の演算処理を施したもの（以下、中途
復調符号コードという）を２５６タップ分記憶し、コー
ド乗算部１４にタップ出力する。各コードレジスタ１３
−１〜１３−ｎも、Ｉ成分ならびにＱ成分の中途復調符
号コードを記憶するため、上述した動作を行うＦ／Ｆ群
が２個設けられている。

【００４８】また各コードレジスタ１３−１〜１３−ｎ
には、シンボル単位で分割された中途復調符号コードが
記憶されている。例えば最初のシンボル時間に相当する
中途復調符号コードはコードレジスタ１３−１に、次の
シンボル時間に相当する中途復調符号コードはコードレ
ジスタ１３−２に記憶され、ｎ番目のシンボル時間の中
途復調符号コードまでがこのような順序に従って記憶さ
れる。ｎ＋１番目以降の中途復調符号コードは、再びコ
ードレジスタ１３−１に戻り、上述した順序で記憶され
る。

【００４９】実施の形態１の受信コードレジスタ１３
は、上述した中途復調符号コードを記憶できるものであ
れば、他の構成、例えばメモリ等であってもよい。ま
た、実施の形態１のコードレジスタ１３は、中途復調符
号コードを生成する装置又は回路を用いてもよい。

【００５０】コード乗算部１４は、２５６個の乗算器群
を有し、受信データレジスタ１２から出力された各成分
の受信データと、コードレジスタ１３−１〜１３−ｎか
ら出力された各成分の中途復調符号コードとの乗算を、
中途復調符号コードの種類毎に時分割で切り替えて２５
６タップ分行い、乗算結果をコード加算部１５に出力す
る。

【００５１】コード乗算部１４では、相関演算処理のた
めに各成分の受信データと各成分の中途復調符号コード
の乗算を全ての組み合わせにおいて行うので、４通りの
乗算を行う必要がある。このため、上述した乗算処理を
行う乗算器群が４組設けられている。したがってコード
乗算部１４では、中途復調符号コードの種類毎に２５６
＊４＝１０２４の乗算結果が出力される。また各乗算は
２５６タップ分のデータについて行われるため、コード
乗算部１４では全部で２５６＊４＝１０２４個の乗算器
が必要になる。

【００５２】コード加算部１５は、コード乗算部１４か
ら出力された４種類の乗算結果に対して、それぞれの種
類について１６タップ毎の乗算結果を加算し、加算結果
をシグネチュア乗算部１７−１及び１７−２に出力す
る。コード加算部１５は、中途復調符号コードの種類毎
に加算を行う。

【００５３】図６は、コード加算部１５のブロック図で
ある。図６は１種類の乗算結果に対応して加算を行う構
成部分を示したものであり、実際はコード加算部１５に
は図６で示す構成が４組設けられている。

【００５４】図６に示すように、１種類の乗算結果に対
して加算を行うためコード加算部１５は、１５個の加算
器からなる回路群を１６基設置した構成となっている。
各回路群は１６タップ毎の乗算結果を加算し、出力す
る。図６において、実線の枠で囲まれている部分が回路
群である。

【００５５】また、図６において、各回路群の左端に記
載されている数字は乗算結果のタップ番号を表してお
り、乗算結果のタップ番号には０〜２５５が割り振られ
ている。最上段の回路群は、０番目から１６番置きのタ
ップ番号を有する１６個の乗算結果の総和を出力する。
したがって１６個の乗算結果に対する総和を求めるため
に、回路群は加算器を階層構造に配置したことで１５個
の加算器を必要とする。また、各回路群において、加算
器は、階層が進むにつれ対応するビット数が大きいもの
となっている。

【００５６】以下、次段以降の回路群では、１番目から
１６番置きのタップ番号の乗算結果の総和、２番目から
１６番目置きのタップ番号の乗算結果の総和、を求めて
いくことになり、最終的に１６個の総和が各回路群から
出力されることになる。コード加算部１５では、図６に
示した回路群の構成が全部で４組必要になるため、加算
器は１５＊１６＊４＝９６０個必要となり、出力される
加算結果は全部で１６＊４＝６４個となる。実施の形態
１のコード加算部１５では、各回路群における加算を加
算器の階層順に時分割で行うようにしてもよい。

【００５７】複素演算部１９は、コード加算部１５から
出力された１６＊４の加算結果に対して加減算処理によ
る複素演算を行い、演算結果を相関出力として出力す
る。複素演算部２９は、２＊１６の加算器によって実現
される。複素演算部１９も、中途復調符号コードの種類
毎に複素演算を行う。

【００５８】シグネチュアレジスタ１６−１及び１６−
２は、受信データの変調時に用いられたシグネチュアコ
ードを記憶する。各シグネチュアレジスタには異なるシ
グネチュアコードが記憶されており、シグネチュアレジ
スタ１６−１はシグネチュア乗算器１７−１に、シグネ
チュアレジスタ１６−２はシグネチュア乗算器１７−２
に、それぞれが記憶している１６チップ長のシグネチュ
アコードを出力する。実施の形態１のシグネチュアレジ
スタ１６−１及び１６−２は、シグネチュアコードを生
成する装置又は回路を用いてもよい。

【００５９】シグネチュア乗算部１７−１及び１７−２
は、複素演算部１９から出力された１６組のＩ成分及び
Ｑ成分の演算結果及びシグネチュアレジスタ１６−１及
び１６−２から出力されたシグネチュアコードの乗算を
行い、乗算結果をシグネチュア加算部１８−１及び１８
−２に出力する。シグネチュア乗算部１７−１及び１７
−２も、中途復調符号コードの種類毎に乗算を行う。

【００６０】具体的には、シグネチュア乗算部１７−１
では、全てのＩ成分及びＱ成分の演算結果とシグネチュ
アレジスタ１６−１で記憶されているシグネチュアコー
ドとの乗算結果をシグネチュア加算部１８−１に、シグ
ネチュア乗算器１７−２では、全てのＩ成分及びＱ成分
の演算結果とシグネチュアレジスタ１６−２で記憶され
ているシグネチュアコードとの乗算結果をシグネチュア
加算部１８−２にそれぞれ出力する。

【００６１】シグネチュア乗算部１７−１及び１７−２
ではそれぞれ、全てのＩ成分及びＱ成分の演算結果とシ
グネチュアコードとの乗算を行うため、乗算器が１６＊
２個必要となる。Ｉ成分及びＱ成分の演算結果は、それ
ぞれの演算結果に対し対応するチップ位置のシグネチュ
アコードのビットデータと乗算されるため、シグネチュ
アコードによる復調処理は正確に行われる。

【００６２】シグネチュア加算部１８−１及び１８−２
は、シグネチュア乗算部１７−１及び１７−２から出力
された１６＊２個のシグネチュアコードとの乗算結果に
対して、各成分毎の乗算結果の総和を求め、Ｉ成分及び
Ｑ成分の相関出力として出力する。シグネチュア加算部
１８−１及び１８−２も、中途復調符号コードの種類毎
に加算を行う。具体的には、シグネチュア加算部１８−
１は、シグネチュア乗算部１７−１から、シグネチュア
加算部１８−２は、シグネチュア乗算部１７−２から出
力された１６組のＩ成分及びＱ成分の乗算結果に対する
総和を求め、相関結果として出力する。

【００６３】シグネチュア加算部１８−１及び１８−２
はそれぞれ、図６で示されるコード加算部１５における
各回路群の構成で加算器が配置されている。シグネチュ
ア加算部１８−１及び１８−２はそれぞれ、回路群を２
組有しており、加算器は１５＊２＝３０個必要となる。

【００６４】ＲＡＣＨで用いるシグネチュアコードは複
素数ではないため、シグネチュアコードによる復調処理
前に複素演算を行っても受信データの復調結果に影響は
ない。図１の復調部はこの性質を利用し、複素演算部を
シグネチュア乗算部の前に設け、シグネチュアコードに
よる復調処理前に複素演算処理を行うようにしている。

【００６５】また、本発明の実施の形態１の復調部に
は、コードレジスタ１３における中途復調符号コードの
出力タイミング及びコード乗算部１４における受信デー
タと中途復調符号コードとの乗算の切り替えの制御を行
うものとして、制御部が設けられている（図示せず）。
制御部からは制御信号が各コードレジスタ１３−１〜１
３−ｎ及びコード乗算部１４に出力されている。制御信
号に基づいて各コードレジスタ１３−１〜１３−ｎは記
憶されている中途復調符号コードの出力切り替えを、コ
ード乗算部１４は中途復調符号コードの種類を変えて乗
算を行う。

【００６６】本発明の実施の形態１の復調部において扱
うデジタル受信信号は、復調処理を行うために通常８ビ
ットのデータとして処理を行う必要があるが、ＲＡＣＨ
のPreamble部の検出では４ビットデータとして扱えば十
分である。よって受信データレジスタ１２において４ビ
ットの受信データを格納する場合、Ｆ／Ｆは全部で１０
２４＊４＝４０９６個必要となる。すなわち１タップ＝
４ビットとなる。

【００６７】同様にコードレジスタ１３においても１種
類の中途復調符号コードを記憶するためには、２５６＊
４＝１０２４ビットの容量が必要である。さらに実施の
形態１のＭＦを構成する各装置で用いる加算器及び乗算
器は、４ビット以上の演算に対応していなければならな
いことはいうまでもない。

【００６８】上述した本発明の実施の形態１の復調部を
構成する各装置のうち、Ａ／Ｄ変換器１１及び受信デー
タレジスタ１２は１６ＭＨｚの速度で、それ以外の装置
は、それぞれ１６ＭＨｚのｎ倍の速度で動作する。ま
た、本発明の実施の形態１の復調部において、シグネチ
ュアレジスタ１６、シグネチュア乗算器１７、シグネチ
ュア加算器１８及び複素演算部１９は、変調の際に用い
られたシグネチュアコードの種類数分設置する必要があ
る。

【００６９】次に、本発明の実施の形態１に係る復調部
の動作について図１及び図６を用いて説明する。ＲＡＣ
Ｈ受信機のアンテナ（図示せず）において受信された複
素変調アナログ信号は、Ａ／Ｄ変換器１１においてＩ成
分ならびにＱ成分のデジタル受信信号に変換される。Ａ
／Ｄ変換器１１は、４Ｍｃｐｓの速度で送信されるアナ
ログ信号に対して、４倍の速度の１６Ｍｂｐｓでデジタ
ル受信信号に変換する。

【００７０】Ａ／Ｄ変換器１１で変換された各成分のデ
ジタル受信信号は、受信データレジスタ１２に入力され
る。デジタル受信信号が入力されると受信データレジス
タ１２では、各Ｆ／Ｆに格納されている受信データが次
段にシフトされ、４タップ毎に設けられている出力端子
から受信データが出力される。すなわちサンプル時間毎
に、受信データレジスタ１２は各成分について２５６チ
ップの受信データを出力している。

【００７１】また、各コードレジスタ１３−１〜１３−
ｎは、自身が記憶している中途復調符号コードを２５６
チップ分出力する。各コードレジスタ１３−１〜１３−
ｎは、制御部から出力される制御信号に基づいて、中途
復調符号コードを切り替えて出力する。図１の復調部が
５０ｋｍのセル半径に対応してＲＡＣＨを検出するため
には、従来の技術で述べた理由からコードレジスタ１３
は最低６個必要となる。コードレジスタ１３がｎ＝６個
ある場合には、図９又は図１１で示された関係図に基づ
いて中途復調符号コードを出力することで、５０ｋｍの
セル半径に対応してＲＡＣＨを検出することができる。

【００７２】図９に基づいた中途復調符号コードの出力
方法について説明する。図１の復調部においては、図９
に示されている拡散符号は中途復調符号コードとして、
図９に示されている拡散符号の出力順序に従って、各コ
ードレジスタから所望の中途復調符号コードをコード乗
算部１４に出力させる。すなわち最初のシンボル時間Ｔ
１では、コードレジスタ１３−１のみから１シンボル目
の中途復調符号コードを出力させる。次のシンボル時間
Ｔ２では、１シンボル目の中途復調符号コードを継続し
て出力させ、コードレジスタ１３−２から２シンボル目
の中途復調符号コードを出力させる。以後、シンボル時
間毎に他のコードレジスタにも中途復調符号コードを出
力させていき、シンボル時間Ｔ６までには全てのコード
レジスタにおいて中途復調符号コードが出力される。

【００７３】また、各コードレジスタには同一の中途復
調符号コードを６シンボル時間連続して出力させた後、
制御部から制御信号を出力することにより他に記憶され
ている中途復調符号コードに切り替えて出力させる。コ
ードレジスタ１３−１では、１シンボル目の中途復調符
号コードをシンボル時間Ｔ６まで出力させた後、制御信
号が入力され、シンボル時間Ｔ７から７シンボル目の中
途復調符号コードが出力される。他のコードレジスタに
対しても同様にして、中途復調符号コードの出力切り替
えが行われる。以上が図９に基づいた中途復調符号コー
ドの出力方法である。また、図１１の関係図について
も、同様にして中途復調符号コードの出力方法に適用で
きる。図９又は図１１に従って中途復調符号コードの出
力制御を行うことによって、図１の復調部は、５０ｋｍ
のセル半径内のＲＡＣＨを検出することができる。

【００７４】受信データレジスタ１２から出力された各
成分の受信データ及び各コードレジスタ１３から出力さ
れた各成分の中途復調符号コードは、コード乗算部１４
に出力される。コード乗算部１４は制御信号に基づい
て、中途復調符号コードを時分割で切り替え、１６ＭＨ
ｚのｎ倍の速度で受信データとの乗算を行う。

【００７５】コードレジスタ１３を６個備え、且つ図９
又は図１１に基づいて中途復調符号コードの出力制御が
行われる場合には、コード乗算部１４は９６ＭＨｚの速
度で乗算を行う。よって特定のシンボル時間において出
力されている中途復調符号コードは全て、当該シンボル
時間内でコード乗算部１４において受信データとの乗算
が行われる。

【００７６】Ｉ成分、Ｑ成分の受信データをそれぞれＲ
_Ｉ、Ｒ_Ｑ、Ｉ成分，Ｑ成分の拡散符号をそれぞれＣ_Ｉ、
Ｃ_Ｑとすると、複素変調方式で変調された受信データを
復調するためには、Ｒ_Ｉ＊Ｃ_Ｉ、Ｒ_Ｉ＊Ｃ_Ｑ、Ｒ_Ｑ＊Ｃ
_Ｉ、Ｒ_Ｑ＊Ｃ_Ｑの乗算結果が必要となる。各々の乗算結
果を得るためにコード乗算部１４では、各々の乗算を２
５６チップ分行える乗算器群が４組設けられている。コ
ード乗算部１４の各乗算器群で乗算が行われると、各乗
算器群の乗算結果である２５６チップ分の４種類の乗算
結果が、コード加算部１５に出力される。乗算結果の出
力は、中途復調符号コードの種類毎に行われる。以上で
第１の復調処理が完了する。

【００７７】コード加算部１５では上述した通り、個々
が１５個の加算器からなる１６基の回路群によって、１
種類の乗算結果を１６タップ置きに加算していき、各回
路群から１６個の総和が出力される。すなわち各回路群
では、加算の開始チップ位置が異なる１６個置きのチッ
プ別の乗算結果の総和が１６個算出されることになる。
これらの動作を４種類の乗算結果全てに対して行うた
め、全体として１６＊４＝６４の加算結果が複素演算部
１９に出力される。コード加算部１５の加算及び加算結
果の出力も、中途復調符号コードの種類毎に行われる。

【００７８】コード加算部１５の加算結果は、複素演算
部１９に出力される。複素演算部１９では、種類毎の加
算結果に基づいて複素演算を行い、各成分の演算結果を
シグネチュア乗算部１７−１及び１７−２に出力する。
複素演算部１９の演算及び演算結果の出力も、中途復調
符号コードの種類毎に行われる。Ｉ成分とＱ成分の復調
受信データＴ_Ｉ、Ｔ_Ｑは、先に定義した記号を用いる
と、下式の通りに表される。Ｔ_Ｉ＝Ｒ_Ｉ＊Ｃ_Ｉ−Ｒ_Ｑ＊
Ｃ_Ｑ …（１）Ｔ_Ｑ＝Ｒ_Ｑ＊Ｃ_Ｉ＋Ｒ_Ｉ＊Ｃ_Ｑ
…（２）（１）（２）式で表される演算式を実現する
ため、複素演算部１９は２＊１６個の加算器を用いて構
成される。

【００７９】それぞれが１６個ある各成分の演算結果
は、シグネチュア乗算部１７−１、１７−２において、
シグネチュアレジスタ１６−１、１６−２に記憶されて
いるシグネチュアコードとの乗算がそれぞれ行われる。
シグネチュアコードはチップ長１６の１ビットのデータ
であり、各シグネチュア乗算部において、各種類の加算
結果との乗算が行われる。シグネチュア乗算部１７−
１、１７−２では１６＊２＝３２個の乗算結果がシグネ
チュア加算部１８−１、１８−２にそれぞれ出力され
る。シグネチュア乗算部１７における乗算及び乗算結果
の出力も、中途復調符号コードの種類毎に行われる。シ
グネチュア乗算部１７−１及び１７−２における乗算処
理によって、第２の復調処理が行われたことになる。

【００８０】コード加算部１５から出力された加算結果
はそれぞれ、受信データと中途復調符号コードとの乗算
結果を１６チップ毎に加算したものである。また１種類
中の１６個の加算結果は、それぞれ加算の開始チップ位
置が異なるものであるため、それぞれの加算結果に対し
対応するチップ位置のシグネチュアコードのビットデー
タと乗算を行うことで、最終的には受信データをロング
コード、位相回転、シグネチュアコードにより復調し、
１６チップ毎に加算することと同様の結果が得られる。

【００８１】シグネチュア乗算部１７−１、１７−２に
おける各種類の乗算結果は、シグネチュア加算部１８−
１及び１８−２において、乗算結果の総和が種類毎に求
められる。上述したようにシグネチュア加算部１８−１
及び１８−２は、図６のコード加算部で示されるように
加算器が配置された回路群が２個設けられており、それ
ぞれの回路群で成分別の乗算結果の総和を算出してい
る。シグネチュア加算部１８−１及び１８−２における
加算処理によって、２５６チップ分の受信データ復調処
理結果の総和が、成分毎に得られることになる。

【００８２】シグネチュア加算部１８−１及び１８−２
における加算処理によって、各シグネチュアコードで変
調されたＩ成分及びＱ成分の受信データの２５６チップ
分の相関出力を得ることができる。相関出力は中途復調
符号コード毎に出力されているため、相関出力に基づい
て最適なタイミングを検出でき、さらにＲＡＣＨのPrea
mble部を検出することができる。

【００８３】図１の復調部において、コードレジスタ１
３を６個備えており、且つ図９に基づいて中途復調符号
コードの出力制御を行う場合、各シンボル時間で出力さ
れる相関演算結果は、図１０のタイムチャート図に示す
通りになる。符合コードはシンボル単位で分割されてお
り、また同一の符号コードでセル半径分の窓の大きさに
相当する時間分の相関処理を行うことができるため、図
１の復調部は５０ｋｍのセル半径内の受信データからも
れなくＲＡＣＨを検出できる。また、図９の代わりに図
１１に基づいて中途復調符号コードの出力制御を行った
場合でも、図１の復調部は同様に５０ｋｍのセル半径内
の受信データからもれなくＲＡＣＨを検出できる。

【００８４】また、図１の復調部では、複素変調された
ＲＡＣＨの受信データに対して、ロングコード及び位相
回転の演算処理を施した符号コードを乗算する第１の復
調処理、乗算結果を１６チップ毎に加算し、加算結果に
対してシグネチュアコードを乗算する第２の復調処理の
二段階に分けて復調処理を行う構成としたことにより、
従来の復調部と比較して必要な加算器の総数を低減する
ことができる。

【００８５】図１の復調部で用いる加算器の数は、レジ
スタコード加算部１５において１５＊１６＊４＝９６０
個、複素演算部１９において２個、シグネチュア加算部
１８において１５＊２＝３０個である。変調の際に用い
られたシグネチュアコードの種類数がｍであるとすれ
ば、加算器の総数は９６２＋３０＊ｍで表される。また
加算器の総数は、コードレジスタ１３の数には影響され
ない。これに対し従来の復調部では、積和演算器８４に
おいて２５５＊４＝１０２０個、加算器８９において２
個の加算器を要するため、加算器の総数は１０２２＊ｍ
となる。また、広範囲のセル半径に対応してＲＡＣＨを
受信するためには、積和演算器８４が複数必要となるた
め、さらに上記の数の倍以上の加算器を用いることにな
る。

【００８６】単純に加算器の総数で比較すれば、コード
レジスタ１３の数又はシグネチュアコードの種類が増え
るにつれ、加算器の総数の差は顕著となる。例えば図１
の復調部に６個のコードレジスタ１３が設けられてお
り、２種類のシグネチュアコードによってアナログ信号
が変調されていた場合、図１の復調部で必要な加算器の
総数は従来の約８％ですむ。

【００８７】従来の復調部では、コードレジスタにはロ
ングコード、位相回転及びシグネチュアコードの演算処
理を施した符号コードをあらかじめ記憶しておき、この
符号コードを用いて積和演算部で積和演算を行ってい
た。このため用いるシグネチュアの種類数が増える毎
に、個別にコードレジスタ及び積和演算部を設けなけれ
ばならなかった。また従来の復調部では、広範囲のセル
に対応してＲＡＣＨを検出するために、複数のコードレ
ジスタ及び積和演算部を設け、同一の符号コードでセル
半径分の窓の大きさに相当する時間分の相関処理を行っ
ていた。

【００８８】図１の復調部では、シグネチュアによる復
調処理を個別に第２の復調処理として行うこととしたの
で、シグネチュアの種類数によらず、コードレジスタ１
３及びコード乗算部１４、最も加算器を使用するコード
加算部１５は１個ずつで済み、シグネチュアの種類毎に
シグネチュアレジスタ１６、シグネチュア乗算部１７、
シグネチュア加算部１８を設けるだけでよい。また図１
の復調部では、コード乗算部１４において複数のコード
レジスタ１３から出力された中途復調符号コードを、時
分割で受信データと乗算させることにより、コードレジ
スタ１３の数によらずコード乗算部１４を１個設けるだ
けで広範囲のセルに対応してＲＡＣＨを検出できる。

【００８９】図１の復調部において、コード乗算部１４
の処理速度を倍速又は４倍速にして、コード乗算部１４
の乗算器群の個数を低減するような構成にしてもよい。
例えばコード乗算部１４において、乗算速度を４倍とす
ることで、復調に必要な乗算結果を得るための乗算器群
を１組に低減することができる。演算処理速度である
が、今後のＬＳＩ製造プロセス（ＣＭＯＳ０．１８μ
ｍ）でのクロック周波数は、５００ＭＨｚから２ＧＨｚ
に及ぶため、５０ｋｍのセル半径に対応してＲＡＣＨを
検出するＲＡＣＨ受信装置でこのような構成を適用する
場合でも十分に対応できる。

【００９０】本発明の実施の形態１に係る復調部によれ
ば、ＲＡＣＨの受信データに対する復調処理を、ロング
コード及び位相回転に関する第１の復調処理、シグネチ
ュアコードに関する第２の復調処理の二段階に分けて行
うような構成としたことにより、回路規模を縮小できる
効果がある。とりわけ復調回路の大半を占める加算器の
数を低減することができるため、復調回路の回路規模を
大幅に縮小でき、ＲＡＣＨ受信装置の回路規模を縮小で
きる効果がある。

【００９１】また、広範囲のセルに対応してＲＡＣＨを
検出するために、ロングコード及び位相回転処理を施し
た複数種の符号コードを、時分割で受信データとの乗算
処理を行うような構成としたことにより、コード乗算器
を１個設けるだけで済むため、一層回路規模を縮小でき
る効果がある。よって復調回路の回路規模及びＲＡＣＨ
受信装置の回路規模をさらに縮小できる効果がある。

【００９２】図２は、本発明の第２の実施の形態に係る
復調部の構成ブロック図である。以下、本発明の第２の
実施の形態（以下、実施の形態２という）に係る復調部
の構成及び動作について、図１の復調部との相違点を中
心に図２を用いて説明する。

【００９３】図２の復調部では、Ａ／Ｄ変換器２１にお
いて１６Ｍｂｐｓの速度でそれぞれ変換されたＩ成分と
Ｑ成分のデジタル受信データを、セレクタ２１０で３２
ＭＨｚの速度で交互に切り替えて受信データレジスタ２
２に出力する。

【００９４】受信データレジスタ２２は、直列に接続し
た２０４８タップのＦ／Ｆからなり、セレクタ２１０か
ら受信データが入力されると、各々のＦ／Ｆに格納され
ている受信データを順次、次段のＦ／Ｆにシフトする。
また受信データレジスタ２２は、８タップ置きのＦ／Ｆ
に出力端子を有しており、サンプル時間の半分、つまり
３２ＭＨｚの速度で出力端子から受信データをコード乗
算部２４にタップ出力する。

【００９５】すなわち、受信データレジスタ２２には、
セレクタ２１０から３２ＭＨｚの速度で出力されるＩ成
分及びＱ成分の受信データが交互にＦ／Ｆに入力、シフ
トされる。また受信データレジスタ２２は、４倍オーバ
ーサンプリングされた２５６チップ分のＩ成分及びＱ成
分の受信データを格納でき、３２ＭＨｚの速度で各チッ
プにおける２５６個の受信データを成分別に交互に出力
する。

【００９６】コードレジスタ２３−１〜２３−ｎは、図
１のコードレジスタと同様、シンボル単位でのＩ成分と
Ｑ成分の中途復調符号コードを記憶している２５６タッ
プのＦ／Ｆをそれぞれ有しており、それぞれのＦ／Ｆは
記憶している中途復調符号コードをレジスタ乗算部２４
に出力する。各コードレジスタ２３−１〜２３−ｎで記
憶される中途復調符号コードの順序については、図１の
場合と同様である。また図２の復調部にも、制御部（図
示せず）が設けられている。制御部から出力される制御
信号に基づいて、各コードレジスタ２３−１〜２３−ｎ
は記憶されている中途復調符号コードを切り替えて出力
する。

【００９７】コード乗算部２４は、２５６個の乗算器か
らなる乗算器群を２組有した構成となっている。コード
乗算部２４は制御部から出力される制御信号に基づい
て、コードレジスタ２３−１〜２３−ｎから出力された
各成分の中途復調コードを時分割で切り替え、受信デー
タレジスタ２２から出力された各成分の受信データとの
乗算を３２ＭＨｚのｎ倍の速度で２５６タップ分行い、
乗算結果をコード加算部２５に出力する。コードレジス
タ２３を６個備え、且つ図９又は図１１に基づいて中途
復調符号コードの出力制御が行われる場合には、コード
乗算部２４は１９２ＭＨｚの速度で乗算を行う。

【００９８】上述した通り、コード乗算部２４には、受
信データレジスタ２２から３２ＭＨｚの速度で各成分の
受信データが交互に入力される。例えば、あるタイミン
グで受信データレジスタ２２からＩ成分の受信データＲ
_Ｉが入力されると、コード乗算部２４ではＲ_Ｉ＊Ｃ_Ｉ、
Ｒ_Ｉ＊Ｃ_Ｑの乗算が行われ、１／２サンプル時間後にＱ
成分の受信データＲ_Ｑが入力されるので、さらにＲ_Ｑ＊
Ｃ_Ｉ、Ｒ_Ｑ＊Ｃ_Ｑの乗算が行われる。

【００９９】これらの乗算は１サンプル時間内に完了
し、しかも復調の際に必要な受信データ及び拡散符号の
積の全ての組み合わせが得られるため、乗算器群は各成
分のコードに対応して２組設けるだけでよい。よって特
定のシンボル時間において出力されている中途復調符号
コードは全て、当該シンボル時間内でコード乗算部２４
において受信データとの乗算が行われる。乗算及び乗算
結果の出力は、中途復調コードの種類毎に行われる。

【０１００】コード乗算部２４から出力された、それぞ
れが２５６タップ分を有する４種類の乗算結果は、コー
ド加算部２５に入力される。コード加算部２５は図６の
コード加算部で示されるように加算器が配置された回路
群が２個設けられており、３２ＭＨｚの速度で１６＊２
＝３２個の加算結果を出力する。

【０１０１】上述したように、コード乗算部３４は４種
類の乗算結果のうち、２種類ずつを３２ＭＨｚの速度で
交互に出力するので、複素演算に必要な４種類の加算結
果が揃うまでには、１サンプル時間を要する。コード加
算部２５の加算処理については、図１の復調部における
コード加算部１５と同様である。コード加算部２５の加
算及び加算結果の出力も、中途復調符号コードの種類毎
に行われる。

【０１０２】コード加算部２５から出力された、それぞ
れが１６個ある４種類の加算結果は、複素演算部２９に
入力され複素演算が行われる。複素演算を行うには４種
類の受信データ及び拡散符号の積の組み合わせが必要で
あるが、既述したように全ての組み合わせが揃うには１
サンプル時間が経過しなければならないため、複素演算
部２９は１６ＭＨｚの速度で１６組のＩ成分及びＱ成分
の複素演算結果を出力することになる。

【０１０３】このため複素演算部２９は、例えばメモリ
などを用いてコード加算部２５から出力された加算結果
を一時的に記憶し、複素演算に必要な加算結果が揃った
時点で演算を行うような構成にすることが必要である。
また、複素演算部２９が上述した動作を行うためには、
加算結果の記憶及び演算を３２ＭＨｚのｎ倍の速度で行
わなければならない。また、複素演算部２９の演算及び
演算結果の出力も、中途復調符号コードの種類毎に行わ
れる。複素演算部２９からは、１６Ｍｂｐｓのｎ倍の速
度で１６組のＩ成分及びＱ成分の複素演算結果が出力さ
れる。

【０１０４】複素演算部２９から出力された１６組のＩ
成分及びＱ成分の複素演算結果は、シグネチュア乗算部
２７に入力される。シグネチュア乗算部２７の構成及び
動作は図１のシグネチュア乗算部１７と同一であるが、
処理速度は４倍となる。

【０１０５】またシグネチュアレジスタ２６−１〜２６
−４は各々が記憶しているシグネチュアコードを６４Ｍ
Ｈｚのｎ倍の速度でシグネチュア乗算部２７に時分割で
切り換えて出力している。シグネチュアレジスタ４６−
１〜４６−４は、このような動作を循環して行ってい
る。したがってシグネチュア乗算部２７は、同一の複素
演算結果に対し、６４ＭＨｚのｎ倍の速度でそれぞれ異
なるシグネチュアコードとの乗算を行うことで、一つの
乗算部によって複数のシグネチュアによる復調処理を行
っている。

【０１０６】シグネチュア乗算部２７から出力される１
６組のＩ成分及びＱ成分の乗算結果は、シグネチュア加
算部２８において各成分の総和が算出され、相関出力と
して出力される。シグネチュア加算部２８の構成及び動
作は図１のシグネチュア加算部１８と同一であるが、処
理速度は６４ＭＨｚのｎ倍の速度であるため、中途復調
符号コード及びシグネチュアの種類別に相関出力を出力
することができる。

【０１０７】図２の復調部では、シグネチュアによる復
調処理を行う装置において処理速度をシグネチュアの種
類数倍上げたことにより、シグネチュア乗算部２７及び
シグネチュア加算部２８の設置数を低減できる。図２の
復調部では、４種類のシグネチュアによる復調処理を１
組のシグネチュア乗算部２７及びシグネチュア加算部２
８で対応しているため、図１の復調部で４種類のシグネ
チュアを扱う場合と比較して乗算器を１６＊２＊３＝９
６個、加算器を１５＊２＊３＝９０個低減できる。

【０１０８】また、図２の復調部において、コードレジ
スタ２３を６個備えており、且つ図９又は図１１に基づ
いて中途復調符号コードの出力制御を行う場合には、図
１の復調部と同様に５０ｋｍのセル半径内の受信データ
からもれなくＲＡＣＨを検出できる。

【０１０９】図２の復調部において、シグネチュアの種
類数に応じて、シグネチュアレジスタ、シグネチュア乗
算部及びシグネチュア加算部の組を並列的に設置しても
よい。これらの組の装置の処理速度は、この装置の組に
含まれるシグネチュアの種類数に合わせることが好適で
ある。また、図２の復調部において、コード乗算部２４
の処理速度を倍速にして、コード乗算部２４の乗算器群
の個数を低減するような構成にしてもよい。

【０１１０】本発明の実施の形態２に係る復調部によれ
ば、シグネチュアによる復調処理を行う装置の処理速度
をシグネチュアの種類数倍に上げ、時分割によって複数
種のシグネチュアによる復調処理を行う構成にしたこと
により、シグネチュアによる復調処理を行う装置におけ
る乗算器及び加算器の数を低減でき、更に復調回路の回
路規模を一層縮小でき、ＲＡＣＨ受信装置の回路規模を
縮小できる効果がある。

【０１１１】また、広範囲のセルに対応してＲＡＣＨを
検出するために、ロングコード及び位相回転処理を施し
た複数種の符号コードを、時分割で受信データとの乗算
処理を行うような構成としたことにより、コード乗算器
を１個設けるだけで済むため、一層回路規模を縮小でき
る効果がある。よって復調回路の回路規模及びＲＡＣＨ
受信装置の回路規模をさらに縮小できる効果がある。

【０１１２】図３は、本発明の第３の実施の形態に係る
復調部の構成ブロック図である。以下、本発明の第３の
実施の形態（以下、実施の形態３という）に係る復調部
の構成及び動作について、図１及び図２の復調部との相
違点を中心に図３を用いて説明する。

【０１１３】図３の復調部は、受信データに対し、まず
位相回転及び複素演算処理を行い、複素演算結果に対し
てロングコードによる復調処理及びシグネチュアによる
復調処理を行い、相関出力を行うものである。また、図
３のＭＦは、１種類のシグネチュアコードを用いて相関
出力を行うものである。

【０１１４】図３のＭＦにおいて、Ａ／Ｄ変換器３１で
変換されたＩ成分及びＱ成分の受信データは、まず複素
乗算器３１１に入力される。Ａ／Ｄ変換器３１は、１６
Ｍｂｐｓの速度で受信データをデジタル変換する。複素
乗算器３１１には位相回転レジスタ３１２で記憶されて
いるＩ成分及びＱ成分の位相回転符号が入力されてお
り、複素乗算器３１１はこれらの入力データに基づいて
複素演算を行い、各成分の複素演算結果を出力する。

【０１１５】図７は、複素乗算器３１１のブロック図で
ある。図７のブロック図において、Ｉ、ＱはＩ成分とＱ
成分の受信データを、i、qは、Ｉ成分とＱ成分の位相回
転符号をそれぞれ示している。また図７に示す複素乗算
器３１１の回路構成は、複素演算式（１）（２）を実現
するものであることに他ならない。よって複素乗算器３
１１は位相回転処理を行うと同時に、受信データの複素
演算処理も行っている。

【０１１６】複素乗算器３１１から出力された各成分の
複素演算結果のうち、Ｉ成分の複素演算結果は受信デー
タレジスタ３２−１に、Ｑ成分の複素演算結果は受信デ
ータレジスタ３２−２にそれぞれ出力される。各受信デ
ータレジスタ３２は、順次入力される受信データをコー
ド乗算部３４へタップ出力する。

【０１１７】図３の復調部では、受信データとロングコ
ードとの乗算を成分別に行うため、受信データレジスタ
３２、コード乗算部３４及び複数のコードレジスタ３３
を成分毎に設けている。また各コードレジスタ３３に
は、シンボル単位で分割された各成分のロングコードが
記憶されている。各コードレジスタ３３で記憶されるロ
ングコードの順序は、図１の場合と同様である。また、
図３の復調部には制御部（図示せず）が設けられてお
り、コード乗算部３４及び各コードレジスタ３３に制御
信号を出力して、乗算及びロングコードの出力の制御を
行う。

【０１１８】上記構成に従って、Ｉ成分の複素演算結果
はコードレジスタ乗算器３４−１において、コードレジ
スタ３３−１ａ〜３３−１ｎに記憶されているＩ成分の
ロングコードとのタップ乗算が行われ、１６個の加算結
果が出力される。同様にＱ成分の複素演算結果は、コー
ドレジスタ乗算器３４−２において、コードレジスタ３
３−２ａ〜３３−２ｎに記憶されているＱ成分のロング
コードとのタップ乗算が行われ、１６個の加算結果が出
力される。

【０１１９】コード乗算部３４−１、３４−２はそれぞ
れ、制御部から出力される制御信号に基づいて、コード
レジスタ２３−１〜２３−ｎから出力された各成分のロ
ングコードを時分割で切り替え、受信データレジスタ２
２から出力された各成分の受信データとの乗算を１６Ｍ
Ｈｚのｎ倍の速度で２５６タップ分行い、乗算結果を出
力する。成分毎にコードレジスタ２３を６個備え、且つ
図９又は図１１に基づいてロングコードの出力制御が行
われる場合には、コード乗算部３４−１、３４−２は９
６ＭＨｚの速度で乗算を行う。

【０１２０】コード乗算部３４−１、３４−２における
各成分の乗算結果はそれぞれ、コード加算部６５−１、
６５−２に入力され、１６チップ毎の加算が行われるこ
とによりロングコードによる復調処理が完了する。コー
ド加算部６５−１、６５−２の加算及び加算結果の出力
もは、ロングコードの種類毎に行われる。

【０１２１】図３の復調部において、受信データレジス
タ３２−１及び３２−２、コードレジスタ３３−１ａ〜
３３−１ｎ及び３３−２ａ〜３３−２ｎ、コード乗算部
３４−１及び３４−２、コード加算部３５−１及び３５
−２はそれぞれ、図１の復調部の対応する各装置のうち
の１組の回路群、すなわちＦ／Ｆ列、乗算器群又は加算
器群を有する構成となっている。受信データは既に複素
演算処理が成されており、各成分の複素演算結果に対し
てロングコードによる復調処理を行えばよいため、各装
置は１組の回路群で足りる。

【０１２２】コード加算部３５−１、３５−２から出力
された１６個の各成分の加算結果は、シグネチュア乗算
部３７−１、３７−２にそれぞれ出力される。Ｉ成分の
複素演算結果の加算結果は、シグネチュア乗算部３７−
１でシグネチュアレジスタ３６に記憶されているシグネ
チュアコードとの乗算が行われ、さらに乗算結果はシグ
ネチュア加算部３８−１において総和が求められ、結果
をＩ成分の相関出力として出力する。Ｑ成分の複素演算
結果の加算結果も、対応する装置において同様の方法に
より処理され、シグネチュア加算部３８−２からＱ成分
の相関出力として出力される。シグネチュア乗算部３７
における乗算及び乗算結果の出力、シグネチュア加算部
３８における加算及び加算結果の出力は、ロングコード
の種類毎に１６ＭＨｚのｎ倍の速度で行われる。

【０１２３】図３の復調部において、シグネチュア乗算
部３７、シグネチュア加算部３８は、図１の復調部の対
応する各装置のうちの１組の回路群、すなわち乗算器群
又は加算器群を有する構成となっている。

【０１２４】図３の復調部は１種類のシグネチュアで変
調された受信データを対象とするものである。受信デー
タが複数種のシグネチュアで変調された場合には、シグ
ネチュアレジスタ３６、シグネチュア乗算部３７−１及
び３７−２、シグネチュア加算部３８−１及び３８−２
はそれぞれ、変調の際に用いられたシグネチュアコード
の種類数分設置する必要がある。また、図２の復調部に
示したように、シグネチュアコードを時分割で切り替え
てシグネチュア乗算部に出力させるようにしてもよい。
このとき、シグネチュア乗算部及びシグネチュア加算部
の演算速度は、さらにシグネチュアの種類数倍にする必
要がある。

【０１２５】図３の復調部では、Ｉ成分及びＱ成分の受
信データに対し、まず複素乗算器３１１において位相回
転処理及び複素演算処理を行ったのち、得られた各成分
の複素演算結果に対してロングコードによる復調処理及
びシグネチュアによる復調処理を行うことにより、図１
の復調部と比較して、コード乗算部３４において乗算器
群を４組から２組、乗算器の数で５１２個、コード加算
部３５において加算器を１５＊１６＊２＝４８０個、シ
グネチュア乗算部３７において乗算器を１６＊２＝３２
個、シグネチュア加算部３８において加算器を１５＊２
＝３０個低減できる。またシグネチュアの種類数がｍ個
である場合、図３の復調部で用いられる加算器の総数は
４８２＋３０＊ｍで表される。

【０１２６】また、図３の復調部において、成分毎にコ
ードレジスタ３３−１、３３−２を６個備えており、且
つ図９又は図１１に基づいてロングコードの出力制御を
行う場合には、図１の復調部と同様に５０ｋｍのセル半
径内の受信データからもれなくＲＡＣＨを検出できる。

【０１２７】また、図３の復調部において、コード乗算
部３４の処理速度を倍速にして、コード乗算部３４の乗
算器群の個数を低減するような構成にしてもよい。

【０１２８】本発明の実施の形態３に係る復調部によれ
ば、受信データに対して位相回転処理及び複素演算処理
を行った後に、ロングコードによる復調処理及びシグネ
チュアによる復調処理を行う構成にしたことにより、復
調部全体で用いる乗算器及び加算器の数を低減できるた
め、復調回路の回路規模を縮小でき、ＲＡＣＨ受信装置
の回路規模を縮小できる効果がある。

【０１２９】また、広範囲のセルに対応してＲＡＣＨを
検出するために、ロングコードを、時分割で受信データ
との乗算処理を行うような構成としたことにより、コー
ド乗算器を１個設けるだけで済むため、一層回路規模を
縮小できる効果がある。よって復調回路の回路規模及び
ＲＡＣＨ受信装置の回路規模をさらに縮小できる効果が
ある。

【０１３０】次に、本発明の実施の形態１に係る復調部
の実施例について、図を使って説明する。図４は、本発
明の実施の形態１に係る復調部のうち、中途復調符号コ
ードによる第１の復調処理を行う回路の構成ブロック図
である。

【０１３１】本発明の実施例の復調部における第１の復
調処理を行う回路は、図４に示すように、Ａ／Ｄ変換器
４１と、メモリ部４１３と、受信データレジスタ４２
と、コード乗算部４４と、拡散符号発生器４１５−１〜
４１５−ｎと、拡散符号レジスタ４１６−０〜４１６−
ｎと、制御部４１４とから構成されている。なお、図４
では簡略化のため、受信データレジスタ４２におけるサ
ンプルホールド回路（図ではＳ／Ｈ）列、コード乗算部
４４における乗算器群はそれぞれ１組ずつしか示されて
いないが、実際にはＳ／Ｈ回路列は２組、乗算器群は４
組備えられている。

【０１３２】Ａ／Ｄ変換器４１は、従来と同様にアンテ
ナ（図示せず）で受信したアナログ信号を、アナログ信
号の送信レートの４倍の速度でデジタル受信信号に変換
する。ここでアナログ信号の送信速度は４Ｍｃｐｓであ
り、Ａ／Ｄ変換器４１は、同相成分及び直交成分の１ビ
ットのアナログ信号に対し、それぞれ４倍の速度の１６
Ｍｂｐｓで多ビットのデジタル受信信号に変換する。メ
モリ部４１３は、制御部４１４からの指示に従いＡ／Ｄ
変換器４１で変換されたデジタル受信信号を少なくとも
１シンボル分以上であってシンボル単位で取り込んで保
持し、それを順次シンボル単位で一斉に高速で読み出す
ものである。

【０１３３】受信データレジスタ４２は、直列に接続さ
れた１０２４個のＳ／Ｈ回路で構成され、メモリ部４１
３から出力されたデジタル受信信号を順次取り込んで保
持し出力する回路である。受信データレジスタ４２のＳ
／Ｈ回路は、４タップ置きのサンプルホールド回路に出
力端子を有しており、サンプル時間毎に出力端子から受
信データをコード乗算部４４にタップ出力する。

【０１３４】拡散符号発生器４１５−１〜４１５−ｎ
は、制御部４１４からの指示により、指定された中途復
調符号コードを指定された位相で送出するものである。

【０１３５】拡散符号レジスタ４１６−１〜４１６−ｎ
は、複数の拡散符号発生器４１５−１〜４１５−ｎと対
になるよう設けられている。各拡散符号発生器４１５−
１〜４１５−ｎから出力された中途復調符号コードは、
各拡散符号レジスタ４１６−１〜４１６−ｎに入力され
て保持され、各拡散符号レジスタ４１６−１〜４１６−
ｎから出力される拡散符号を入れ替えて拡散符号レジス
タ４１６−０に保持するようにして、拡散符号レジスタ
４１６−０からの拡散符号と入力信号とを乗算部４４で
乗算するようになっている。また拡散符号レジスタ５１
６−０〜５１６−ｎは、直列に接続された２５６個のサ
ンプルホールド回路で構成されており、入力された中途
復調符号コードを１ビットずつ順次シフトして保持す
る。なお、図４の各拡散符号発生器と対応する拡散符号
レジスタは、図１〜３の各コードレジスタに相当する。

【０１３６】コード乗算部４４は、１組が２５６個の乗
算器で構成され、受信データレジスタ４２の各サンプル
ホールド回路で保持された受信データに対して拡散符号
レジスタ５１６から出力された中途復調符号コードを乗
算するものである。乗算器は、制御部４１４からの指示
に従い上記乗算を行うが、制御部４１４からの指示が無
ければ乗算は行わない。コード乗算部４４は、各乗算器
における乗算結果をコード加算部（図示せず）に出力す
る。

【０１３７】制御部４１４は、図１〜３の制御部と同
様、各拡散符号発生器４１５における中途復調符号コー
ドの出力タイミング及びコード乗算部４４における受信
データと中途復調符号コードとの乗算の切り替えの制御
を行う。制御部４１４は、各拡散符号発生器４１５とコ
ード乗算部４４に対して制御信号を出力することで指示
を出している。

【０１３８】本発明の実施例の復調部における第１の復
調処理を行う回路の動作について、図４を用いて説明す
る。ここで、複素変調アナログ信号は４Ｍｃｐｓとし、
４倍オーバーサンプリングされるため１６Ｍｂｐｓでデ
ジタル変換されメモリ部４１３に入力されるものとす
る。また、コード乗算部４４は１６ＭＨｚのｎ倍で動作
し、拡散符号発生器４１５及び拡散符号レジスタ４１６
はｎ組配置されている。図４の回路では、具体的には、
複素拡散変調された４Ｍｃｐｓのアナログ信号がＡ／Ｄ
変換器４１で４倍オーバーサンプリングされて１６Ｍｂ
ｐｓで出力され、メモリ部４１３に格納されていく。

【０１３９】図４の回路において、受信データは１６Ｍ
Ｈｚの速度でメモリ部４１３から読み出され、メモリ部
４１３に記憶されている受信データが受信データレジス
タ４２に１シンボル分取り込まれる。そして、制御部４
１４の制御に基づいて、任意の拡散符号発生器４１５で
発生された中途復調符号コードが対応する拡散符号レジ
スタ４１６から拡散符号レジスタ４１６−０に設定さ
れ、さらにコード乗算部４４で１６ＭＨｚのｎ倍の速度
で乗算が行われる。この動作は制御信号が入力された全
ての拡散各符号発生器４１５において行われる。

【０１４０】中途復調符号コードとの乗算を完了する
と、受信データレジスタ４２は受信データをメモリ部４
１３から１サンプル取り込みシフト、保持する。その結
果、１６ＭＨｚで動作する受信データレジスタ４２にお
ける１回のシフト、保持の間に、複数の中途復調符号コ
ードによる乗算が１６ＭＨｚのｎ倍の速度で行われ、第
１の復調処理が行われる。

【０１４１】次に、本発明の実施の形態１に係る復調部
の第２の実施例について、図５を用いて説明する。図５
は、本発明の実施の形態１に係る復調部のうち、中途復
調符号コードによる第１の復調処理を行う第２の回路の
構成ブロック図である。本発明の実施の形態１に係る復
調部の第２の実施例は、受信データレジスタ５２へのデ
ータ格納をシフトレジスタではなく、各サンプルクロッ
ク毎に順に新しいデータでＳ／Ｈ回路の内容を更新し、
その都度シンボルの開始位置を巡回符号レジスタにより
拡散符号をシフトさせて合わせてから、コード乗算部５
４の高速動作によって、複数の中途復調符号コードにつ
いて乗算を行うもので、消費電力を大幅に低減しなが
ら、効率よく第１の復調処理を得ることができるもので
ある。

【０１４２】図５の回路は、Ａ／Ｄ変換器５１と、メモ
リ部５１３と、受信データレジスタ５２と、コード乗算
部５４と、拡散符号発生器５１５−１〜５１５−ｎと、
拡散符号レジスタ５１６と、巡回符号レジスタ５１７−
１〜５１７−ｎと、制御部５１４とから構成されてい
る。以下、図５の回路の各部のうち、構成が図４と相違
するものについて説明する。他の部分については図４の
回路と同様であるので、ここでは説明を省略する。

【０１４３】図５の受信データレジスタ５２は、１０２
４個のＳ／Ｈ回路１３０で構成され、メモリ部５１３か
ら１データずつがＳ／Ｈ回路１３０−１から順にＳ／Ｈ
回路１３０−２、…Ｓ／Ｈ回路１３０−ｍまで格納し、
次は、Ｓ／Ｈ回路１３０−１に戻ってサイクリックに格
納していくものである。受信データレジスタ５２は、１
サンプリングクロック毎にデータを更新する。

【０１４４】巡回符号レジスタ５１７は、中途復調符号
コードを受信データレジスタ５２におけるシンボル開始
位置に合わせて拡散符号レジスタ５１６に出力するため
のレジスタで、演算用巡回符号レジスタ５１８とロード
待ち符号シフトレジスタ５１９とから構成されている。
ロード待ち符号シフトレジスタ５１９は、対応する拡散
符号発生器５１５から出力される中途復調符号コードを
シフトしながら保持し、１つの符号コードについて指示
したなら、演算用巡回符号レジスタ５１８に出力（ロー
ド）されるのを待っている。演算用巡回符号レジスタ５
１８は、ロード待ち符号シフトレジスタ５１９からロー
ドされた中途復調符号コードを制御部５１４からの制御
に従って巡回させて、受信データレジスタ５２における
シンボルの開始位置に合わせ、拡散符号レジスタ５１６
に各々出力するものである。

【０１４５】そして、制御部５１４は、図４の制御部の
機能の他に、１サンプルクロック毎にメモリ部５１３に
記憶された受信データを受信データレジスタ５２のＳ／
Ｈ回路１３０に順に格納するよう制御し、シンボル開始
位置に合わせて巡回符号レジスタ５１７の演算用巡回符
号レジスタ５１８を巡回させ、拡散符号レジスタ５１６
を介してコード乗算部５４で乗算を実行させる。

【０１４６】図５の回路の動作では、メモリ部５１３に
格納された受信データは、１６ＭＨｚでメモリ部５１３
から読み出されて、受信データレジスタ５２のＳ／Ｈ回
路１３０−１から順に格納されていき、Ｓ／Ｈ回路１３
０―ｍに格納された時点で、拡散符号発生器５１５から
の中途復調符号コードもロード待ち符号シフトレジスタ
５１９に順にシフトしながら格納され、演算用巡回符号
レジスタ５１８にロードされる。そして、その時点で
は、受信データレジスタ５２に保持されているデータと
演算用巡回符号レジスタ５１８から拡散符号レジスタ５
１６を介して出力される中途復調符号コードとがコード
乗算部５４で乗算が為され、コード加算部（図示せず）
に出力される。そして次のサンプルタイミングでは、新
しい受信データがメモリ部５１３から読み出されて、受
信データレジスタ５２のＳ／Ｈ回路１３０−１に格納さ
れ、シンボルは、Ｓ／Ｈ回路１３０−２〜Ｓ／Ｈ回路１
３０―ｍ、Ｓ／Ｈ回路１３０−１となり、別の巡回符号
レジスタ５１７の演算用巡回符号レジスタ５１８で拡散
符号が１つ巡回シフトされ、拡散符号レジスタ５１６を
介して出力される中途復調符号コードと受信データレジ
スタ５２に保持されている受信データとがコード乗算部
５４で乗算が為されて、第１の復調処理が行われる。

【０１４７】図５の回路は、実施の形態１に係る復調部
における部分回路であるが、実施の形態２又は３におい
ても適用できるものである、すなわち図２又は図３の受
信データレジスタをサイクリックに受信データを格納で
きる構成にし、コードレジスタを拡散符号発生器及び巡
回符号レジスタに置き換えても、同様の結果を得ること
ができる。

【０１４８】また、図４又は図５の回路を含む復調部に
おいても、拡散符号発生器と拡散符号レジスタを６組備
え、且つ図９又は図１１に基づいて中途復調符号コード
の出力制御を行う場合には、図１〜３の復調部と同様に
５０ｋｍのセル半径内の受信データからもれなくＲＡＣ
Ｈを検出できる。

【０１４９】本発明の実施の形態１に係る復調部の実施
例によれば、受信データレジスタ５２におけるデータ書
き換えは、１つのＳ／Ｈ回路ずつにしてシンボル開始位
置をずらし、このずれを巡回符号レジスタ５１７内で拡
散符号を巡回シフトすることによって合わせて、乗算を
行うことによって、消費電力を大幅に低減しながら、効
率よく第１の復調処理を得ることができる効果がある。

【０１５０】

【発明の効果】本発明によれば、ロングコード、位相回
転情報及びシグネチュアによりスペクトラム拡散された
受信信号を復調するＲＡＣＨ受信装置において、受信信
号を格納し、入力信号のサンプリング速度で出力する受
信データレジスタと、スペクトラム拡散で用いられたロ
ングコード及び位相回転情報を特定時間単位で分割した
第１の逆拡散符号を制御信号に基づいて出力する複数の
拡散符号レジスタと、受信データレジスタから出力され
た受信信号と、複数の拡散符号レジスタから出力された
第１の逆拡散符号とを制御信号に基づいて、入力信号の
サンプリング速度の整数倍の速度で時分割で乗算する第
１の乗算部と、拡散符号レジスタ及び第１の乗算部に制
御信号を出力し、拡散符号レジスタにおける第１の逆拡
散符号の出力タイミングと、第１の乗算部における乗算
のタイミングを制御する制御部と、第１の乗算部からの
出力を、第１の逆拡散符号毎に整数倍の速度で特定間隔
で加算する第１の加算部と、スペクトラム拡散で用いら
れたシグネチュアを第２の逆拡散符号として格納し、出
力するシグネチュアレジスタと、第１の加算部からの出
力と、第２の逆拡散符号とを整数倍の速度で乗算する第
２の乗算部と、第２の乗算部から出力される乗算結果を
前記整数倍の速度で加算し、第１の逆拡散符号毎に相関
出力を得る第２の加算部とを有するＲＡＣＨ受信装置と
したことにより、広範囲のセルに対応してＲＡＣＨを検
出でき、回路構成を簡単且つ小規模に効果がある。

【０１５１】また、本発明によれば、第１の加算部と第
２の乗算部との間に、受信信号に対する複素演算を入力
信号のサンプリング速度の整数倍の速度で行う複素演算
部を設け、受信データレジスタは、受信信号を入力信号
のサンプリング速度で順に書き込みながら第１の乗算部
に出力し、拡散符号レジスタは、第１の逆拡散符号を巡
回シフトさせつつ第１の乗算部に出力し、第１の乗算部
は、受信信号における同相成分及び直交成分と第１の逆
拡散符号との乗算を、入力信号のサンプリング速度の整
数倍の速度をさらに整数倍した速度でそれぞれ時分割に
行い、第１の加算部は、さらに整数倍した速度で加算を
行うことにより、範囲のセルに対応してＲＡＣＨを検出
でき、一層回路構成を簡単且つ小規模にすることがで
き、消費電力を低減できる効果がある。

【０１５２】また、本発明によれば、ロングコード、位
相回転情報及びシグネチュアによりスペクトラム拡散さ
れた受信信号を復調するＲＡＣＨ受信装置において、受
信信号に対して複素演算処理を行う複素演算処理部と、
複素演算処理における複素演算結果の同相成分及び直交
成分を入力信号のサンプリング速度で出力する受信デー
タレジスタと、スペクトラム拡散で用いられたロングコ
ードを特定時間単位で分割した第１の逆拡散符号を制御
信号に基づいて出力する複数の拡散符号レジスタと、受
信データレジスタから出力された複素演算結果における
同相成分及び直交成分と、複数の拡散符号レジスタから
出力された第１の逆拡散符号との乗算を制御信号に基づ
いて、入力信号のサンプリング速度の整数倍の速度で時
分割で各々行う第１の乗算部と、拡散符号レジスタ及び
第１の乗算部に制御信号を出力し、拡散符号レジスタに
おける第１の逆拡散符号の出力タイミングと、第１の乗
算部における乗算のタイミングを制御する制御部と、第
１の乗算部から出力される同相成分及び直交成分の各々
に対して、第１の逆拡散符号毎に整数倍の速度で特定間
隔で加算する第１の加算部と、スペクトラム拡散で用い
られたシグネチュアを第２の逆拡散符号として格納し、
出力するシグネチュアレジスタと、第１の加算部からの
出力と第２の逆拡散符号とを整数倍の速度で乗算する第
２の乗算部と、第２の乗算部から出力される乗算結果を
整数倍の速度で加算して第１の逆拡散符号毎に相関出力
を得る第２の加算部とを有するＲＡＣＨ受信装置とした
ことにより、広範囲のセルに対応してＲＡＣＨを検出で
き、回路構成を簡単且つ小規模にできる効果がある。

【０１５３】また、本発明によれば、受信データレジス
タは、複素演算結果における同相成分及び直交成分を入
力信号のサンプリング速度で順に書き込みながら第１の
乗算部に出力し、拡散符号レジスタは、第１の逆拡散符
号を巡回シフトさせつつ第１の乗算部に出力し、第１の
乗算部は、複素演算結果の同相成分及び直交成分と第１
の逆拡散符号との乗算を、入力信号のサンプリング速度
の整数倍の速度をさらに整数倍した速度でそれぞれ時分
割に行い、第１の加算部は、さらに整数倍した速度で加
算を行うことにより、広範囲のセルに対応してＲＡＣＨ
を検出でき、一層回路構成を簡単且つ小規模にすること
ができ、消費電力を低減できる効果がある。

【０１５４】また、本発明によれば、第２の乗算部は、
入力される演算結果と第２の逆拡散符号との乗算を、入
力信号のサンプリング速度の整数倍の速度をさらに第２
の逆拡散符号の種類数倍した速度で行い、第２の加算部
は第２の乗算部から出力される乗算結果の加算を、さら
に第２の逆拡散符号の種類数倍した速度で行うことによ
り、広範囲のセルに対応してＲＡＣＨを検出でき、一層
回路構成を簡単且つ小規模にできる効果がある。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態に係る復調部の構成
ブロック図である。

【図２】本発明の第２の実施の形態に係る復調部の構成
ブロック図である。

【図３】本発明の第３の実施の形態に係る復調部の構成
ブロック図である。

【図４】本発明の第１の実施の形態に係る復調部のう
ち、中途復調符号コードによる復調処理を行う回路の構
成ブロック図である。

【図５】本発明の第１の実施の形態に係る復調部のう
ち、中途復調符号コードによる復調処理を行う第２の回
路の構成ブロック図である。

【図６】コード加算部１５の構成ブロック図である。

【図７】複素乗算器３１１の構成ブロック図である。

【図８】従来のＲＡＣＨの復調部の構成ブロック図であ
る。

【図９】５０ｋｍのセル半径に対応した従来のＲＡＣＨ
受信装置におけるＭＦと各ＭＦで用いられる拡散符号の
関係を表した図である。

【図１０】図９の関係図に従って相関演算を行う場合の
相関演算処理のタイムチャート図である。

【図１１】５０ｋｍのセル半径に対応した従来のＲＡＣ
Ｈ受信装置におけるＭＦと各ＭＦで用いられる拡散符号
の他の関係を表した図である。

【符号の説明】

１１，２１，３１，４１，５１，８１…Ａ／Ｄ変換器、
１２，２２，３２，４２，５２，８２…受信データレ
ジスタ、 １３，２３，３３，８３…コードレジスタ、
１４，２４，３４，４４，５４…コード乗算部、 １
５，２５，３５…コード加算部、 １６，２６，３６…
シグネチュアレジスタ、 １７，２７，３７…シグネチ
ュア乗算部、 １８，２８，３８…シグネチュア加算
部、 １９，２９…複素演算部、 ２１０…セレクタ、
３１１…複素乗算器、 ３１２…位相回転器、 ４１
３，５１３…メモリ部、 ４１４，５１４…制御部、
４１５，５１５…拡散符号発生器、 ４１６，５１６，
５１８，５１９…拡散符号レジスタ、 ５１７…巡回符
号レジスタ、 ８４…コード積和演算器、 ８９…複素
演算部

Claims (5)

【特許請求の範囲】
1. 【請求項１】 ロングコード、位相回転情報及びシグネ
   チュアによりスペクトラム拡散された受信信号を復調す
   るＲＡＣＨ受信装置において、 受信信号を格納し、入力信号のサンプリング速度で出力
   する受信データレジスタと、 スペクトラム拡散で用いられたロングコード及び位相回
   転情報を特定時間単位で分割した第１の逆拡散符号を制
   御信号に基づいて出力する複数の拡散符号レジスタと、 前記受信データレジスタから出力された受信信号と、前
   記複数の拡散符号レジスタから出力された第１の逆拡散
   符号とを制御信号に基づいて、入力信号のサンプリング
   速度の整数倍の速度で時分割で乗算する第１の乗算部
   と、 前記拡散符号レジスタ及び前記第１の乗算部に制御信号
   を出力し、前記拡散符号レジスタにおける第１の逆拡散
   符号の出力タイミングと、前記第１の乗算部における乗
   算のタイミングを制御する制御部と、 前記第１の乗算部からの出力を、前記第１の逆拡散符号
   毎に前記整数倍の速度で特定間隔で加算する第１の加算
   部と、 スペクトラム拡散で用いられたシグネチュアを第２の逆
   拡散符号として格納し、出力するシグネチュアレジスタ
   と、 前記第１の加算部からの出力と、前記第２の逆拡散符号
   とを前記整数倍の速度で乗算する第２の乗算部と、 前記第２の乗算部から出力される乗算結果を前記整数倍
   の速度で加算し、第１の逆拡散符号毎に相関出力を得る
   第２の加算部とを有することを特徴とするＲＡＣＨ受信
   装置。
2. 【請求項２】 第１の加算部と第２の乗算部との間に、
   受信信号に対する複素演算を入力信号のサンプリング速
   度の整数倍の速度で行う複素演算部を設け、 受信データレジスタは、受信信号を入力信号のサンプリ
   ング速度で順に書き込みながら第１の乗算部に出力し、 拡散符号レジスタは、第１の逆拡散符号を巡回シフトさ
   せつつ前記第１の乗算部に出力し、 前記第１の乗算部は、受信信号における同相成分及び直
   交成分と第１の逆拡散符号との乗算を、入力信号のサン
   プリング速度の整数倍の速度をさらに整数倍した速度で
   それぞれ時分割に行い、前記第１の加算部は、前記さら
   に整数倍した速度で加算を行うことを特徴とする請求項
   １記載のＲＡＣＨ受信装置。
3. 【請求項３】 ロングコード、位相回転情報及びシグネ
   チュアによりスペクトラム拡散された受信信号を復調す
   るＲＡＣＨ受信装置において、 受信信号に対して複素演算処理を行う複素演算処理部
   と、 前記複素演算処理における複素演算結果の同相成分及び
   直交成分を入力信号のサンプリング速度で出力する受信
   データレジスタと、 スペクトラム拡散で用いられたロングコードを特定時間
   単位で分割した第１の逆拡散符号を制御信号に基づいて
   出力する複数の拡散符号レジスタと、 前記受信データレジスタから出力された前記複素演算結
   果における同相成分及び直交成分と、前記複数の拡散符
   号レジスタから出力された第１の逆拡散符号との乗算を
   制御信号に基づいて、入力信号のサンプリング速度の整
   数倍の速度で時分割で各々行う第１の乗算部と、 前記拡散符号レジスタ及び前記第１の乗算部に制御信号
   を出力し、前記拡散符号レジスタにおける第１の逆拡散
   符号の出力タイミングと、前記第１の乗算部における乗
   算のタイミングを制御する制御部と、 前記第１の乗算部から出力される同相成分及び直交成分
   の各々に対して、前記第１の逆拡散符号毎に前記整数倍
   の速度で特定間隔で加算する第１の加算部と、 スペクトラム拡散で用いられたシグネチュアを第２の逆
   拡散符号として格納し、出力するシグネチュアレジスタ
   と、 前記第１の加算部からの出力と前記第２の逆拡散符号と
   を前記整数倍の速度で乗算する第２の乗算部と、 前記第２の乗算部から出力される乗算結果を前記整数倍
   の速度で加算して第１の逆拡散符号毎に相関出力を得る
   第２の加算部とを有することを特徴とするＲＡＣＨ受信
   装置。
4. 【請求項４】 受信データレジスタは、複素演算結果に
   おける同相成分及び直交成分を入力信号のサンプリング
   速度で順に書き込みながら第１の乗算部に出力し、 拡散符号レジスタは、第１の逆拡散符号を巡回シフトさ
   せつつ前記第１の乗算部に出力し、 第１の乗算部は、複素演算結果の同相成分及び直交成分
   と第１の逆拡散符号との乗算を、入力信号のサンプリン
   グ速度の整数倍の速度をさらに整数倍した速度でそれぞ
   れ時分割に行い、第１の加算部は、前記さらに整数倍し
   た速度で加算を行うことを特徴とする請求項３記載のＲ
   ＡＣＨ受信装置。
5. 【請求項５】 第２の乗算部は、入力される演算結果と
   第２の逆拡散符号との乗算を、入力信号のサンプリング
   速度の整数倍の速度をさらに前記第２の逆拡散符号の種
   類数倍した速度で行い、第２の加算部は前記第２の乗算
   部から出力される乗算結果の加算を、前記さらに前記第
   ２の逆拡散符号の種類数倍した速度で行うことを特徴と
   する請求項１乃至４記載のＲＡＣＨ受信装置。