JP3869674B2 - スペクトラム拡散通信用スライディングコリレータ - Google Patents
スペクトラム拡散通信用スライディングコリレータ Download PDFInfo
- Publication number
- JP3869674B2 JP3869674B2 JP2001091134A JP2001091134A JP3869674B2 JP 3869674 B2 JP3869674 B2 JP 3869674B2 JP 2001091134 A JP2001091134 A JP 2001091134A JP 2001091134 A JP2001091134 A JP 2001091134A JP 3869674 B2 JP3869674 B2 JP 3869674B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- code
- time
- sample
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、スペクトラム拡散通信方式の受信機で用いられるスペクトラム拡散通信用スライディングコリレータに係り、特にサンプルタイミングの位相制御に容易に対応でき、回路規模を縮小できるスペクトラム拡散通信用スライディングコリレータに関する。
【０００２】
【従来の技術】
移動体通信又は無線ＬＡＮ（Local Area Network）等に用いられるスペクトラム拡散通信方式では、無線送信を行う際に、送信機側で送信データに対して狭帯域変調（１次変調）と拡散変調（２次変調）の二段階変調を行っている。
このため受信機では、無線送信されたデータを受信すると、まず逆拡散を行って１次変調の状態に戻した後に、検波回路によりベースバンド信号の再生を行っている。つまり受信機では、送信機における二段階変調に対応して受信データを復調するような構成となっている。
【０００３】
スペクトラム拡散通信方式の受信機では、受信したデータの復調を行うための相関値を出力するスペクトラム拡散通信用相関回路が用いられており、この回路は受信データに対して逆拡散及び相関出力を行う逆拡散回路と、逆拡散回路の出力結果を基に復調を行う符号分割多重変調波の復調回路で構成されている。
【０００４】
スペクトラム拡散通信用相関回路の逆拡散回路として、受信データの同期捕捉を行い、検出された同期位相で相関を取るために、論理回路で構成されたスライディングコリレータ（Sliding Correlater：以下ＳＣという）が従来から用いられている。
【０００５】
ＳＣは、送信側で用いられた符号系列を１チップ単位でシフトさせ受信データの逆拡散を行い、受信側の符号系列との相関を求めるものである。ＳＣでは、符号系列長分のチップ数について受信データの逆拡散を行うことにより、受信データの相関値を得ることができる。
【０００６】
従来のスペクトラム拡散通信方式のＳＣの構成及び動作について、図５を用いて説明する。図５は、従来のスペクトラム拡散通信用ＳＣの構成ブロック図である。図５のＳＣは、符号分割多重（Code Division Multiple Access：以下ＣＤＭＡという）変調された受信データの相関を求めるものである。
【０００７】
従来のスペクトラム拡散通信用ＳＣは、Ａ／Ｄ変換器５１と、ＰＮコードレジスタＡ５２と、乗算器５３と、加算器５４と、遅延回路５５とから構成されている。
ここで遅延回路５５には、１シンボル分の受信データの処理が完了する毎に相関値をリセットする必要があるため、リセット機能のあるＦ／Ｆ（Flip Flop）又はレジスタを用いている。
【０００８】
次に、従来のスペクトラム拡散通信用ＳＣの動作について、図５を用いて説明する。
送信機よりＣＤＭＡ変調されて送信されたアナログ信号は、受信機のアンテナ（図示せず）において受信された後、Ａ／Ｄ変換器５１に入力され、デジタルの受信データに変換される。
ここでアナログ信号のチップレートは４Ｍｃｐｓであり、Ａ／Ｄ変換器５１におけるデジタル変換はオーバーサンプリングのため、通常その４倍にあたる１６Ｍｂｐｓで、同一のアナログ信号１ビットに対して多ビット出力される。
【０００９】
Ａ／Ｄ変換器５１でデジタル信号に変換された受信データは１サンプルずつ乗算器５３に出力され、乗算器５３においてＰＮコードレジスタＡ５２に記憶されているＰＮ（Pseudo Random Noise）コードとの乗算、すなわち逆拡散が行われる。ＰＮコードは送信機でＣＤＭＡ変調の際に用いられたものと同一である。
乗算器５３は１チップ当たり１サンプルのデータとＰＮコードの乗算を行う。ＰＮコードレジスタ５２は４ＭｂｐｓでＰＮコードを１ビットずつ乗算器５３に出力している。
【００１０】
乗算器５３の乗算結果は逐次、加算器５４に出力される。加算器５４は遅延回路５５に格納されている累積加算結果と乗算結果の加算を行い、新たな累積加算結果を相関出力として出力すると共に遅延回路５５にも出力する。遅延回路５５は、入力された累積加算結果を格納する。また遅延回路５５は、途中の累積加算結果をＣＤＭＡ復調回路（図示せず）に出力することができ、出力結果は受信データの復調に用いられる。
ここで加算器５４及び遅延回路５５は乗算器５３に対応して、４Ｍｂｐｓの速度で累積加算及び累積加算結果の入出力を行っている。
【００１１】
１シンボル分の乗算結果の累積加算による積分が終了すると、加算器５４からは積分値が相関出力として出力されたことになる。図５のＳＣにおいて、加算器５４の出力結果は遅延回路５５に格納されるので、相関値は遅延回路５５から出力するようにしても同様の結果を得ることができる。１シンボル分の相関値が出力されると、次のシンボルの相関出力に備えるため、遅延回路５５は格納されている累積加算結果をリセットする。
加算器５４から１シンボル単位に出力される相関出力を基として、さらにＣＤＭＡ復調回路において受信データの復調が行われる。以上が従来のスペクトラム拡散通信用ＳＣの動作である。
【００１２】
また、ＣＤＭＡ通信では、２次変調として直交変調が用いられることもある。上述した従来のスペクトラム拡散通信用ＳＣは、直交変調された受信データに対して相関出力を行う複素型のＳＣにも応用できる。
【００１３】
直交変調された受信データの復調方法について、以下に説明する。直交変調された受信データはそれぞれ、同相成分、直交成分とに分類できる。ここで同相成分をＲI、直交成分をＲｑ、拡散符号の同相成分をＣI、直交成分をＣqとすると、逆拡散することで得られる復調信号Ｄは
Ｄ＝（ＲI＋ｊＲｑ）（ＣI−ｊＣq）
＝（ＲI＊ＣI＋Ｒｑ＊Ｃq）＋ｊ（−ＲI＊Ｃq＋Ｒｑ＊ＣI） （１）
と表される。（１）式より、復調信号の同相成分ＤIと直交成分Ｄqはそれぞれ
ＤI＝ＲI＊ＣI＋Ｒｑ＊Ｃq （２）
Ｄq＝−ＲI＊Ｃq＋Ｒｑ＊ＣI （３）
と表される。（２）及び（３）式のＤI、Ｄqについて累積加算を行い、両成分についての相関値を出力することが複素型ＳＣの目的である。
【００１４】
上述した受信データの復調方法を実現する複素型ＳＣの構成ブロック図を図６に示す。図６の複素型ＳＣにおいて、受信機のアンテナ（図示せず）で受信されたＣＤＭＡ変調アナログ信号は、同相成分及び直交成分とに分類され、それぞれＡ／Ｄ変換器６１Ａ、６１Ｂとに入力される。
また、拡散符号の同相成分及び直交成分はそれぞれ、ＰＮコードレジスタＩ６２Ａ、ＰＮコードレジスタＱ６２Ｂに記憶されている。
【００１５】
図６の複素型ＳＣにおいて、Ａ／Ｄ変換器６１、ＰＮコードレジスタ６２から出力されたデジタル受信データと拡散符号は、位相を揃えるためレジスタ６５Ａ〜６５Ｄに格納された後、相関演算部６７に入力される。相関演算部６７では、デジタル受信データ及び拡散符号は乗算器６３Ａ〜６３Ｄ、加算器６４Ａ〜６４Ｂによって各成分の復調信号の導出式（２）及び（３）式の演算が行われ、さらに累積加算器６８で同相成分と直交成分の１シンボル分の相関値をそれぞれ算出し、相関出力Ｉ及び相関出力Ｑとして出力する。
図６の複素型ＳＣでは、ＣＤＭＡ変調アナログ信号は４Ｍｂｐｓのチップレートで送信され、複素型ＳＣの各素子には１６Ｍｂｐｓクロックが入力されることにより、１６Ｍｂｐｓの速度で動作している。
【００１６】
図７は、異なる複数の拡散符号によって直交変調された受信データに対し相関演算を行う、従来のスペクトラム拡散通信用複素型ＳＣの構成ブロック図である。図７の複素型ＳＣは、ユーザ毎に割り振られている３種類の拡散符号によって直交変調された受信データに対し、各拡散符号について逆拡散を行い、相関値を出力するものである。
図７の複素型ＳＣは、Ａ／Ｄ変換器７１Ａ及び７１Ｂと、ＰＮコードレジスタ７２Ａ〜７２Ｆと、レジスタ７５Ａ〜７５Ｈと、相関演算部７１０Ａ〜７１０Ｃとで構成されている。
【００１７】
図７の複素型ＳＣでは、受信機のアンテナ（図示せず）で受信されたＣＤＭＡ変調アナログ信号は、同相成分及び直交成分とに分類され、それぞれＡ／Ｄ変換器７１Ａ、７１Ｂとに入力される。ここでアナログ信号は、４Ｍｃｐｓのチップレートで送信されており、３ユーザ分の送信データがそれぞれ異なる変調信号で変調され、合成されている。
Ａ／Ｄ変換器７１Ａ及び７１Ｂによって各成分のＣＤＭＡ変調アナログ信号はデジタル変換され、デジタル受信データとしてレジスタ７５Ａ及び７５Ｂに出力される。
【００１８】
またＰＮコードレジスタ７２Ａ〜７２Ｆでは、直交変調の際に用いられた成分別のＰＮコード１〜３がそれぞれ記憶されており、各ＰＮコードレジスタに記憶されているＰＮコードは、レジスタ７５Ｃ〜７５Ｈにそれぞれ出力される。
ＰＮコードのうち、ＰＮコード１はユーザ１の、ＰＮコード２はユーザ２の、ＰＮコード３はユーザ３の送信データの変調の際に用いられたものであり、各ユーザに異なるＰＮコードが割り振られている。
【００１９】
図７の複素型ＳＣにおいて、相関演算部７１０Ａ〜７１０Ｃは、それぞれのＰＮコードにおける相関演算を行うためのものであり、相関演算部７１０ＡはＰＮコード１に、相関演算部７１０ＢはＰＮコード２に、相関演算部７１０ＣはＰＮコード３にそれぞれ対応している。
レジスタ７５Ａ及び７５Ｂに格納された受信データは、相関演算部７１０Ａ〜７１０Ｃにそれぞれ出力される。またレジスタ７５Ｃ及び７５Ｄに格納されているＰＮコード１の各成分は相関演算部７１０Ａに、レジスタ７５Ｅ及び７５Ｆに格納されているＰＮコード２の各成分は相関演算部７１０Ｂに、レジスタ７５Ｇ及び７５Ｈに格納されているＰＮコード３の各成分は相関演算部７１０Ｃにそれぞれ出力される。
【００２０】
相関演算部７１０Ａ〜７１０Ｃは、図６の相関演算部６７と同一の構成であり、各ＰＮコードに対応した同相成分及び直交成分の相関出力を出力する。すなわち図７の複素型ＳＣでは、３ユーザ分の拡散符号で直交変調された受信データに対して、各ユーザ毎の相関値を得ることができる。よって相関演算部７１０Ａはユーザ１の、相関演算部７１０Ｂはユーザ２の、相関演算部７１０Ｃはユーザ３の相関値を得ることができる。
図７の複素型ＳＣも図６と同様、ＣＤＭＡ変調アナログ信号は４Ｍｂｐｓのチップレートで送信され、複素型ＳＣの各素子には１６Ｍｂｐｓクロックが入力されることにより、１６Ｍｂｐｓの速度で動作している。
【００２１】
図７の複素型ＳＣでは、ユーザの代わりに、複数パスで送信されたＣＤＭＡアナログ変調信号に対して、パス毎の相関値を出力させることもできる。この場合、パス毎の相関出力結果を参照することにより、最適なパスを検出することができる。
【００２２】
【発明が解決しようとする課題】
しかしながら、上記従来のスペクトラム拡散通信用ＳＣでは、復調するチャネル数、ユーザ数又はパス数だけ相関演算部が必要であるため、受信機における回路規模が増大するという問題点があった。
【００２３】
特に近年の移動体通信の利用の急増に伴い、多数のチャネルの受信データの復調を行うことができ、且つ安価に開発できるようなスペクトラム拡散通信対応の受信機が求められている。
例えば基地局は多くのチャネルの信号受信及び復号処理が必要とされる機器の一つである。一般的な基地局では、４つの搬送波で送信される無線信号を扱っており、搬送波あたり３２ユーザ、すなわち３２チャネル割り振られているため、全部で１２８チャネルの復調に対応している。
【００２４】
単純に全てのチャネルに対して上述したような相関処理を送受信の際に行うには、アンテナ数を２、遅延波成分を少なくとも３つ取るものとして、１２８ｘ２ｘ３＝７６８本の信号に対する処理を行わなければならない。このため処理する信号ごとにＳＣ回路を用意するような従来の方法では、基地局の回路規模が増大し、結果として開発費用の上昇を招くことになる。
【００２５】
回路規模を縮小できる従来のスペクトラム拡散通信対応の受信機の一例として、平成８年３月２６日公開の特開平８−８４０９８号「スペクトラム拡散通信装置」（出願人：キヤノン株式会社、発明者：加藤伊智郎）、平成１１年１１月５日公開の特開平１１−３０８１４９号「４相相関器」（出願人：三菱電機株式会社、発明者：石岡和明他）が挙げられる。
【００２６】
しかし、従来のスペクトラム拡散通信対応の受信機でも、１チャネルの受信データを復調するＳＣ回路の回路規模を縮小したにとどまっており、従来通り多チャネルの受信データを復調させるには相当数のＳＣ回路が必要となるため、回路規模を縮小する根本的な解決には至っていなかった。
【００２７】
また、移動体通信では通信の性質上、伝送路の環境の変化によって、復調時間位置が時間的に変化する現象が発生するが、従来のスペクトラム拡散通信用ＳＣではこのような現象に容易に対応できないため、復調の精度が悪化するという問題点があった。
【００２８】
本発明は上記実情に鑑みて為されたもので、伝送路の環境変化に対応でき、かつ回路規模を縮小できるスペクトラム拡散通信用スライディングコリレータを提供することを目的とする。
【００２９】
【課題を解決するための手段】
上記従来例の問題点を解決するための本発明は、スペクトラム拡散通信用スライディングコリレータにおいて、複数種の拡散符号によりスペクトラム拡散変調された複数のアナログ受信信号を一定のオーバーサンプルレートでデジタル受信信号に変換するＡ／Ｄ変換器と、デジタル受信信号を、１チップ周期で位相調整してサンプルタイミング別に出力する受信信号位相調整部と、各々のアナログ受信信号の拡散変調で用いられた拡散符号に対応した複数種の逆拡散符号を生成して出力する逆拡散符号系列生成部と、逆拡散符号系列生成部から出力された複数種の逆拡散符号をサンプルタイミング別に時分割に切り替えて出力する逆拡散符号セレクタと、受信信号位相調整部から出力されたデジタル受信信号と、逆拡散符号セレクタから出力された逆拡散符号との相関演算をサンプルタイミング別に時分割で行い、演算結果を復調信号として出力する復調演算器と、復調演算器から出力された復調信号をサンプルタイミング別に時分割で累積加算し、累積加算結果を相関出力として出力すると共に、１チップ時間毎に１サンプル時間については累積加算を行わない加算器と、伝送路の環境の変化によるサンプルタイミングのずれを検出し、ずれに応じて、前記累積加算を行わないサンプル時間を空き時間として、当該空き時間の長さを調整することにより前記受信信号位相調整部及び逆拡散符号系列生成部からの出力タイミングを調整する位相制御を、１チップ周期で行う制御装置とを備えるものであり、伝送路の環境変化に対応して相関出力を行うことができ、かつ回路規模を縮小することができる。
【００３０】
また、本発明は、スペクトラム拡散通信用スライディングコリレータにおいて、複数のユーザの拡散符号によりスペクトラム拡散変調された複数のアナログ受信信号を一定のオーバーサンプルレートでデジタル受信信号に変換する複数のＡ／Ｄ変換器と、Ａ／Ｄ変換器毎に設けられ、対応するＡ／Ｄ変換器で変換されたデジタル受信信号を１チップ周期で位相調整してサンプルタイミング別に出力する複数の受信信号位相調整部と、複数の受信信号位相調整部から出力されたデジタル受信信号をサンプルタイミング別に時分割に切り替えて各ユーザ別に出力する受信信号セレクタと、複数のユーザの拡散符号に対応した複数の逆拡散符号を記憶する逆拡散符号系列記憶部と、逆拡散符号系列記憶部から出力された複数の逆拡散符号をサンプルタイミング別に時分割に切り替えて出力する逆拡散符号セレクタと、受信受信信号セレクタから出力された各ユーザ毎のデジタル受信信号と、逆拡散符号セレクタから出力された逆拡散符号との複素乗算をサンプルタイミング別に時分割で行い、演算結果を各ユーザ毎の復調信号として出力する復調演算器と、復調演算器から出力された各ユーザ毎の復調信号をそれぞれ累積加算し、累積加算結果を相関出力として出力すると共に、１チップ時間毎に１サンプル時間については累積加算を行わない加算器と、伝送路の環境の変化によるサンプルタイミングのずれを検出し、ずれに応じて受信信号位相調整部及び逆拡散符号系列記憶部からの出力タイミングを調整する位相制御を、１チップ周期で行う制御装置とを備え、制御装置は、前記累積加算を行わないサンプル時間を空き時間として、当該空き時間を短縮又は延長することにより１チップ時間内に１サンプル時間の位相制御を行う制御部であるものであり、伝送路の環境変化に対応して相関出力を行うことができ、かつ回路規模を縮小することができる。
【００３１】
【発明の実施の形態】
本発明の実施の形態について図面を参照しながら説明する。
本発明の実施の形態に係るスペクトラム拡散通信用ＳＣは、ユーザ毎に割り振られた複数種の拡散符号によりスペクトラム拡散されたアナログ受信信号をオーバーサンプルレートでディジタル受信信号に変換し、ディジタル受信信号及び逆拡散符号をサンプルタイミング毎に時分割に切り替えて出力し、ディジタル受信信号及び逆拡散符号との相関演算を時分割に行い、サンプルタイミング毎の相関演算結果を一つ以上の空き時間を含めて１チップ時間内に収まるよう出力し、相関演算の累積加算を時分割に行い、サンプルタイミング毎の１シンボル分の累積加算結果を相関出力として出力し、伝送路の環境の変化によるサンプルタイミングのずれを検出し、サンプルタイミングのずれに応じてディジタル受信信号及び逆拡散符号の出力タイミングを調整する位相制御を行うものであり、これにより伝送路の環境変化に対応してユーザ毎の相関出力を行うことができ、かつＳＣ回路規模を縮小することができる。
【００３２】
尚、請求項における逆拡散符号系列記憶部は図２及び図４のＰＮコードレジスタに、受信信号位相調整部は図２のデータ格納回路１１０、図４のデータ格納回路４１０Ａ〜４１０Ｃに、復調演算器は図３の乗算器２３Ａ〜２３Ｄ及び加算器２４Ａ〜２４Ｂに、加算器は図３の累積加算器３８に、受信信号セレクタは図４のセレクタ４９Ａに、逆拡散符号セレクタは図２のセレクタ１９、図４のセレクタ４９Ｂにそれぞれ相当する。
【００３３】
まず本発明のスペクトラム拡散通信用ＳＣの前提となる、チップタイミングの位相制御の概念について説明する。
スペクトラム拡散通信用ＳＣのような逆拡散装置では、受信したＣＤＭＡ変調アナログ信号に同期して、ＰＮコードレジスタにおいてＰＮコードが生成される。ＰＮコードを同期して生成するため、ＰＮコードレジスタにはタイミング信号が入力されており、タイミング信号は相関演算値がピークとなるようなタイミングで調整、生成されている。
【００３４】
移動体通信では通信の性質上、伝送路の環境の変化によって、復調時間位置が時間的に変化する場合がある。よって正確な受信データの復調結果を得るには、この時間的変化に対応してタイミング信号のタイミングを早めたり、遅らせたりする位相制御を行う必要がある。このタイミング信号のタイミングを早めたり、遅らせたりする位相制御を、「位相制御によるチップタイミングの延長及び短縮」ということにする。
【００３５】
ＣＤＭＡ受信機では具体的に、相関出力等に基づいて伝送路の環境の変化を検知し、検知結果に基づいて同期回路等から出力される位相制御信号によって、チップタイミングの延長及び短縮を行っている。また位相制御の対象となるタイミング信号には、フレーム、スロット、シンボル、チップがあるが、本発明ではチップタイミングの位相制御を取り上げる。
【００３６】
図１は本発明での位相制御時におけるチップタイミングのタイムチャート図である。図１のタイムチャート図において、図１（ａ）はチップタイミングが短縮された場合の、図１（ｂ）はチップタイミングが延長された場合の処理のタイムチャート図を表している。
【００３７】
１チップ時間中の復調処理の時間構成について、本発明では、ユーザ別にサンプルタイミングを割り当てる方法を採用しており、１チップ時間中に連続して３サンプルタイミングを３ユーザに、残り１サンプルタイミングを空き時間として割り当てている。
すなわち本発明では、１チップ時間において、連続する３サンプルタイミングを各ユーザに割り当てており、割り当てられたサンプルタイミングにおいて、対応するユーザについての受信データの復調処理を行うような時間構成としている。
本発明のスペクトラム拡散通信用ＳＣでは、上述した時間構成（以下、「本発明のサンプル時間構成」という）に従ってチップタイミングの位相制御を行うものとする。
【００３８】
図１（ａ）では、１チップ時間中、累積加算処理を行わないサンプル時間、すなわち空き時間をないものとみなすことによって、１チップ時間を３サンプル時間に短縮して、新たなチップ時間としている。一方図１（ｂ）では、１チップ時間中の空き時間を延長することによって、１チップ時間を５サンプル時間に延長して、新たなチップ時間としている。図１で示したタイムチャート図では、１チップ時間における空きのサンプル時間を調整することによって、位相制御が行われている。
本発明のサンプル時間構成によれば、１チップ時間内に１サンプル時間の空き時間を設けることによって、位相制御によるチップタイミングの延長及び短縮に柔軟に対応できる。
【００３９】
実際にはチップタイミングの位相制御は、どのタイミングで行ってもよく、例えばシンボルの開始時点、途中、あるいはシンボルをまたいで行ってもよい。
しかし位相制御の量は、１チップ時間内に１サンプル時間間隔でしか行われない。これは各チップタイミングにおいて、位相制御のために設けられているサンプル時間が１サンプル時間しかないためである。
【００４０】
例えば１０サンプル時間の位相制御を行う場合には、１０チップ時間をかけてそれぞれのチップに対して１サンプル時間の位相制御を行うことになる。また複数のユーザをサンプルとして位相制御を行う場合には、位相制御を１度に行えるユーザ数は１であるため、回数を分けてそれぞれのユーザに対して位相制御を行う。
【００４１】
位相制御が行われることで新たなチップタイミングが決定され、移動体端末内の他の装置あるいは各種信号についてもこのチップタイミングに基づいて処理が行われる。
尚、本発明のサンプル時間構成は、異なるオーバーサンプリング数やサンプル数についても適用できるものである。
【００４２】
本発明の第１の実施の形態に係るスペクトラム拡散通信用ＳＣの構成について、図２及び図３を用いて説明する。図２は、本発明の第１の実施の形態に係るスペクトラム拡散通信用ＳＣ（以下、第１のＳＣ）の構成ブロック図であり、図３は、第１のＳＣに用いられる相関演算部１７の構成ブロック図である。第１のＳＣは、位相制御に対応して各ユーザの相関処理を時分割で行う、複素型ＳＣである。
第１のＳＣは、３ユーザ（チャネル）について、各ユーザの受信データを本発明のサンプル時間構成に従って時分割で相関処理し、ユーザ別に相関出力を行う。
【００４３】
第１のＳＣは、Ａ／Ｄ変換器１１と、ＰＮコード１レジスタ１２Ａと、ＰＮコード２レジスタ１２Ｂと、ＰＮコード３レジスタ１２Ｃと、Ｆ／Ｆ１５Ａ〜１５Ｄと、セレクタ１９と、データ格納回路１１０と、相関演算部１７とから構成されている。
またデータ格納回路１１０は、ＲＡＭ１１１Ａ及び１１１Ｂとから構成されており、相関演算部１７は、乗算器２３Ａ〜２３Ｄと、加算器２４Ａ及び２４Ｂと、Ｆ／Ｆ２５Ａ及び２５Ｂと、累積加算器１８とで構成されており、さらに累積加算器１８は、加算器２４Ｃ及び２４Ｄと、ＲＡＭ２７Ａ及び２７Ｂと、Ｆ／Ｆ２６Ａ及び２６Ｂとから構成されている。
【００４４】
また、第１のＳＣは、受信データの相関結果に基づいて位相制御信号をデータ格納回路１１０中のＲＡＭ１１１Ａ及び１１１Ｂと、ＰＮコードレジスタ１２Ａ〜１２Ｃに出力する制御装置（図示せず）と、相関演算部１７からの相関出力を復調するＣＤＭＡ復調回路（図示せず）が設けられている。
尚、上記制御装置はＣＤＭＡ復調回路とは別に設けてもよいし、ＣＤＭＡ復調回路内に設けてもよい。
【００４５】
第１のＳＣにおいて、図２では紙面の都合上、同相成分又は直交成分のうち、いずれか一方の成分の相関出力をするための構成のみ図示している。
図２では、Ａ／Ｄ変換器１１からデータ格納回路１１０の受信データ出力系列と、各ＰＮコードレジスタからセレクタ１９のＰＮコード出力系列は一系列ずつしか図示されていないが、実際には同相成分及び直交成分の受信データ又はＰＮコードを出力するため、それぞれ２系列設置する必要がある。
また、本発明の実施の形態のスペクトラム拡散通信用ＳＣの各Ｆ／Ｆには、データの入出力を行わせるため１６Ｍｂｐｓのクロック周波数が入力されるが、図２では省略している。
【００４６】
Ａ／Ｄ変換器１１は、アンテナ（図示せず）で受信したＣＤＭＡ直交変調アナログ信号を成分別にデジタル変換し、受信データとして出力する。Ａ／Ｄ変換器１１でデジタル変換された各成分のアナログ信号は、Ｆ／Ｆ１５Ａに出力、格納される。図２では示されていないが、各成分のアナログ信号をデジタル変換するため、Ａ／Ｄ変換器１１及びＦ／Ｆ１５Ａは成分毎に設けられている。
【００４７】
アナログ信号のチップレートは４Ｍｃｐｓであるため、Ａ／Ｄ変換器１１は、オーバーサンプリングのため、４倍にあたる１６Ｍｂｐｓの速度でデジタル変換し、同一のアナログ信号１ビットに対して多ビットの出力を行う。
【００４８】
ＰＮコード１レジスタ１２Ａは、送信機でアナログ信号のＣＤＭＡ変調の際に用いられた拡散符号であるＰＮコード１を成分別に記憶しており、制御装置から出力される位相制御信号に基づいてＰＮコードを１ビットずつＦ／Ｆ１５Ｂに出力する。図２では示されていないが、ＰＮコード１レジスタ１２Ａ及びＦ／Ｆ１５Ｂは成分毎に設けられている。
【００４９】
同様に、ＰＮコード２レジスタ１２ＢとＰＮコード３レジスタ１２Ｃはそれぞれ、ＰＮコード２、３を成分別に記憶しており。制御装置から出力される位相制御信号に基づいてＰＮコードを１ビットずつそれぞれＦ／Ｆ１５ＣとＦ／Ｆ１５Ｄに出力する。ＰＮコード２レジスタ１２ＢとＦ／Ｆ１５Ｃ、ＰＮコード３レジスタ１２ＣとＦ／Ｆ１５Ｄの組もそれぞれ、成分毎に設けられている。
【００５０】
第１のＳＣにおいて、ＰＮコード１〜ＰＮコード３はそれぞれ、ユーザ１〜３のデータ送信の際の変調に用いられるＰＮコードである。
ＰＮコードレジスタ１２Ａ〜１２Ｃは、１６Ｍｂｐｓの速度で１ビットずつＰＮコードを出力する。また、ＰＮコードレジスタ１２Ａ〜１２Ｃには、符号発生器を用いてもよい。
【００５１】
Ｆ／Ｆ１５Ａは、Ａ／Ｄ変換器１１によってデジタル変換された受信データを成分毎に１ビットずつ格納し、クロックに同調してデータ格納回路１１０に出力する。
Ｆ／Ｆ１５Ｂ〜１５Ｄは、ＰＮコードレジスタ１２Ａ〜１２Ｃから出力されたＰＮコードを成分毎に１ビットずつ格納し、クロックに同期してセレクタ１９に出力する。各Ｆ／Ｆには１６Ｍｂｐｓのクロック周波数が入力され、この周波数に同期してデータの入出力を行っている。
【００５２】
データ格納回路１１０は、各サンプルタイミングの受信データを格納し、位相制御結果に基づいて受信データを読み出し、相関演算部１７に出力する。データ格納回路７１０は、ＲＡＭ７１１Ａ及び７１１Ｂを有する構成となっている。
【００５３】
ＲＡＭ７１１Ａ及び７１１Ｂは、４サンプル分の受信データを格納できるデュアルポートＲＡＭであり、一方でＡ／Ｄ変換器７１から出力される４サンプル数分の受信データを格納し、他方のＲＡＭで既に格納した前の４サンプル数分の受信データを相関演算部７７に読み出す動作を交互に行う。受信データの読み出し処理は制御装置から出力される位相制御信号に基づいて行われる。
図２において、データ格納回路１１０も成分毎に設けられている。またデータ格納回路１１０は、１６Ｍｂｐｓの速度で受信データの格納及び読み出しを行う。
【００５４】
セレクタ１９は、Ｆ／Ｆ１５Ｂ〜１５Ｄから出力された各成分のＰＮコード１〜３を、１６Ｍｂｐｓの速度で時分割で切り替えて相関演算部１７に出力する。図２において、セレクタ１９も成分毎に設けられている。
【００５５】
相関演算部１７は、受信データと各ＰＮコードとの相関演算をサンプルタイミング毎に行って復調信号を出力し、１シンボル分の復調信号の累積加算結果を相関出力としてＣＤＭＡ復調回路に出力する。
相関演算部１７において、乗算器２３Ａ〜２３Ｄは、Ｆ／Ｆ１５Ａ〜１５Ｄから出力された各成分の受信データ（図ではデジタル受信データＩ、Ｑ）とＰＮコードの乗算を行う。
加算器２４Ａ及び２４Ｂは、各乗算器の乗算結果の加算を行う。乗算器２３Ａ及び２３Ｂの乗算結果は加算器２４Ａへ、乗算器２３Ｃ及び２３Ｄの乗算結果は加算器２４Ｂに出力されそれぞれ加算が行われ、加算結果は復調信号としてそれぞれＦ／Ｆ２５ＡとＦ／Ｆ２５Ｂに出力される。
【００５６】
図３の相関演算部１７において、乗算器２３Ａと２３Ｂ及び加算器２４Ａによって同相成分の相関演算が、乗算器２３Ｃと２３Ｄ及び加算器２４Ｂによって直交成分の相関演算が実現され、各成分の復調信号が出力される。
乗算器２３Ａ〜２３Ｄ及び加算器２４Ａ及び２４Ｂは、それぞれ１６Ｍｂｐｓの速度で演算を行う。
【００５７】
Ｆ／Ｆ２５Ａ及び２５Ｂは、各加算器から出力された加算結果、すなわち各成分の復調信号を格納し、クロックに同期して累積加算器１８に出力する。各Ｆ／Ｆには１６Ｍｂｐｓのクロック周波数が入力され、この周波数に同期してデータの入出力を行っている。
【００５８】
累積加算器１８は、Ｆ／Ｆ２５Ａ、２５Ｂから出力される同相成分と直交成分の受信データの復調信号を１シンボル分累積加算して、成分毎に相関出力としてＣＤＭＡ復調回路に出力する。
累積加算器１８において、加算器２４Ｃは同相成分の累積加算結果と新たに入力された同相成分の復調信号との加算を行い、加算結果を新たな累積加算結果としてＲＡＭ２７Ａ及びＦ／Ｆ２６Ａに出力する。同様に加算器２４Ｄは直交成分についての累積加算を行い、加算結果をＲＡＭ２７Ｂ及びＦ／Ｆ２６Ｂに出力する。
【００５９】
ＲＡＭ２７Ａ、２７Ｂは、ＰＮコード１〜３による復調信号の累積加算結果を規定されたアドレスに格納する。また、新たな累積加算結果が入力されると、それまで格納されていた累積加算結果を加算器２４Ｃ、２４Ｄに出力し、規定されたアドレスに新たな累積加算結果を格納する。ＲＡＭ２７Ａは同相成分の、ＲＡＭ２７Ｂは直交成分の復調信号の累積加算結果を格納する。
【００６０】
また、ＲＡＭ２７Ａ及び２７Ｂと、Ｆ／Ｆ２６Ａ及び２６Ｂには、クロック生成器（図示せず）から出力されたイネーブル信号（図では制御信号）が入力されている。
ユーザ１〜３のシンボルタイミングでイネーブル信号が入力されると、Ｆ／Ｆ２６Ａ及び２６Ｂはそれぞれのタイミングにおける各ユーザの受信データの１シンボルの相関出力をＣＤＭＡ復調回路に出力し、ＲＡＭ２７Ａ及び２７Ｂは、格納されているそれぞれのタイミングの累積加算結果をリセットする。
累積加算器１８を構成する各素子は、１６Ｍｂｐｓの速度で上述した動作を行う。
【００６１】
制御装置は、伝送路の環境変化を検出し、チップタイミングが遅れた場合はチップタイミング中の空き時間を延長し、チップタイミングが早くなった場合は空き時間を短縮する旨の位相制御信号を出力する。
【００６２】
制御装置は、ＰＮコード１レジスタ１２Ａ〜ＰＮコード３レジスタ１２Ｃに対しては各コードに対応した位相制御信号を、データ格納回路１１０のＲＡＭ１１１Ａ及び１１１Ｂには、ＲＡＭ１１１Ａ又は１１１Ｂに格納された受信データから各ユーザが必要とする受信データを読み出すための位相制御信号を出力し、位相制御を行う。
【００６３】
次に、第１のＳＣの動作について、図２及び図３を用いて説明する。
送信機よりＣＤＭＡ直交変調されて送信されたアナログ信号は、受信機のアンテナ（図示せず）において受信され、同相成分及び直交成分に分離される。ここでアナログ信号は、４Ｍｃｐｓのチップレートで送信されており、３ユーザ分の送信データがそれぞれ異なる変調信号で変調され、合成されている。
【００６４】
アナログ信号はＡ／Ｄ変換器１１に入力され、成分別にデジタルの受信データに１６Ｍｂｐｓの速度で変換される。Ａ／Ｄ変換器１１から出力される受信データは、１ビットずつＦ／Ｆ１５Ａに格納され、クロック周波数と同期してデータ格納回路１１０に出力される。
【００６５】
Ｆ／Ｆ１５Ａから出力された受信データは、データ格納回路１１０においてＲＡＭ１１１Ａ又は１１１Ｂのうち、入力ポートが閉じているＲＡＭに格納される。すなわち各サンプルタイミングの受信データが、順次入力ポートが閉じているＲＡＭに格納される。
ＲＡＭ１１１Ａ又はＲＡＭ１１１Ｂには、各サンプルタイミングの受信データが、それぞれ規定のアドレス（図ではＳａｍｐｌｅ１〜４）に格納される。
【００６６】
１つのＲＡＭへの受信データの格納が終了すると、受信データを格納したＲＡＭは入力ポートが開き、さらに出力ポートが閉じて、相関演算部１７に対して位相制御信号に基づき、格納された受信データの読み出しが行われる。他方のＲＡＭは入力ポートが閉じ、出力ポートが開くことで新たな受信データの格納を行う。
【００６７】
第１のＳＣのデータ格納回路１１０において、ＲＡＭ１１１Ａ及び１１１Ｂは、制御装置から出力された位相制御信号に基づいて、位相制御に対応した受信データの読み出しを行うことができる。
上述した通り、本発明のサンプル時間構成では、１チップ時間中連続した３サンプル時間を各ユーザの受信データの復調処理に割り当てており、空き時間である残りの１サンプル時間の長さを調整することによって、チップタイミングの位相制御を行っている。
【００６８】
データ格納回路１１０における位相制御時の受信データの読み出し動作について、例を挙げて説明する。今、位相制御直前まで、ＲＡＭ１１１Ａ又は１１１ＢのアドレスＳａｍｐｌｅ１に格納される受信データを読み出す場合について考える。
例えば伝送路の環境変化により当該データの受信が１サンプル時間速まると、制御装置は、ＲＡＭに格納されている当該受信データを読み出すタイミングを１サンプル時間速めるような位相制御信号をＲＡＭ１１１Ａ及び１１１Ｂに出力する。
このような位相制御に伴い、ＲＡＭ１１１Ａ又は１１１ＢのアドレスＳａｍｐｌｅ１及び４に格納されているデータが読み出されることになり、４サンプル時間内でこれらのアドレスからデータの読み出しを行う。すなわちＳａｍｐｌｅ１に格納されているデータは通常のサンプル時間で、Ｓａｍｐｌｅ４に格納されているデータは空き時間を利用して読み出される。
【００６９】
また当該データの受信が１サンプル時間遅れると、制御装置は、ＲＡＭ格納されている当該受信データを読み出すタイミングを１サンプル時間遅らせるような位相制御信号をＲＡＭ１１１Ａ及び１１１Ｂに出力する。
このような位相制御に伴い、次の読み出しに用いられるＲＡＭのアドレスＳａｍｐｌｅ２に格納されているデータが読み出されることになり、次の４サンプル時間内においてこのアドレスのデータの読み出しを行う。
このような位相制御信号に基づいて受信データの読み出しのタイミング調整を行うことにより、位相制御による新たなチップタイミングに対応した相関演算を実現できる。
【００７０】
図２のスペクトラム拡散通信用ＳＣにおいて、各ユーザの位相制御は、同一チップ時間で同時に位相制御が行われないように制御され、１チップ時間当たり必ず１ユーザずつの位相制御が行われている。
ただし、チップが長くなる場合の位相制御については、複数ユーザに対して同時に行ってもよい。また第１のＳＣの各素子の動作速度を上げて時分割処理できるサンプル数を増やし、空き時間を増やすことによって、複数ユーザで同時にチップが短縮される場合の位相制御を行うことができる。
【００７１】
ＰＮコード１レジスタ１２Ａ〜ＰＮコード３レジスタ１２Ｃには、それぞれユーザ１〜３からの受信データの変調の際に用いられた各成分のＰＮコードが記憶されており、それぞれ１６Ｍｂｐｓの速度でＦ／Ｆ１５Ｂ〜１５ＤにＰＮコードを１ビットずつ出力する。
また各ＰＮコードレジスタには、各ＰＮコードで変調された受信データに対応した位相制御信号（図では位相制御信号１〜３）が制御装置から出力されており、各ＰＮコードレジスタは、位相制御信号に基づいてＰＮコードの出力タイミングを調整している。
【００７２】
Ｆ／Ｆ１５Ｂ〜１５Ｄは、格納されたＰＮコードをクロック周波数に同期してセレクタ１９に出力する。セレクタ１９は、ＰＮコード１レジスタ１２Ａ〜ＰＮコード３レジスタ１２Ｃからそれぞれ出力されたＰＮコードを１６Ｍｂｐｓの速度で切り替えて相関演算部１７に出力する。
よって相関演算部１７には、位相制御結果に対応して各ユーザの受信データ及びＰＮコードが時分割で入力されるため、相関演算部１７は位相制御に基づいてユーザ毎の相関演算及び相関出力をすることができる。
【００７３】
相関演算部１７は、データ格納回路１１０から出力された受信データ及びセレクタ１９から出力されたＰＮコードとの相関演算及び累積加算を行い、１シンボル分の復調信号の累積加算が終了すると、累積加算結果である相関出力をユーザ別に時分割でＣＤＭＡ復調回路に出力する。
相関演算部１７の累積加算器１８において、累積加算を行わない時間、すなわち４つ目のサンプル時間にはＲＡＭ２７Ａ又は２７Ｂからデータを読み出し、加算処理を行っても、再び加算結果をＲＡＭ２７Ａ又は２７Ｂに書き込まないように制御する必要がある。
【００７４】
本発明の第１の実施の形態のスペクトラム拡散通信用ＳＣによれば、位相制御によって決定された新たなチップタイミングに基づいて、データ格納回路１１０では受信データの読み出しを行って相関演算部１７に出力し、ＰＮコード１レジスタ１２Ａ〜ＰＮコード３レジスタ１２ＣではＰＮコードをセレクタ１９に出力し、セレクタ１９において時分割で切り替えて相関演算部１７に出力することにより、従来ユーザ数分必要であった相関演算部が１個で済むため、ＳＣ回路規模を大幅に縮小できる効果がある。
【００７５】
また、本発明の実施の形態のスペクトラム拡散通信用ＳＣは、制御装置によってチップタイミングの延長又は短縮に対応して受信データ出力及びＰＮコード出力のタイミングを調整する位相制御を実現しているので、伝送路の環境変化が起きた場合でも、サンプルタイミングにおけるデータ毎の相関出力を正確に得ることができる効果がある。
【００７６】
次に、本発明の第２の実施の形態に係るスペクトラム拡散通信用ＳＣについて、図４を用いて説明する。図４は、本発明の第２の実施の形態に係るスペクトラム拡散通信用ＳＣの構成ブロック図である。本発明の第２の実施の形態に係るスペクトラム拡散通信用ＳＣ（以下、第２のＳＣ）は、位相制御に対応してアンテナ毎に受信した受信データの相関処理を時分割で行う、複素型ＳＣである。
第２のＳＣは、３つのアンテナで受信した各ユーザの受信データを本発明のサンプル時間構成に従ってサンプルタイミング別に時分割で相関処理し、ユーザ別の相関出力を行う。
【００７７】
第２のＳＣは、Ａ／Ｄ変換器４１Ａ〜４１Ｃと、ＰＮコード１レジスタ４２Ａと、ＰＮコード２レジスタ４２Ｂと、ＰＮコード３レジスタ４２Ｃと、Ｆ／Ｆ４５Ａ〜４５Ｆと、セレクタ４９Ａ〜４９Ｂと、データ格納回路４１０Ａ〜４１０Ｃと、相関演算部４７とから構成されている。
第２のＳＣを構成する各素子の構成は、第１のＳＣの対応する素子と同一であるので説明は省略する。
【００７８】
また、第２のＳＣには、受信データの相関結果に基づいて位相制御信号を各データ格納回路中のＲＡＭと、ＰＮコードレジスタ４２Ａ〜４２Ｃに出力する制御装置（図示せず）と、相関演算部４７からの相関出力を復調するＣＤＭＡ復調回路（図示せず）が設けられている。第２のＳＣの制御装置とＣＤＭＡ復調回路の構成及び動作は、第１のＳＣの制御装置と同一である。
尚、上記制御装置はＣＤＭＡ復調回路とは別に設けてもよいし、ＣＤＭＡ復調回路内に設けてもよい。
【００７９】
第２のＳＣにおいて、図４では紙面の都合上、同相成分又は直交成分のうち、いずれか一方の成分の相関出力をするための構成のみ図示している。
図４では、各Ａ／Ｄ変換器からセレクタ４９Ａの受信データ出力系列と、各ＰＮコードレジスタからセレクタ４９ＢのＰＮコード出力系列は一系列ずつしか図示されていないが、実際には同相成分及び直交成分の受信データ又はＰＮコードを出力するため、それぞれ２系列設置する必要がある。
また、第２のＳＣの各Ｆ／Ｆには、データの入出力を行わせるため１６Ｍｂｐｓのクロック周波数が入力されるが、図４では省略している。
【００８０】
次に、第２のＳＣの動作について、図４を用いて説明する。
送信機よりＣＤＭＡ直交変調されて送信されたアナログ信号は、受信機の３つのアンテナである第１のアンテナ、第２のアンテナ、第３のアンテナ（図示せず）において受信され、同相成分及び直交成分に分離される。ここでアナログ信号は、４Ｍｃｐｓのチップレートで送信されており、３ユーザ分の送信データがそれぞれ異なる変調信号で変調され、合成されている。
【００８１】
そして、第１のアンテナで受信したアナログ信号はＡ／Ｄ変換器４１Ａに、第２のアンテナで受信したアナログ信号はＡ／Ｄ変換器４１Ｂに、第３のアンテナで受信したアナログ信号はＡ／Ｄ変換器４１Ｃにそれぞれ入力され、成分別に１６Ｍｂｐｓの速度でデジタルの受信データに変換される。それぞれのＡ／Ｄ変換器から出力される受信データは、１ビットずつＦ／Ｆ４５Ａ〜４５Ｃに格納され、クロック周波数と同期してデータ格納回路４１０Ａ〜４１０Ｃに出力される。
【００８２】
データ格納回路４１０Ａ〜４１０Ｃの構成及び動作は、図２のデータ格納回路１１０と同一である。データ格納回路４１０Ａ〜４１０Ｃでは、それぞれのアンテナで受信された受信データについて、位相制御によるタイミングに基づいて、セレクタ４９Ａに出力している。具体的には、データ格納回路４１０Ａ〜４１０Ｃ中のＲＡＭには制御装置から位相制御信号が出力されており、この位相制御信号に基づいて受信データの出力を行っている。
【００８３】
また、データ格納回路４１０Ａ〜４１０Ｃにおける受信データの格納及び読み出しは、１６Ｍｂｐｓの速度で行われる。
セレクタ４９Ａは、データ格納回路４１０Ａ〜４１０Ｃからそれぞれ出力された受信データを１６Ｍｂｐｓの速度で切り替えて相関演算部４７に出力する。
【００８４】
ＰＮコード１レジスタ４２Ａ〜ＰＮコード３レジスタ４２Ｃには、それぞれアンテナ１〜アンテナ３で受信した受信データの変調の際に用いられた各成分のＰＮコードが記憶されており、それぞれ１６Ｍｂｐｓの速度でＦ／Ｆ４５Ｄ〜４５ＦにＰＮコードを１ビットずつ出力する。
また各ＰＮコードレジスタには、各ＰＮコードで変調された受信データに対応した位相制御信号（図では位相制御信号１〜３）が制御装置から出力されており、各ＰＮコードレジスタは、位相制御信号に基づいてＰＮコードの出力タイミングを調整している。
【００８５】
Ｆ／Ｆ４５Ｄ〜４５Ｆは、格納されたＰＮコードをクロック周波数に同期してセレクタ４９Ｂに出力する。
セレクタ４９Ｂは、ＰＮコード１レジスタ４２Ａ〜ＰＮコード３レジスタ４２Ｃからそれぞれ出力されたＰＮコードを１６Ｍｂｐｓの速度で切り替えて相関演算部に出力する。
【００８６】
相関演算部４７は、セレクタ４９Ａから出力された受信データ及びセレクタ４９Ｂから出力されたＰＮコードとの相関演算及び累積加算を行い、１シンボル分の復調信号の累積加算が終了すると、累積加算結果である相関出力をユーザ別に時分割でＣＤＭＡ復調回路に出力する。
図４のスペクトラム拡散通信用ＳＣも図２と同様に、ユーザ別の相関出力を時分割で行っている。よって相関演算部４７では、位相制御による新たなタイミングに基づいて各ユーザの相関演算を行うことができる。
【００８７】
図４のスペクトラム拡散通信用ＳＣにおいて、各アンテナで受信する受信データが、同一のＰＮコードで変調されている場合には、ＰＮコードレジスタは１つであってもよい。この場合、サンプルタイミング別にＰＮコードを遅延化してセレクタ４９Ｂに出力できるよう、ＰＮコードレジスタとセレクタ４９Ｂの間にＦ／Ｆのレジスタ列等を設けてタイミングを調整するようにしてもよい。
【００８８】
相関演算部４７の累積加算器において、累積加算を行わない時間、すなわち４つ目のサンプル時間にはＲＡＭからデータを読み出し加算処理を行っても、再び加算結果をＲＡＭに書き込まないように制御する必要がある。
【００８９】
本発明の第２の実施の形態のスペクトラム拡散通信用ＳＣによれば、各ユーザのデータを受信するアンテナ毎にデータ格納回路を設け、位相制御によって決定された新たなチップタイミングに基づいて、セレクタ４９Ａでは各ユーザの受信データを、セレクタ４９Ｂでは対応するＰＮコードを相関演算部４７に出力できる。これにより、従来ユーザ数分必要であった相関演算部が１個で済むため、ＳＣ回路規模を縮小できる効果がある。
【００９０】
また、複数のアンテナでアナログ信号を受信する構成としたことにより、アンテナの故障が発生した場合でも、代替のアンテナでアナログ信号を受信すれば済むため、安定して相関出力を得ることができる。この場合、セレクタ４９Ａでは選択するアンテナの受信データを変更するよう設定する必要がある。
【００９１】
また、本発明の実施の形態のスペクトラム拡散通信用ＳＣは、制御装置によってチップタイミングの延長又は短縮に対応してＰＮコード出力のタイミングを調整する位相制御を実現しているので、伝送路の環境変化が起きた場合でも、サンプルタイミングにおけるデータ毎の相関出力を正確に得ることができる効果がある。
【００９２】
本発明の各々の実施の形態に係るスペクトラム拡散通信用ＳＣは、受信データのサンプリング数、ユーザ数及びアンテナ数によらず適用できるものである。また、Ａ／Ｄ変換器のデジタル変換速度、クロック周波数の速度も、用いる回路の性能に応じて決定してよい。
また、本発明の各々の実施の形態に係るスペクトラム拡散通信用ＳＣは、直交変調方式だけでなく、他の直接拡散変調方式にも対応できるものである。
【００９３】
【発明の効果】
本発明によれば、複数種の拡散符号によりスペクトラム拡散変調された複数のアナログ受信信号を一定のオーバーサンプルレートでデジタル受信信号に変換するＡ／Ｄ変換器と、デジタル受信信号を、１チップ周期で位相調整してサンプルタイミング別に出力する受信信号位相調整部と、各々のアナログ受信信号の拡散変調で用いられた拡散符号に対応した複数種の逆拡散符号を生成して出力する逆拡散符号系列生成部と、逆拡散符号系列生成部から出力された複数種の逆拡散符号をサンプルタイミング別に時分割に切り替えて出力する逆拡散符号セレクタと、受信信号位相調整部から出力されたデジタル受信信号と、逆拡散符号セレクタから出力された逆拡散符号との相関演算をサンプルタイミング別に時分割で行い、演算結果を復調信号として出力する復調演算器と、復調演算器から出力された復調信号をサンプルタイミング別に時分割で累積加算し、累積加算結果を相関出力として出力すると共に、１チップ時間毎に１サンプル時間については累積加算を行わない加算器と、伝送路の環境の変化によるサンプルタイミングのずれを検出し、ずれに応じて累積加算を行わないサンプル時間を空き時間として、当該空き時間の長さを調整することにより前記受信信号位相調整部及び逆拡散符号系列生成部からの出力タイミングを調整する位相制御を、１チップ周期で行う制御装置とを備えるスペクトラム拡散通信用スライディングコリレータとしたことにより、伝送路の環境変化に対応して相関出力を行うことができ、かつＳＣ回路全体の規模を縮小できる効果がある。
【００９４】
また、複数のユーザの拡散符号によりスペクトラム拡散変調された複数のアナログ受信信号を一定のオーバーサンプルレートでデジタル受信信号に変換する複数のＡ／Ｄ変換器と、Ａ／Ｄ変換器毎に設けられ、対応するＡ／Ｄ変換器で変換されたデジタル受信信号を１チップ周期で位相調整してサンプルタイミング別に出力する複数の受信信号位相調整部と、複数の受信信号位相調整部から出力されたデジタル受信信号をサンプルタイミング別に時分割に切り替えて各ユーザ別に出力する受信信号セレクタと、複数のユーザの拡散符号に対応した複数の逆拡散符号を記憶する逆拡散符号系列記憶部と、逆拡散符号系列記憶部から出力された複数の逆拡散符号をサンプルタイミング別に時分割に切り替えて出力する逆拡散符号セレクタと、受信受信信号セレクタから出力された各ユーザ毎のデジタル受信信号と、逆拡散符号セレクタから出力された逆拡散符号との複素乗算をサンプルタイミング別に時分割で行い、演算結果を各ユーザ毎の復調信号として出力する復調演算器と、復調演算器から出力された各ユーザ毎の復調信号をそれぞれ累積加算し、累積加算結果を相関出力として出力すると共に、１チップ時間毎に１サンプル時間については累積加算を行わない加算器と、伝送路の環境の変化によるサンプルタイミングのずれを検出し、ずれに応じて受信信号位相調整部及び逆拡散符号系列記憶部からの出力タイミングを調整する位相制御を、１チップ周期で行う制御装置とを備え、制御装置は、累積加算を行わないサンプル時間を空き時間として、当該空き時間を短縮又は延長することにより１チップ時間内に１サンプル時間の位相制御を行う制御部であるスペクトラム拡散通信用スライディングコリレータとしたことにより、伝送路の環境変化に対応して相関出力を行うことができ、かつＳＣ回路全体の規模を縮小できる効果がある。
【図面の簡単な説明】
【図１】チップタイミングの位相制御時におけるタイムチャート図である。
【図２】本発明の第１の実施の形態に係るスペクトラム拡散通信用ＳＣの構成ブロック図である。
【図３】本発明の実施の形態に係るスペクトラム拡散通信用ＳＣで用いる相関演算部の構成ブロック図である。
【図４】本発明の第２の実施の形態に係るスペクトラム拡散通信用ＳＣの構成ブロック図である。
【図５】従来のスペクトラム拡散通信用ＳＣの構成ブロック図である。
【図６】従来のスペクトラム拡散通信用複素型ＳＣの構成ブロック図である。
【図７】複数の拡散符号による直交変調に対応した、従来のスペクトラム拡散通信用複素型ＳＣの構成ブロック図である。
【符号の説明】
１１，４１Ａ，４１Ｂ，４１Ｃ，６１Ａ，６１Ｂ，７１Ａ，７１Ｂ…Ａ／Ｄ変換器、 １２Ａ，１２Ｂ，１２Ｃ，４２Ａ，４２Ｂ，４２Ｃ，５２，６２Ａ，６２Ｂ，７２Ａ，７２Ｂ，７２Ｃ，７２Ｄ，７２Ｅ，７２Ｆ…ＰＮコードレジスタ、 １７，４７，７１０Ａ，７１０Ｂ，７１０Ｃ…相関演算部、 １８，６８…累積加算器
【発明の属する技術分野】
本発明は、スペクトラム拡散通信方式の受信機で用いられるスペクトラム拡散通信用スライディングコリレータに係り、特にサンプルタイミングの位相制御に容易に対応でき、回路規模を縮小できるスペクトラム拡散通信用スライディングコリレータに関する。
【０００２】
【従来の技術】
移動体通信又は無線ＬＡＮ（Local Area Network）等に用いられるスペクトラム拡散通信方式では、無線送信を行う際に、送信機側で送信データに対して狭帯域変調（１次変調）と拡散変調（２次変調）の二段階変調を行っている。
このため受信機では、無線送信されたデータを受信すると、まず逆拡散を行って１次変調の状態に戻した後に、検波回路によりベースバンド信号の再生を行っている。つまり受信機では、送信機における二段階変調に対応して受信データを復調するような構成となっている。
【０００３】
スペクトラム拡散通信方式の受信機では、受信したデータの復調を行うための相関値を出力するスペクトラム拡散通信用相関回路が用いられており、この回路は受信データに対して逆拡散及び相関出力を行う逆拡散回路と、逆拡散回路の出力結果を基に復調を行う符号分割多重変調波の復調回路で構成されている。
【０００４】
スペクトラム拡散通信用相関回路の逆拡散回路として、受信データの同期捕捉を行い、検出された同期位相で相関を取るために、論理回路で構成されたスライディングコリレータ（Sliding Correlater：以下ＳＣという）が従来から用いられている。
【０００５】
ＳＣは、送信側で用いられた符号系列を１チップ単位でシフトさせ受信データの逆拡散を行い、受信側の符号系列との相関を求めるものである。ＳＣでは、符号系列長分のチップ数について受信データの逆拡散を行うことにより、受信データの相関値を得ることができる。
【０００６】
従来のスペクトラム拡散通信方式のＳＣの構成及び動作について、図５を用いて説明する。図５は、従来のスペクトラム拡散通信用ＳＣの構成ブロック図である。図５のＳＣは、符号分割多重（Code Division Multiple Access：以下ＣＤＭＡという）変調された受信データの相関を求めるものである。
【０００７】
従来のスペクトラム拡散通信用ＳＣは、Ａ／Ｄ変換器５１と、ＰＮコードレジスタＡ５２と、乗算器５３と、加算器５４と、遅延回路５５とから構成されている。
ここで遅延回路５５には、１シンボル分の受信データの処理が完了する毎に相関値をリセットする必要があるため、リセット機能のあるＦ／Ｆ（Flip Flop）又はレジスタを用いている。
【０００８】
次に、従来のスペクトラム拡散通信用ＳＣの動作について、図５を用いて説明する。
送信機よりＣＤＭＡ変調されて送信されたアナログ信号は、受信機のアンテナ（図示せず）において受信された後、Ａ／Ｄ変換器５１に入力され、デジタルの受信データに変換される。
ここでアナログ信号のチップレートは４Ｍｃｐｓであり、Ａ／Ｄ変換器５１におけるデジタル変換はオーバーサンプリングのため、通常その４倍にあたる１６Ｍｂｐｓで、同一のアナログ信号１ビットに対して多ビット出力される。
【０００９】
Ａ／Ｄ変換器５１でデジタル信号に変換された受信データは１サンプルずつ乗算器５３に出力され、乗算器５３においてＰＮコードレジスタＡ５２に記憶されているＰＮ（Pseudo Random Noise）コードとの乗算、すなわち逆拡散が行われる。ＰＮコードは送信機でＣＤＭＡ変調の際に用いられたものと同一である。
乗算器５３は１チップ当たり１サンプルのデータとＰＮコードの乗算を行う。ＰＮコードレジスタ５２は４ＭｂｐｓでＰＮコードを１ビットずつ乗算器５３に出力している。
【００１０】
乗算器５３の乗算結果は逐次、加算器５４に出力される。加算器５４は遅延回路５５に格納されている累積加算結果と乗算結果の加算を行い、新たな累積加算結果を相関出力として出力すると共に遅延回路５５にも出力する。遅延回路５５は、入力された累積加算結果を格納する。また遅延回路５５は、途中の累積加算結果をＣＤＭＡ復調回路（図示せず）に出力することができ、出力結果は受信データの復調に用いられる。
ここで加算器５４及び遅延回路５５は乗算器５３に対応して、４Ｍｂｐｓの速度で累積加算及び累積加算結果の入出力を行っている。
【００１１】
１シンボル分の乗算結果の累積加算による積分が終了すると、加算器５４からは積分値が相関出力として出力されたことになる。図５のＳＣにおいて、加算器５４の出力結果は遅延回路５５に格納されるので、相関値は遅延回路５５から出力するようにしても同様の結果を得ることができる。１シンボル分の相関値が出力されると、次のシンボルの相関出力に備えるため、遅延回路５５は格納されている累積加算結果をリセットする。
加算器５４から１シンボル単位に出力される相関出力を基として、さらにＣＤＭＡ復調回路において受信データの復調が行われる。以上が従来のスペクトラム拡散通信用ＳＣの動作である。
【００１２】
また、ＣＤＭＡ通信では、２次変調として直交変調が用いられることもある。上述した従来のスペクトラム拡散通信用ＳＣは、直交変調された受信データに対して相関出力を行う複素型のＳＣにも応用できる。
【００１３】
直交変調された受信データの復調方法について、以下に説明する。直交変調された受信データはそれぞれ、同相成分、直交成分とに分類できる。ここで同相成分をＲI、直交成分をＲｑ、拡散符号の同相成分をＣI、直交成分をＣqとすると、逆拡散することで得られる復調信号Ｄは
Ｄ＝（ＲI＋ｊＲｑ）（ＣI−ｊＣq）
＝（ＲI＊ＣI＋Ｒｑ＊Ｃq）＋ｊ（−ＲI＊Ｃq＋Ｒｑ＊ＣI） （１）
と表される。（１）式より、復調信号の同相成分ＤIと直交成分Ｄqはそれぞれ
ＤI＝ＲI＊ＣI＋Ｒｑ＊Ｃq （２）
Ｄq＝−ＲI＊Ｃq＋Ｒｑ＊ＣI （３）
と表される。（２）及び（３）式のＤI、Ｄqについて累積加算を行い、両成分についての相関値を出力することが複素型ＳＣの目的である。
【００１４】
上述した受信データの復調方法を実現する複素型ＳＣの構成ブロック図を図６に示す。図６の複素型ＳＣにおいて、受信機のアンテナ（図示せず）で受信されたＣＤＭＡ変調アナログ信号は、同相成分及び直交成分とに分類され、それぞれＡ／Ｄ変換器６１Ａ、６１Ｂとに入力される。
また、拡散符号の同相成分及び直交成分はそれぞれ、ＰＮコードレジスタＩ６２Ａ、ＰＮコードレジスタＱ６２Ｂに記憶されている。
【００１５】
図６の複素型ＳＣにおいて、Ａ／Ｄ変換器６１、ＰＮコードレジスタ６２から出力されたデジタル受信データと拡散符号は、位相を揃えるためレジスタ６５Ａ〜６５Ｄに格納された後、相関演算部６７に入力される。相関演算部６７では、デジタル受信データ及び拡散符号は乗算器６３Ａ〜６３Ｄ、加算器６４Ａ〜６４Ｂによって各成分の復調信号の導出式（２）及び（３）式の演算が行われ、さらに累積加算器６８で同相成分と直交成分の１シンボル分の相関値をそれぞれ算出し、相関出力Ｉ及び相関出力Ｑとして出力する。
図６の複素型ＳＣでは、ＣＤＭＡ変調アナログ信号は４Ｍｂｐｓのチップレートで送信され、複素型ＳＣの各素子には１６Ｍｂｐｓクロックが入力されることにより、１６Ｍｂｐｓの速度で動作している。
【００１６】
図７は、異なる複数の拡散符号によって直交変調された受信データに対し相関演算を行う、従来のスペクトラム拡散通信用複素型ＳＣの構成ブロック図である。図７の複素型ＳＣは、ユーザ毎に割り振られている３種類の拡散符号によって直交変調された受信データに対し、各拡散符号について逆拡散を行い、相関値を出力するものである。
図７の複素型ＳＣは、Ａ／Ｄ変換器７１Ａ及び７１Ｂと、ＰＮコードレジスタ７２Ａ〜７２Ｆと、レジスタ７５Ａ〜７５Ｈと、相関演算部７１０Ａ〜７１０Ｃとで構成されている。
【００１７】
図７の複素型ＳＣでは、受信機のアンテナ（図示せず）で受信されたＣＤＭＡ変調アナログ信号は、同相成分及び直交成分とに分類され、それぞれＡ／Ｄ変換器７１Ａ、７１Ｂとに入力される。ここでアナログ信号は、４Ｍｃｐｓのチップレートで送信されており、３ユーザ分の送信データがそれぞれ異なる変調信号で変調され、合成されている。
Ａ／Ｄ変換器７１Ａ及び７１Ｂによって各成分のＣＤＭＡ変調アナログ信号はデジタル変換され、デジタル受信データとしてレジスタ７５Ａ及び７５Ｂに出力される。
【００１８】
またＰＮコードレジスタ７２Ａ〜７２Ｆでは、直交変調の際に用いられた成分別のＰＮコード１〜３がそれぞれ記憶されており、各ＰＮコードレジスタに記憶されているＰＮコードは、レジスタ７５Ｃ〜７５Ｈにそれぞれ出力される。
ＰＮコードのうち、ＰＮコード１はユーザ１の、ＰＮコード２はユーザ２の、ＰＮコード３はユーザ３の送信データの変調の際に用いられたものであり、各ユーザに異なるＰＮコードが割り振られている。
【００１９】
図７の複素型ＳＣにおいて、相関演算部７１０Ａ〜７１０Ｃは、それぞれのＰＮコードにおける相関演算を行うためのものであり、相関演算部７１０ＡはＰＮコード１に、相関演算部７１０ＢはＰＮコード２に、相関演算部７１０ＣはＰＮコード３にそれぞれ対応している。
レジスタ７５Ａ及び７５Ｂに格納された受信データは、相関演算部７１０Ａ〜７１０Ｃにそれぞれ出力される。またレジスタ７５Ｃ及び７５Ｄに格納されているＰＮコード１の各成分は相関演算部７１０Ａに、レジスタ７５Ｅ及び７５Ｆに格納されているＰＮコード２の各成分は相関演算部７１０Ｂに、レジスタ７５Ｇ及び７５Ｈに格納されているＰＮコード３の各成分は相関演算部７１０Ｃにそれぞれ出力される。
【００２０】
相関演算部７１０Ａ〜７１０Ｃは、図６の相関演算部６７と同一の構成であり、各ＰＮコードに対応した同相成分及び直交成分の相関出力を出力する。すなわち図７の複素型ＳＣでは、３ユーザ分の拡散符号で直交変調された受信データに対して、各ユーザ毎の相関値を得ることができる。よって相関演算部７１０Ａはユーザ１の、相関演算部７１０Ｂはユーザ２の、相関演算部７１０Ｃはユーザ３の相関値を得ることができる。
図７の複素型ＳＣも図６と同様、ＣＤＭＡ変調アナログ信号は４Ｍｂｐｓのチップレートで送信され、複素型ＳＣの各素子には１６Ｍｂｐｓクロックが入力されることにより、１６Ｍｂｐｓの速度で動作している。
【００２１】
図７の複素型ＳＣでは、ユーザの代わりに、複数パスで送信されたＣＤＭＡアナログ変調信号に対して、パス毎の相関値を出力させることもできる。この場合、パス毎の相関出力結果を参照することにより、最適なパスを検出することができる。
【００２２】
【発明が解決しようとする課題】
しかしながら、上記従来のスペクトラム拡散通信用ＳＣでは、復調するチャネル数、ユーザ数又はパス数だけ相関演算部が必要であるため、受信機における回路規模が増大するという問題点があった。
【００２３】
特に近年の移動体通信の利用の急増に伴い、多数のチャネルの受信データの復調を行うことができ、且つ安価に開発できるようなスペクトラム拡散通信対応の受信機が求められている。
例えば基地局は多くのチャネルの信号受信及び復号処理が必要とされる機器の一つである。一般的な基地局では、４つの搬送波で送信される無線信号を扱っており、搬送波あたり３２ユーザ、すなわち３２チャネル割り振られているため、全部で１２８チャネルの復調に対応している。
【００２４】
単純に全てのチャネルに対して上述したような相関処理を送受信の際に行うには、アンテナ数を２、遅延波成分を少なくとも３つ取るものとして、１２８ｘ２ｘ３＝７６８本の信号に対する処理を行わなければならない。このため処理する信号ごとにＳＣ回路を用意するような従来の方法では、基地局の回路規模が増大し、結果として開発費用の上昇を招くことになる。
【００２５】
回路規模を縮小できる従来のスペクトラム拡散通信対応の受信機の一例として、平成８年３月２６日公開の特開平８−８４０９８号「スペクトラム拡散通信装置」（出願人：キヤノン株式会社、発明者：加藤伊智郎）、平成１１年１１月５日公開の特開平１１−３０８１４９号「４相相関器」（出願人：三菱電機株式会社、発明者：石岡和明他）が挙げられる。
【００２６】
しかし、従来のスペクトラム拡散通信対応の受信機でも、１チャネルの受信データを復調するＳＣ回路の回路規模を縮小したにとどまっており、従来通り多チャネルの受信データを復調させるには相当数のＳＣ回路が必要となるため、回路規模を縮小する根本的な解決には至っていなかった。
【００２７】
また、移動体通信では通信の性質上、伝送路の環境の変化によって、復調時間位置が時間的に変化する現象が発生するが、従来のスペクトラム拡散通信用ＳＣではこのような現象に容易に対応できないため、復調の精度が悪化するという問題点があった。
【００２８】
本発明は上記実情に鑑みて為されたもので、伝送路の環境変化に対応でき、かつ回路規模を縮小できるスペクトラム拡散通信用スライディングコリレータを提供することを目的とする。
【００２９】
【課題を解決するための手段】
上記従来例の問題点を解決するための本発明は、スペクトラム拡散通信用スライディングコリレータにおいて、複数種の拡散符号によりスペクトラム拡散変調された複数のアナログ受信信号を一定のオーバーサンプルレートでデジタル受信信号に変換するＡ／Ｄ変換器と、デジタル受信信号を、１チップ周期で位相調整してサンプルタイミング別に出力する受信信号位相調整部と、各々のアナログ受信信号の拡散変調で用いられた拡散符号に対応した複数種の逆拡散符号を生成して出力する逆拡散符号系列生成部と、逆拡散符号系列生成部から出力された複数種の逆拡散符号をサンプルタイミング別に時分割に切り替えて出力する逆拡散符号セレクタと、受信信号位相調整部から出力されたデジタル受信信号と、逆拡散符号セレクタから出力された逆拡散符号との相関演算をサンプルタイミング別に時分割で行い、演算結果を復調信号として出力する復調演算器と、復調演算器から出力された復調信号をサンプルタイミング別に時分割で累積加算し、累積加算結果を相関出力として出力すると共に、１チップ時間毎に１サンプル時間については累積加算を行わない加算器と、伝送路の環境の変化によるサンプルタイミングのずれを検出し、ずれに応じて、前記累積加算を行わないサンプル時間を空き時間として、当該空き時間の長さを調整することにより前記受信信号位相調整部及び逆拡散符号系列生成部からの出力タイミングを調整する位相制御を、１チップ周期で行う制御装置とを備えるものであり、伝送路の環境変化に対応して相関出力を行うことができ、かつ回路規模を縮小することができる。
【００３０】
また、本発明は、スペクトラム拡散通信用スライディングコリレータにおいて、複数のユーザの拡散符号によりスペクトラム拡散変調された複数のアナログ受信信号を一定のオーバーサンプルレートでデジタル受信信号に変換する複数のＡ／Ｄ変換器と、Ａ／Ｄ変換器毎に設けられ、対応するＡ／Ｄ変換器で変換されたデジタル受信信号を１チップ周期で位相調整してサンプルタイミング別に出力する複数の受信信号位相調整部と、複数の受信信号位相調整部から出力されたデジタル受信信号をサンプルタイミング別に時分割に切り替えて各ユーザ別に出力する受信信号セレクタと、複数のユーザの拡散符号に対応した複数の逆拡散符号を記憶する逆拡散符号系列記憶部と、逆拡散符号系列記憶部から出力された複数の逆拡散符号をサンプルタイミング別に時分割に切り替えて出力する逆拡散符号セレクタと、受信受信信号セレクタから出力された各ユーザ毎のデジタル受信信号と、逆拡散符号セレクタから出力された逆拡散符号との複素乗算をサンプルタイミング別に時分割で行い、演算結果を各ユーザ毎の復調信号として出力する復調演算器と、復調演算器から出力された各ユーザ毎の復調信号をそれぞれ累積加算し、累積加算結果を相関出力として出力すると共に、１チップ時間毎に１サンプル時間については累積加算を行わない加算器と、伝送路の環境の変化によるサンプルタイミングのずれを検出し、ずれに応じて受信信号位相調整部及び逆拡散符号系列記憶部からの出力タイミングを調整する位相制御を、１チップ周期で行う制御装置とを備え、制御装置は、前記累積加算を行わないサンプル時間を空き時間として、当該空き時間を短縮又は延長することにより１チップ時間内に１サンプル時間の位相制御を行う制御部であるものであり、伝送路の環境変化に対応して相関出力を行うことができ、かつ回路規模を縮小することができる。
【００３１】
【発明の実施の形態】
本発明の実施の形態について図面を参照しながら説明する。
本発明の実施の形態に係るスペクトラム拡散通信用ＳＣは、ユーザ毎に割り振られた複数種の拡散符号によりスペクトラム拡散されたアナログ受信信号をオーバーサンプルレートでディジタル受信信号に変換し、ディジタル受信信号及び逆拡散符号をサンプルタイミング毎に時分割に切り替えて出力し、ディジタル受信信号及び逆拡散符号との相関演算を時分割に行い、サンプルタイミング毎の相関演算結果を一つ以上の空き時間を含めて１チップ時間内に収まるよう出力し、相関演算の累積加算を時分割に行い、サンプルタイミング毎の１シンボル分の累積加算結果を相関出力として出力し、伝送路の環境の変化によるサンプルタイミングのずれを検出し、サンプルタイミングのずれに応じてディジタル受信信号及び逆拡散符号の出力タイミングを調整する位相制御を行うものであり、これにより伝送路の環境変化に対応してユーザ毎の相関出力を行うことができ、かつＳＣ回路規模を縮小することができる。
【００３２】
尚、請求項における逆拡散符号系列記憶部は図２及び図４のＰＮコードレジスタに、受信信号位相調整部は図２のデータ格納回路１１０、図４のデータ格納回路４１０Ａ〜４１０Ｃに、復調演算器は図３の乗算器２３Ａ〜２３Ｄ及び加算器２４Ａ〜２４Ｂに、加算器は図３の累積加算器３８に、受信信号セレクタは図４のセレクタ４９Ａに、逆拡散符号セレクタは図２のセレクタ１９、図４のセレクタ４９Ｂにそれぞれ相当する。
【００３３】
まず本発明のスペクトラム拡散通信用ＳＣの前提となる、チップタイミングの位相制御の概念について説明する。
スペクトラム拡散通信用ＳＣのような逆拡散装置では、受信したＣＤＭＡ変調アナログ信号に同期して、ＰＮコードレジスタにおいてＰＮコードが生成される。ＰＮコードを同期して生成するため、ＰＮコードレジスタにはタイミング信号が入力されており、タイミング信号は相関演算値がピークとなるようなタイミングで調整、生成されている。
【００３４】
移動体通信では通信の性質上、伝送路の環境の変化によって、復調時間位置が時間的に変化する場合がある。よって正確な受信データの復調結果を得るには、この時間的変化に対応してタイミング信号のタイミングを早めたり、遅らせたりする位相制御を行う必要がある。このタイミング信号のタイミングを早めたり、遅らせたりする位相制御を、「位相制御によるチップタイミングの延長及び短縮」ということにする。
【００３５】
ＣＤＭＡ受信機では具体的に、相関出力等に基づいて伝送路の環境の変化を検知し、検知結果に基づいて同期回路等から出力される位相制御信号によって、チップタイミングの延長及び短縮を行っている。また位相制御の対象となるタイミング信号には、フレーム、スロット、シンボル、チップがあるが、本発明ではチップタイミングの位相制御を取り上げる。
【００３６】
図１は本発明での位相制御時におけるチップタイミングのタイムチャート図である。図１のタイムチャート図において、図１（ａ）はチップタイミングが短縮された場合の、図１（ｂ）はチップタイミングが延長された場合の処理のタイムチャート図を表している。
【００３７】
１チップ時間中の復調処理の時間構成について、本発明では、ユーザ別にサンプルタイミングを割り当てる方法を採用しており、１チップ時間中に連続して３サンプルタイミングを３ユーザに、残り１サンプルタイミングを空き時間として割り当てている。
すなわち本発明では、１チップ時間において、連続する３サンプルタイミングを各ユーザに割り当てており、割り当てられたサンプルタイミングにおいて、対応するユーザについての受信データの復調処理を行うような時間構成としている。
本発明のスペクトラム拡散通信用ＳＣでは、上述した時間構成（以下、「本発明のサンプル時間構成」という）に従ってチップタイミングの位相制御を行うものとする。
【００３８】
図１（ａ）では、１チップ時間中、累積加算処理を行わないサンプル時間、すなわち空き時間をないものとみなすことによって、１チップ時間を３サンプル時間に短縮して、新たなチップ時間としている。一方図１（ｂ）では、１チップ時間中の空き時間を延長することによって、１チップ時間を５サンプル時間に延長して、新たなチップ時間としている。図１で示したタイムチャート図では、１チップ時間における空きのサンプル時間を調整することによって、位相制御が行われている。
本発明のサンプル時間構成によれば、１チップ時間内に１サンプル時間の空き時間を設けることによって、位相制御によるチップタイミングの延長及び短縮に柔軟に対応できる。
【００３９】
実際にはチップタイミングの位相制御は、どのタイミングで行ってもよく、例えばシンボルの開始時点、途中、あるいはシンボルをまたいで行ってもよい。
しかし位相制御の量は、１チップ時間内に１サンプル時間間隔でしか行われない。これは各チップタイミングにおいて、位相制御のために設けられているサンプル時間が１サンプル時間しかないためである。
【００４０】
例えば１０サンプル時間の位相制御を行う場合には、１０チップ時間をかけてそれぞれのチップに対して１サンプル時間の位相制御を行うことになる。また複数のユーザをサンプルとして位相制御を行う場合には、位相制御を１度に行えるユーザ数は１であるため、回数を分けてそれぞれのユーザに対して位相制御を行う。
【００４１】
位相制御が行われることで新たなチップタイミングが決定され、移動体端末内の他の装置あるいは各種信号についてもこのチップタイミングに基づいて処理が行われる。
尚、本発明のサンプル時間構成は、異なるオーバーサンプリング数やサンプル数についても適用できるものである。
【００４２】
本発明の第１の実施の形態に係るスペクトラム拡散通信用ＳＣの構成について、図２及び図３を用いて説明する。図２は、本発明の第１の実施の形態に係るスペクトラム拡散通信用ＳＣ（以下、第１のＳＣ）の構成ブロック図であり、図３は、第１のＳＣに用いられる相関演算部１７の構成ブロック図である。第１のＳＣは、位相制御に対応して各ユーザの相関処理を時分割で行う、複素型ＳＣである。
第１のＳＣは、３ユーザ（チャネル）について、各ユーザの受信データを本発明のサンプル時間構成に従って時分割で相関処理し、ユーザ別に相関出力を行う。
【００４３】
第１のＳＣは、Ａ／Ｄ変換器１１と、ＰＮコード１レジスタ１２Ａと、ＰＮコード２レジスタ１２Ｂと、ＰＮコード３レジスタ１２Ｃと、Ｆ／Ｆ１５Ａ〜１５Ｄと、セレクタ１９と、データ格納回路１１０と、相関演算部１７とから構成されている。
またデータ格納回路１１０は、ＲＡＭ１１１Ａ及び１１１Ｂとから構成されており、相関演算部１７は、乗算器２３Ａ〜２３Ｄと、加算器２４Ａ及び２４Ｂと、Ｆ／Ｆ２５Ａ及び２５Ｂと、累積加算器１８とで構成されており、さらに累積加算器１８は、加算器２４Ｃ及び２４Ｄと、ＲＡＭ２７Ａ及び２７Ｂと、Ｆ／Ｆ２６Ａ及び２６Ｂとから構成されている。
【００４４】
また、第１のＳＣは、受信データの相関結果に基づいて位相制御信号をデータ格納回路１１０中のＲＡＭ１１１Ａ及び１１１Ｂと、ＰＮコードレジスタ１２Ａ〜１２Ｃに出力する制御装置（図示せず）と、相関演算部１７からの相関出力を復調するＣＤＭＡ復調回路（図示せず）が設けられている。
尚、上記制御装置はＣＤＭＡ復調回路とは別に設けてもよいし、ＣＤＭＡ復調回路内に設けてもよい。
【００４５】
第１のＳＣにおいて、図２では紙面の都合上、同相成分又は直交成分のうち、いずれか一方の成分の相関出力をするための構成のみ図示している。
図２では、Ａ／Ｄ変換器１１からデータ格納回路１１０の受信データ出力系列と、各ＰＮコードレジスタからセレクタ１９のＰＮコード出力系列は一系列ずつしか図示されていないが、実際には同相成分及び直交成分の受信データ又はＰＮコードを出力するため、それぞれ２系列設置する必要がある。
また、本発明の実施の形態のスペクトラム拡散通信用ＳＣの各Ｆ／Ｆには、データの入出力を行わせるため１６Ｍｂｐｓのクロック周波数が入力されるが、図２では省略している。
【００４６】
Ａ／Ｄ変換器１１は、アンテナ（図示せず）で受信したＣＤＭＡ直交変調アナログ信号を成分別にデジタル変換し、受信データとして出力する。Ａ／Ｄ変換器１１でデジタル変換された各成分のアナログ信号は、Ｆ／Ｆ１５Ａに出力、格納される。図２では示されていないが、各成分のアナログ信号をデジタル変換するため、Ａ／Ｄ変換器１１及びＦ／Ｆ１５Ａは成分毎に設けられている。
【００４７】
アナログ信号のチップレートは４Ｍｃｐｓであるため、Ａ／Ｄ変換器１１は、オーバーサンプリングのため、４倍にあたる１６Ｍｂｐｓの速度でデジタル変換し、同一のアナログ信号１ビットに対して多ビットの出力を行う。
【００４８】
ＰＮコード１レジスタ１２Ａは、送信機でアナログ信号のＣＤＭＡ変調の際に用いられた拡散符号であるＰＮコード１を成分別に記憶しており、制御装置から出力される位相制御信号に基づいてＰＮコードを１ビットずつＦ／Ｆ１５Ｂに出力する。図２では示されていないが、ＰＮコード１レジスタ１２Ａ及びＦ／Ｆ１５Ｂは成分毎に設けられている。
【００４９】
同様に、ＰＮコード２レジスタ１２ＢとＰＮコード３レジスタ１２Ｃはそれぞれ、ＰＮコード２、３を成分別に記憶しており。制御装置から出力される位相制御信号に基づいてＰＮコードを１ビットずつそれぞれＦ／Ｆ１５ＣとＦ／Ｆ１５Ｄに出力する。ＰＮコード２レジスタ１２ＢとＦ／Ｆ１５Ｃ、ＰＮコード３レジスタ１２ＣとＦ／Ｆ１５Ｄの組もそれぞれ、成分毎に設けられている。
【００５０】
第１のＳＣにおいて、ＰＮコード１〜ＰＮコード３はそれぞれ、ユーザ１〜３のデータ送信の際の変調に用いられるＰＮコードである。
ＰＮコードレジスタ１２Ａ〜１２Ｃは、１６Ｍｂｐｓの速度で１ビットずつＰＮコードを出力する。また、ＰＮコードレジスタ１２Ａ〜１２Ｃには、符号発生器を用いてもよい。
【００５１】
Ｆ／Ｆ１５Ａは、Ａ／Ｄ変換器１１によってデジタル変換された受信データを成分毎に１ビットずつ格納し、クロックに同調してデータ格納回路１１０に出力する。
Ｆ／Ｆ１５Ｂ〜１５Ｄは、ＰＮコードレジスタ１２Ａ〜１２Ｃから出力されたＰＮコードを成分毎に１ビットずつ格納し、クロックに同期してセレクタ１９に出力する。各Ｆ／Ｆには１６Ｍｂｐｓのクロック周波数が入力され、この周波数に同期してデータの入出力を行っている。
【００５２】
データ格納回路１１０は、各サンプルタイミングの受信データを格納し、位相制御結果に基づいて受信データを読み出し、相関演算部１７に出力する。データ格納回路７１０は、ＲＡＭ７１１Ａ及び７１１Ｂを有する構成となっている。
【００５３】
ＲＡＭ７１１Ａ及び７１１Ｂは、４サンプル分の受信データを格納できるデュアルポートＲＡＭであり、一方でＡ／Ｄ変換器７１から出力される４サンプル数分の受信データを格納し、他方のＲＡＭで既に格納した前の４サンプル数分の受信データを相関演算部７７に読み出す動作を交互に行う。受信データの読み出し処理は制御装置から出力される位相制御信号に基づいて行われる。
図２において、データ格納回路１１０も成分毎に設けられている。またデータ格納回路１１０は、１６Ｍｂｐｓの速度で受信データの格納及び読み出しを行う。
【００５４】
セレクタ１９は、Ｆ／Ｆ１５Ｂ〜１５Ｄから出力された各成分のＰＮコード１〜３を、１６Ｍｂｐｓの速度で時分割で切り替えて相関演算部１７に出力する。図２において、セレクタ１９も成分毎に設けられている。
【００５５】
相関演算部１７は、受信データと各ＰＮコードとの相関演算をサンプルタイミング毎に行って復調信号を出力し、１シンボル分の復調信号の累積加算結果を相関出力としてＣＤＭＡ復調回路に出力する。
相関演算部１７において、乗算器２３Ａ〜２３Ｄは、Ｆ／Ｆ１５Ａ〜１５Ｄから出力された各成分の受信データ（図ではデジタル受信データＩ、Ｑ）とＰＮコードの乗算を行う。
加算器２４Ａ及び２４Ｂは、各乗算器の乗算結果の加算を行う。乗算器２３Ａ及び２３Ｂの乗算結果は加算器２４Ａへ、乗算器２３Ｃ及び２３Ｄの乗算結果は加算器２４Ｂに出力されそれぞれ加算が行われ、加算結果は復調信号としてそれぞれＦ／Ｆ２５ＡとＦ／Ｆ２５Ｂに出力される。
【００５６】
図３の相関演算部１７において、乗算器２３Ａと２３Ｂ及び加算器２４Ａによって同相成分の相関演算が、乗算器２３Ｃと２３Ｄ及び加算器２４Ｂによって直交成分の相関演算が実現され、各成分の復調信号が出力される。
乗算器２３Ａ〜２３Ｄ及び加算器２４Ａ及び２４Ｂは、それぞれ１６Ｍｂｐｓの速度で演算を行う。
【００５７】
Ｆ／Ｆ２５Ａ及び２５Ｂは、各加算器から出力された加算結果、すなわち各成分の復調信号を格納し、クロックに同期して累積加算器１８に出力する。各Ｆ／Ｆには１６Ｍｂｐｓのクロック周波数が入力され、この周波数に同期してデータの入出力を行っている。
【００５８】
累積加算器１８は、Ｆ／Ｆ２５Ａ、２５Ｂから出力される同相成分と直交成分の受信データの復調信号を１シンボル分累積加算して、成分毎に相関出力としてＣＤＭＡ復調回路に出力する。
累積加算器１８において、加算器２４Ｃは同相成分の累積加算結果と新たに入力された同相成分の復調信号との加算を行い、加算結果を新たな累積加算結果としてＲＡＭ２７Ａ及びＦ／Ｆ２６Ａに出力する。同様に加算器２４Ｄは直交成分についての累積加算を行い、加算結果をＲＡＭ２７Ｂ及びＦ／Ｆ２６Ｂに出力する。
【００５９】
ＲＡＭ２７Ａ、２７Ｂは、ＰＮコード１〜３による復調信号の累積加算結果を規定されたアドレスに格納する。また、新たな累積加算結果が入力されると、それまで格納されていた累積加算結果を加算器２４Ｃ、２４Ｄに出力し、規定されたアドレスに新たな累積加算結果を格納する。ＲＡＭ２７Ａは同相成分の、ＲＡＭ２７Ｂは直交成分の復調信号の累積加算結果を格納する。
【００６０】
また、ＲＡＭ２７Ａ及び２７Ｂと、Ｆ／Ｆ２６Ａ及び２６Ｂには、クロック生成器（図示せず）から出力されたイネーブル信号（図では制御信号）が入力されている。
ユーザ１〜３のシンボルタイミングでイネーブル信号が入力されると、Ｆ／Ｆ２６Ａ及び２６Ｂはそれぞれのタイミングにおける各ユーザの受信データの１シンボルの相関出力をＣＤＭＡ復調回路に出力し、ＲＡＭ２７Ａ及び２７Ｂは、格納されているそれぞれのタイミングの累積加算結果をリセットする。
累積加算器１８を構成する各素子は、１６Ｍｂｐｓの速度で上述した動作を行う。
【００６１】
制御装置は、伝送路の環境変化を検出し、チップタイミングが遅れた場合はチップタイミング中の空き時間を延長し、チップタイミングが早くなった場合は空き時間を短縮する旨の位相制御信号を出力する。
【００６２】
制御装置は、ＰＮコード１レジスタ１２Ａ〜ＰＮコード３レジスタ１２Ｃに対しては各コードに対応した位相制御信号を、データ格納回路１１０のＲＡＭ１１１Ａ及び１１１Ｂには、ＲＡＭ１１１Ａ又は１１１Ｂに格納された受信データから各ユーザが必要とする受信データを読み出すための位相制御信号を出力し、位相制御を行う。
【００６３】
次に、第１のＳＣの動作について、図２及び図３を用いて説明する。
送信機よりＣＤＭＡ直交変調されて送信されたアナログ信号は、受信機のアンテナ（図示せず）において受信され、同相成分及び直交成分に分離される。ここでアナログ信号は、４Ｍｃｐｓのチップレートで送信されており、３ユーザ分の送信データがそれぞれ異なる変調信号で変調され、合成されている。
【００６４】
アナログ信号はＡ／Ｄ変換器１１に入力され、成分別にデジタルの受信データに１６Ｍｂｐｓの速度で変換される。Ａ／Ｄ変換器１１から出力される受信データは、１ビットずつＦ／Ｆ１５Ａに格納され、クロック周波数と同期してデータ格納回路１１０に出力される。
【００６５】
Ｆ／Ｆ１５Ａから出力された受信データは、データ格納回路１１０においてＲＡＭ１１１Ａ又は１１１Ｂのうち、入力ポートが閉じているＲＡＭに格納される。すなわち各サンプルタイミングの受信データが、順次入力ポートが閉じているＲＡＭに格納される。
ＲＡＭ１１１Ａ又はＲＡＭ１１１Ｂには、各サンプルタイミングの受信データが、それぞれ規定のアドレス（図ではＳａｍｐｌｅ１〜４）に格納される。
【００６６】
１つのＲＡＭへの受信データの格納が終了すると、受信データを格納したＲＡＭは入力ポートが開き、さらに出力ポートが閉じて、相関演算部１７に対して位相制御信号に基づき、格納された受信データの読み出しが行われる。他方のＲＡＭは入力ポートが閉じ、出力ポートが開くことで新たな受信データの格納を行う。
【００６７】
第１のＳＣのデータ格納回路１１０において、ＲＡＭ１１１Ａ及び１１１Ｂは、制御装置から出力された位相制御信号に基づいて、位相制御に対応した受信データの読み出しを行うことができる。
上述した通り、本発明のサンプル時間構成では、１チップ時間中連続した３サンプル時間を各ユーザの受信データの復調処理に割り当てており、空き時間である残りの１サンプル時間の長さを調整することによって、チップタイミングの位相制御を行っている。
【００６８】
データ格納回路１１０における位相制御時の受信データの読み出し動作について、例を挙げて説明する。今、位相制御直前まで、ＲＡＭ１１１Ａ又は１１１ＢのアドレスＳａｍｐｌｅ１に格納される受信データを読み出す場合について考える。
例えば伝送路の環境変化により当該データの受信が１サンプル時間速まると、制御装置は、ＲＡＭに格納されている当該受信データを読み出すタイミングを１サンプル時間速めるような位相制御信号をＲＡＭ１１１Ａ及び１１１Ｂに出力する。
このような位相制御に伴い、ＲＡＭ１１１Ａ又は１１１ＢのアドレスＳａｍｐｌｅ１及び４に格納されているデータが読み出されることになり、４サンプル時間内でこれらのアドレスからデータの読み出しを行う。すなわちＳａｍｐｌｅ１に格納されているデータは通常のサンプル時間で、Ｓａｍｐｌｅ４に格納されているデータは空き時間を利用して読み出される。
【００６９】
また当該データの受信が１サンプル時間遅れると、制御装置は、ＲＡＭ格納されている当該受信データを読み出すタイミングを１サンプル時間遅らせるような位相制御信号をＲＡＭ１１１Ａ及び１１１Ｂに出力する。
このような位相制御に伴い、次の読み出しに用いられるＲＡＭのアドレスＳａｍｐｌｅ２に格納されているデータが読み出されることになり、次の４サンプル時間内においてこのアドレスのデータの読み出しを行う。
このような位相制御信号に基づいて受信データの読み出しのタイミング調整を行うことにより、位相制御による新たなチップタイミングに対応した相関演算を実現できる。
【００７０】
図２のスペクトラム拡散通信用ＳＣにおいて、各ユーザの位相制御は、同一チップ時間で同時に位相制御が行われないように制御され、１チップ時間当たり必ず１ユーザずつの位相制御が行われている。
ただし、チップが長くなる場合の位相制御については、複数ユーザに対して同時に行ってもよい。また第１のＳＣの各素子の動作速度を上げて時分割処理できるサンプル数を増やし、空き時間を増やすことによって、複数ユーザで同時にチップが短縮される場合の位相制御を行うことができる。
【００７１】
ＰＮコード１レジスタ１２Ａ〜ＰＮコード３レジスタ１２Ｃには、それぞれユーザ１〜３からの受信データの変調の際に用いられた各成分のＰＮコードが記憶されており、それぞれ１６Ｍｂｐｓの速度でＦ／Ｆ１５Ｂ〜１５ＤにＰＮコードを１ビットずつ出力する。
また各ＰＮコードレジスタには、各ＰＮコードで変調された受信データに対応した位相制御信号（図では位相制御信号１〜３）が制御装置から出力されており、各ＰＮコードレジスタは、位相制御信号に基づいてＰＮコードの出力タイミングを調整している。
【００７２】
Ｆ／Ｆ１５Ｂ〜１５Ｄは、格納されたＰＮコードをクロック周波数に同期してセレクタ１９に出力する。セレクタ１９は、ＰＮコード１レジスタ１２Ａ〜ＰＮコード３レジスタ１２Ｃからそれぞれ出力されたＰＮコードを１６Ｍｂｐｓの速度で切り替えて相関演算部１７に出力する。
よって相関演算部１７には、位相制御結果に対応して各ユーザの受信データ及びＰＮコードが時分割で入力されるため、相関演算部１７は位相制御に基づいてユーザ毎の相関演算及び相関出力をすることができる。
【００７３】
相関演算部１７は、データ格納回路１１０から出力された受信データ及びセレクタ１９から出力されたＰＮコードとの相関演算及び累積加算を行い、１シンボル分の復調信号の累積加算が終了すると、累積加算結果である相関出力をユーザ別に時分割でＣＤＭＡ復調回路に出力する。
相関演算部１７の累積加算器１８において、累積加算を行わない時間、すなわち４つ目のサンプル時間にはＲＡＭ２７Ａ又は２７Ｂからデータを読み出し、加算処理を行っても、再び加算結果をＲＡＭ２７Ａ又は２７Ｂに書き込まないように制御する必要がある。
【００７４】
本発明の第１の実施の形態のスペクトラム拡散通信用ＳＣによれば、位相制御によって決定された新たなチップタイミングに基づいて、データ格納回路１１０では受信データの読み出しを行って相関演算部１７に出力し、ＰＮコード１レジスタ１２Ａ〜ＰＮコード３レジスタ１２ＣではＰＮコードをセレクタ１９に出力し、セレクタ１９において時分割で切り替えて相関演算部１７に出力することにより、従来ユーザ数分必要であった相関演算部が１個で済むため、ＳＣ回路規模を大幅に縮小できる効果がある。
【００７５】
また、本発明の実施の形態のスペクトラム拡散通信用ＳＣは、制御装置によってチップタイミングの延長又は短縮に対応して受信データ出力及びＰＮコード出力のタイミングを調整する位相制御を実現しているので、伝送路の環境変化が起きた場合でも、サンプルタイミングにおけるデータ毎の相関出力を正確に得ることができる効果がある。
【００７６】
次に、本発明の第２の実施の形態に係るスペクトラム拡散通信用ＳＣについて、図４を用いて説明する。図４は、本発明の第２の実施の形態に係るスペクトラム拡散通信用ＳＣの構成ブロック図である。本発明の第２の実施の形態に係るスペクトラム拡散通信用ＳＣ（以下、第２のＳＣ）は、位相制御に対応してアンテナ毎に受信した受信データの相関処理を時分割で行う、複素型ＳＣである。
第２のＳＣは、３つのアンテナで受信した各ユーザの受信データを本発明のサンプル時間構成に従ってサンプルタイミング別に時分割で相関処理し、ユーザ別の相関出力を行う。
【００７７】
第２のＳＣは、Ａ／Ｄ変換器４１Ａ〜４１Ｃと、ＰＮコード１レジスタ４２Ａと、ＰＮコード２レジスタ４２Ｂと、ＰＮコード３レジスタ４２Ｃと、Ｆ／Ｆ４５Ａ〜４５Ｆと、セレクタ４９Ａ〜４９Ｂと、データ格納回路４１０Ａ〜４１０Ｃと、相関演算部４７とから構成されている。
第２のＳＣを構成する各素子の構成は、第１のＳＣの対応する素子と同一であるので説明は省略する。
【００７８】
また、第２のＳＣには、受信データの相関結果に基づいて位相制御信号を各データ格納回路中のＲＡＭと、ＰＮコードレジスタ４２Ａ〜４２Ｃに出力する制御装置（図示せず）と、相関演算部４７からの相関出力を復調するＣＤＭＡ復調回路（図示せず）が設けられている。第２のＳＣの制御装置とＣＤＭＡ復調回路の構成及び動作は、第１のＳＣの制御装置と同一である。
尚、上記制御装置はＣＤＭＡ復調回路とは別に設けてもよいし、ＣＤＭＡ復調回路内に設けてもよい。
【００７９】
第２のＳＣにおいて、図４では紙面の都合上、同相成分又は直交成分のうち、いずれか一方の成分の相関出力をするための構成のみ図示している。
図４では、各Ａ／Ｄ変換器からセレクタ４９Ａの受信データ出力系列と、各ＰＮコードレジスタからセレクタ４９ＢのＰＮコード出力系列は一系列ずつしか図示されていないが、実際には同相成分及び直交成分の受信データ又はＰＮコードを出力するため、それぞれ２系列設置する必要がある。
また、第２のＳＣの各Ｆ／Ｆには、データの入出力を行わせるため１６Ｍｂｐｓのクロック周波数が入力されるが、図４では省略している。
【００８０】
次に、第２のＳＣの動作について、図４を用いて説明する。
送信機よりＣＤＭＡ直交変調されて送信されたアナログ信号は、受信機の３つのアンテナである第１のアンテナ、第２のアンテナ、第３のアンテナ（図示せず）において受信され、同相成分及び直交成分に分離される。ここでアナログ信号は、４Ｍｃｐｓのチップレートで送信されており、３ユーザ分の送信データがそれぞれ異なる変調信号で変調され、合成されている。
【００８１】
そして、第１のアンテナで受信したアナログ信号はＡ／Ｄ変換器４１Ａに、第２のアンテナで受信したアナログ信号はＡ／Ｄ変換器４１Ｂに、第３のアンテナで受信したアナログ信号はＡ／Ｄ変換器４１Ｃにそれぞれ入力され、成分別に１６Ｍｂｐｓの速度でデジタルの受信データに変換される。それぞれのＡ／Ｄ変換器から出力される受信データは、１ビットずつＦ／Ｆ４５Ａ〜４５Ｃに格納され、クロック周波数と同期してデータ格納回路４１０Ａ〜４１０Ｃに出力される。
【００８２】
データ格納回路４１０Ａ〜４１０Ｃの構成及び動作は、図２のデータ格納回路１１０と同一である。データ格納回路４１０Ａ〜４１０Ｃでは、それぞれのアンテナで受信された受信データについて、位相制御によるタイミングに基づいて、セレクタ４９Ａに出力している。具体的には、データ格納回路４１０Ａ〜４１０Ｃ中のＲＡＭには制御装置から位相制御信号が出力されており、この位相制御信号に基づいて受信データの出力を行っている。
【００８３】
また、データ格納回路４１０Ａ〜４１０Ｃにおける受信データの格納及び読み出しは、１６Ｍｂｐｓの速度で行われる。
セレクタ４９Ａは、データ格納回路４１０Ａ〜４１０Ｃからそれぞれ出力された受信データを１６Ｍｂｐｓの速度で切り替えて相関演算部４７に出力する。
【００８４】
ＰＮコード１レジスタ４２Ａ〜ＰＮコード３レジスタ４２Ｃには、それぞれアンテナ１〜アンテナ３で受信した受信データの変調の際に用いられた各成分のＰＮコードが記憶されており、それぞれ１６Ｍｂｐｓの速度でＦ／Ｆ４５Ｄ〜４５ＦにＰＮコードを１ビットずつ出力する。
また各ＰＮコードレジスタには、各ＰＮコードで変調された受信データに対応した位相制御信号（図では位相制御信号１〜３）が制御装置から出力されており、各ＰＮコードレジスタは、位相制御信号に基づいてＰＮコードの出力タイミングを調整している。
【００８５】
Ｆ／Ｆ４５Ｄ〜４５Ｆは、格納されたＰＮコードをクロック周波数に同期してセレクタ４９Ｂに出力する。
セレクタ４９Ｂは、ＰＮコード１レジスタ４２Ａ〜ＰＮコード３レジスタ４２Ｃからそれぞれ出力されたＰＮコードを１６Ｍｂｐｓの速度で切り替えて相関演算部に出力する。
【００８６】
相関演算部４７は、セレクタ４９Ａから出力された受信データ及びセレクタ４９Ｂから出力されたＰＮコードとの相関演算及び累積加算を行い、１シンボル分の復調信号の累積加算が終了すると、累積加算結果である相関出力をユーザ別に時分割でＣＤＭＡ復調回路に出力する。
図４のスペクトラム拡散通信用ＳＣも図２と同様に、ユーザ別の相関出力を時分割で行っている。よって相関演算部４７では、位相制御による新たなタイミングに基づいて各ユーザの相関演算を行うことができる。
【００８７】
図４のスペクトラム拡散通信用ＳＣにおいて、各アンテナで受信する受信データが、同一のＰＮコードで変調されている場合には、ＰＮコードレジスタは１つであってもよい。この場合、サンプルタイミング別にＰＮコードを遅延化してセレクタ４９Ｂに出力できるよう、ＰＮコードレジスタとセレクタ４９Ｂの間にＦ／Ｆのレジスタ列等を設けてタイミングを調整するようにしてもよい。
【００８８】
相関演算部４７の累積加算器において、累積加算を行わない時間、すなわち４つ目のサンプル時間にはＲＡＭからデータを読み出し加算処理を行っても、再び加算結果をＲＡＭに書き込まないように制御する必要がある。
【００８９】
本発明の第２の実施の形態のスペクトラム拡散通信用ＳＣによれば、各ユーザのデータを受信するアンテナ毎にデータ格納回路を設け、位相制御によって決定された新たなチップタイミングに基づいて、セレクタ４９Ａでは各ユーザの受信データを、セレクタ４９Ｂでは対応するＰＮコードを相関演算部４７に出力できる。これにより、従来ユーザ数分必要であった相関演算部が１個で済むため、ＳＣ回路規模を縮小できる効果がある。
【００９０】
また、複数のアンテナでアナログ信号を受信する構成としたことにより、アンテナの故障が発生した場合でも、代替のアンテナでアナログ信号を受信すれば済むため、安定して相関出力を得ることができる。この場合、セレクタ４９Ａでは選択するアンテナの受信データを変更するよう設定する必要がある。
【００９１】
また、本発明の実施の形態のスペクトラム拡散通信用ＳＣは、制御装置によってチップタイミングの延長又は短縮に対応してＰＮコード出力のタイミングを調整する位相制御を実現しているので、伝送路の環境変化が起きた場合でも、サンプルタイミングにおけるデータ毎の相関出力を正確に得ることができる効果がある。
【００９２】
本発明の各々の実施の形態に係るスペクトラム拡散通信用ＳＣは、受信データのサンプリング数、ユーザ数及びアンテナ数によらず適用できるものである。また、Ａ／Ｄ変換器のデジタル変換速度、クロック周波数の速度も、用いる回路の性能に応じて決定してよい。
また、本発明の各々の実施の形態に係るスペクトラム拡散通信用ＳＣは、直交変調方式だけでなく、他の直接拡散変調方式にも対応できるものである。
【００９３】
【発明の効果】
本発明によれば、複数種の拡散符号によりスペクトラム拡散変調された複数のアナログ受信信号を一定のオーバーサンプルレートでデジタル受信信号に変換するＡ／Ｄ変換器と、デジタル受信信号を、１チップ周期で位相調整してサンプルタイミング別に出力する受信信号位相調整部と、各々のアナログ受信信号の拡散変調で用いられた拡散符号に対応した複数種の逆拡散符号を生成して出力する逆拡散符号系列生成部と、逆拡散符号系列生成部から出力された複数種の逆拡散符号をサンプルタイミング別に時分割に切り替えて出力する逆拡散符号セレクタと、受信信号位相調整部から出力されたデジタル受信信号と、逆拡散符号セレクタから出力された逆拡散符号との相関演算をサンプルタイミング別に時分割で行い、演算結果を復調信号として出力する復調演算器と、復調演算器から出力された復調信号をサンプルタイミング別に時分割で累積加算し、累積加算結果を相関出力として出力すると共に、１チップ時間毎に１サンプル時間については累積加算を行わない加算器と、伝送路の環境の変化によるサンプルタイミングのずれを検出し、ずれに応じて累積加算を行わないサンプル時間を空き時間として、当該空き時間の長さを調整することにより前記受信信号位相調整部及び逆拡散符号系列生成部からの出力タイミングを調整する位相制御を、１チップ周期で行う制御装置とを備えるスペクトラム拡散通信用スライディングコリレータとしたことにより、伝送路の環境変化に対応して相関出力を行うことができ、かつＳＣ回路全体の規模を縮小できる効果がある。
【００９４】
また、複数のユーザの拡散符号によりスペクトラム拡散変調された複数のアナログ受信信号を一定のオーバーサンプルレートでデジタル受信信号に変換する複数のＡ／Ｄ変換器と、Ａ／Ｄ変換器毎に設けられ、対応するＡ／Ｄ変換器で変換されたデジタル受信信号を１チップ周期で位相調整してサンプルタイミング別に出力する複数の受信信号位相調整部と、複数の受信信号位相調整部から出力されたデジタル受信信号をサンプルタイミング別に時分割に切り替えて各ユーザ別に出力する受信信号セレクタと、複数のユーザの拡散符号に対応した複数の逆拡散符号を記憶する逆拡散符号系列記憶部と、逆拡散符号系列記憶部から出力された複数の逆拡散符号をサンプルタイミング別に時分割に切り替えて出力する逆拡散符号セレクタと、受信受信信号セレクタから出力された各ユーザ毎のデジタル受信信号と、逆拡散符号セレクタから出力された逆拡散符号との複素乗算をサンプルタイミング別に時分割で行い、演算結果を各ユーザ毎の復調信号として出力する復調演算器と、復調演算器から出力された各ユーザ毎の復調信号をそれぞれ累積加算し、累積加算結果を相関出力として出力すると共に、１チップ時間毎に１サンプル時間については累積加算を行わない加算器と、伝送路の環境の変化によるサンプルタイミングのずれを検出し、ずれに応じて受信信号位相調整部及び逆拡散符号系列記憶部からの出力タイミングを調整する位相制御を、１チップ周期で行う制御装置とを備え、制御装置は、累積加算を行わないサンプル時間を空き時間として、当該空き時間を短縮又は延長することにより１チップ時間内に１サンプル時間の位相制御を行う制御部であるスペクトラム拡散通信用スライディングコリレータとしたことにより、伝送路の環境変化に対応して相関出力を行うことができ、かつＳＣ回路全体の規模を縮小できる効果がある。
【図面の簡単な説明】
【図１】チップタイミングの位相制御時におけるタイムチャート図である。
【図２】本発明の第１の実施の形態に係るスペクトラム拡散通信用ＳＣの構成ブロック図である。
【図３】本発明の実施の形態に係るスペクトラム拡散通信用ＳＣで用いる相関演算部の構成ブロック図である。
【図４】本発明の第２の実施の形態に係るスペクトラム拡散通信用ＳＣの構成ブロック図である。
【図５】従来のスペクトラム拡散通信用ＳＣの構成ブロック図である。
【図６】従来のスペクトラム拡散通信用複素型ＳＣの構成ブロック図である。
【図７】複数の拡散符号による直交変調に対応した、従来のスペクトラム拡散通信用複素型ＳＣの構成ブロック図である。
【符号の説明】
１１，４１Ａ，４１Ｂ，４１Ｃ，６１Ａ，６１Ｂ，７１Ａ，７１Ｂ…Ａ／Ｄ変換器、 １２Ａ，１２Ｂ，１２Ｃ，４２Ａ，４２Ｂ，４２Ｃ，５２，６２Ａ，６２Ｂ，７２Ａ，７２Ｂ，７２Ｃ，７２Ｄ，７２Ｅ，７２Ｆ…ＰＮコードレジスタ、 １７，４７，７１０Ａ，７１０Ｂ，７１０Ｃ…相関演算部、 １８，６８…累積加算器
Claims (2)
- 複数種の拡散符号によりスペクトラム拡散変調された複数のアナログ受信信号を一定のオーバーサンプルレートでデジタル受信信号に変換するＡ／Ｄ変換器と、
前記デジタル受信信号を、１チップ周期で位相調整してサンプルタイミング別に出力する受信信号位相調整部と、
各々の前記アナログ受信信号の拡散変調で用いられた拡散符号に対応した複数種の逆拡散符号を生成して、出力する逆拡散符号系列生成部と、
前記逆拡散符号系列生成部から出力された前記複数種の逆拡散符号をサンプルタイミング別に時分割に切り替えて出力する逆拡散符号セレクタと、
前記受信信号位相調整部から出力された前記デジタル受信信号と、前記逆拡散符号セレクタから出力された前記逆拡散符号との相関演算をサンプルタイミング別に時分割で行い、演算結果を復調信号として出力する復調演算器と、
前記復調演算器から出力された復調信号をサンプルタイミング別に時分割で累積加算し、累積加算結果を相関出力として出力すると共に、１チップ時間毎に１サンプル時間については累積加算を行わない加算器と、
伝送路の環境の変化によるサンプルタイミングのずれを検出し、前記ずれに応じて、前記累積加算を行わないサンプル時間を空き時間として、当該空き時間の長さを調整することにより前記受信信号位相調整部及び前記逆拡散符号系列生成部からの出力タイミングを調整する位相制御を、１チップ周期で行う制御装置とを備えることを特徴とするスペクトラム拡散通信用スライディングコリレータ。 - 複数のユーザの拡散符号によりスペクトラム拡散変調された複数のアナログ受信信号を一定のオーバーサンプルレートでデジタル受信信号に変換する複数のＡ／Ｄ変換器と、
前記Ａ／Ｄ変換器毎に設けられ、対応する前記Ａ／Ｄ変換器で変換された前記デジタル受信信号を１チップ周期で位相調整してサンプルタイミング別に出力する複数の受信信号位相調整部と、
前記複数の受信信号位相調整部から出力された前記デジタル受信信号をサンプルタイミング別に時分割に切り替えて、前記各ユーザ別に出力する受信信号セレクタと、
前記複数のユーザの拡散符号に対応した複数の逆拡散符号を記憶する逆拡散符号系列記憶部と、
前記逆拡散符号系列記憶部から出力された前記複数の逆拡散符号をサンプルタイミング別に時分割に切り替えて出力する逆拡散符号セレクタと、
前記受信信号セレクタから出力された前記各ユーザ毎のデジタル受信信号と、前記逆拡散符号セレクタから出力された前記逆拡散符号との複素乗算をサンプルタイミング別に時分割で行い、演算結果を前記各ユーザ毎の復調信号として出力する復調演算器と、
前記復調演算器から出力された前記各ユーザ毎の復調信号をそれぞれ累積加算し、累積加算結果を相関出力として出力すると共に、１チップ時間毎に１サンプル時間については累積加算を行わない加算器と、
伝送路の環境の変化によるサンプルタイミングのずれを検出し、前記ずれに応じて前記受信信号位相調整部及び前記逆拡散符号記憶部からの出力タイミングを調整する位相制御を、１チップ周期で行う制御装置とを備え、
前記制御装置は、前記累積加算を行わないサンプル時間を空き時間として、当該空き時間を短縮又は延長することにより１チップ時間内に１サンプル時間の位相制御を行う制御部であることを特徴とするスペクトラム拡散通信用スライディングコリレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001091134A JP3869674B2 (ja) | 2001-03-27 | 2001-03-27 | スペクトラム拡散通信用スライディングコリレータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001091134A JP3869674B2 (ja) | 2001-03-27 | 2001-03-27 | スペクトラム拡散通信用スライディングコリレータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002290273A JP2002290273A (ja) | 2002-10-04 |
| JP3869674B2 true JP3869674B2 (ja) | 2007-01-17 |
Family
ID=18945812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001091134A Expired - Fee Related JP3869674B2 (ja) | 2001-03-27 | 2001-03-27 | スペクトラム拡散通信用スライディングコリレータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3869674B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005233678A (ja) | 2004-02-17 | 2005-09-02 | Fujitsu Ten Ltd | レーダ装置 |
| US8238409B2 (en) * | 2004-12-03 | 2012-08-07 | St-Ericsson Sa | Managing tap positions in a digital delay line |
| JP4540523B2 (ja) * | 2005-03-30 | 2010-09-08 | 株式会社日立国際電気 | 逆拡散装置 |
| JP5105055B2 (ja) * | 2007-07-25 | 2012-12-19 | Ｎｅｃアクセステクニカ株式会社 | データ処理装置及びその制御方法 |
| JP4913018B2 (ja) * | 2007-11-12 | 2012-04-11 | 富士通株式会社 | 逆拡散回路および電子機器 |
| WO2015162771A1 (ja) * | 2014-04-25 | 2015-10-29 | 株式会社日立製作所 | 無線通信システム |
| CN111200863B (zh) | 2019-12-30 | 2021-09-03 | 展讯通信（上海）有限公司 | Wi-Fi弱信号的确定方法及装置、存储介质、终端 |
-
2001
- 2001-03-27 JP JP2001091134A patent/JP3869674B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002290273A (ja) | 2002-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3678023B2 (ja) | 符号分割多元接続方式移動通信システムにおける通信装置 | |
| CA2263676C (en) | Symbol-matched filter having a low silicon and power requirement | |
| RU2174740C2 (ru) | Способ и система для осуществления параллельной демодуляции множественных элементарных посылок сигнала в условиях обеспечения коллективного доступа с кодовым разделением каналов | |
| KR100736986B1 (ko) | 프로그램가능한 정합 필터 탐색기 | |
| US5881056A (en) | Method and apparatus of a multi-code code division multiple access receiver having shared accumulator circuits | |
| JP3204925B2 (ja) | Ｃｄｍａ通信システムにおける信号受信装置 | |
| JP4642264B2 (ja) | スペクトル拡散通信用相関回路 | |
| JP3869674B2 (ja) | スペクトラム拡散通信用スライディングコリレータ | |
| US6504816B1 (en) | Baseband signal demodulating apparatus and method in mobile radio communication system | |
| JP4493830B2 (ja) | Ｒａｃｈ受信装置 | |
| KR20030023443A (ko) | 수신 장치, 수신 방법 및 반도체 장치 | |
| US20050169353A1 (en) | Post despreading interpolation in CDMA systems | |
| JP3816684B2 (ja) | スペクトル拡散受信装置 | |
| KR100320828B1 (ko) | 정합필터및그를이용한기지국장치및이동국장치,타이밍검출방법과rake합성방법 | |
| JPH08111653A (ja) | Ｃｄｍａ受信機 | |
| JP2002305466A (ja) | レイク受信装置 | |
| JP2914312B2 (ja) | 同期捕捉回路 | |
| US6553056B1 (en) | CDMA receiver with a reduced number of required high speed adders | |
| US20020061057A1 (en) | Digital filter | |
| JP2003008475A (ja) | Ｒａｃｈ受信装置 | |
| JP4540523B2 (ja) | 逆拡散装置 | |
| JP3029389B2 (ja) | レイク方式の復調装置 | |
| JP3809344B2 (ja) | スペクトラム拡散通信用スライディングコリレータ | |
| JP2003283461A (ja) | 符号分割多元接続方式移動通信システムにおける通信装置 | |
| JP2002026766A (ja) | スペクトラム拡散通信用スライディングコリレータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050330 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060516 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060705 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060919 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061013 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091020 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101020 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111020 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111020 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121020 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121020 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131020 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |