JP2002305466A

JP2002305466A - レイク受信装置

Info

Publication number: JP2002305466A
Application number: JP2001108460A
Authority: JP
Inventors: Yuichi Maruyama; 勇一丸山
Original assignee: Renesas Micro Systems Co Ltd
Current assignee: Renesas Micro Systems Co Ltd
Priority date: 2001-04-06
Filing date: 2001-04-06
Publication date: 2002-10-18
Also published as: US20020176393A1; DE10216191A1

Abstract

(57)【要約】【課題】マルチパス環境で多重コードを受信するため
のレイク受信装置において、その回路規模を削減する。【解決手段】Ａ／Ｄコンバータ１は、受信ベースバン
ドデジタル信号を出力する。各チップレートフィンガー
部２−ａ〜２−ｃは、Ａ／Ｄコンバータ１からの受信ベ
ースバンドデジタル信号の逆拡散及びシンボル積分を時
分割で行う。シンボルレートフィンガー／チャネル合成
部３は、各チップレートフィンガー部２−ａ〜２−ｃか
らのパイロットデータに基づき各伝搬路の伝搬路推定を
時分割で行い、この伝搬路推定値を用いてチャネルデー
タの伝搬路補償を時分割で行うとともに、伝搬路補償が
行われたチャネルデータを多重コード毎に時分割でレイ
ク合成して出力する。多重回路４は、シンボルレートフ
ィンガー／チャネル合成部３からのチャネルデータを多
重化し、復調データとして出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＣＤＭＡ方式の通
信システムにおけるレイク受信を行うレイク受信装置に
関し、特に、多重コード受信を行うレイク受信装置に関
する。

【０００２】

【従来の技術】従来より、ＣＤＭＡ方式の通信システム
においては、マルチパスを積極的に利用するレイク受信
方式が用いられている。

【０００３】レイク受信方式とは、屋外の移動通信等に
おいて、直接到来する電波の他に、高層ビル等の建物や
山等で反射・回折して到来する電波を受信し、受信した
電波の位相合わせ等を行う受信方式である。このため、
レイク受信方式は、直接到来する電波のみを受信する受
信方式よりも、全体の受信電力を増大させることがで
き、結果として安定した受信を実現することができる。

【０００４】昨今、動画データ等のマルチメディア情報
の通信においては、データ量の増大に伴い、より高速な
データ通信を実現することが要求されている。データの
通信速度を向上させる方式としては、複数のコードを１
ユーザが使用することにより、データの通信速度を向上
させるコード多重方式が一般的である。

【０００５】特開２０００−３１９３８号公報において
は、レイク受信方式及びコード多重方式の両方の通信機
能を備えたＣＤＭＡ通信用の受信機が開示されている。
この受信機は、レイク受信用の相関器及び検波器に別々
の拡散コードを割り当て、これらの相関器及び検波器を
コード多重用の相関器及び検波器としても用いることを
特徴としている。例えば、屋外で使用する場合と屋内で
使用する場合とで、レイク受信とコード多重受信とを切
り替えて行なうものであり、レイク受信を行わない屋内
ではコード多重受信を行うことで高速通信を実現してい
る。

【０００６】なお、特開２０００−３１９３８号公報に
おいては、コード多重方式の受信が行われる場合は、移
動停止状態でかつマルチパスがない状態で行われること
を前提としているが、最近では、移動時のマルチパス環
境においても、３８４ｋビット／秒程度の高速な伝送レ
ートが要求されている。

【０００７】この要求に応えるために、例えば、上述し
た特開２０００−３１９３８号公報においては、従来の
レイク受信回路を単純に複数個設け、それらのレイク受
信回路のコード多重制御を行う図１０に示すようなレイ
ク受信装置の構成例が従来技術の延長として開示されて
いる。

【０００８】図１０は、従来のレイク受信装置の一構成
例を示す図である。なお、図１０は、フィンガー本数が
３フィンガー、１ユーザが使用する多重コード数が３コ
ードである場合のレイク受信装置の構成を示している。

【０００９】図１０に示すように本従来例は、Ａ／Ｄコ
ンバータ１００と、多重コード数に対応して設けられ
た、コード１用受信ユニット１０１、コード２用受信ユ
ニット１０２及びコード３用受信ユニット１０３の３個
の受信ユニットと、多重回路１０４とから構成されてい
る。

【００１０】Ａ／Ｄコンバータ１００は、入力される受
信信号をデジタル信号に変換し、受信ベースバンドデジ
タル信号として、コード１用受信ユニット１０１、コー
ド２用受信ユニット１０２及びコード３用受信ユニット
１０３に対して出力する。

【００１１】コード１用受信ユニット１０１は、フィン
ガー数に対応して設けられ、Ａ／Ｄコンバータ１０１か
らの受信ベースバンドデジタル信号の逆拡散、シンボル
積分、伝搬路推定及び伝搬路補償を行う３個のフィンガ
ー部１０５〜１０７と、各フィンガー部１０５〜１０７
からの出力データをレイク合成して出力するチャネル合
成部１０８とから構成される。なお、コード２用受信ユ
ニット１０２及びコード３用受信ユニット１０３の内部
構成は、コード１用受信ユニット１０１と同様であるも
のとする。

【００１２】多重回路１０４は、コード１用受信ユニッ
ト１０１、コード２用受信ユニット１０２及びコード３
用受信ユニット１０３からの出力データを多重化し、復
調データとして出力する。

【００１３】なお、特開２０００−３１９３８号公報に
おいては、各フィンガー部１０５〜１０７の構成につい
ての詳細な記述は無いが、各フィンガー部１０５〜１０
７の構成は図１１に示すような構成と考えられる。

【００１４】図１１に示すように本従来例におけるフィ
ンガー部は、拡散符号発生部１１１と、パイロット検波
部（相関器）１１２，１１３と、伝搬路推定器１１４
と、伝搬路補償器１１５とから構成される。

【００１５】拡散符号生成部１１１は、ＰＮコードを生
成するＰＮ発生器（１，２）１１１−１，１１１−２
と、直交コードを生成する直交符号発生器（１）１１１
−３とから構成される。なお、ＰＮ発生器（１，２）１
１１−１，１１１−２及び直交符号発生器（１）１１１
−３は、サーチャー部（不図示）からの制御信号に基づ
いて動作を行う。

【００１６】パイロット検波部（相関器）１１２は、Ａ
／Ｄコンバータ１００からの受信ベースバンドデジタル
信号に対し、ＰＮコード及び直交コードをそれぞれ用い
て逆拡散を行う逆拡散器（１，２）１１２−１，１１２
−２と、シンボル積分を行うシンボル積分器（１）１１
２−３とから構成される。

【００１７】パイロット検波部（相関器）１１３は、Ａ
／Ｄコンバータ１００からの受信ベースバンドデジタル
信号に対し、ＰＮコード及び直交コードをそれぞれ用い
て逆拡散を行う逆拡散器（３，４）１１３−１，１１３
−２と、シンボル積分を行うシンボル積分器（２）１１
３−３とから構成される。

【００１８】伝搬路推定器１１４は、パイロット検波部
（相関器）１１２からの出力データに基づいて伝搬路推
定を行う。

【００１９】伝搬路補償器１１５は、伝搬路推定器１１
４における伝搬路推定結果を用いてパイロット検波部
（相関器）１１３からの出力データの伝搬路補償を行
う。

【００２０】

【発明が解決しようとする課題】しかしながら、図１０
に示したレイク受信装置においては、多重コード数分の
受信ユニットのそれぞれの内部にフィンガー数分のフィ
ンガー部を設けることになり、単純に（多重コード数×
フィンガー数）分のフィンガー部が必要となる。

【００２１】その結果、特開２０００−３１９３８号公
報においても指摘されているように、マルチパス環境で
多重コードを受信するためのレイク受信装置において
は、その回路規模が非常に大きくなってしまい、移動端
末装置の小型化及び低コスト化を図ることができないと
いという問題点がある。

【００２２】本発明は上述したような従来の技術が有す
る問題点に鑑みてなされたものであって、マルチパス環
境で多重コードを受信するためのレイク受信装置におい
て、その回路規模を削減することにより、移動端末装置
の小型化及び低コスト化を図ることができるレイク受信
装置を提供することを目的とする。

【００２３】

【課題を解決するための手段】上記目的を達成するため
に本発明は、受信データ用のコードを生成するコード発
生部、該コード発生部にて生成されたコードを用いて前
記受信データの逆拡散を行う逆拡散部、該逆拡散部にて
逆拡散が行われた受信データのシンボル積分を行うシン
ボル積分部、前記受信データが通過してきた伝搬路の伝
搬路推定を行う伝搬路推定部、及び該伝搬路推定部にお
ける伝搬路推定結果に基づいて、前記シンボル積分部に
てシンボル積分が行われた受信データの伝搬路補償を行
う伝搬路補償部を具備するフィンガー処理部を有し、Ｃ
ＤＭＡ通信におけるレイク受信を行うとともに多重コー
ド受信を行うレイク受信装置において、前記フィンガー
処理部は、前記コード発生部、前記逆拡散部及び前記シ
ンボル積分部を具備するチップレートフィンガー処理部
と、前記伝搬路推定部及び前記伝搬路補償部を具備する
シンボルレートフィンガー処理部とに分離されているこ
とを特徴とする。

【００２４】また、前記チップレートフィンガー処理部
を、フィンガー数に対応して複数設けるとともに、前記
シンボルレートフィンガー処理部を、前記複数のチップ
レートフィンガー処理部に対して１つだけ設けたことを
特徴とする。

【００２５】また、前記シンボルレートフィンガー処理
部は、前記チップレートフィンガー処理部内の前記シン
ボル積分部にてシンボル積分が行われた受信データを前
記伝搬路推定部及び前記伝搬路補償部に時分割で入力す
るための選択回路を有し、前記伝搬路推定部は、前記伝
搬路の伝搬路推定を時分割で行い、前記伝搬路補償部
は、前記受信データの伝搬路補償を時分割で行うことを
特徴とする。

【００２６】また、前記コード発生部は、前記コードを
前記逆拡散部に時分割で入力するためのコード選択回路
を有し、前記逆拡散部は、前記受信データの逆拡散を時
分割で行い、前記シンボル積分部は、前記受信データの
シンボル積分を時分割で行うことを特徴とする。

【００２７】また、前記シンボル積分部は、前記時分割
数分のレジスタと、前記逆拡散部にて逆拡散が行われた
受信データと前記レジスタの格納データとを加算し、該
加算結果を前記レジスタに格納する加算回路とを有し、
前記レジスタ及び前記加算回路を用いて前記受信データ
を時分割で累積加算することにより、該受信データのシ
ンボル積分を時分割で行うことを特徴とする。

【００２８】また、前記シンボルレートフィンガー処理
部は、前記伝搬路補償部にて伝搬路補償が行われた受信
データについて、多重コードが共通する受信データ同士
を多重コード毎に時分割でレイク合成するチャネル合成
部を有することを特徴とする。

【００２９】また、前記シンボルレートフィンガー処理
部の後段に配置され、前記チャネル合成部にて多重コー
ド毎にレイク合成された受信データを多重化し、復調デ
ータとして出力する多重回路を有することを特徴とす
る。

【００３０】（作用）上記のように構成された本発明に
おいては、フィンガー処理部がチップレートフィンガー
処理部とシンボルレートフィンガー処理部とに分離さ
れ、チップレートフィンガー処理部のみがフィンガー数
に対応して複数設けられ、シンボルレートフィンガー処
理部を複数のチップレートフィンガー処理部に対して１
つだけ設けられ、チップレートフィンガー処理部では、
受信データが時分割処理され、シンボルレートフィンガ
ー処理部では、チップレートフィンガー処理部から出力
された受信データが選択回路により時分割入力された上
で時分割処理される。

【００３１】これにより、従来のレイク受信装置と比較
して、逆拡散部、シンボル積分部、伝搬路推定部、伝搬
路補償部、及びチャネル合成部の数が削減されるため、
回路規模を大幅に削減することが可能となる。

【００３２】

【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照して説明する。

【００３３】図１は、本発明のレイク受信装置の実施の
一形態を示す図である。なお、図１は、多重コード数が
３コードで、フィンガー数が３フィンガーである場合の
レイク受信装置を示している。

【００３４】図１に示すように本実施形態は、Ａ／Ｄコ
ンバータ１と、チップレートフィンガー部（１）２−ａ
と、チップレートフィンガー部（２）２−ｂと、チップ
レートフィンガー部（３）２−ｃと、シンボルレートフ
ィンガー／チャネル合成部３と、多重回路４とから構成
される。

【００３５】本実施形態は、パイロット検波信号である
パイロットチャネル信号用の１コードと、データ検波信
号であるデータチャネル信号用の３コード（多重コード
数分）との計４コードを時分割で処理することで受信信
号を復調するものである。

【００３６】基地局（不図示）から送信されてきたＲＦ
信号は、アンテナ（不図示）にて受信され、所定の回路
にてベースバンド信号に変換された後、Ａ／Ｄコンバー
タ１に入力される。

【００３７】Ａ／Ｄコンバータ１は、入力されたベース
バンド信号をデジタル信号に変換し、受信ベースバンド
デジタル信号２０として３個のチップレートフィンガー
部（１〜３）２−ａ〜２−ｃに対して出力する。

【００３８】各チップレートフィンガー部（１〜３）２
−ａ〜２−ｃは、Ａ／Ｄコンバータ１から出力された受
信ベースバンドデジタル信号２０の逆拡散及びシンボル
積分を行い、パイロットチャネル信号（以下、パイロッ
トデータと称する）１９−ａ〜１９−ｃ、及び多重コー
ド毎のデータチャネル信号（以下、チャネルデータと称
する）１８−ａ〜１８−ｃをシンボルレートフィンガー
／チャネル合成部３に対して出力する。

【００３９】なお、各チップレートフィンガー部（１〜
３）２−ａ〜２−ｃは、複数（本実施形態では３つ）の
伝搬路（マルチパス）を通って到来した別々の受信信号
を受信するために設けられており、各伝搬路が割り当て
られている。

【００４０】シンボルレートフィンガー／チャネル合成
部３は、各チップレートフィンガー部（１〜３）２−ａ
〜２−ｃから出力されたパイロットデータ１９−ａ〜１
９−ｃに基づいて、各チップレートフィンガー部（１〜
３）２−ａ〜２−ｃに割り当てられた伝搬路の位相回転
を推定し、この伝搬路推定値を用いてチャネルデータ１
８−ａ〜１８−ｃの伝搬路補償を行う。

【００４１】更に、シンボルレートフィンガー／チャネ
ル合成部３は、伝搬路補償が行われたチャネルデータに
ついて、多重コードが共通するチャネルデータ同士を多
重コード毎にレイク合成し、レイク合成したチャネルデ
ータをデータチャネル信号（以下、チャネルデータと称
する）２１として多重回路４に対して出力する。

【００４２】多重回路４は、シンボルレートフィンガー
／チャネル合成部３から出力されたチャネルデータ２１
を多重化し、復調データとして出力する。

【００４３】図２は、図１に示したチップレートフィン
ガー部（１〜３）２−ａ〜２−ｃの一構成例を示す図で
ある。

【００４４】図２に示すように本構成例は、逆拡散部５
と、コード発生部６と、シンボル積分部７と、出力バッ
ファ部８とから構成されている。

【００４５】逆拡散部５は、Ａ／Ｄコンバータ１から出
力された受信ベースバンドデジタル信号２０に対し、直
交コード及びＰＮコードの２つの逆拡散を時分割で行う
ものであり、デコーダー１０、補数回路１１及び選択回
路１２からなる組合せ回路から構成される。逆拡散は、
コードとデータとの複素乗算である。ＰＮコード及び直
交コードは一般的に「＋１」と「−１」とで表現できる
ため、逆拡散部５は、回路の簡素化のために、２つの複
素乗算回路を用いることなく実現されている。

【００４６】コード発生部６は、チャネルデータ用のＰ
Ｎコード（コード１〜３）をそれぞれ生成するＰＮ発生
器（１〜３）１４−ａ〜１４−ｃと、パイロットデータ
用のＰＮコード（パイロット）を生成するＰＮ発生器
（４）１４−ｄと、直交コードを生成する直交符号発生
器１５と、ＰＮ発生器（１〜４）１４−ａ〜１４−ｄに
て生成された４つのＰＮコードを切り替えて時分割で逆
拡散部５に入力するためのコード選択回路１３とから構
成される。

【００４７】シンボル積分部７は、逆拡散部５から出力
された逆拡散データのシンボル積分を時分割で行うもの
であり、時分割数分の４個のレジスタ（１〜４）１７−
ａ〜１７−ｄからなるレジスタ１７と、加算回路１６と
から構成される。

【００４８】出力バッファ部８は、シンボル積分部７か
ら出力される、時分割数分の４つのコード毎のシンボル
データをそれぞれラッチ出力するための４個のラッチ回
路（１〜４）９−ａ〜９−ｄから構成される。なお、ラ
ッチ回路（１〜３）９−ａ〜９−ｃからラッチ出力され
るシンボルデータは、チャネルデータ１８としてシンボ
ルレートフィンガー部／チャンネル合成部３に入力さ
れ、ラッチ回路（４）９−ｄからラッチ出力されるシン
ボルデータは、パイロットデータ１９としてシンボルレ
ートフィンガー部／チャンネル合成部３に入力される。

【００４９】図３は、図１に示したシンボルレートフィ
ンガー部／チャンネル合成部３の一構成例を示す図であ
る。

【００５０】図３に示すように本構成例は、パイロット
データ選択回路２４、チャネルデータ選択回路２５、伝
搬路推定部２６、伝搬路補償値用バッファ部２７及び伝
搬路補償部２８からなるシンボルレートフィンガー部２
２と、レイク合成部２９及び出力バッファ部３０からな
るチャネル合成部２３とから構成される。

【００５１】パイロットデータ選択回路２４は、各チッ
プレートフィンガー部（１〜３）２−ａ〜２−ｃから出
力されたパイロットデータ１９−ａ〜１９−ｃを切り替
えて時分割で伝搬路推定部２６に入力する。

【００５２】同様に、チャネルデータ選択回路２５は、
各チップレートフィンガー部（１〜３）２−ａ〜２−ｃ
から出力されたチャネルデータ１８−ａ〜１８−ｃを切
り替えて時分割で伝搬路補償部２７に入力する。

【００５３】伝搬路推定部２６は、パイロットデータ選
択回路２４を介して入力されたパイロットデータ１９−
ａ〜１９−ｃに基づいて、各チップレートフィンガー部
（１〜３）２−ａ〜２−ｃに割り当てられた伝搬路の位
相回転の推定を時分割で行うものであり、補数回路３
８、選択回路３９、デコーダー３１及びパイロットパタ
ーン発生器３２からなる組合せ回路から構成される。パ
イロットパターン発生器３２にて生成される理想パイロ
ットデータは一般的に「＋１」と「−１」で表現できる
ため、伝搬路推定部２６は、回路の簡素化のために、各
チップレートフィンガー部（１〜３）２−ａ〜２−ｃ内
の逆拡散部５（図２参照）と同様に、特に複素乗算回路
を用いることなく実現されている。

【００５４】伝搬路補償値用バッファ部２７は、伝搬路
推定部２６にて推定された、各チップレートフィンガー
部（１〜３）２−ａ〜２−ｃ用の伝搬路推定値をそれぞ
れ格納するための３個の伝搬路補償レジスター（１〜
３）３５−ａ〜３５−ｃから構成される。

【００５５】伝搬路補償部２８は、伝搬路補償レジスタ
ー（１〜３）３５−ａ〜３５−ｃにそれぞれ格納された
伝搬路推定値を用いて、チャネルデータ選択回路２５を
介して入力されたチャネルデータ１８−ａ〜１８−ｃの
伝搬路補償を時分割で行うものであり、複素乗算器３３
及び選択回路３４から構成される。

【００５６】レイク合成部２９は、伝搬路補償部２８に
て伝搬路補償されたチャネルデータ１８−ａ〜１８−ｃ
について、多重コードが共通するチャネルデータ同士を
多重コード毎に時分割でレイク合成を行うものであり、
多重コード数分の３個のレジスタ（１〜３）３６−ａ〜
３６−ｃからなるレジスタ３６と、加算回路４０とから
構成される。

【００５７】出力バッファ部３０は、レイク合成部２９
から出力される、多重コード毎にレイク合成が行われた
チャネルデータをそれぞれラッチ出力するための３個の
ラッチ回路（１〜３）３７−ａ〜３７−ｄから構成され
る。なお、ラッチ回路（１〜３）３７−ａ〜３７−ｄか
らラッチ出力されるチャネルデータは、チャネルデータ
２１として多重回路４に入力される。

【００５８】以下に、上記のように構成されたレイク受
信装置の動作についてタイミングチャートを参照して説
明する。

【００５９】まず、図２に示したチップレートフィンガ
ー部の動作について説明する。

【００６０】図４は、図２に示したチップレートフィン
ガー部の動作タイミングの一例を示すタイミングチャー
トである。なお、各チップレートフィンガー部（１〜
３）２−ａ〜２−ｃには、Ａ／Ｄコンバータ１から出力
された受信ベースバンドデジタル信号２０（入力デー
タ）が、チップレートクロックに同期して１チップ毎に
入力されている。

【００６１】コード発生部６においては、１チップ毎
に、チャネルデータ用のＰＮコード（コード１〜３）が
それぞれＰＮ発生器（１〜３）１４−ａ〜１４−ｃにて
生成され、パイロットデータ用のＰＮコード（パイロッ
ト）がＰＮ発生器（４）１４−ｄにて生成される。

【００６２】本実施形態においては、時分割で処理され
るコード数が４個であるため、コード選択回路１３にお
いては、チップレートクロックの４倍のクロックにて、
ＰＮ発生器（１〜４）１４−ａ〜１４−ｃにて生成され
たＰＮコードが順次切り替えられて選択され、選択され
たＰＮコードが逆拡散部５に対して出力される。

【００６３】また、直交符号発生器１５においては、１
チップ毎に直交コードが生成されて逆拡散部５に対して
出力される。

【００６４】逆拡散部５においては、Ａ／Ｄコンバータ
１から出力された受信ベースバンドデジタル信号２０に
対し、直交符号発生器１５及びコード選択回路１３から
それぞれ出力されデコーダ１０にて復号化処理された直
交コード及びＰＮコードの逆拡散が選択回路１２にて行
われ、この逆拡散結果が順次出力される。

【００６５】なお、Ａ／Ｄコンバータ１から出力された
受信ベースバンドデジタル信号２０のうち「−１」のデ
ータについては補数回路１１にて補数処理が行われた
後、選択回路１２に入力される。

【００６６】次に、シンボル積分部７において、逆拡散
部５から順次出力される逆拡散データと、レジスタ
（４）１７−ｄに格納されているデータとが加算回路１
６にて加算され、この加算結果が相関値としてレジスタ
（１）１７−ａに格納される。なお、図４においては、
パイロットデータの逆拡散データ（パイロット）の加算
結果が相関値１であり、チャネルデータの逆拡散データ
（コード１〜３）の加算結果がそれぞれ相関値２〜４で
ある。

【００６７】ここで、レジスタ１７は、４つのレジスタ
（１〜４）１７−ａ〜１７−ｄからなるシフトレジスタ
として構成されている。本実施形態では時分割で処理さ
れるコード数が４個であるため、レジスタ１７は、チッ
プレートの４倍クロックで格納データをシフトする。こ
のため、逆拡散部５から出力された４コード分の逆拡散
データは、コード毎にチップレートクロック周期で累積
加算されることになる。

【００６８】更に、シンボル積分部７においては、逆拡
散部５から出力された逆拡散データが、コード毎に予め
決められたチップ数分累積加算された後、コード毎のシ
ンボルデータとして出力される。このとき、レジスタ
（１）１７−ａに「０」を書き込むことにより、次のシ
ンボルデータの積算が連続的に実行される。

【００６９】その後、シンボル積分部７から出力された
コード毎のシンボルデータが、出力バッファ部８内の各
ラッチ回路（１〜４）９−ａ〜９−ｄに格納され、各ラ
ッチ回路（１〜４）９−ａ〜９−ｄによりラッチ出力さ
れる。

【００７０】なお、各チップレートフィンガー部（１〜
３）２−ａ〜２−ｃの出力は、チャネルデータ１８−ａ
〜１８−ｃ或いはパイロットデータ１９−ａ〜１９−ｃ
としてシンボルレートフィンガー部／チャンネル合成部
３に入力される。

【００７１】次に、図３に示したシンボルレートフィン
ガー／チャネル合成部の動作について説明する。

【００７２】図５は、図３に示したシンボルレートフィ
ンガー／チャネル合成部の動作タイミングの一例を示す
タイミングチャートである。

【００７３】本実施形態においては、３個のチップレー
トフィンガー部（１〜３）２−ａ〜２−ｃが設けられて
いる。各チップレートフィンガー部（１〜３）２−ａ〜
２−ｃは、上述したように、３つの伝搬路を通って到来
した別々の信号を受信するために設けられているため、
動作タイミングが互いに異なっている。このため、図５
においては、各チップレートフィンガー部（１〜３）２
−ａ〜２−ｃからのデータ入力のタイミングも各々で異
なるものとして説明する。

【００７４】各チップレートフィンガー部（１〜３）２
−ａ〜２−ｃの動作タイミングは特に本発明には関係が
ないので図１に図示していないが、一般的なレイク受信
装置では、サーチャー部と呼ばれる機能ブロックから通
知される。本発明においても、図示していない別に設け
られたサーチャー部から各チップレートフィンガー部
（１〜３）２−ａ〜２−ｃに動作タイミングが通知され
るものとする。

【００７５】また、図５においては、チップレートフィ
ンガー部（１）２−ａに割り当てられた伝搬路（パス）
を通る受信信号が最も早く到達し、その１チップ後にチ
ップレートフィンガー部（３）２−ｃに割り当てられた
パスを通る受信信号が到達し、更に１チップ後にチップ
レートフィンガー部（２）２−ｂに割り当てられたパス
を通る受信信号が到達する例が示されている。

【００７６】図３に示したシンボルレートフィンガー／
チャネル合成部は、最も遅く受信信号が到達するパスが
割り当てられているチップレートフィンガー部の動作タ
イミングを基準として動作を開始する。このため、図５
においては、チップレートフィンガー部（２）２−ｂか
らのデータ入力のタイミングを基準として動作を開始す
るものとして説明する。

【００７７】また、図３に示したシンボルレートフィン
ガー／チャネル合成部は、各チップレートフィンガー部
（１〜３）２−ａ〜２−ｃの処理順序は任意であるが、
図５においては、最も速く受信信号が到達するパスが割
り当てられているチップレートフィンガー部（１）２−
ａの処理から開始するものとして説明する。

【００７８】まず、パイロットデータ選択回路２４にお
いて、チップレートフィンガー部（２）２−ｂからのパ
イロットデータ（Ｆ２ＰＬ）の入力タイミングを基準と
して、チップレートフィンガー部（１）２−ａからのパ
イロットデータ（Ｆ１ＰＬ）が選択されて伝搬路推定部
２６に対して出力される。

【００７９】次に、伝搬路推定部２６において、パイロ
ットデータ選択回路２４から出力された受信パイロット
データ（Ｆ１ＰＬ）と、パイロットパターン発生器３２
にて生成されデコーダ３１にて復号化処理された理想パ
イロットデータとが選択回路３９にて比較され（理想パ
イロットデータの複素共役と受信パイロットデータとを
複素乗算することで）、チップレートフィンガー部
（１）２−ａに割り当てられた伝搬路の位相回転が推定
される。この推定結果（本例では演算結果の複素共役）
は、伝搬路補償レジスタ（１）３５−ａに格納される。

【００８０】なお、パイロットデータ選択回路２４から
出力されるパイロットデータのうち「−１」のデータに
ついては補数回路３８にて補数処理が行われた後、選択
回路３９に入力される。

【００８１】チップレートの４倍クロックの次のタイミ
ングでは、パイロットデータ選択回路２４において、チ
ップレートフィンガー部（２）２−ｂからのパイロット
データ（Ｆ２ＰＬ）が選択されて出力される。

【００８２】このため、伝搬路推定部２６においては、
パイロットデータ選択回路２４から出力されたパイロッ
トデータ（Ｆ２ＰＬ）を用いてチップレートフィンガー
部（２）２−ｂに割り当てられた伝搬路の位相回転が推
定され、この推定結果が伝搬路補償レジスタ（２）３５
−ｂに格納される。

【００８３】上記の処理をフィンガー数分（本実施形態
では３回分）繰り返すことで、伝搬路推定処理が終了す
る。

【００８４】一方、チャネルデータ選択回路２５におい
ては、チップレートフィンガー部（２）２−ｂからの最
初のチャネルデータ（Ｆ２Ｃ１）の入力タイミングを基
準として、まず、チップレートフィンガー部（１）２−
ａからのコード１用のチャネルデータ（Ｆ１Ｃ１）が選
択されて伝搬路補償部２８に対して出力される。

【００８５】このとき、伝搬路補償部２８内の選択回路
３４においては、チャネルデータ選択回路２５から出力
されたチャネルデータ（Ｆ１Ｃ１）に対応するように、
伝搬路補償レジスタ（１）３５−ａに格納されているチ
ップレートフィンガー部（１）２−ａ用の伝搬路補償デ
ータが選択されて出力される。

【００８６】次に、複素乗算器３３において、チャネル
データ選択回路２５から出力されたコード１用のチャネ
ルデータ（Ｆ１Ｃ１）と、選択回路３４から出力された
チップレートフィンガー部（１）２−ａ用の伝搬路補償
データとが複素乗算されることで伝搬路補償が行われ、
伝搬路補償されたチャネルデータが出力される。

【００８７】以降、チャネルデータ選択回路２５におい
ては、チップレートフィンガー部（１）２−ａのコード
２及びコード３用のチャネルデータ（Ｆ１Ｃ２，Ｆ１Ｃ
３）が順次選択されて出力され、チップレートフィンガ
ー部（１）２−ａのチャネルデータの出力が終了する
と、チップレートフィンガー部（２）２−ｂのコード１
〜コード３用のチャネルデータ（Ｆ２Ｃ１，Ｆ２Ｃ２，
Ｆ２Ｃ３）が順次選択されて出力され、チップレートフ
ィンガー部（２）２−ｂのチャネルデータの出力が終了
すると、チップレートフィンガー部（３）のコード１〜
コード３用のチャネルデータ（Ｆ３Ｃ１，Ｆ３Ｃ２，Ｆ
３Ｃ３）が順次選択されて出力される。

【００８８】また、選択回路３４においては、伝搬路補
償レジスタ（１〜３）３５−ａ〜３５−ｃに格納されて
いる伝搬路補償データのうち、チャネルデータ選択回路
２５から順次出力されるチャネルデータに対応する伝搬
路補償データが選択されて出力される。

【００８９】また、複素乗算器３３においては、チャネ
ルデータ選択回路２５から順次出力されるチャネルデー
タと、選択回路３４から出力される伝搬路補償データと
が複素乗算されることで伝搬路補償が行われ、伝搬路補
償されたチャネルデータが順次出力される。

【００９０】上記の処理により、伝搬路補償部２８にお
いては、伝搬路補償されたチャネルデータが順次出力可
能になる。

【００９１】レイク合成部２９においては、伝搬路補償
部２８から順次出力されるチャネルデータと、レジスタ
（３）３６−ｃに格納されたデータとが加算回路４０に
て加算され、この加算結果がレジスタ（１）３６−ａに
格納され、この処理がフィンガー数分（本実施形態では
３回分）繰り返される。これにより、多重コードが共通
するチャネルデータ同士が多重コード毎にレイク合成さ
れ、レイク合成されたチャネルデータが出力される。

【００９２】その後、レイク合成部２９から出力された
チャネルデータが、出力バッファ部３０内の各ラッチ回
路（１〜３）３７−ａ〜３７−ｃに出力データとして格
納され、処理が終了する。

【００９３】なお、シンボルレートフィンガー／チャネ
ル合成部３の出力は、チャネルデータ２１として多重回
路４に入力される。

【００９４】本実施形態においては、図２に示すシンボ
ル積分部７内のレジスタ１７、及び図３に示すレイク合
成部２９内のレジスタ３６が、シフトレジスタとして構
成されているが、シフトレジスタは消費電流が大きいと
いう問題がある。

【００９５】このため、上述したレジスタ１７及びレジ
スタ３６を、図６に示すようなレジスタ構成とし、デー
タを入力する場合は、必要なレジスタに必要な時にデー
タをロードし、データを出力する場合は、データ選択回
路にてデータを選択して出力する構成に変更すること
で、消費電流を削減することができる。

【００９６】なお、データを入力する際に必要なレジス
タに必要な時にデータをロードするために、レジスタの
前段にデータ選択回路を設け、このデータ選択回路にて
入力データを選択して必要なレジスタにロードする構成
や、各レジスタにクロック回路を接続し、各レジスタが
クロック回路のクロックに応じて動作し、必要な時にデ
ータをロードするような構成等とすることも可能であ
る。

【００９７】また、本実施形態においては、コード１〜
コード３のチャネルデータのシンボルレート（シンボル
積分を行う周期）が互いに同一であることを前提として
説明したが、各コードのシンボルレートは特に同じであ
る必要はない。各コードのシンボルレートが互いに異な
る場合は、チップレートフィンガー部のシンボル積分部
７におけるレジスタ１７のクリアーのタイミングとシン
ボルデータ出力タイミングとを変更することで対応でき
る。本実施形態中のパイロットシンボルデータと同様な
処理をすれば良く、同時にチャネル合成部２３では、シ
ンボルレートが一番速い（シンボル積分を行う周期が最
も短い）コードでレイク合成部２９を動作させ、出力バ
ッファ部３０へのデータラッチのタイミングのみ変更す
れば、容易に実現可能である。

【００９８】また、本実施形態においては、多重コード
が３コードである場合を例に挙げて説明したが、更に多
くの多重化に対応するためには、チップレートフィンガ
ー部内のコード発生部６のＰＮ発生器、及びシンボル積
分部７のレジスタを増設するとともに、シンボルレート
フィンガー／チャネル合成部内のレイク合成部２９のレ
ジスタを増設し、かつ、チップレートクロックの４倍の
クロックを採用しているところを更に高速のクロックを
採用することで簡単に対応できる。

【００９９】例えば、多重コードを４コードとし、パイ
ロットデータ用の１コードと、チャネルデータ用の多重
コード分の４コードとの計５コードを時分割で処理する
場合における、チップレートフィンガー部の回路例を図
７に、シンボルレートフィンガー／チャネル合成部の回
路例を図８に示す。なお、図７及び図８においては、図
２及び図３と同様に、フィンガー数が３フィンガーであ
るものとする。

【０１００】図７に示すチップレートフィンガー部は、
図２に示したチップレートフィンガー部に対して、コー
ド発生部６内のＰＮ発生器、及びシンボル積分部７内の
レジスタをそれぞれ４個から５個に増設し、チップレー
トクロックの５倍のクロックを採用している点が異な
る。

【０１０１】図８に示すシンボルレートフィンガー／チ
ャネル合成部は、図３に示したシンボルレートフィンガ
ー／チャネル合成部に対して、レイク合成部２９内のレ
ジスタを３個から４個に増設し、チップレートクロック
の５倍のクロックを採用している点が異なる。

【０１０２】また、本実施形態においては、フィンガー
数が３フィンガーであり、３個のチップレートフィンガ
ー部を設けた場合を例に挙げて説明したが、フィンガー
数が増えた場合には、増えたフィンガー分のチップレー
トフィンガー部を増設する。

【０１０３】このとき、シンボルレートフィンガー／チ
ャネル合成部は、パイロットデータ選択回路２４及びチ
ャネルデータ選択回路２５の入力数が増えることになる
が、これに対応するためには、伝搬路推定部２６では増
えたフィンガー分の伝搬路推定を行い、伝搬路補償部２
８では増えたフィンガー分の伝搬路補償を行うだけで良
く、回路の追加としては、伝搬路補償値用バッファ部２
７内の伝搬路補償レジスタを、増えたフィンガー分だけ
増設するのみである。

【０１０４】例えば、フィンガーを４フィンガーとし、
チップレートフィンガー部を３個から４個に増設した場
合における、シンボルレートフィンガー／チャネル合成
部の回路例を図９に示す。なお、図９においては、図３
と同様に、多重コード数が３コードであるものとする。

【０１０５】図９に示すシンボルレートフィンガー／チ
ャネル合成部は、図３に示したシンボルレートフィンガ
ー／チャネル合成部に対して、伝搬路補償値用バッファ
部２７内の伝搬路補償レジスタを３個から４個に増設
し、伝搬路推定部２６では４フィンガー分の伝搬路推定
を行い、伝搬路補償部２８では４フィンガー分の伝搬路
補償を行っている点が異なる。

【０１０６】

【発明の効果】以上説明したように本発明のレイク受信
装置は、フィンガー処理部をチップレートフィンガー処
理部とシンボルレートフィンガー処理部とに分離し、チ
ップレートフィンガー処理部のみをマルチパス受信のた
めにフィンガー数に対応して複数設け、シンボルレート
フィンガー処理部を複数のチップレートフィンガー処理
部に対して１つだけ設けた構成とし、チップレートフィ
ンガー処理部では、受信データを時分割処理し、シンボ
ルレートフィンガー処理部では、チップレートフィンガ
ー処理部から出力された受信データを選択回路により時
分割入力した上で時分割処理する。

【０１０７】このため、本発明のレイク受信装置を、例
えば、フィンガー数が３フィンガー、多重コード数が３
コードであるものとして構成した場合には、図１０に示
す従来のレイク受信装置と比較して、逆拡散部、シンボ
ル積分部、伝搬路推定部、伝搬路補償部、及びチャネル
合成部の数を１／３に削減することができるため、回路
規模を大幅に削減することが可能となる。これにより、
移動端末装置の小型化及び低コスト化を図ることができ
る

【図面の簡単な説明】

【図１】本発明のレイク受信装置の実施の一形態を示す
図である。

【図２】図１に示したチップレートフィンガー部の一構
成例を示す図である。

【図３】図１に示したシンボルレートフィンガー部／チ
ャンネル合成部の一構成例を示す図である。

【図４】図２に示したチップレートフィンガー部の動作
タイミングの一例を示すタイミングチャートである。

【図５】図３に示したシンボルレートフィンガー部／チ
ャンネル合成部の動作タイミングの一例を示すタイミン
グチャートである。

【図６】図２に示したレジスタ１７、及び図３に示した
レジスタ３６の他の構成例を示す図である。

【図７】本発明のレイク受信装置に用いられるチップレ
ートフィンガー部の他の構成例を示す図である。

【図８】本発明のレイク受信装置に用いられるシンボル
レートフィンガー部／チャンネル合成部の他の構成例を
示す図である。

【図９】本発明のレイク受信装置に用いられるシンボル
レートフィンガー部／チャンネル合成部の他の構成例を
示す図である。

【図１０】従来のレイク受信装置の一構成例を示す図で
ある。

【図１１】図１０に示したフィンガー部の一構成例を示
す図である。

【符号の説明】

１Ａ／Ｄコンバータ２−ａ〜２−ｃチップレートフィンガー部３シンボルレートフィンガー／チャネル合成部４多重回路５逆拡散部６コード発生部７シンボル積分部８出力バッファ部９−ａ〜９−ｄラッチ回路１０デコーダー１１補数回路１２選択回路１３コード選択回路１４−ａ〜１４−ｄＰＮ発生器１５直交符号発生器１６加算回路１７レジスタ１８データチャネル信号１９パイロットチャネル信号２０受信ベースバンドデジタル信号２１データチャネル信号２２シンボルレートフィンガー部２３チャネル合成部２４パイロットデータ選択回路２５チャネルデータ選択回路２６伝搬路推定部２７伝搬路補償値用バッファ部２８伝搬路補償部２９レイク合成部３０出力バッファ部３１デコーダー３２パイロットパターン発生器３３複素乗算器３４選択回路３５−ａ〜３５−ｃ伝搬路補償レジスタ３６レジスタ３７−ａ〜３７−ｃラッチ回路３８補数回路３９選択回路４０加算回路

Claims

【特許請求の範囲】

【請求項１】受信データ用のコードを生成するコード
発生部、該コード発生部にて生成されたコードを用いて
前記受信データの逆拡散を行う逆拡散部、該逆拡散部に
て逆拡散が行われた受信データのシンボル積分を行うシ
ンボル積分部、前記受信データが通過してきた伝搬路の
伝搬路推定を行う伝搬路推定部、及び該伝搬路推定部に
おける伝搬路推定結果に基づいて、前記シンボル積分部
にてシンボル積分が行われた受信データの伝搬路補償を
行う伝搬路補償部を具備するフィンガー処理部を有し、
ＣＤＭＡ通信におけるレイク受信を行うとともに多重コ
ード受信を行うレイク受信装置において、前記フィンガー処理部は、前記コード発生部、前記逆拡
散部及び前記シンボル積分部を具備するチップレートフ
ィンガー処理部と、前記伝搬路推定部及び前記伝搬路補
償部を具備するシンボルレートフィンガー処理部とに分
離されていることを特徴とするレイク受信装置。
【請求項２】請求項１に記載のレイク受信装置におい
て、前記チップレートフィンガー処理部を、フィンガー数に
対応して複数設けるとともに、前記シンボルレートフィ
ンガー処理部を、前記複数のチップレートフィンガー処
理部に対して１つだけ設けたことを特徴とするレイク受
信装置。
【請求項３】請求項２に記載のレイク受信装置におい
て、前記シンボルレートフィンガー処理部は、前記チップレ
ートフィンガー処理部内の前記シンボル積分部にてシン
ボル積分が行われた受信データを前記伝搬路推定部及び
前記伝搬路補償部に時分割で入力するための選択回路を
有し、前記伝搬路推定部は、前記伝搬路の伝搬路推定を時分割
で行い、前記伝搬路補償部は、前記受信データの伝搬路補償を時
分割で行うことを特徴とするレイク受信装置。
【請求項４】請求項３に記載のレイク受信装置におい
て、前記コード発生部は、前記コードを前記逆拡散部に時分
割で入力するためのコード選択回路を有し、前記逆拡散部は、前記受信データの逆拡散を時分割で行
い、前記シンボル積分部は、前記受信データのシンボル積分
を時分割で行うことを特徴とするレイク受信装置。
【請求項５】請求項４に記載のレイク受信装置におい
て、前記シンボル積分部は、前記時分割数分のレジスタと、前記逆拡散部にて逆拡散が行われた受信データと前記レ
ジスタの格納データとを加算し、該加算結果を前記レジ
スタに格納する加算回路とを有し、前記レジスタ及び前記加算回路を用いて前記受信データ
を時分割で累積加算することにより、該受信データのシ
ンボル積分を時分割で行うことを特徴とするレイク受信
装置。
【請求項６】請求項５に記載のレイク受信装置におい
て、前記シンボルレートフィンガー処理部は、前記伝搬路補
償部にて伝搬路補償が行われた受信データについて、多
重コードが共通する受信データ同士を多重コード毎に時
分割でレイク合成するチャネル合成部を有することを特
徴とするレイク受信装置。
【請求項７】請求項６に記載のレイク受信装置におい
て、前記シンボルレートフィンガー処理部の後段に配置さ
れ、前記チャネル合成部にて多重コード毎にレイク合成
された受信データを多重化し、復調データとして出力す
る多重回路を有することを特徴とするレイク受信装置。