JP2004320317A - レイク受信装置およびレイク受信方法 - Google Patents
レイク受信装置およびレイク受信方法 Download PDFInfo
- Publication number
- JP2004320317A JP2004320317A JP2003110223A JP2003110223A JP2004320317A JP 2004320317 A JP2004320317 A JP 2004320317A JP 2003110223 A JP2003110223 A JP 2003110223A JP 2003110223 A JP2003110223 A JP 2003110223A JP 2004320317 A JP2004320317 A JP 2004320317A
- Authority
- JP
- Japan
- Prior art keywords
- data
- rake
- buffer
- rake combining
- path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/7097—Interference-related aspects
- H04B1/711—Interference-related aspects the interference being multi-path interference
- H04B1/7115—Constructive combining of multi-path signals, i.e. RAKE receivers
- H04B1/712—Weighting of fingers for combining, e.g. amplitude control or phase rotation using an inner loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/7097—Interference-related aspects
- H04B1/711—Interference-related aspects the interference being multi-path interference
- H04B1/7115—Constructive combining of multi-path signals, i.e. RAKE receivers
- H04B1/7117—Selection, re-selection, allocation or re-allocation of paths to fingers, e.g. timing offset control of allocated fingers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B2201/00—Indexing scheme relating to details of transmission systems not covered by a single group of H04B3/00 - H04B13/00
- H04B2201/69—Orthogonal indexing scheme relating to spread spectrum techniques in general
- H04B2201/707—Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation
- H04B2201/70707—Efficiency-related aspects
Abstract
【課題】レイク受信において、データのタイミングを調整するバッファの総容量を削減する。
【解決手段】フィンガ受信機１０１〜１０３は、Ａ／Ｄ変換後の受信信号に対してパス毎に逆拡散を行う。レジスタ１０４〜１０６は、各パスの逆拡散後のデータを一時的に保持する。スイッチ１０７は、レジスタ１０４〜１０６に保持された各データのうちレイク合成対象のデータを順次選択する。バッファ１０９は、レイク合成の中間結果を、受信する各データ毎に保持している。加算器１０８は、選択されたデータに対応するレイク合成中間結果をバッファ１０９から読み出し、読み出されたレイク合成中間結果にスイッチ１０７により選択されたデータを加算して、更新後のレイク合成中間結果としてバッファ１０９に出力する。バッファ１０９は、レイク合成を行う全てのパスの加算が終了しレイク合成中間結果を、そのデータのレイク合成結果として出力する。
【選択図】 図１
【解決手段】フィンガ受信機１０１〜１０３は、Ａ／Ｄ変換後の受信信号に対してパス毎に逆拡散を行う。レジスタ１０４〜１０６は、各パスの逆拡散後のデータを一時的に保持する。スイッチ１０７は、レジスタ１０４〜１０６に保持された各データのうちレイク合成対象のデータを順次選択する。バッファ１０９は、レイク合成の中間結果を、受信する各データ毎に保持している。加算器１０８は、選択されたデータに対応するレイク合成中間結果をバッファ１０９から読み出し、読み出されたレイク合成中間結果にスイッチ１０７により選択されたデータを加算して、更新後のレイク合成中間結果としてバッファ１０９に出力する。バッファ１０９は、レイク合成を行う全てのパスの加算が終了しレイク合成中間結果を、そのデータのレイク合成結果として出力する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、スペクトラム拡散された信号を各パス毎に受信して逆拡散を行うフィンガ受信機の出力をレイク合成するレイク（Ｒａｋｅ）受信装置に関する。
【０００２】
【従来の技術】
近年、高速かつ大容量な無線通信方式としてスペクトラム拡散技術を用いたＣＤＭＡ（Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）が注目されている。この無線通信方式では、図３に示すような送信装置と受信装置により通信を行う。
【０００３】
送信装置は、拡散部３０１と、Ｄ／Ａ変換器３０２と、送信アナログ処理部３０３とにより構成されている。また、受信装置は、受信アナログ処理部３０４と、Ａ／Ｄ変換器３０５と、逆拡散部３０６、３０７、３０８と、レイク合成部３０９とから構成されている。
【０００４】
送信側では、まず拡散部３０１において、送信データに対して広帯域な拡散符号を乗算する拡散処理を行う。そして、Ｄ／Ａ変換部３０２において拡散後のディジタル信号をアナログ信号に変換し、さらに送信アナログ処理部３０３においてＤ／Ａ変換後の信号を高周波領域に周波数変換して、周波数変換後の信号を伝播路へ送信する。このようにして送信された信号は、伝播遅延の異なる複数の伝播経路（図３の例ではパス１、パス２、パス３）を通って受信側に到達する。
【０００５】
受信側では、まず受信アナログ処理部３０４において受信した信号を低周波領域に周波数変換し、さらにＡ／Ｄ変換部３０５において低周波領域へ変換したアナログ信号をディジタル信号に変換する。こうして得られた受信ディジタル信号は、到着タイミングの異なる各パスの信号が足し合わされたものとなっている。そこで、次に逆拡散部３０６、３０７、３０８において、各パスの到着タイミングに合わせて拡散符号を受信信号に乗ずることで拡散の逆処理にあたる逆拡散処理を行う。これによりパス１、パス２、パス３のデータがそれぞれ分離される。なお、この拡散符号は送信側の拡散符号と同じものである。最後に、レイク合成部３０９において、逆拡散により分離された各パスのデータを足し合わせることで所望の受信データを得る。
【０００６】
ところで、上記の逆拡散において各パスの到着タイミングが異なるため、パス１、パス２、パス３におけるｎ番目（ｎ＝１、２、．．．）のデータ（以降、第ｎデータ）の逆拡散が終了するタイミングもパス毎に異なる。例えば、図４に示すようにパス１とパス２の到着タイミングの時間差がＴ１秒、パス２とパス３の到着タイミングの時間差がＴ２秒である場合に、各パスの第ｎデータの逆拡散が終了するタイミングを考える。パス２の第ｎデータはパス１の第ｎデータよりＴ１秒遅れて逆拡散が終了し、パス３の第ｎデータはパス２の第ｎデータよりＴ２秒遅れて逆拡散が終了する。このため、これらデータのタイミングを調整してレイク合成するのが一般的である。すなわち、パス１の第ｎデータの逆拡散が終了してからＴ１＋Ｔ２秒後にパス３の第ｎデータの逆拡散が終了するのを待って、第ｎデータのレイク合成を開始するのである。
【０００７】
以上のようにデータのタイミングを調整してレイク合成を行う方式として、従来、各パスの逆拡散後のデータを一時的にバッファへ格納した後、全パスのデータに対する逆拡散が終了した時点でレイク合成を行う方式が提案されている（例えば、特許文献１、２参照。）。
【０００８】
図５は、従来のレイク受信装置の構成を示すブロック図である。この従来のレイク受信装置は、Ａ／Ｄ変換後の受信信号に対してパス毎に逆拡散を行うフィンガ受信機２０１、２０２、２０３と、フィンガ受信機２０１、２０２、２０３により逆拡散された各パスのデータを一時的に保持するタイミング調整用のバッファ２０４、２０５、２０６と、全パスの第ｎデータ（ｎ＝１、２、．．．）がそろった時点で第ｎデータのレイク合成を行う加算器２０７とを含んで構成される。
【０００９】
なお、各バッファ２０４、２０５、２０６には、全パスの第ｎデータが揃うのを待つ間に第ｎ＋１データ、第ｎ＋２データ、…が次々と入力される。また、これらバッファ２０４、２０５、２０６はリングバッファとなっており、バッファの終端までデータを格納し終えたらバッファの先頭に戻ってデータの格納を継続する。よって、バッファ２０４、２０５、２０６に格納された各パスの第ｎデータは、レイク合成が終了するまで後続のデータによって上書きされずに保持されている必要がある。
【００１０】
このようなリングバッファ構造の各バッファ２０４、２０５、２０６が保持しなければならないデータ数Ｍは次の通りである。パスの到着タイミングにおけるパス間の最大時間差（前述の例では、パス１とパス３の到着タイミングの最大時間差に相当）がＷ秒、１データ区間がＳ秒の場合、ＭはＷ／Ｓとなる。つまり、バッファ２０４、２０５、２０６が、保持する総データ数Ｄは、フィンガ受信機の数であるフィンガ数をＦとすると、Ｄ＝Ｆ×Ｍ＝Ｆ×Ｗ／Ｓとなる。
【００１１】
次に、この従来のレイク受信装置の動作について説明する。まずＡ／Ｄ変換後の受信信号がフィンガ受信機２０１、２０２、２０３に入力される。ここでは例として、フィンガ受信機２０１がパス１を逆拡散し、フィンガ受信機２０２がパス２を逆拡散し、フィンガ受信機２０３がパス３を逆拡散する場合について考える。また、パス１とパス２の到着タイミングの時間差をＴ１秒、パス２とパス３の到着タイミングの時間差をＴ２秒とする。まずパス１の第ｎデータがフィンガ受信機２０１により得られ、このデータをバッファ２０４に格納する。
【００１２】
そして、そのＴ１秒後にパス２の第ｎデータがフィンガ受信機２０２により得られ、このデータをバッファ２０５に格納する。さらに、そのＴ２秒後にパス３の第ｎデータがフィンガ受信機２０３により得られ、このデータをバッファ２０６に格納する。こうして全パスの第ｎデータがそろった時点で、これら第ｎデータをバッファ２０４、２０５、２０６から読み出して加算器２０７により足し合わせることでｎ番目の受信データ（以降、第ｎ受信データ）を得る。以降、第ｎ＋１受信データ、第ｎ＋２受信データ、…についても同様の処理が行われる。
【００１３】
上述した従来のレイク受信装置によれば、複数のパスに分かれて受信された受信信号の時間差を無くして１つの受信データを得ることができる。しかし、上記従来のレイク受信装置では、上述したように、保持する必要がある総データ数Ｄ＝Ｆ×Ｗ／Ｓであるため、フィンガ数が多くなれば用意しなければならないバッファ数も増大してしまうという問題があった。
【００１４】
【特許文献１】
特開平１０−２０９９１９号公報
【特許文献２】
特開２００１−３４５７３９号公報
【００１５】
【発明が解決しようとする課題】
上述した従来のレイク受信装置では、タイミング調整用のバッファをフィンガ受信機毎に保持するため、データのタイミングを調整するために必要となるバッファの総容量が大きくなるという問題点があった。
【００１６】
本発明は上述した従来技術の問題点を解決するためになされたものであり、本発明の目的は、データのタイミングを調整するために必要なバッファの総容量を削減することができるレイク受信装置を提供することである。
【００１７】
【課題を解決するための手段】
上記目的を達成するために、本発明は、スペクトラム拡散された信号を各パス毎に受信してレイク合成を行うレイク受信装置であって、
受信信号をそれぞれパス毎に逆拡散する複数のフィンガ受信機と、
前記フィンガ受信機から出力された各パス毎の逆拡散後のデータをそれぞれ保持する複数のレジスタと、
前記複数のレジスタに保持されたデータのうち一つを順次選択するスイッチと、
レイク合成の中間結果を、受信する各データ毎に保持し、レイク合成を行う全てのパスの加算が終了したものをレイク合成結果として出力するバッファと、
前記スイッチにより選択されたデータに対応するレイク合成中間結果を前記バッファから読み出し、読み出されたレイク合成中間結果に前記スイッチにより選択されたデータを加算して、更新後のレイク合成中間結果として前記バッファに出力する加算器とを備える。
【００１８】
また、前記スイッチは、前記フィンガ受信機の数であるフィンガ数に１を加算した数のサイクルを１周期として、前記複数のレジスタに保持されたデータを順次選択するようにしてもよい。
【００１９】
本発明によれば、あるデータの全パスが逆拡散されるのを待ってからそのデータのレイク合成を行うのではなく、あるデータの１つのパスが逆拡散された時点でそのパスのデータをそのデータに対応したレイク合成中間結果に加算するようにしているので、フィンガ受信機毎にタイミング調整用バッファを持つ必要がなく、レイク合成中間結果を保持する共通のバッファだけを持てばよいため、バッファの総容量を削減することができる。
【００２０】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して詳細に説明する。
【００２１】
図１は本発明の一実施形態のレイク受信装置の構成を示すブロック図である。
【００２２】
本実施形態のレイク受信装置は、フィンガ受信機１０１、１０２、１０３と、レジスタ１０４、１０５、１０６と、スイッチ１０７と、加算器１０８と、バッファ１０９とを含んで構成される。
【００２３】
フィンガ受信機１０１、１０２、１０３は、Ａ／Ｄ変換後の受信信号に対して各パス毎にそれぞれ逆拡散を行い、逆拡散後のデータを出力している。
【００２４】
レジスタ１０４は、フィンガ受信機１０１から出力された各パス毎の逆拡散後のデータを一時的に保持している。また、レジスタ１０５、１０６も同様に、それぞれ、フィンガ受信機１０２、１０３から出力された各パス毎の逆拡散後のデータを一時的に保持している。
【００２５】
スイッチ１０７は、レジスタ１０４、１０５、１０６から出力されたデータを入力し、これらデータのうちの一つを順次選択して出力している。
【００２６】
加算器１０８は、スイッチ１０７から出力されたデータとバッファ１０９から出力されたレイク合成中間結果とが入力され、これらの加算結果をバッファ１０９に向けて出力している。
【００２７】
バッファ１０９では、スイッチ１０７から出力されたデータに対応するレイク合成中間結果が加算器１０８に向けて出力され、同加算器１０８による加算結果が更新後のレイク合成中間結果として入力される。さらに、このバッファ１０９に保持される複数のレイク合成中間結果のうち、全パスの加算が終了したものがレイク合成結果として出力される。なお、本実施形態におけるバッファ１０９はリングバッファとなっている。パスの到着タイミングにおけるパス間の最大時間差がＷ秒、１データ区間がＳ秒の場合、このバッファ１０９に保持しなければならないレイク合成中間結果の数はＷ／Ｓである。
【００２８】
次に、本実施形態のレイク受信装置の動作について図１を参照して説明する。
【００２９】
ここでは、フィンガ受信機１０１がパス１を逆拡散し、フィンガ受信機１０２がパス２を逆拡散し、フィンガ受信機１０３がパス３を逆拡散する場合について説明するが、各フィンガ受信機がどのパスの逆拡散を行うかは任意である。また、本実施形態の動作クロック周波数は、拡散符号のレートであるチップレートのＺ倍とする。但し、１データ区間当りの拡散符号のチップ数である拡散率がＳＦ、フィンガ受信機の数であるフィンガ数Ｆの場合、Ｚ＝ＣＥＩＬ｛（Ｆ＋１）／ＳＦ｝とする。ＣＥＩＬ｛Ｙ｝はＹ以上かつＹ＋１より小さい整数を表す。
【００３０】
フィンガ受信機１０１では、入力されたＡ／Ｄ変換後の受信信号に対して逆拡散を行うことによりパス１のデータを得る。そして、逆拡散後のデータをレジスタ１０４に格納する。ところで、拡散率をＳＦ、動作クロック周波数をチップレートのＺ倍とすると、ＳＦ×Ｚサイクルおきに逆拡散後のデータが出力されるので、レジスタ１０４は逆拡散後のデータをＸ＝ＳＦ×Ｚサイクルに渡って保持する。
【００３１】
フィンガ受信機１０２では、入力されたＡ／Ｄ変換後の受信信号に対して逆拡散を行うことによりパス２のデータを得る。そして、逆拡散後のデータをレジスタ１０５に格納する。レジスタ１０５は逆拡散後のデータをＸサイクルに渡って保持する。
【００３２】
フィンガ受信機１０３では、入力されたＡ／Ｄ変換後の受信信号に対して逆拡散を行うことによりパス３のデータを得る。そして、逆拡散後のデータをレジスタ１０６に格納する。レジスタ１０６は逆拡散後のデータをＸサイクルに渡って保持する。
【００３３】
次に、下記一連の処理をＸサイクル周期で繰り返すことにより、レジスタ１０４に保持されたデータのレイク合成、レジスタ１０５に保持されたデータのレイク合成、レジスタ１０６に保持されたデータのレイク合成をそれぞれ行う。
【００３４】
最初のサイクルでは、レジスタ１０４に保持されているデータをスイッチ１０７により選択する。そして、スイッチ１０７により選択されたパス１のデータと値「０」とを加算器１０８により加算し、この加算結果をレイク合成中間結果としてバッファ１０９に格納する。なお、パス１のデータはレイク合成における最初のデータであるため、値「０」と加算することにより本データをバッファ１０９にそのまま格納している。
【００３５】
次のサイクルでは、レジスタ１０５に保持されているデータをスイッチ１０７により選択する。そして、スイッチ１０７により選択されたパス２のデータ）と、バッファ１０９から出力されたこのデータに対応するレイク合成中間結果とを加算器１０８により加算し、この加算結果をそのデータの新たなレイク合成中間結果としてバッファ１０９に格納する。
【００３６】
その次のサイクルでは、レジスタ１０６に保持されているデータをスイッチ１０７により選択する。そして、スイッチ１０７により選択されたパス３のデータとバッファ１０９から出力されたこのデータに対応するレイク合成中間結果とを加算器１０８により加算し、この加算結果をそのデータの新たなレイク合成中間結果としてバッファ１０９に格納する。
【００３７】
その次のサイクルでは、前サイクルまでの処理により全てのパスの加算が終了したデータのレイク合成中間結果を、そのデータのレイク合成結果としてバッファ１０９から出力する。
【００３８】
なお、各パスの到着タイミングはそれぞれ異なるため、上記でスイッチ１０７により選択されたデータ番号は必ずしも同じではない。
【００３９】
次に、本実施形態のレイク受信装置における動作を、具体的な数字を用いてレイク合成動作を中心に図２を参照して説明する。
【００４０】
例えば、ここで、ＳＦ＝４、Ｆ＝３とすると、Ｚ＝ＣＥＩＬ｛（３＋１）／４｝＝１となり、動作クロック周波数＝チップレートとなる。また、上述したようにＸ＝ＳＦ×Ｚであるため、Ｘ＝４×１＝４となる。
【００４１】
また、以下の説明では、パス１の第ｎデータをＡ（ｎ）、第ｎ−１データをＡ（ｎ−１）、・・として表し、パス２の第ｎデータをＢ（ｎ）、第ｎ−１データをＢ（ｎ−１）、・・として表し、パス３の第ｎデータをＣ（ｎ）、第ｎ−１データをＣ（ｎ−１）、・・として表す。
【００４２】
図２の第１サイクルでは、スイッチ１０７により選択されたパス１の第ｎデータＡ（ｎ）と値「０」とを加算器１０８により加算し、この加算結果を第ｎデータのレイク合成中間結果としてバッファ１０９に格納する。このとき、第ｎデータのレイク合成中間結果の値はＡ（ｎ）となっている。
【００４３】
第２サイクルでは、スイッチ１０７により選択されたパス２の第ｎ−１データＢ（ｎ−１）とバッファ１０９から出力された第ｎ−１データのレイク合成中間結果とを加算器１０８により加算し、この加算結果を第ｎ−１データの新たなレイク合成中間結果としてバッファ１０９に格納する。このとき、第ｎ−１データのレイク合成中間結果の値はＡ（ｎ−１）＋Ｂ（ｎ−１）となっている。
【００４４】
第３サイクルでは、スイッチ１０７により選択されたパス３の第ｎ−２データＣ（ｎ−２）とバッファ１０９から出力された第ｎ−２データのレイク合成中間結果とを加算器１０８により加算し、この加算結果を第ｎ−２データの新たなレイク合成中間結果としてバッファ１０９に格納する。このとき、第ｎ−２データのレイク合成中間結果の値はＡ（ｎ−２）＋Ｂ（ｎ−２）＋Ｃ（ｎ−２）となっている。
【００４５】
この時点においてバッファ１０９に記憶されているデータは下記の表１に示すようになっている。
【００４６】
【表１】
第４サイクルにおいて、第３サイクルで計算された第ｎ−２データのレイク合成中間結果を第ｎ−２データのレイク合成結果Ｒ（ｎ−２）としてバッファ１０９から出力する。
【００４７】
第５サイクルにおいて、スイッチ１０７により選択されたパス１の第ｎ＋１データＡ（ｎ＋１）と値「０」とを加算器１０８により加算し、この加算結果を第ｎ＋１データのレイク合成中間結果としてバッファ１０９に格納する。このとき、第ｎ＋１データのレイク合成中間結果の値はＡ（ｎ＋１）となっている。
【００４８】
第６サイクルにおいて、スイッチ１０７により選択されたパス２の第ｎデータＢ（ｎ）とバッファ１０９から出力された第ｎデータのレイク合成中間結果とを加算器１０８により加算し、この加算結果を第ｎデータの新たなレイク合成中間結果としてバッファ１０９に格納する。このとき、第ｎデータのレイク合成中間結果の値はＡ（ｎ）＋Ｂ（ｎ）となっている。
【００４９】
第７サイクルにおいて、スイッチ１０７により選択されたパス３の第ｎ−１データＣ（ｎ−１）とバッファ１０９から出力された第ｎ−１データのレイク合成中間結果とを加算器１０８により加算し、この加算結果を第ｎ−１データの新たなレイク合成中間結果としてバッファ１０９に格納する。このとき、第ｎ−１データのレイク合成中間結果の値はＡ（ｎ−１）＋Ｂ（ｎ−１）＋Ｃ（ｎ−１）となっている。
【００５０】
第８サイクルにおいて、第７サイクルで計算された第ｎ−１データのレイク合成中間結果を第ｎ−１データのレイク合成結果Ｒ（ｎ−１）としてバッファ１０９から出力する。
【００５１】
第９サイクルにおいて、スイッチ１０７により選択されたパス１の第ｎ＋２データＡ（ｎ＋２）と値「０」とを加算器１０８により加算し、この加算結果を第ｎ＋２データのレイク合成中間結果としてバッファ１０９に格納する。このとき、第ｎ＋２データのレイク合成中間結果の値はＡ（ｎ＋２）となっている。
【００５２】
第１０サイクルにおいて、スイッチ１０７により選択されたパス２の第ｎ＋１データＢ（ｎ＋１）とバッファ１０９から出力された第ｎ＋１データのレイク合成中間結果とを加算器１０８により加算し、この加算結果を第ｎ＋１データの新たなレイク合成中間結果としてバッファ１０９に格納する。このとき、第ｎ＋１データのレイク合成中間結果の値はＡ（ｎ＋１）＋Ｂ（ｎ＋１）となっている。
【００５３】
第１１サイクルにおいて、スイッチ１０７により選択されたパス３の第ｎデータＣ（ｎ）とバッファ１０９から出力された第ｎデータのレイク合成中間結果とを加算器１０８により加算し、この加算結果を第ｎデータの新たなレイク合成中間結果としてバッファ１０９に格納する。このとき、第ｎデータのレイク合成中間結果の値はＡ（ｎ）＋Ｂ（ｎ）＋Ｃ（ｎ）となっている。
【００５４】
第１２サイクルにおいて、第１１サイクルで計算された第ｎデータのレイク合成中間結果を第ｎデータのレイク合成結果Ｒ（ｎ）としてバッファ１０９から出力する。
【００５５】
上記において、第ｎ−２データのためのレイク合成を第３、４サイクルで行い、第ｎ−１データのためのレイク合成を第２、７、８サイクルで行い、第ｎデータのためのレイク合成を第１、６、１１、１２サイクルで行い、第ｎ＋１データのためのレイク合成を第５、１０サイクルで行い、第ｎ＋２データのためのレイク合成を第９サイクルで行っている。このようにして、第ｎ−２データ、第ｎ−１データ、第ｎデータ、第ｎ＋１データ、第ｎ＋２データ、．．．のレイク合成が順次行われる。
【００５６】
なお、本実施形態では、フィンガ受信機の個数であるフィンガ数Ｆが３である場合を用いて説明したが、本発明はこれに限定されるものではなく、フィンガ数は３以外の任意の数の場合でも同様に本発明を適用することができるものである。
【００５７】
ここで、従来技術と本実施の形態におけるバッファの容量を比較する。従来技術では、フィンガ受信機の個数をＦとすると、前述のようにＷ／Ｓ個のデータを保持するバッファがＦ個必要であるため、バッファに保持する総データ数Ｄ１はＦ×Ｗ／Ｓとなる。一方、本実施の形態では、Ｗ／Ｓ個のレイク合成中間結果を保持するバッファとＦ個のレジスタがあればよいため、総データ数Ｄ２はＷ／Ｓ＋Ｆとなる。例えばＷ＝４．１６×１０−５（秒）、Ｓ＝１．０４×１０−６（秒）、Ｆ＝６とすると、Ｄ１＝２４０、Ｄ２＝４６となる。この例からもわかるように、本実施の形態によれば従来技術よりもバッファの総容量を削減することができることができる。
【００５８】
以上説明したように、本実施形態のレイク受信装置によれば、全パスの第ｎデータが逆拡散されるのを待ってからレイク合成を行うのではなく、各パスの第ｎデータが逆拡散された時点で本データをレイク合成中間結果に加算することにより、フィンガ受信機と同数のバッファを持つ必要が無く１個のバッファを持てばよいため、バッファの総容量を大幅に削減することができる。
【００５９】
【発明の効果】
以上説明したように、本発明のレイク受信装置によれば、あるデータの全てのパスのデータが逆拡散されるのを待ってからレイク合成を行うのではなく、あるパスのデータが逆拡散された時点で本データをレイク合成中間結果に加算することにより、フィンガ受信機と同数のバッファを持つ必要が無くなくなり共通のバッファを１つ備えるだけでよくなるので、バッファの総容量を削減することが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施形態によるレイク受信装置の構成を示すブロック図である。
【図２】本発明の一実施形態によるレイク受信装置の動作例を示すタイミングチャートである。
【図３】ＣＤＭＡ無線通信方式の手順を示すブロック図である。
【図４】レイク合成におけるタイミング調整を示すタイミング図である。
【図５】従来のレイク受信装置の構成を示すブロック図である。
【符号の説明】
１０１、１０２、１０３ フィンガ受信機
１０４、１０５、１０６ レジスタ
１０７ スイッチ
１０８ 加算器
１０９ バッファ
２０１、２０２、１０３ フィンガ受信機
２０４、２０５、２０６ レジスタ
２０７ 加算器
３０１ 拡散部
３０２ Ｄ／Ａ変換器
３０３ 送信アナログ処理部
３０４ 受信アナログ処理部
３０５ Ａ／Ｄ変換器
３０６、３０７、３０８ 逆拡散部
３０９ レイク合成部
【発明の属する技術分野】
本発明は、スペクトラム拡散された信号を各パス毎に受信して逆拡散を行うフィンガ受信機の出力をレイク合成するレイク（Ｒａｋｅ）受信装置に関する。
【０００２】
【従来の技術】
近年、高速かつ大容量な無線通信方式としてスペクトラム拡散技術を用いたＣＤＭＡ（Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）が注目されている。この無線通信方式では、図３に示すような送信装置と受信装置により通信を行う。
【０００３】
送信装置は、拡散部３０１と、Ｄ／Ａ変換器３０２と、送信アナログ処理部３０３とにより構成されている。また、受信装置は、受信アナログ処理部３０４と、Ａ／Ｄ変換器３０５と、逆拡散部３０６、３０７、３０８と、レイク合成部３０９とから構成されている。
【０００４】
送信側では、まず拡散部３０１において、送信データに対して広帯域な拡散符号を乗算する拡散処理を行う。そして、Ｄ／Ａ変換部３０２において拡散後のディジタル信号をアナログ信号に変換し、さらに送信アナログ処理部３０３においてＤ／Ａ変換後の信号を高周波領域に周波数変換して、周波数変換後の信号を伝播路へ送信する。このようにして送信された信号は、伝播遅延の異なる複数の伝播経路（図３の例ではパス１、パス２、パス３）を通って受信側に到達する。
【０００５】
受信側では、まず受信アナログ処理部３０４において受信した信号を低周波領域に周波数変換し、さらにＡ／Ｄ変換部３０５において低周波領域へ変換したアナログ信号をディジタル信号に変換する。こうして得られた受信ディジタル信号は、到着タイミングの異なる各パスの信号が足し合わされたものとなっている。そこで、次に逆拡散部３０６、３０７、３０８において、各パスの到着タイミングに合わせて拡散符号を受信信号に乗ずることで拡散の逆処理にあたる逆拡散処理を行う。これによりパス１、パス２、パス３のデータがそれぞれ分離される。なお、この拡散符号は送信側の拡散符号と同じものである。最後に、レイク合成部３０９において、逆拡散により分離された各パスのデータを足し合わせることで所望の受信データを得る。
【０００６】
ところで、上記の逆拡散において各パスの到着タイミングが異なるため、パス１、パス２、パス３におけるｎ番目（ｎ＝１、２、．．．）のデータ（以降、第ｎデータ）の逆拡散が終了するタイミングもパス毎に異なる。例えば、図４に示すようにパス１とパス２の到着タイミングの時間差がＴ１秒、パス２とパス３の到着タイミングの時間差がＴ２秒である場合に、各パスの第ｎデータの逆拡散が終了するタイミングを考える。パス２の第ｎデータはパス１の第ｎデータよりＴ１秒遅れて逆拡散が終了し、パス３の第ｎデータはパス２の第ｎデータよりＴ２秒遅れて逆拡散が終了する。このため、これらデータのタイミングを調整してレイク合成するのが一般的である。すなわち、パス１の第ｎデータの逆拡散が終了してからＴ１＋Ｔ２秒後にパス３の第ｎデータの逆拡散が終了するのを待って、第ｎデータのレイク合成を開始するのである。
【０００７】
以上のようにデータのタイミングを調整してレイク合成を行う方式として、従来、各パスの逆拡散後のデータを一時的にバッファへ格納した後、全パスのデータに対する逆拡散が終了した時点でレイク合成を行う方式が提案されている（例えば、特許文献１、２参照。）。
【０００８】
図５は、従来のレイク受信装置の構成を示すブロック図である。この従来のレイク受信装置は、Ａ／Ｄ変換後の受信信号に対してパス毎に逆拡散を行うフィンガ受信機２０１、２０２、２０３と、フィンガ受信機２０１、２０２、２０３により逆拡散された各パスのデータを一時的に保持するタイミング調整用のバッファ２０４、２０５、２０６と、全パスの第ｎデータ（ｎ＝１、２、．．．）がそろった時点で第ｎデータのレイク合成を行う加算器２０７とを含んで構成される。
【０００９】
なお、各バッファ２０４、２０５、２０６には、全パスの第ｎデータが揃うのを待つ間に第ｎ＋１データ、第ｎ＋２データ、…が次々と入力される。また、これらバッファ２０４、２０５、２０６はリングバッファとなっており、バッファの終端までデータを格納し終えたらバッファの先頭に戻ってデータの格納を継続する。よって、バッファ２０４、２０５、２０６に格納された各パスの第ｎデータは、レイク合成が終了するまで後続のデータによって上書きされずに保持されている必要がある。
【００１０】
このようなリングバッファ構造の各バッファ２０４、２０５、２０６が保持しなければならないデータ数Ｍは次の通りである。パスの到着タイミングにおけるパス間の最大時間差（前述の例では、パス１とパス３の到着タイミングの最大時間差に相当）がＷ秒、１データ区間がＳ秒の場合、ＭはＷ／Ｓとなる。つまり、バッファ２０４、２０５、２０６が、保持する総データ数Ｄは、フィンガ受信機の数であるフィンガ数をＦとすると、Ｄ＝Ｆ×Ｍ＝Ｆ×Ｗ／Ｓとなる。
【００１１】
次に、この従来のレイク受信装置の動作について説明する。まずＡ／Ｄ変換後の受信信号がフィンガ受信機２０１、２０２、２０３に入力される。ここでは例として、フィンガ受信機２０１がパス１を逆拡散し、フィンガ受信機２０２がパス２を逆拡散し、フィンガ受信機２０３がパス３を逆拡散する場合について考える。また、パス１とパス２の到着タイミングの時間差をＴ１秒、パス２とパス３の到着タイミングの時間差をＴ２秒とする。まずパス１の第ｎデータがフィンガ受信機２０１により得られ、このデータをバッファ２０４に格納する。
【００１２】
そして、そのＴ１秒後にパス２の第ｎデータがフィンガ受信機２０２により得られ、このデータをバッファ２０５に格納する。さらに、そのＴ２秒後にパス３の第ｎデータがフィンガ受信機２０３により得られ、このデータをバッファ２０６に格納する。こうして全パスの第ｎデータがそろった時点で、これら第ｎデータをバッファ２０４、２０５、２０６から読み出して加算器２０７により足し合わせることでｎ番目の受信データ（以降、第ｎ受信データ）を得る。以降、第ｎ＋１受信データ、第ｎ＋２受信データ、…についても同様の処理が行われる。
【００１３】
上述した従来のレイク受信装置によれば、複数のパスに分かれて受信された受信信号の時間差を無くして１つの受信データを得ることができる。しかし、上記従来のレイク受信装置では、上述したように、保持する必要がある総データ数Ｄ＝Ｆ×Ｗ／Ｓであるため、フィンガ数が多くなれば用意しなければならないバッファ数も増大してしまうという問題があった。
【００１４】
【特許文献１】
特開平１０−２０９９１９号公報
【特許文献２】
特開２００１−３４５７３９号公報
【００１５】
【発明が解決しようとする課題】
上述した従来のレイク受信装置では、タイミング調整用のバッファをフィンガ受信機毎に保持するため、データのタイミングを調整するために必要となるバッファの総容量が大きくなるという問題点があった。
【００１６】
本発明は上述した従来技術の問題点を解決するためになされたものであり、本発明の目的は、データのタイミングを調整するために必要なバッファの総容量を削減することができるレイク受信装置を提供することである。
【００１７】
【課題を解決するための手段】
上記目的を達成するために、本発明は、スペクトラム拡散された信号を各パス毎に受信してレイク合成を行うレイク受信装置であって、
受信信号をそれぞれパス毎に逆拡散する複数のフィンガ受信機と、
前記フィンガ受信機から出力された各パス毎の逆拡散後のデータをそれぞれ保持する複数のレジスタと、
前記複数のレジスタに保持されたデータのうち一つを順次選択するスイッチと、
レイク合成の中間結果を、受信する各データ毎に保持し、レイク合成を行う全てのパスの加算が終了したものをレイク合成結果として出力するバッファと、
前記スイッチにより選択されたデータに対応するレイク合成中間結果を前記バッファから読み出し、読み出されたレイク合成中間結果に前記スイッチにより選択されたデータを加算して、更新後のレイク合成中間結果として前記バッファに出力する加算器とを備える。
【００１８】
また、前記スイッチは、前記フィンガ受信機の数であるフィンガ数に１を加算した数のサイクルを１周期として、前記複数のレジスタに保持されたデータを順次選択するようにしてもよい。
【００１９】
本発明によれば、あるデータの全パスが逆拡散されるのを待ってからそのデータのレイク合成を行うのではなく、あるデータの１つのパスが逆拡散された時点でそのパスのデータをそのデータに対応したレイク合成中間結果に加算するようにしているので、フィンガ受信機毎にタイミング調整用バッファを持つ必要がなく、レイク合成中間結果を保持する共通のバッファだけを持てばよいため、バッファの総容量を削減することができる。
【００２０】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して詳細に説明する。
【００２１】
図１は本発明の一実施形態のレイク受信装置の構成を示すブロック図である。
【００２２】
本実施形態のレイク受信装置は、フィンガ受信機１０１、１０２、１０３と、レジスタ１０４、１０５、１０６と、スイッチ１０７と、加算器１０８と、バッファ１０９とを含んで構成される。
【００２３】
フィンガ受信機１０１、１０２、１０３は、Ａ／Ｄ変換後の受信信号に対して各パス毎にそれぞれ逆拡散を行い、逆拡散後のデータを出力している。
【００２４】
レジスタ１０４は、フィンガ受信機１０１から出力された各パス毎の逆拡散後のデータを一時的に保持している。また、レジスタ１０５、１０６も同様に、それぞれ、フィンガ受信機１０２、１０３から出力された各パス毎の逆拡散後のデータを一時的に保持している。
【００２５】
スイッチ１０７は、レジスタ１０４、１０５、１０６から出力されたデータを入力し、これらデータのうちの一つを順次選択して出力している。
【００２６】
加算器１０８は、スイッチ１０７から出力されたデータとバッファ１０９から出力されたレイク合成中間結果とが入力され、これらの加算結果をバッファ１０９に向けて出力している。
【００２７】
バッファ１０９では、スイッチ１０７から出力されたデータに対応するレイク合成中間結果が加算器１０８に向けて出力され、同加算器１０８による加算結果が更新後のレイク合成中間結果として入力される。さらに、このバッファ１０９に保持される複数のレイク合成中間結果のうち、全パスの加算が終了したものがレイク合成結果として出力される。なお、本実施形態におけるバッファ１０９はリングバッファとなっている。パスの到着タイミングにおけるパス間の最大時間差がＷ秒、１データ区間がＳ秒の場合、このバッファ１０９に保持しなければならないレイク合成中間結果の数はＷ／Ｓである。
【００２８】
次に、本実施形態のレイク受信装置の動作について図１を参照して説明する。
【００２９】
ここでは、フィンガ受信機１０１がパス１を逆拡散し、フィンガ受信機１０２がパス２を逆拡散し、フィンガ受信機１０３がパス３を逆拡散する場合について説明するが、各フィンガ受信機がどのパスの逆拡散を行うかは任意である。また、本実施形態の動作クロック周波数は、拡散符号のレートであるチップレートのＺ倍とする。但し、１データ区間当りの拡散符号のチップ数である拡散率がＳＦ、フィンガ受信機の数であるフィンガ数Ｆの場合、Ｚ＝ＣＥＩＬ｛（Ｆ＋１）／ＳＦ｝とする。ＣＥＩＬ｛Ｙ｝はＹ以上かつＹ＋１より小さい整数を表す。
【００３０】
フィンガ受信機１０１では、入力されたＡ／Ｄ変換後の受信信号に対して逆拡散を行うことによりパス１のデータを得る。そして、逆拡散後のデータをレジスタ１０４に格納する。ところで、拡散率をＳＦ、動作クロック周波数をチップレートのＺ倍とすると、ＳＦ×Ｚサイクルおきに逆拡散後のデータが出力されるので、レジスタ１０４は逆拡散後のデータをＸ＝ＳＦ×Ｚサイクルに渡って保持する。
【００３１】
フィンガ受信機１０２では、入力されたＡ／Ｄ変換後の受信信号に対して逆拡散を行うことによりパス２のデータを得る。そして、逆拡散後のデータをレジスタ１０５に格納する。レジスタ１０５は逆拡散後のデータをＸサイクルに渡って保持する。
【００３２】
フィンガ受信機１０３では、入力されたＡ／Ｄ変換後の受信信号に対して逆拡散を行うことによりパス３のデータを得る。そして、逆拡散後のデータをレジスタ１０６に格納する。レジスタ１０６は逆拡散後のデータをＸサイクルに渡って保持する。
【００３３】
次に、下記一連の処理をＸサイクル周期で繰り返すことにより、レジスタ１０４に保持されたデータのレイク合成、レジスタ１０５に保持されたデータのレイク合成、レジスタ１０６に保持されたデータのレイク合成をそれぞれ行う。
【００３４】
最初のサイクルでは、レジスタ１０４に保持されているデータをスイッチ１０７により選択する。そして、スイッチ１０７により選択されたパス１のデータと値「０」とを加算器１０８により加算し、この加算結果をレイク合成中間結果としてバッファ１０９に格納する。なお、パス１のデータはレイク合成における最初のデータであるため、値「０」と加算することにより本データをバッファ１０９にそのまま格納している。
【００３５】
次のサイクルでは、レジスタ１０５に保持されているデータをスイッチ１０７により選択する。そして、スイッチ１０７により選択されたパス２のデータ）と、バッファ１０９から出力されたこのデータに対応するレイク合成中間結果とを加算器１０８により加算し、この加算結果をそのデータの新たなレイク合成中間結果としてバッファ１０９に格納する。
【００３６】
その次のサイクルでは、レジスタ１０６に保持されているデータをスイッチ１０７により選択する。そして、スイッチ１０７により選択されたパス３のデータとバッファ１０９から出力されたこのデータに対応するレイク合成中間結果とを加算器１０８により加算し、この加算結果をそのデータの新たなレイク合成中間結果としてバッファ１０９に格納する。
【００３７】
その次のサイクルでは、前サイクルまでの処理により全てのパスの加算が終了したデータのレイク合成中間結果を、そのデータのレイク合成結果としてバッファ１０９から出力する。
【００３８】
なお、各パスの到着タイミングはそれぞれ異なるため、上記でスイッチ１０７により選択されたデータ番号は必ずしも同じではない。
【００３９】
次に、本実施形態のレイク受信装置における動作を、具体的な数字を用いてレイク合成動作を中心に図２を参照して説明する。
【００４０】
例えば、ここで、ＳＦ＝４、Ｆ＝３とすると、Ｚ＝ＣＥＩＬ｛（３＋１）／４｝＝１となり、動作クロック周波数＝チップレートとなる。また、上述したようにＸ＝ＳＦ×Ｚであるため、Ｘ＝４×１＝４となる。
【００４１】
また、以下の説明では、パス１の第ｎデータをＡ（ｎ）、第ｎ−１データをＡ（ｎ−１）、・・として表し、パス２の第ｎデータをＢ（ｎ）、第ｎ−１データをＢ（ｎ−１）、・・として表し、パス３の第ｎデータをＣ（ｎ）、第ｎ−１データをＣ（ｎ−１）、・・として表す。
【００４２】
図２の第１サイクルでは、スイッチ１０７により選択されたパス１の第ｎデータＡ（ｎ）と値「０」とを加算器１０８により加算し、この加算結果を第ｎデータのレイク合成中間結果としてバッファ１０９に格納する。このとき、第ｎデータのレイク合成中間結果の値はＡ（ｎ）となっている。
【００４３】
第２サイクルでは、スイッチ１０７により選択されたパス２の第ｎ−１データＢ（ｎ−１）とバッファ１０９から出力された第ｎ−１データのレイク合成中間結果とを加算器１０８により加算し、この加算結果を第ｎ−１データの新たなレイク合成中間結果としてバッファ１０９に格納する。このとき、第ｎ−１データのレイク合成中間結果の値はＡ（ｎ−１）＋Ｂ（ｎ−１）となっている。
【００４４】
第３サイクルでは、スイッチ１０７により選択されたパス３の第ｎ−２データＣ（ｎ−２）とバッファ１０９から出力された第ｎ−２データのレイク合成中間結果とを加算器１０８により加算し、この加算結果を第ｎ−２データの新たなレイク合成中間結果としてバッファ１０９に格納する。このとき、第ｎ−２データのレイク合成中間結果の値はＡ（ｎ−２）＋Ｂ（ｎ−２）＋Ｃ（ｎ−２）となっている。
【００４５】
この時点においてバッファ１０９に記憶されているデータは下記の表１に示すようになっている。
【００４６】
【表１】
【００４７】
第５サイクルにおいて、スイッチ１０７により選択されたパス１の第ｎ＋１データＡ（ｎ＋１）と値「０」とを加算器１０８により加算し、この加算結果を第ｎ＋１データのレイク合成中間結果としてバッファ１０９に格納する。このとき、第ｎ＋１データのレイク合成中間結果の値はＡ（ｎ＋１）となっている。
【００４８】
第６サイクルにおいて、スイッチ１０７により選択されたパス２の第ｎデータＢ（ｎ）とバッファ１０９から出力された第ｎデータのレイク合成中間結果とを加算器１０８により加算し、この加算結果を第ｎデータの新たなレイク合成中間結果としてバッファ１０９に格納する。このとき、第ｎデータのレイク合成中間結果の値はＡ（ｎ）＋Ｂ（ｎ）となっている。
【００４９】
第７サイクルにおいて、スイッチ１０７により選択されたパス３の第ｎ−１データＣ（ｎ−１）とバッファ１０９から出力された第ｎ−１データのレイク合成中間結果とを加算器１０８により加算し、この加算結果を第ｎ−１データの新たなレイク合成中間結果としてバッファ１０９に格納する。このとき、第ｎ−１データのレイク合成中間結果の値はＡ（ｎ−１）＋Ｂ（ｎ−１）＋Ｃ（ｎ−１）となっている。
【００５０】
第８サイクルにおいて、第７サイクルで計算された第ｎ−１データのレイク合成中間結果を第ｎ−１データのレイク合成結果Ｒ（ｎ−１）としてバッファ１０９から出力する。
【００５１】
第９サイクルにおいて、スイッチ１０７により選択されたパス１の第ｎ＋２データＡ（ｎ＋２）と値「０」とを加算器１０８により加算し、この加算結果を第ｎ＋２データのレイク合成中間結果としてバッファ１０９に格納する。このとき、第ｎ＋２データのレイク合成中間結果の値はＡ（ｎ＋２）となっている。
【００５２】
第１０サイクルにおいて、スイッチ１０７により選択されたパス２の第ｎ＋１データＢ（ｎ＋１）とバッファ１０９から出力された第ｎ＋１データのレイク合成中間結果とを加算器１０８により加算し、この加算結果を第ｎ＋１データの新たなレイク合成中間結果としてバッファ１０９に格納する。このとき、第ｎ＋１データのレイク合成中間結果の値はＡ（ｎ＋１）＋Ｂ（ｎ＋１）となっている。
【００５３】
第１１サイクルにおいて、スイッチ１０７により選択されたパス３の第ｎデータＣ（ｎ）とバッファ１０９から出力された第ｎデータのレイク合成中間結果とを加算器１０８により加算し、この加算結果を第ｎデータの新たなレイク合成中間結果としてバッファ１０９に格納する。このとき、第ｎデータのレイク合成中間結果の値はＡ（ｎ）＋Ｂ（ｎ）＋Ｃ（ｎ）となっている。
【００５４】
第１２サイクルにおいて、第１１サイクルで計算された第ｎデータのレイク合成中間結果を第ｎデータのレイク合成結果Ｒ（ｎ）としてバッファ１０９から出力する。
【００５５】
上記において、第ｎ−２データのためのレイク合成を第３、４サイクルで行い、第ｎ−１データのためのレイク合成を第２、７、８サイクルで行い、第ｎデータのためのレイク合成を第１、６、１１、１２サイクルで行い、第ｎ＋１データのためのレイク合成を第５、１０サイクルで行い、第ｎ＋２データのためのレイク合成を第９サイクルで行っている。このようにして、第ｎ−２データ、第ｎ−１データ、第ｎデータ、第ｎ＋１データ、第ｎ＋２データ、．．．のレイク合成が順次行われる。
【００５６】
なお、本実施形態では、フィンガ受信機の個数であるフィンガ数Ｆが３である場合を用いて説明したが、本発明はこれに限定されるものではなく、フィンガ数は３以外の任意の数の場合でも同様に本発明を適用することができるものである。
【００５７】
ここで、従来技術と本実施の形態におけるバッファの容量を比較する。従来技術では、フィンガ受信機の個数をＦとすると、前述のようにＷ／Ｓ個のデータを保持するバッファがＦ個必要であるため、バッファに保持する総データ数Ｄ１はＦ×Ｗ／Ｓとなる。一方、本実施の形態では、Ｗ／Ｓ個のレイク合成中間結果を保持するバッファとＦ個のレジスタがあればよいため、総データ数Ｄ２はＷ／Ｓ＋Ｆとなる。例えばＷ＝４．１６×１０−５（秒）、Ｓ＝１．０４×１０−６（秒）、Ｆ＝６とすると、Ｄ１＝２４０、Ｄ２＝４６となる。この例からもわかるように、本実施の形態によれば従来技術よりもバッファの総容量を削減することができることができる。
【００５８】
以上説明したように、本実施形態のレイク受信装置によれば、全パスの第ｎデータが逆拡散されるのを待ってからレイク合成を行うのではなく、各パスの第ｎデータが逆拡散された時点で本データをレイク合成中間結果に加算することにより、フィンガ受信機と同数のバッファを持つ必要が無く１個のバッファを持てばよいため、バッファの総容量を大幅に削減することができる。
【００５９】
【発明の効果】
以上説明したように、本発明のレイク受信装置によれば、あるデータの全てのパスのデータが逆拡散されるのを待ってからレイク合成を行うのではなく、あるパスのデータが逆拡散された時点で本データをレイク合成中間結果に加算することにより、フィンガ受信機と同数のバッファを持つ必要が無くなくなり共通のバッファを１つ備えるだけでよくなるので、バッファの総容量を削減することが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施形態によるレイク受信装置の構成を示すブロック図である。
【図２】本発明の一実施形態によるレイク受信装置の動作例を示すタイミングチャートである。
【図３】ＣＤＭＡ無線通信方式の手順を示すブロック図である。
【図４】レイク合成におけるタイミング調整を示すタイミング図である。
【図５】従来のレイク受信装置の構成を示すブロック図である。
【符号の説明】
１０１、１０２、１０３ フィンガ受信機
１０４、１０５、１０６ レジスタ
１０７ スイッチ
１０８ 加算器
１０９ バッファ
２０１、２０２、１０３ フィンガ受信機
２０４、２０５、２０６ レジスタ
２０７ 加算器
３０１ 拡散部
３０２ Ｄ／Ａ変換器
３０３ 送信アナログ処理部
３０４ 受信アナログ処理部
３０５ Ａ／Ｄ変換器
３０６、３０７、３０８ 逆拡散部
３０９ レイク合成部
Claims (4)
- スペクトラム拡散された信号を各パス毎に受信してレイク合成を行うレイク受信装置であって、
受信信号をそれぞれパス毎に逆拡散する複数のフィンガ受信機と、
前記フィンガ受信機から出力された各パス毎の逆拡散後のデータをそれぞれ保持する複数のレジスタと、
前記複数のレジスタに保持されたデータのうち一つを順次選択するスイッチと、
レイク合成の中間結果を、受信する各データ毎に保持し、レイク合成を行う全てのパスの加算が終了したものをレイク合成結果として出力するバッファと、
前記スイッチにより選択されたデータに対応するレイク合成中間結果を前記バッファから読み出し、読み出されたレイク合成中間結果に前記スイッチにより選択されたデータを加算して、更新後のレイク合成中間結果として前記バッファに出力する加算器とを備えるレイク受信装置。 - 前記スイッチは、前記フィンガ受信機の数であるフィンガ数に１を加算した数のサイクルを１周期として、前記複数のレジスタに保持されたデータを順次選択する請求項１記載のレイク受信装置。
- スペクトラム拡散された信号を各パス毎に受信してレイク合成を行うレイク受信方法であって、
複数のフィンガ受信機により受信信号をそれぞれパス毎に逆拡散するステップと、
前記フィンガ受信機により各パス毎に逆拡散された後のデータをそれぞれ保持するステップと、
保持された複数のデータのうち一つを順次選択するステップと、
選択されたデータに対応するレイク合成中間結果をバッファから読み出し、読み出されたレイク合成中間結果に前記スイッチにより選択されたデータを加算して、更新後のレイク合成中間結果として前記バッファに出力するステップと、
レイク合成を行う全てのパスの加算が終了しレイク合成中間結果を、そのデータのレイク合成結果として出力するステップとを備えるレイク受信方法。 - 保持された複数のデータのうち一つを順次選択するステップが、前記フィンガ受信機の数であるフィンガ数に１を加算した数のサイクルを１周期として、前記複数のレジスタに保持されたデータを順次選択するステップである請求項３記載のレイク受信方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003110223A JP2004320317A (ja) | 2003-04-15 | 2003-04-15 | レイク受信装置およびレイク受信方法 |
| US10/821,912 US20040208235A1 (en) | 2003-04-15 | 2004-04-12 | Rake reception method and apparatus |
| EP20040008861 EP1469611A3 (en) | 2003-04-15 | 2004-04-14 | Rake reception method and apparatus |
| CNB2004100338546A CN1328853C (zh) | 2003-04-15 | 2004-04-15 | 瑞克接收方法和装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003110223A JP2004320317A (ja) | 2003-04-15 | 2003-04-15 | レイク受信装置およびレイク受信方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004320317A true JP2004320317A (ja) | 2004-11-11 |
Family
ID=32906009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003110223A Pending JP2004320317A (ja) | 2003-04-15 | 2003-04-15 | レイク受信装置およびレイク受信方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20040208235A1 (ja) |
| EP (1) | EP1469611A3 (ja) |
| JP (1) | JP2004320317A (ja) |
| CN (1) | CN1328853C (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3013482B1 (fr) * | 2013-11-20 | 2017-09-08 | Epawn | Procede et dispositif de localisation d’elements mobiles pourvus de tags standard de type nfc |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6078611A (en) * | 1997-09-16 | 2000-06-20 | Motorola, Inc. | Rake receiver and finger management method for spread spectrum communication |
| US6560273B1 (en) * | 1998-10-07 | 2003-05-06 | Ericsson Inc. | Delay searcher and delay trackers interaction for new delays assignment to rake fingers |
| US6735240B1 (en) * | 2000-11-21 | 2004-05-11 | Qualcomm, Incorporated | System and method of deskew buffering signals |
| KR100366292B1 (ko) * | 2000-11-29 | 2002-12-31 | 한국전자통신연구원 | 핑거의 ｆｉｆｏ 수를 줄이는 심볼 컴바이닝 방법, 이를이용한 레이크 수신기 및 이러한 레이크 수신기를구동시키기 위한 방법 |
| JP2002290281A (ja) * | 2001-01-16 | 2002-10-04 | Kawasaki Steel Corp | Ｒａｋｅ受信装置 |
| JP2002305466A (ja) * | 2001-04-06 | 2002-10-18 | Nec Microsystems Ltd | レイク受信装置 |
-
2003
- 2003-04-15 JP JP2003110223A patent/JP2004320317A/ja active Pending
-
2004
- 2004-04-12 US US10/821,912 patent/US20040208235A1/en not_active Abandoned
- 2004-04-14 EP EP20040008861 patent/EP1469611A3/en not_active Withdrawn
- 2004-04-15 CN CNB2004100338546A patent/CN1328853C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1328853C (zh) | 2007-07-25 |
| EP1469611A3 (en) | 2005-11-30 |
| EP1469611A2 (en) | 2004-10-20 |
| CN1538627A (zh) | 2004-10-20 |
| US20040208235A1 (en) | 2004-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4642264B2 (ja) | スペクトル拡散通信用相関回路 | |
| KR20030048481A (ko) | 통신 시스템에서 수신 신호를 처리하기 위한 방법 및 장치 | |
| JP4722266B2 (ja) | オーバサンプリングｆｉｒフィルタ、オーバサンプリングｆｉｒフィルタの制御方法、およびオーバサンプリングｆｉｒフィルタを有する半導体集積回路、オーバサンプリングｆｉｒフィルタでフィルタリングされたデータを送信する通信システム | |
| US6480527B1 (en) | CDMA demodulating method and demodulator | |
| JP2004320317A (ja) | レイク受信装置およびレイク受信方法 | |
| US6424641B1 (en) | Searcher architecture for CDMA systems | |
| US6735189B1 (en) | Flexible CDMA combiner | |
| US20020186755A1 (en) | Method for parallel type interference cancellation in code division multiple access receiver | |
| JP2002305466A (ja) | レイク受信装置 | |
| KR100577005B1 (ko) | 고속 하다마드 변환 및 고속 푸리에 변환의 선택적 수행장치 및 방법 | |
| JP4790728B2 (ja) | セルラー受信機における装置及び方法 | |
| JP3503409B2 (ja) | スペクトル拡散受信機 | |
| US6928105B2 (en) | Vector tree correlator for variable spreading rates | |
| JP3503433B2 (ja) | スペクトル拡散受信機 | |
| US6801568B2 (en) | Despreading apparatus and method for CDMA signal | |
| KR100320430B1 (ko) | 의사잡음 코드 발생 방법 | |
| JP2000350262A (ja) | 符号生成方法および符号生成回路 | |
| WO2011072525A1 (zh) | 用于多径搜索的码片相关实现方法和装置 | |
| JP4287059B2 (ja) | 結合器 | |
| JPH11274977A (ja) | マッチトフィルタ | |
| US7688919B1 (en) | Parallel samples, parallel coefficients, time division multiplexing correlator architecture | |
| JP4236025B2 (ja) | 符号分割アダプティブアレイアンテナ | |
| JP2003087221A (ja) | Ｃｄｍａ受信復調装置及びｃｄｍａ受信復調方法 | |
| JPWO2006095521A1 (ja) | 受信装置及び方法 | |
| JP2000138616A (ja) | マッチドフィルタ及びｌｓｉ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050111 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050111 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060131 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060313 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080815 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080820 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081217 |